JP2006286195A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006286195A JP2006286195A JP2006200621A JP2006200621A JP2006286195A JP 2006286195 A JP2006286195 A JP 2006286195A JP 2006200621 A JP2006200621 A JP 2006200621A JP 2006200621 A JP2006200621 A JP 2006200621A JP 2006286195 A JP2006286195 A JP 2006286195A
- Authority
- JP
- Japan
- Prior art keywords
- sense
- node
- memory cell
- cell array
- bit lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】電源の低電圧化を可能とするセンスアンプ回路方式を用いた半導体記憶装置を提供する。
【解決手段】メモリセルアレイ11のビット線BLはカラムゲート12により選択されてセンスアンプ13に接続される。センスアンプ13は、一方の入力端子をセンスノードSAとし、他方の入力端子を複数のセンスアンプ13で共有される参照ノードREFとしたオペアンプOPと、各オペアンプOP毎に各センスノードSAと電源VCCの間に設けられた電流源負荷であるNMOSトランジスタQN01と、各オペアンプOP毎に参照ノードREFと電源VCCの間に設けられた電流源負荷NMOSトランジスタQN02と、参照ノードREFに接続されてセンスノードSAに出力される二値データの電圧の中間にある参照電圧を発生するための、複数のセンスアンプ13で共有される参照電圧発生回路21とを有する。
【選択図】図2
【解決手段】メモリセルアレイ11のビット線BLはカラムゲート12により選択されてセンスアンプ13に接続される。センスアンプ13は、一方の入力端子をセンスノードSAとし、他方の入力端子を複数のセンスアンプ13で共有される参照ノードREFとしたオペアンプOPと、各オペアンプOP毎に各センスノードSAと電源VCCの間に設けられた電流源負荷であるNMOSトランジスタQN01と、各オペアンプOP毎に参照ノードREFと電源VCCの間に設けられた電流源負荷NMOSトランジスタQN02と、参照ノードREFに接続されてセンスノードSAに出力される二値データの電圧の中間にある参照電圧を発生するための、複数のセンスアンプ13で共有される参照電圧発生回路21とを有する。
【選択図】図2
Description
この発明は、半導体記憶装置に係り、特に電流読出し型のメモリセルを用いる不揮発性半導体メモリのセンスアンプに関する。
図10は、NOR型EEPROMに代表される従来の不揮発性半導体メモリの読出し系の回路構成を示している。電荷読出し型のメモリセルにより構成されるDRAMでは、フリップフロップ型のセンスアンプが用いられるが、電流読出し型のメモリセルにより構成されるEEPROMでは、図示のような差動増幅型のセンスアンプが用いられる。このセンスアンプ回路方式は例えば、IEEE Journalof Solid-State Circuits, Vol.SC-20,No.1,pp.422-7,Feb.,1985に記載されている。
センスアンプ3は、二つの入力端子をそれぞれセンスノードSAと参照ノードREFに接続したオペアンプOPを用いて構成される。センスノードSAは、クランプ用NMOSトランジスタQN1を介してデータ線DLに接続される。データ線DLには、カラムゲート2のNMOSトランジスタQN3により選択されたメモリセルアレイ1のビット線BLが接続される。センスノードSAと電源端子の間には、電流源負荷として、ゲート・ドレインが接続されたPMOSトランジスタQP1が設けられている。
参照ノードREFには、センスノードSAと同様に電流源負荷としてのPMOSトランジスタQP2が接続されている。また参照ノードREFは、センスノードSAと同様にクランプ用NMOSトランジスタQN2を介して、ダミーデータ線RDLに接続されている。ダミーデータ線RDLには、ダミーカラムゲートのNMOSトランジスタQN4を介してダミーセルRMCが接続される。これら参照ノードREF側のPMOSトランジスタQP2、クランプ用NMOSトランジスタQN2、ダミーカラムゲートトランジスタQN4及びダミーセルRMCの部分は、参照電圧発生回路4を構成している。参照電圧発生回路4は、参照ノードREFに、センスノードSAに得られる二値データに対応する出力電圧の中間の参照電圧を発生させるものである。
電流源負荷であるPMOSトランジスタQP1は、クランプ用NMOSトランジスタQN1に比べて、コンダクタンスが非常に小さく設定されており、且つゲート・ドレインが接続されて5極管動作する。これは、データ線DLの電圧変化を微小な振幅に抑えて、センスノードSAに与えるためである。クランプ用NMOSトランジスタQN1と電流源PMOSトランジスタQP1は、初段増幅器を構成している。この初段増幅器で増幅された電圧が、更にオペアンプOPにより比較増幅されて、CMOSレベルのセンス出力SAOUTが得られる。
図11は、図10の回路構成を変形した従来のセンスアンプ回路を示している。この回路方式は、IEEE Journal of Solid-State Circuits Conference Digestof Technical Papers, pp.146-7,Feb.,1994に記載されている。図10の回路では、クランプ用NMOSトランジスタQN1,QN2のゲートに固定バイアス電圧BIASを与えている。これに対し図11では、データ線DL,ダミーデータ線RDLの電圧をそれぞれインバータI1,I2を介してNMOSトランジスタQN1,QN2のゲートに帰還している。この様にクランプ用NMOSトランジスタQN1の導通度を帰還制御すると、データ線DLの電圧振幅を抑制しながら、センスノードSAに二値データに応じて電圧を与えることができる。
IEEE Journalof Solid-State Circuits, Vol.SC-20,No.1,pp.422-7,Feb.,1985
IEEE Journal of Solid-State Circuits Conference Digestof Technical Papers, pp.146-7,Feb.,1994
近年、EEPROMのメモリセルの微細化が進み、電源電圧も3V程度まで低電圧化されているが、これを例えば2V程度まで低電圧化することが望まれる。しかし、2V電源を実現しようとすると、従来の図10或いは図11のセンスアンプ回路構成では不都合が生じる。即ち、メモリセルの電流引き込みの有無を確実に検出するためには、ビット線BLの充電レベルとして少なくとも1V程度が必要である。また、図10或いは図11に示すセンスアンプ回路では、電源端子とデータ線DLの間には、電流源負荷であるPMOSトランジスタQP1とクランプ用NMOSトランジスタQN1が直列に入る。PMOSトランジスタQP1のしきい値電圧をVthpとして、|Vthp|=0.8V程度とすると、PMOSトランジスタQP1が電流源として機能するためには、そのソース、ドレイン間電圧は0.8V以上、例えば1Vを必要とする。また、クランプ用NMOSトランジスタQN1を5極管動作領域で動作させるためには、そのドレイン、ソース間電圧して、0.2〜0.3Vが必要である。そうすると、電源電圧を2Vまで下げた場合には、必要なビット線充電レベル1Vが得られなくなる。
この発明は、電源の低電圧化を可能とするセンスアンプ回路方式を用いた半導体記憶装置を提供することを目的としている。
この発明に係る半導体記憶装置は、複数のビット線と複数のワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、このメモリセルアレイの予め定められた数のビット線及びワード線を選択するデコード回路と、前記複数のビット線から選択された予め定められた数のビット線に読み出されるデータをそれぞれ検知増幅するようにされ、前記メモリセルアレイの全ての入出力線に配置され、それぞれが一方の入力端子としてのセンスノードと他方の入力端子としての参照ノードを備えた複数のセンスアンプと、前記センスノードに出力される二値データの電圧の間の値を有する参照電圧を供給する参照電圧発生回路とを備え、前記センスアンプのそれぞれの前記センスノードは、対応する入出力線に接続され、前記複数のセンスアンプの少なくとも2つの参照ノードが前記参照電圧発生回路に共通接続されていることを特徴とする。
以上述べたようにこの発明によれば、電流引き込み型のメモリセルを持つ半導体記憶装置のセンスアンプをオペアンプを用いて構成するに当たって、クランプ回路を除き、電源を低電圧化した場合にも十分なビット線充電レベルを得ることを可能としたセンスアンプを提供することができる。
以下、図面を参照して、この発明の実施の形態を説明する。
[実施の形態1]図1はこの発明の実施の形態1に係るNOR型EEPRMの構成を示し、図2はそのメモリセルアレイ及びデータ読出し経路の具体構成を示す。メモリセルアレイ11は、図2に示すように、浮遊ゲートと制御ゲートを有するMOSトランジスタ構造のメモリセルMCを配列して構成される。メモリセルMCの制御ゲートはワード線WLにより駆動され、ドレインはビット線BLに接続され、ソースは共通ソース線VSに接続される。
[実施の形態1]図1はこの発明の実施の形態1に係るNOR型EEPRMの構成を示し、図2はそのメモリセルアレイ及びデータ読出し経路の具体構成を示す。メモリセルアレイ11は、図2に示すように、浮遊ゲートと制御ゲートを有するMOSトランジスタ構造のメモリセルMCを配列して構成される。メモリセルMCの制御ゲートはワード線WLにより駆動され、ドレインはビット線BLに接続され、ソースは共通ソース線VSに接続される。
メモリセルMCは、例えば浮遊ゲートに電子を注入したしきい値電圧の高い状態をデータ“0”とし、浮遊ゲートの電子を放出したしきい値電圧の低い状態をデータ“1”とする。即ち、ワード線WLを例えば5Vの読出し電圧で駆動したときに、“1”データのメモリセルはオンしてビット線BLの電流を引き込み、“0”データのメモリセルはオフのままで電流引き込みを行わない。データの書込み及び消去には、周知の方法が用いられるので、説明は省く。
メモリセルアレイ11のワード線選択を行うのが、ロウデコーダ16であり、ビット線選択を行うのがカラムデコーダ17及びこれにより制御されるカラムゲート12である。データ読み出し時、外部アドレスはアドレスバッファ15に入力され、内部アドレスのロウアドレス及びカラムアドレスがそれぞれロウデコーダ16、カラムデコーダ17に供給される。
制御回路18は外部制御信号を受けて、動作モードに応じた各種制御信号を発生する。ソース線駆動回路19は、制御回路18からの制御信号により、動作モードに応じてメモリセルアレイ11の共通ソース線VSの電位を制御する。具体的にデータ読み出し時は、ソース線駆動回路19により共通ソース線VSは接地電位VSSに設定される。メモリセルアレイ11から読み出されるビット線データは、センスアンプ回路13により検知増幅され、データ入出力バッファ14を介してI/O端子に出力されることになる。
センスアンプ13(130,131,…)は、図2に示すように、I/O端子が16本の場合であれば16個配置され、例えば512本のビット線BLからカラムゲート12によって16本のビット線BLが同時に並列に選択されるようになっている。カラムゲート12は、図2に示すように、カラムデコード信号C0〜C31により制御されるNMOSトランジスタQN11により構成される。この実施の形態の場合、カラムゲート12の出力ノードがクランプ回路を介することなく、直接センスアンプ13のセンスノードSA(SA0,SA1,…)に接続されている。
センスノードSAは、電流源負荷であるNMOSトランジスタQN01を介して電源VCCに接続されている。NMOSトランジスタQN01は好ましくは、しきい値が略0Vのものとし、ソースがセンスノードSAに、ドレインが電源端子VCCにそれぞれ接続され、ゲートにはNMOSトランジスタQN01が5極管動作するような電源電圧より低いバイアス電圧BIASが与えられる。参照ノードREFはこの実施の形態の場合、同時に選択される16本のビット線BLに対応する16個のセンスアンプ13で共有される。各センスアンプ13は、それぞれのセンスノードSAと、全センスアンプ13に共通に設けられた参照ノードREFの電位差を比較検出するオペアンプOPを有する。
参照ノードREFと電源端子VCCとの間には、各センスアンプ13毎に電流源負荷としてNMOSトランジスタQN02が設けられている。NMOSトランジスタQN02は、センスノードSA側のNMOSトランジスタQN01と同じ設計パラメータを持つものとし、ソース参照ノードREFに、ドレインが電源端子に接続され、ゲートにはバイアス電圧BIASが印加される。
参照ノードREFにはまた、16個のセンスアンプ13に共通に用いられる参照電圧発生回路21が設けられている。参照電圧発生回路21は、参照カラムゲート23としての複数個のNMOSトランジスタQN12と、参照セルRMCを配列した参照セルアレイ22とを有する。具体的にNMOSトランジスタQN12は、16個のセンスアンプ13に対して8個並列に設けられ、それぞれに“1”データのメモリセルMCと同じ“1”データ状態の、メモリセルMCと同じ構造の参照セルRMCが接続される。これらの参照セルRMCは、メモリセルアレイ11のあるワード線WLが選択されるときに同時に選択される参照ワード線RWLにより共通に駆動される。
オペアンプOPは、図3に示すように、カレントミラー電流源を構成するPMOSトランジスタQP31,QP32と、これに接続されたドライバNMOSトランジスタQN31,QN32を備えて構成される。ドライバNMOSトランジスタQN31,QN32のゲートがそれぞれセンスノードSA,参照ノードREFに接続される。ここで、ドライバNMOSトランジスタQN31,QN32は、しきい値電圧が略0Vの低しきい値トランジスタであるとする。これにより、電源VCCを2V或いはそれ以下とした場合にも、センスノードSAと参照ノードREFの間の1V程度の電圧振幅を比較検知することができる。
ドライバNMOSトランジスタQN31,QN32のソースは共通に直列接続されたNMOSトランジスタQN33,QN34を介して接地される。NMOSトランジスタQN33は、しきい値電圧が略0Vであり、そのゲートには固定のバイアス電圧BIAS1が与えられる。NMOSトランジスタQN34のゲートには、センスアンプ活性化信号ACTIVEが与えられる。NMOSトランジスタQN33のゲートに与えられるバイアス電圧BIAS1は、電源VCCを例えば2Vとして、1〜1.5V程度の低い電圧とする。
この実施の形態において、センスノードSAでは、“1”データ(電流引き込み有り)のメモリセルが選択されると、対応するセンスアンプ13では負荷NMOSトランジスタQN01からビット線BLを介してメモリセルに電流が流れる。“0”データ(電流引き込みなし)のメモリセルが選択されると、そのメモリセルには殆ど電流が流れない。従って、“1”データが読み出されるビット線の電位上昇は小さく、“0”データが読み出されるビット線の電位上昇は大きい。一方参照ノードREF側では、16個の負荷NMOSトランジスタQN02から、8個の参照セルRMCに並列にセル電流が流れる。従って、参照ノードREF側の負荷NMOSトランジスタQN02から参照セルアレイ22に供給される電流は、“1”データのときにセンスノードSA側で負荷NMOSトランジスタQN01からビット線BLに供給される電流より少なく、例えば約1/2となる。この結果、参照ノードREFには、センスノードSAの“0”,“1”の出力電圧の間の参照電圧が得られることになる。
上では、同時に選択され読み出されるビット線が16本の場合について説明した。より一般的に、同時に選択されるビット線BLがn本とした場合、n個のセンスアンプに対して、参照ノード側REFには各センスアンプ毎にn個の電流源負荷トランジスタが設けられ、参照セルアレイ22としては、n/2個の参照セルRMCが用いられる。これにより、“1”データが読み出されるビット線電流に対して、参照セルアレイ側で流れる電流を約1/2として、参照ノードREFには、センスノードSAの“0”,“1”の出力電圧の間の参照電圧が得られることになる。また、参照セルの数は厳密にn/2であることは必須ではなく、約n/2であればよい。
この実施の形態によると、メモリセルアレイ11のカラムゲート12により選択されたビット線BLは、クランプ回路を介することなく、直接センスアンプ13のセンスノードSAに接続される。このとき、電源VCCを2Vとし、負荷NMOSトランジスタQN01のしきい値電圧を略0Vとし、バイアス電圧BIASを1Vとして、負荷NPMOSトランジスタQN01を5極管動作させ、ビット線BLの充電レベル1Vを得ることができる。即ち負荷NMOSトランジスタQN01は電流源負荷として正常に機能し、また十分なビット線充電レベルが得られて、正常なデータ読み出し動作が可能になる。更に実施の形態の場合、電源電圧VCCを1.5V程度まで低電圧化しても、バイアス電圧BIASを1Vとして、ビット線BLの充電レベル1Vが得られ、正常動作が可能である。
またこの実施の形態において、センスアンプ13の参照ノードREF側の参照電圧発生回路21では、負荷NMOSトランジスタQN02を各センスアンプ回路13毎に設け(従って、その数は、センスノードSA側の負荷NMOSトランジスタQN01と同数とし)、参照セルRMCの数は負荷の半分としている。これにより、“0”,“1”データにおけるセンスノードSAの電圧の間の参照電圧を発生させることができ、“0”,“1”データのセンスマージンを等しくすることができる。
またこの実施の形態のオペアンプは、図3に示すように低しきい値トランジスタQN31,QN32をドライバとして用いることにより、電源の低電圧化に対応できる。また、ドライバトランジスタQN31,QN32の共通ソースに接続される電流源には、やはり低しきい値のNMOSトランジスタQN33を用いて、これを低いバイアス電圧BIAS1で駆動している。これにより、オペアンプの動作電流はほぼ一定に保たれる。従ってセンスアンプ動作時間の電源電圧依存性は小さいものとすることができる。また、オペアンプを活性化信号ACTIVEにより選択的に活性化することより、動作電流を必要最小限に抑えることが可能になる。
[実施の形態2]図4は、先の実施の形態1でのセンスアンプ13のオペアンプOPの部分を、2段のオペアンプOP1,OP2により構成した実施の形態である。その他、先の実施の形態と同じである。従来のセンスアンプは、クランプ回路と電流源負荷の部分が初段増幅器となっているが、この発明ではクランプ回路を省略している。そこでこの実施の形態では、2段のオペアンプOP1,OP2を用いることにより、従来と同程度の増幅率を確保するようにしている。
図5は、図4における2段のオペアンプOP1,OP2の具体的な構成を示している。初段オペアンプOP1は、図3に示したものと同じ構成である。2段目オペアンプOP2は、初段オペアンプOP1の二つの出力ノードが入るドライバPMOSトランジスタQP51,QP52と、これらに接続されたカレントミラー型負荷を構成するNMOSトランジスタQN51,QN52を有する。NMOSトランジスタQN51,QN52の共通ソースは、活性化NMOSトランジスタQN53を介して接地される。
この実施の形態によると、クランプ回路を用いないにも拘わらず、従来と同様の大きな増幅率を持つセンスアンプが得られる。また先の実施の形態と同様に、2V程度まで電源を低電圧化しても正常なデータセンス動作が可能になる。また、初段オペアンプは実施の形態1と同様であり、センスアンプ動作時間の電源電圧依存性は小さく、動作電流も必要最小限に抑えられる。
[実施の形態3]図6は、実施の形態3のセンスアンプ13の構成の構成を示している。図2の実施の形態1の回路と異なる点は、センスアンプ13のセンスノードSA及び参照ノードREFと電源端子の間に設けられる電流源負荷として、PMOSトランジスタQP11,QP12を用いていることである。PMOSトランジスタQP11,QP12はエンハンスメント型とする。PMOSトランジスタQP61,QP62はソースが電源VCCに接続され、ドレインとゲートが共通にセンスノードSA及び参照ノードREFに接続されている。参照電圧発生回路21の構成は、先の実施の形態1と同様である。オペアンプOPには、図3の構成のものを用いることが好ましい。
この実施の形態のセンスアンプの場合、負荷PMOSトランジスタQP11のしきい値電圧をVthpを例えば、|Vthp|=1Vとして、電源電圧を2Vとしたとき、負荷PMOSトランジスタQP11のソース・ドレイン間電圧は1Vで且つ、ビット線BLの充電レベル1Vが得られる。従って電源を従来より低電圧化して、正常なデータセンス動作が可能になる。また、オペアンプOPに図3の構成のものを用いると、センスアンプ動作時間の電源電圧依存性は小さく、動作電流も必要最小限に抑えられる。なおこの実施の形態において、実施の形態2と同様に、オペアンプを2段構成とすることも有効である。
[実施の形態4]以上の各実施の形態で説明したセンスアンプは、実際の適用においては、電源側に更に活性化用の電源スイッチを挿入して用いられる。具体的に、図2の実施の形態のセンスアンプ13について、電源スイッチを挿入した実施の形態を図7に示す。
図8は、この実施の形態でバイアス電圧BIASを発生させるバイアス回路81の構成を示している。
図8は、この実施の形態でバイアス電圧BIASを発生させるバイアス回路81の構成を示している。
図7に示すように、センスアンプ13の電流源負荷NMOSトランジスタQN01,QN02と電源VCCの間に電源スイッチとしてPMOSトランジスタQP71,QP72が挿入されている。これらのPMOSトランジスタQP71,QP72のゲートは、活性化信号ACTIVEの反転信号ACTIVEBにより制御される。またセンスノードSA及び参照ノードREFにはそれぞれリセット用のNMOSトランジスタQN73,QN74が設けられている。これらのリセット用NMOSトランジスタQN73,QN74のゲートも活性化信号ACTIVEの反転信号ACTIVEBにより制御される。
バイアス電圧BIASを発生するバイアス回路81は、図8に示すように、電源VCCと接地VSS間に直列接続されたPMOSトランジスタQP61,QP63及びNMOSトランジスタQN63と、同じく電源VCCと接地VSS間に直列接続されたPMOSトランジスタQP62,QP64、及びNMOSトランジスタQN64,QN65を有する。PMOSトランジスタQP63とQP64の対は、ソースがそれぞれ活性化用PMOSトランジスタQP61,負荷PMOSトランジスタQP62を介して電源VCCに接続され、ゲートが共通接続され、且つそのゲートがPMOSトランジスタQP63のドレインに接続されて、カレントミラー回路810を構成している。
NMOSトランジスタQN63とQN64の対もカレントミラー回路812を構成している。即ち、NMOSトランジスタQN63,QN64のドレインはそれぞれPMOSトランジスタQP63,QP64のソースに接続され、ゲートが共通接続され、そのゲートがNMOSトランジスタQN64のドレインに接続されている。NMOSトランジスタQN63のソースは接地VSSに接続され、NMOSトランジスタQN63のソースは活性化用NMOSトランジスタQN65を介して接地VSSに接続される。NMOSトランジスタQN63には並列にリセット用NMOSトランジスタQN66が設けられている。
PMOSトランジスタQP61は、活性化信号ACTIVEをインバータI61で反転した信号ACTIVEBにより駆動され、NMOSトランジスタQN65は活性化信号ACTIVEにより駆動される。また、NMOSトランジスタQN63には並列に接続されたNMOSトランジスタQN65は、インバータI61の出力により駆動される。ここで、NMOSトランジスタQN63は、しきい値が略0Vであり、その他のNMOSトランジスタQN65,QN66は正のしきい値電圧Vthnを持つエンハンスメント型とする。PMOSトランジスタQP61〜QP64は全てエンハンスメント型である。
例えば、電源VCCが2Vとして、図8のバイアス回路81の動作を説明すると、次のようになる。活性化信号ACTIVEが“L”の間、PMOSトランジスタQP61がオフ、NMOSトランジスタQN65がオフ、NMOSトランジスタQN66がオンである。このとき、NMOSトランジスタQN63のドレインノードN1は接地され、PMOSトランジスタQP64がオンして、NMOSトランジスタQN64のドレインノードN2は電源電圧VCCになる。これがバイアス電圧BIAS=VCCのリセット状態である。
活性化信号ACTIVEが“H”になると、PMOSトランジスタQP61がオン、NMOSトランジスタQN65がオン、NMOSトランジスタQN66がオフになり、バイアス回路81が活性になる。即ち、NMOSトランジスタQN64,QN63の二つの電流経路に、PMOSトランジスタQP63,QP64により同じ電流が流れ、バイアス電圧BIASが低下する。このとき、NMOSトランジスタQN64のしきい値電圧を1Vとして、バイアス電圧BIASは約1Vとなる。もし、NMOSトランジスタQN63のしきい値電圧がNMOSトランジスタQN64と同じであるとすると、ノードN1がノードN2と同程度まで電位上昇して、PMOSトランジスタQP63,QP64による供給電流が十分に得られなくなるおそれがある。しかしこの実施の形態の場合、NMOSトランジスタQN63はしきい値電圧を略0Vとしているから、ノードN2により制御されて十分にオンの状態を保ち、ノードN1はノードN2に比べて低い正電圧に保持されてバイアス回路が安定化する。
図9は、この実施の形態のセンスアンプを用いた場合のデータ読み出し動作のタイミング図である。アドレスが遷移すると(時刻t1)、図1における制御回路18に含まれるアドレス遷移検出回路がこれを検知してアドレス遷移検出出力ATDを出す。この出力ATDを受けて、ワード線WL、参照ワード線RWLが立ち上がり、更にカラムデコード出力C、参照カラム信号RCにより選択されたカラムゲート12及び参照カラムゲート23がオンする。これにより、選択されたビット線BLがセンスノードSAに接続され、参照セルRMCが参照ノードREFに接続される。その後、アドレス遷移出力ATDから一定時間、例えばτだけ遅れて活性化信号ACTVATEが発生され(時刻t2)、電源スイッチトランジスタQP11,QP12がオンする。なおACTIVATE=“L”の非活性の間は、PMOSトランジスタQP71,QP72がオフ、NMOSトランジスタQN71,QN72がオンであり、センスノードSA及び参照ノードREFは接地レベルVSSにリセットされている。
そして、活性化信号ACTIVEの立ち上がりにより、バイアス電圧BIASは、約1Vの規定電圧になる。このバイアス電圧BIASにより駆動される負荷NMOSトランジスタQN01,QN02を介して、選択されたメモリセルのデータ“1”,“0”に応じてビット線BLが充電される。データ“1”のセンスノードSAは電流引き込みにより電位上昇が殆どなく、データが“0”のときは電流引き込みがないため電位上昇が大きい。参照ノードREFでは前述のように、“1”データのときのセンスノードSAの電圧変化の約1/2の電圧変化を示す。“0”データのとき、センスノードSAと参照ノードREFの電圧差が一定レベルに達すると(時刻t3)、センスアンプ13はセンス出力SAOUT=“H”を出す。センスアンプ出力SAOUTに少し遅れて、I/O端子にデータ出力DOUTが得られる。
この実施の形態によると、センスアンプの電流源負荷としてしきい値が0VのNMOSトランジスタを用いることにより、電源電圧を更に低く、2V以下にまで低電圧化することができる。また、電流源負荷と電源との間に電源スイッチを設けて、センス動作時以外はセンスアンプを非活性に保つことにより、無用な消費電力を抑えることができる。なお、図4、図6の実施の形態についても同様に、電流源負荷と電源端子の間に電源スイッチを設けることができる。
この発明は上記実施の形態に限られない。例えば実施の形態では、NOR型EEPROMを説明したが、NAND型やDINOR型EEPROMにも同様のこの発明を適用することができる。また、電気的換え換えを行わない不揮発性半導体メモリであるEPROM,PROM,マスクROM等、電流引き込みの有無によりデータ読出しを行うメモリセルを用いた他の半導体メモリにも同様にこの発明を適用することができる。
11…メモリセルアレイ、12…カラムゲート、13…センスアンプ、14…入出力バッファ、15…アドレスバッファ、16…ロウデコーダ、17…カラムデコーダ、18…制御回路、19…ソース線駆動回路、OP…オペアンプ、QN01,QN02…電流源負荷NMOSトランジスタ、SA…センスノード、REF…参照ノード、21…参照電圧発生回路、22…参照セルアレイ、23…参照カラムゲート、QP61,QP62…電流源NMOSトランジスタ。
Claims (3)
- 複数のビット線と複数のワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、
このメモリセルアレイの予め定められた数のビット線及びワード線を選択するデコード回路と、
前記複数のビット線から選択された予め定められた数のビット線に読み出されるデータをそれぞれ検知増幅するようにされ、前記メモリセルアレイの全ての入出力線に配置され、それぞれが一方の入力端子としてのセンスノードと他方の入力端子としての参照ノードを備えた複数のセンスアンプと、
前記センスノードに出力される二値データの電圧の間の値を有する参照電圧を供給する参照電圧発生回路とを備え、
前記センスアンプのそれぞれの前記センスノードは、対応する入出力線に接続され、前記複数のセンスアンプの少なくとも2つの参照ノードが前記参照電圧発生回路に共通接続されていることを特徴とする半導体記憶装置。 - 複数のビット線と複数のワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、
このメモリセルアレイの、予め定められた数のビット線及びワード線を選択するデコード回路と、
前記複数のビット線から選択された予め定められた数のビット線に読み出されるデータをそれぞれ検知増幅するようにされ、前記メモリセルアレイの全ての入出力線に配置され、それぞれが対応する入出力線に接続される一方の入力端子としてのセンスノードと他方の入力端子としての参照ノードを備えた複数のセンスアンプと、
前記センスノードに出力される二値データの電圧の間の値を有する参照電圧を供給し、前記参照ノードに接続されており、それぞれがメモリセルと同様の構造を有するm個の参照セルを有し、このmは前記複数のセンスアンプにより同時に読み出されるメモリセルの数n未満である参照電圧発生回路とを備え、
前記参照セルは共通ワード線に接続されていることを特徴とする半導体記憶装置。 - 複数のビット線と複数のワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、
このメモリセルアレイの、予め定められた数のビット線及びワード線を選択するデコード回路と、
前記複数のビット線から選択された予め定められた数のセンスノードに読み出されるデータをそれぞれ検知増幅するようにされ、前記センスノードに配置され、それぞれが対応する一方の入力端子としてのセンスノードと他方の入力端子としての参照ノードを備えた複数のセンスアンプと、
前記センスノードに出力される二値データの電圧の間の値を有する参照電圧を供給する参照電圧発生回路とを備え、
前記参照電圧発生回路は前記参照ノードに接続されており、それぞれがメモリセルと同様の構造を有するm個の参照セルを有し、このmは前記複数のセンスアンプにより同時に読み出されるメモリセルの数n以下である参照電圧発生回路とを備え、
前記メモリセルアレイに配置されたメモリセルに接続されるワード線の読み出し電圧は、前記参照セルに接続される参照ワード線の読み出し電圧に等しいことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200621A JP2006286195A (ja) | 2006-07-24 | 2006-07-24 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200621A JP2006286195A (ja) | 2006-07-24 | 2006-07-24 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16418399A Division JP3886669B2 (ja) | 1999-06-10 | 1999-06-10 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006286195A true JP2006286195A (ja) | 2006-10-19 |
Family
ID=37407916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200621A Pending JP2006286195A (ja) | 2006-07-24 | 2006-07-24 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006286195A (ja) |
-
2006
- 2006-07-24 JP JP2006200621A patent/JP2006286195A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3886669B2 (ja) | 半導体記憶装置 | |
JP4271168B2 (ja) | 半導体記憶装置 | |
JP4901211B2 (ja) | センスアンプ及び半導体記憶装置 | |
US7254077B2 (en) | Circuit and method for high speed sensing | |
US20070183217A1 (en) | Nonvolatile semiconductor memory device and method of rewriting data thereof | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
JP4159095B2 (ja) | 磁気記憶装置 | |
JP3532721B2 (ja) | 定電圧発生回路 | |
JP3866481B2 (ja) | 半導体集積回路 | |
US20080084758A1 (en) | Sense amplifier for non-volatile memory | |
JP4284343B2 (ja) | 半導体集積回路 | |
US7813198B2 (en) | System and method for reading memory | |
US10366764B2 (en) | Sense amplifier for detecting data read from memory cell | |
US7596044B2 (en) | Semiconductor memory device having sense amplifier operable as a semi-latch type and a full-latch type based on timing and data sensing method thereof | |
JP7273599B2 (ja) | 半導体装置およびメモリの読み出し方法 | |
KR100439039B1 (ko) | 반도체 메모리 장치 및 이 장치의 센스 증폭기 | |
KR100378270B1 (ko) | 반도체 기억 장치 | |
JP2005267694A (ja) | 半導体記憶装置 | |
JP2006286195A (ja) | 半導体記憶装置 | |
US7538584B2 (en) | Sense amplifier | |
US6046949A (en) | Semiconductor integrated circuit | |
JPWO2007125590A1 (ja) | 半導体装置およびその制御方法 | |
JPH11328988A (ja) | 半導体記憶装置 | |
JP2007164842A (ja) | 不揮発性メモリ | |
JP2001014880A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |