JP2006279600A - 可変周波数発振器 - Google Patents
可変周波数発振器 Download PDFInfo
- Publication number
- JP2006279600A JP2006279600A JP2005096445A JP2005096445A JP2006279600A JP 2006279600 A JP2006279600 A JP 2006279600A JP 2005096445 A JP2005096445 A JP 2005096445A JP 2005096445 A JP2005096445 A JP 2005096445A JP 2006279600 A JP2006279600 A JP 2006279600A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- differential
- variable frequency
- switch information
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 ノイズの影響を受けることなく所望の発振周波数が得られる可変周波数発振器を提供する。
【解決手段】 差動増幅器11〜13をリング状に接続することによりリングオシレータを構成する。各差動増幅器11〜13の入力には、それぞれ、前段の差動増幅器からの信号または参照信号Vref の一方を選択するスイッチSW1〜SW3が設けられる。各スイッチSW1〜SW3は、スイッチ情報レジスタに格納されているスイッチ情報に従って動作する。リングオシレータの発振周波数は、スイッチSW1〜SW3の状態の組合せに応じて決まる。
【選択図】 図1
【解決手段】 差動増幅器11〜13をリング状に接続することによりリングオシレータを構成する。各差動増幅器11〜13の入力には、それぞれ、前段の差動増幅器からの信号または参照信号Vref の一方を選択するスイッチSW1〜SW3が設けられる。各スイッチSW1〜SW3は、スイッチ情報レジスタに格納されているスイッチ情報に従って動作する。リングオシレータの発振周波数は、スイッチSW1〜SW3の状態の組合せに応じて決まる。
【選択図】 図1
Description
本発明は、可変周波数発振器に係わり、特に、複数の差動増幅器を利用してリングオシレータを構成する可変周波数発振器に係わる。
従来より、様々な用途において可変周波数発振器が利用されている。一例としては、各種通信機器において信号の同期動作のために使用されている。
可変周波数発振器としては、様々な形態のものが知られているが、その1つとして複数の差動増幅器を利用してリングオシレータを構成する可変周波数発振器が広く実用化されている。
可変周波数発振器としては、様々な形態のものが知られているが、その1つとして複数の差動増幅器を利用してリングオシレータを構成する可変周波数発振器が広く実用化されている。
図7(a)は、公知の電圧制御発振器の一例の構成を示す図である。この電圧制御発振器100は、リング状に接続された複数の差動増幅器101〜104、参照電圧生成回路105、オペアンプ106、レプリカ回路107を含んで構成される。
各差動増幅器101〜104は、それぞれ図7(b)に示す構成であり、遅延素子として動作する。各差動増幅器101〜104の遅延時間は、制御電圧Vo により変化するテイルカレントIo を利用して調整されるが、その際、参照電圧生成回路105、オペアンプ106、レプリカ回路107によって生成されるゲート電圧Vc が各差動増幅器101〜104に与えられる。なお、参照電圧生成回路105、オペアンプ106、レプリカ回路107は、各差動増幅器101〜104のテイルカレントIo と同じ電流Io を流すレプリカ回路107の出力電圧(すなわち、上述したゲート電圧Vc )が参照電圧Vref に一致するように動作する。
上記構成の電圧制御発振器100において、各差動増幅器101〜104の遅延時間を調整すれば、それに応じて発振周波数が変化する。一方、各差動増幅器101〜104の遅延時間は、制御電圧Vo に応じて変化するテイルカレントIo に依存する。なお、各差動増幅器101〜104の遅延時間は、出力端子の容量を「CL」、出力振幅を「Vs 」とすると、「CL・Vs /Io 」に比例する。よって、制御電圧Vo を調整することにより、所望の発振周波数を得ることができる。
なお、上述の電圧制御発振器100の構成および動作は、特許文献1に詳しく記載されている。
特開平9−214299号公報(図1、明細書の段落0023〜0029)
従来技術に係る電圧制御発振器100においては、発振周波数は、制御電圧Vo により制御される。したがって、この制御電圧Vo にノイズが乗ると、要求する発振周波数が得られなくなってしまう。また、電圧制御発振器100は、参照電圧生成回路105、オペアンプ106、およびレプリカ回路107を備える必要があり、消費電流が大きくなってしまう。
本発明の目的は、ノイズの影響を受けることなく所望の発振周波数が得られる可変周波数発振器を提供することである。
本発明の可変周波数発振器は、リング状に接続された複数の差動増幅器と、上記複数の差動増幅器の各々に対して設けられそれぞれ前段の差動増幅器からの出力信号または参照信号の一方を選択する複数のスイッチと、上記複数のスイッチを制御するためのスイッチ情報を格納する格納手段、を有する。そして、上記複数のスイッチは、それぞれ上記格納手段に格納されているスイッチ情報に従って一方の信号を選択する。
複数の差動増幅器をリング状に接続することにより、リングオシレータが形成される。このリングオシレータの発振周波数は、各差動増幅器の遅延時間の和に依存する。各差動増幅器の遅延時間は、前段の差動増幅器からの出力信号が入力される場合と、差動増幅器の一方に前段の差動増幅器からの出力信号が入力され、他の一方に参照信号が入力される場合とで異なる。ここで、スイッチ情報を利用して複数のスイッチの状態を制御することにより、前段の差動増幅器からの出力信号が入力される差動増幅器の数および入力の一方が参照信号である差動増幅器の数を任意の設定することができる。よって、スイッチ情報を利用して可変周波数発振器の発振周波数を切り換えることができる。なお、本発明の可変周波数発振器は、複数の差動増幅器がリング状に接続される構成であるため、初段の差動増幅器において「前段の差動増幅器」とは、最後段の差動増幅器を指す。
本発明の他の態様の可変周波数発振器は、リング状に接続された複数の差動増幅器と、上記複数の差動増幅器の各々に対して設けられそれぞれ対応する差動増幅器をデュアルモードまたはシングルモードのいずれか一方で動作させるスイッチ手段と、上記複数のスイッチ手段を制御するためのスイッチ情報を格納する格納手段、を有する。そして、上記複数のスイッチ手段は、それぞれ上記格納手段に格納されているスイッチ情報に従って対応する差動増幅器の動作モードを制御する。
上記可変周波数発振器において、デュアルモードは、前段の差動増幅器からの差動信号を増幅する動作モードである。また、シングルモードは、前段の差動増幅器からの差動信号の一方および所定の直流電圧が入力されたときの動作モードである。よって、この可変周波数発振器の作用は、基本的に、上述した可変周波数発振器と同じである。
なお、上記スイッチ情報は、各差動増幅器に対してそれぞれ1ビットの情報が割り当てられたデジタルコードで構成されるようにしてもよい。この場合、必要最小限の情報で発振周波数を切り換えることができる。
本発明によれば、スイッチ情報を利用して複数のスイッチを制御することにより発振周波数を切り換えるので、ノイズの影響を受けることなく所望の発振周波数が得られる。
図1は、本発明の実施形態の可変周波数発振器の構成を示す図である。実施形態の可変周波数発振器1は、複数の差動増幅器11〜13がリング状に接続されたリングオシレータを含んで構成される。
各差動増幅器11〜13の入力端子には、それぞれ前段の差動増幅器の出力端子が接続される。なお、本発明の可変周波数発振器1は、複数の差動増幅器がリング状に接続される構成であるため、初段の差動増幅器11において「前段の差動増幅器」とは、最後段の差動増幅器13を指す。ここで、差動増幅器11の正側入力端子は、差動増幅器13の正側出力端子と接続され、差動増幅器11の負側入力端子は、スイッチSW1を介して差動増幅器13の負側出力端子と接続されている。また、差動増幅器12の正側入力端子は、差動増幅器11の負側出力端子と接続され、差動増幅器12の負側入力端子は、スイッチSW2を介して差動増幅器11の正側出力端子と接続されている。さらに、差動増幅器13の正側入力端子は、差動増幅器12の負側出力端子と接続され、差動増幅器13の負側入力端子は、スイッチSW3を介して差動増幅器12の正側出力端子と接続されている。
スイッチSW1〜SW3は、それぞれ、スイッチ情報レジスタ(格納手段)20に格納されているスイッチ情報に従って、前段の差動増幅器からの信号または参照信号Vref の一方を選択する。ここで、参照信号Vref は、予め決められた所定の直流電圧である。
スイッチ情報レジスタ20は、図2に示すように、スイッチSW1〜SW3のためのスイッチ情報を格納する領域21〜23から構成されされている。図2に示す例では、領域21には、「1:参照信号Vref を選択」が設定されており、領域22および領域23には、それぞれ「0:前段の差動増幅器からの信号を選択」が設定されている。そして、スイッチSW1〜SW3は、スイッチ情報レジスタ20に格納されているスイッチ情報に従って制御される。
図1および図2に示す例では、スイッチSW1は、参照信号Vref を選択して差動増幅器11に与える。したがって、差動増幅器11の正側入力端子には、差動増幅器13からの出力信号が与えられ、差動増幅器の負側入力端子には、参照信号Vref が与えられる。すなわち、差動増幅器11は、差動増幅器からの出力信号の一方を増幅するモード(以下、シングルモード)で動作することになる。
一方、スイッチSW2は、前段の差動増幅器からの信号を選択して差動増幅器12に与える。したがって、差動増幅器11の1組の入力端子には、差動増幅器12からの出力信号が与えられる。すなわち、差動増幅器12は、差動増幅器からの出力信号を増幅するモード(以下、デュアルモード)で動作することになる。なお、この例では、差動増幅器13も同様にデュアルモードで動作する。
図3は、各差動増幅器11〜13の実施例である。なお、差動増幅器11〜13は、基本的に、同じ構成である。
入力トランジスタM1、M2のゲートには、入力信号が与えられる。ここで、入力信号は、前段の差動増幅器からの出力信号または参照信号Vref である。また、入力トランジスタM1、M2のドレインには、それぞれ抵抗Rd を介して電源電圧Vddが印加される。さらに、入力トランジスタM1、M2のソースは、互いに接続されている。
入力トランジスタM1、M2のゲートには、入力信号が与えられる。ここで、入力信号は、前段の差動増幅器からの出力信号または参照信号Vref である。また、入力トランジスタM1、M2のドレインには、それぞれ抵抗Rd を介して電源電圧Vddが印加される。さらに、入力トランジスタM1、M2のソースは、互いに接続されている。
カレントミラー回路31は、1組のトランジスタM3、M4から構成され、電流源32により生成される電流Iと同じ電流IがトランジスタM4を介して流れる。また、トランジスタM4は、入力トランジスタM1、M2のソースに接続されている。
上記構成の可変周波数発振器1の発振周波数は、リングオシレータを構成する差動増幅器11〜13の各遅延時間の和によって決まる。すなわち、各差動増幅器11〜13は、それぞれ遅延素子として動作する。ここで、各差動増幅器11〜13における遅延時間を「Tpd1 」〜「Tpd3 」とすると、可変周波数発振器1の発振周期Tは、下記の(1)式で表される。
T=2×(Tpd1 +Tpd2 +Tpd3 )・・・(1)
よって、可変周波数発振器1の発振周波数fは、下記の(2)式で表される。
f=1/T=1/{2×(Tpd1 +Tpd2 +Tpd3 )}・・・(2)
よって、可変周波数発振器1の発振周波数は、各差動増幅器11〜13の遅延時間を適切に設定することにより、調整することができる。そして、実施形態の可変周波数発振器1においては、各差動増幅器11〜13の動作モード(デュアルモード/シングルモード)を切り換えることによって、遅延時間を調整する。
T=2×(Tpd1 +Tpd2 +Tpd3 )・・・(1)
よって、可変周波数発振器1の発振周波数fは、下記の(2)式で表される。
f=1/T=1/{2×(Tpd1 +Tpd2 +Tpd3 )}・・・(2)
よって、可変周波数発振器1の発振周波数は、各差動増幅器11〜13の遅延時間を適切に設定することにより、調整することができる。そして、実施形態の可変周波数発振器1においては、各差動増幅器11〜13の動作モード(デュアルモード/シングルモード)を切り換えることによって、遅延時間を調整する。
図4は、差動増幅器の利得の周波数特性を示す図である。図4に示すように、差動増幅器がシングルモードで動作する場合の利得は、デュアルモードで動作する場合の利得と比べて6dBだけ低くなる。このため、差動増幅器がシングルモードで動作する場合の遮断周波数Fcsは、デュアルモードで動作する場合の遮断周波数Fcdと比べてΔFだけ高くなる。基本的には、「Fcs=2Fcd」という関係が得られる。従って、各差動増幅器11〜13は、デュアルモードで動作するときよりも、シングルモードで動作するときの方が高速動作が可能となる。換言すれば、各差動増幅器11〜13の遅延時間Tpdは、デュアルモードで動作するときよりも、シングルモードで動作するときの方が小さくなる。
次に、各差動増幅器11〜13の遅延時間Tpdと可変周波数発振器1の発振周波数との関係について説明する。
図5は、各差動増幅器11〜13の等価回路である。なお、図5に示す電流源は、図3に示したカレントミラー回路31および電流源32に相当し、電流Iを生成する。また、各出力端子には、それぞれ出力容量CLが存在するものとする。この場合、各差動増幅器の遅延時間Tpdは、出力信号の振幅を「Vs 」とすると、下記の(3)式で表される。
Tpd=CL・Vs /I・・・(3)
上記構成の差動増幅器がデュアルモードで動作する場合は、図6(a)に示すように、1組の入力端子に信号Vin(+)および信号Vin(−)が入力される。そして、1組の出力端子を介して信号V1および信号V2が出力される。ここで、信号V1および信号V2の振幅は、互いに同じである。
図5は、各差動増幅器11〜13の等価回路である。なお、図5に示す電流源は、図3に示したカレントミラー回路31および電流源32に相当し、電流Iを生成する。また、各出力端子には、それぞれ出力容量CLが存在するものとする。この場合、各差動増幅器の遅延時間Tpdは、出力信号の振幅を「Vs 」とすると、下記の(3)式で表される。
Tpd=CL・Vs /I・・・(3)
上記構成の差動増幅器がデュアルモードで動作する場合は、図6(a)に示すように、1組の入力端子に信号Vin(+)および信号Vin(−)が入力される。そして、1組の出力端子を介して信号V1および信号V2が出力される。ここで、信号V1および信号V2の振幅は、互いに同じである。
差動増幅器がシングルモードで動作する場合は、図6(b)に示すように、1組の入力端子に差動増幅器からの出力信号Vin(+)および参照信号Vref が入力される。そして、1組の出力端子を介して信号V3および信号V4が出力される。ここで、信号V4の振幅は、デュアルモードの場合の出力信号V1/V2と同じなるが、信号V3の振幅は、信号V1/V2/V3の振幅よりも小さくなる。
ここで、差動増幅器の遅延時間Tpdは、上記(3)式に示したように、差動増幅器からの出力信号の振幅に比例する。したがって、差動増幅器の遅延時間Tpdは、デュアルモードで動作するときよりも、シングルモードで動作するときの方が小さくなる。
具体的な計算例を示す。尚、ここでは、抵抗Rd の抵抗値が「3kΩ」、電源電圧Vddが「3.0V」、参照信号Vref の直流電位が「1.0V」、電流Iが「500μA」であり、下記の計算結果が得られたものとする。
デュアルモードのときの遅延時間Tpd=29ピコ秒
シングルモードのときの遅延時間Tpd=22ピコ秒
そうすると、可変周波数発振器1の発振周波数は、下記のように算出される。
デュアルモードのときの遅延時間Tpd=29ピコ秒
シングルモードのときの遅延時間Tpd=22ピコ秒
そうすると、可変周波数発振器1の発振周波数は、下記のように算出される。
(1)すべての差動増幅器11〜13がデュアルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報がすべて「0」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/{2×(3×29-12)}=574.7MHz
(2)差動増幅器11〜13の中の1つがシングルモードで動作し、他の2つがデュアルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報の中の任意の1ビットが「1」であり、他の2ビットが「0」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/[{2×(2×29-12)}+{2×(1×22-12)}]=625MHz
(3)差動増幅器11〜13の中の1つがデュアルモードで動作し、他の2つがシングルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報の中の任意の1ビットが「0」であり、他の2ビットが「1」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/[{2×(1×29-12)}+{2×(2×22-12)}]=684.9MHz
(4)すべての差動増幅器11〜13がシングルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報がすべて「1」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/{2×(3×22-12)}=757.5MHz
このように、可変周波数発振器1の発振周波数は、スイッチ情報レジスタ20に設定されているスイッチ情報に応じて一意に決まる。すなわち、スイッチ情報の設定によって、予め用意されている複数の周波数(上述の例では、4つの周波数)の中から所望の周波数を選択することができる。このとき、周波数の切換えは、デジタルコードであるスイッチ情報により行われるので、ノイズの影響を受けることなく、必要な周波数を正確に生成することができる。
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報がすべて「0」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/{2×(3×29-12)}=574.7MHz
(2)差動増幅器11〜13の中の1つがシングルモードで動作し、他の2つがデュアルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報の中の任意の1ビットが「1」であり、他の2ビットが「0」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/[{2×(2×29-12)}+{2×(1×22-12)}]=625MHz
(3)差動増幅器11〜13の中の1つがデュアルモードで動作し、他の2つがシングルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報の中の任意の1ビットが「0」であり、他の2ビットが「1」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/[{2×(1×29-12)}+{2×(2×22-12)}]=684.9MHz
(4)すべての差動増幅器11〜13がシングルモードで動作するとき
この状態は、スイッチ情報レジスタ20に設定されている3ビットのスイッチ情報がすべて「1」である場合に実現される。そして、この場合の発振周波数は、下記のように求められる。
f=1/{2×(3×22-12)}=757.5MHz
このように、可変周波数発振器1の発振周波数は、スイッチ情報レジスタ20に設定されているスイッチ情報に応じて一意に決まる。すなわち、スイッチ情報の設定によって、予め用意されている複数の周波数(上述の例では、4つの周波数)の中から所望の周波数を選択することができる。このとき、周波数の切換えは、デジタルコードであるスイッチ情報により行われるので、ノイズの影響を受けることなく、必要な周波数を正確に生成することができる。
また、各差動増幅器11〜13に対して設けられるスイッチSW1〜SW3は、それぞれ1個のトランジスタにより実現することができるので、図7に示した従来の構成と比べて回路規模が小さくなり、また、消費電力も小さくなる。
なお、リングオシレータを構成する差動増幅器の数は、特に限定されるものではない。ただし、3〜5段が好適である。
また、上述の実施例では、各差動増幅器の反転入力側にスイッチを設けているが、非反転入力側にスイッチを設ける構成であってもよい。
また、上述の実施例では、各差動増幅器の反転入力側にスイッチを設けているが、非反転入力側にスイッチを設ける構成であってもよい。
さらに、上述の実施例では、各差動増幅器11〜13の特性が互いに同じであるものとしているが、それらの特性は互いに異なっていてもよい。各差動増幅器11〜13の特性が互いに異なる場合は、3段構成のリングオシレータであっても、8(=23 )通りの周波数を生成できる。
1 可変周波数発振器
11〜13 差動増幅器
20 スイッチ情報レジスタ
31 カレントミラー回路
32 電流源
11〜13 差動増幅器
20 スイッチ情報レジスタ
31 カレントミラー回路
32 電流源
Claims (3)
- リング状に接続された複数の差動増幅器と、
上記複数の差動増幅器の各々に対して設けられ、それぞれ前段の差動増幅器からの出力信号または参照信号の一方を選択する複数のスイッチと、
上記複数のスイッチを制御するためのスイッチ情報を格納する格納手段、を有し、
上記複数のスイッチは、それぞれ上記格納手段に格納されているスイッチ情報に従って一方の信号を選択することを特徴とする可変周波数発振器。 - リング状に接続された複数の差動増幅器と、
上記複数の差動増幅器の各々に対して設けられ、それぞれ対応する差動増幅器をデュアルモードまたはシングルモードのいずれか一方で動作させるスイッチ手段と、
上記複数のスイッチ手段を制御するためのスイッチ情報を格納する格納手段、を有し、
上記複数のスイッチ手段は、それぞれ上記格納手段に格納されているスイッチ情報に従って対応する差動増幅器の動作モードを制御することを特徴とする可変周波数発振器。 - 上記スイッチ情報は、各差動増幅器に対してそれぞれ1ビットの情報が割り当てられたデジタルコードである
ことを特徴とする請求項1または2に記載の可変周波数発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096445A JP2006279600A (ja) | 2005-03-29 | 2005-03-29 | 可変周波数発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096445A JP2006279600A (ja) | 2005-03-29 | 2005-03-29 | 可変周波数発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006279600A true JP2006279600A (ja) | 2006-10-12 |
Family
ID=37213860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096445A Withdrawn JP2006279600A (ja) | 2005-03-29 | 2005-03-29 | 可変周波数発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006279600A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016012825A (ja) * | 2014-06-30 | 2016-01-21 | 富士通株式会社 | 発振回路 |
-
2005
- 2005-03-29 JP JP2005096445A patent/JP2006279600A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016012825A (ja) * | 2014-06-30 | 2016-01-21 | 富士通株式会社 | 発振回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
EP0663719A2 (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
JP2008017367A (ja) | オートゲインコントロール回路 | |
TW201004132A (en) | Amplifier with gain expansion stage | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US7498877B2 (en) | Power amplifier with automatic switching function | |
JP2007312391A (ja) | ベースバンドプロセッサ、無線周波数デジタル・アナログコンバータ及びベースバンド信号処理方法 | |
WO1996035258A1 (en) | Low-voltage differential amplifier | |
JP2011091572A (ja) | 可変利得増幅回路 | |
KR100433634B1 (ko) | 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 | |
Nagulapalli et al. | A PVT insensitive programmable amplifier for biomedical applications | |
JP2006050633A (ja) | D/aコンバータ | |
KR100400317B1 (ko) | 클럭 동기 장치의 지연 회로 | |
KR20170094427A (ko) | 능동 rc 필터들 | |
JP2008228029A (ja) | 半導体集積回路 | |
JP4719044B2 (ja) | 増幅回路 | |
US20020067215A1 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
JP2007081568A (ja) | 差動型オペアンプ | |
JP2006279600A (ja) | 可変周波数発振器 | |
WO1996038912A1 (fr) | Circuit a retard variable | |
JPWO2003028210A1 (ja) | 低消費電力の可変利得増幅器 | |
Zaidi et al. | Programmable gain and Bandwidth Op-amp using Controllable Input Stage tail current | |
JP2006157262A (ja) | Ab級cmos出力回路 | |
JP2006352607A (ja) | 差動増幅器およびアナログデジタルコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |