JP2006278357A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2006278357A
JP2006278357A JP2005090304A JP2005090304A JP2006278357A JP 2006278357 A JP2006278357 A JP 2006278357A JP 2005090304 A JP2005090304 A JP 2005090304A JP 2005090304 A JP2005090304 A JP 2005090304A JP 2006278357 A JP2006278357 A JP 2006278357A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
groove
semiconductor chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005090304A
Other languages
English (en)
Inventor
Hiroki Yamamoto
裕記 山本
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2005090304A priority Critical patent/JP2006278357A/ja
Publication of JP2006278357A publication Critical patent/JP2006278357A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

【課題】 半導体ウェハをブレイクした際に個々の半導体チップの端面に発生するバリのない半導体チップの製造方法を提供する。
【解決手段】 基板上に半導体層を積層し、複数の半導体チップを形成した半導体ウェハ10の裏面に個々の半導体チップを区切る第1の溝26をダイシングによって設ける。半導体ウェハ10の第1の溝26を設けた面とは逆の面全体に粘着テープ31を貼り付け、粘着テープ31の上からローラによって半導体ウェハ10を加圧し、ブレイクする。粘着テープ31によって半導体ウェハ10を元の形状に保持したまま、第1の溝26の底の、ブレイクした半導体ウェハ10が接してなす分割ライン上に第1の溝26よりも幅の狭い第2の溝28を設ける。
【選択図】 図10

Description

本発明は、半導体チップ、特に発光ダイオードなどに用いられる半導体発光チップ、モノリシック発光ダイオードアレイおよびその製造方法に関する。
発光ダイオード素子は、発光が鮮やかであり、駆動電圧が低く周辺回路が容易になるなどの理由により、従来、表示デバイスとしてのみならず、電子写真方式の複写機、プリンタなどの画像形成装置の光源としても広く用いられている。
発光ダイオード素子などの半導体チップは、GaAsなどの基板上に複数の層を形成し、フォトリソグラフィーおよびエッチングによって作成される。基板上には多数の半導体素子が作成され、半導体ウェハとなり、これらの素子をスクライブ後にブレイクすることや、ダイシングによって個々の半導体チップに分割する。
スクライブ後にブレイクすることによって半導体ウェハを分割する方法として、例えば特許文献1では、図12に示すように半導体ウェハ40上の各素子間にポリイミド膜45で形成したスクライブライン41を設け、半導体ウェハ40のスクライブライン41を設けた面とは反対側の面にエッチングまたはハーフダイスによって溝42を設け、スクライブライン41上をスクライブ針でスクライブした後、ローラによって加圧して図13に示すように各半導体チップ46にブレイクする方法が示されている。
特許3527642号公報(第4頁、第5頁、図2)
しかし、特許文献1で示された方法では、図13に示すように、半導体ウェハを分割した際に半導体チップ46の端部にバリ47が発生してしまう。半導体チップにバリがあると、チップボンディングする際に、隣接する半導体チップとバッティングする原因となるため、外観検査において不良品として取り除かれる。したがって、半導体チップの歩留まり向上のためにはブレイク時にバリが発生しないようにすることが重要である。
そこで、本発明は、バリのない半導体チップおよびその製造方法を提供することを目的とする。
(1)上記目的を達成するために本発明は、基板上に半導体層が積層された半導体ウェハを分割することで複数の半導体チップを生成する半導体チップの製造方法において、前記半導体ウェハを分割するラインに沿った第1の溝を、前記半導体ウェハの一方の表面である第1の表面に設ける第1のステップと、前記半導体ウェハを元の形状を保持したまま前記半導体ウェハの他方の表面である第2の表面より前記半導体ウェハの分割を行う第2のステップと、前記第2のステップで分割された前記半導体ウェハの前記第1の表面において、前記第1の溝の底に存在する分割ラインに沿って第2の溝を設ける第3ステップとを備えることを特徴とする。
(2)また本発明は、上記構成の半導体チップの製造方法において、前記半導体ウェハの前記第2の表面に粘着テープを貼り付けることにより、分割した前記半導体ウェハを元の形状のままに保持することを特徴とする。
(3)また本発明にかかる半導体チップは、上記構成の半導体チップの製造方法によって製造されることを特徴とする。
(4)また本発明にかかる半導体チップは、モノリシック発光ダイオードアレイであることを特徴とする。
本発明の半導体チップの製造方法によると、半導体ウェハをブレイクした際に半導体チップに発生するバリを第2の溝を設けることによってほぼなくすことができ、できあがったモノリシック発光ダイオードアレイなどの半導体チップが外観不良となりにくくなり、歩留まりを向上させることができる。
また、本発明によると、粘着テープによってブレイク後も半導体ウェハを元の形状のままに保持することができるため、容易に第2の溝を設けることができる。
本発明の実施形態について、図1〜11を用いて説明する。図1は本発明の実施形態にかかる、半導体層を積層させた基板の部分正面図、図2は発光部およびダイシングストリートを設けた基板の平面図、図3は図2のA−A線に沿った部分断面図、図4は絶縁膜を形成した基板の部分断面図、図5はモノリシック発光ダイオードアレイを形成した半導体ウェハの部分平面図、図6は図5のB−B線に沿った部分断面図、図7は半導体ウェハの平面図、図8はスクライブラインおよび第1の溝を設けた半導体ウェハの部分断面図、図9は粘着テープを貼り付け、ブレイクした後の半導体ウェハの部分断面図、図10は第2の溝を設けた半導体ウェハの部分断面図、図11は第2の溝を設け、転写した半導体ウェハの部分断面図、図12は粘着テープをエキスパンドしたモノリシック発光ダイオードアレイの部分断面図である。
まず、図1に示すように、N型GaAsの基板11上に、厚さ0.25μmのN型GaAsバッファ層12、0.50μmのN型AlGaAsクラッド層13、0.50μmのP型AlGaAsクラッド層15および0.10μmのP型GaAsコンタクト層16を順次エピタキシャル成長させる。かかる構成では、N型AlGaAsクラッド層13とP型AlGaAsクラッド層15との間に発光層(AlGaAs活性層)14が形成される。
なお、N型GaAsバッファ層12とN型AlGaAsクラッド層13との間に、発光層から下方向(基板方向)に出た光を上方向へ反射して取り出すための層として周知のDBR層(Distributed Bragg Reflector層:分布ブラッグ反射層)を形成してもよい。
発光層14の発光波長はAlの混晶比で定まるので、発光層14の組成は、希望する発光波長によって適宜変更が可能である。例えば発光波長を710nmとする場合は発光層14の組成はAl0.28Ga0.72Asとすればよい。
また、エピタキシャル成長法としては、周知のVPE(気相エピタキシャル)法、MOPV(有機金属気相エピタキシャル)法、MOCVD(有機金属化学気相デポジション)法、MBE(分子線エピタキシャル)法、MOMBE(有機金属分子線エピタキシャル)法、CBE(化学ビームエピタキシャル)法を適宜採用することができる。
さらに、本実施形態では基板11としてN型GaAs基板を使用したが、P型GaAs基板を使用することもでき、この場合はそれぞれのエピタキシャル層の導電型を逆のものとすればよい。
次に、フォトリソグラフィーおよびエッチング工程により、図2および図3に示すように、発光層14を複数のメサ形状の発光部17に分離する。ここでエッチング液として、リン酸と過酸化水素水とメタノールとの混合溶液を用いる。
次いで、希釈王水による前処理を行った後、図3に示すように、基板11の各種エピタキシャル層を形成した面とは反対側の面にN側電極18を形成する。N側電極18としては、例えば基板11側から順にAu層、Te層、Sn層、Au層を形成し、450℃で熱処理してできる0.8mm厚さ程度のAu合金を用いることができる。
次いで、BHFによる前処理および水洗、窒素ブローを行った後、図4に示すように、基板11の発光部17が形成された側の表面全体に、200〜300nmのSi34からなる絶縁膜20をエピタキシャル成長させる。この絶縁膜20は、Si34以外に、SiO2やAl23からなるものであってもよい。
さらに、この絶縁膜20に対し、図5および図6に示すように、フォトリソグラフィーおよびエッチング工程により発光部17にコンタクトホール22を形成し、続いて例えばリフトオフ法によりコンタクトホール22上および絶縁膜20上にP側電極23を形成し、複数のモノリシック発光ダイオードアレイ19が形成された半導体ウェハが10が完成する(図7参照)。ただし図5ではコンタクトホールは省略している。P側電極23としては、例えば絶縁膜20側から順にTi層、Au層、Zn層、Au層を形成し、400℃で熱処理してできる1.0μm厚さ程度のAu合金を用いることができる。
なお、上述した各フォトリソグラフィー工程では、レジストの塗布、プリベイク、露光、現像、ポストベイクが行われ、エッチング工程の完了後、120±10℃の剥離液中でレジストの剥離が同様に行われている。
この半導体ウェハ10の裏面すなわちP側電極23が形成された面とは反対側の面よりダイシングブレードによってハーフダイスを行い、図8に示すように第1の溝26を設け、P側電極23が形成された面の第1の溝26に対向する位置(図7に一点鎖線で示す位置)をダイヤモンド刃などによってスクライブし、スクライブライン27を設ける。図8〜図12では半導体ウェハ10上の各層を省略している。次に、半導体ウェハ10のスクライブライン27が設けられた側の面全体に伸縮性の粘着テープ31を貼り付ける。この粘着テープ31が貼り付けられた面を上にして軟質ゴム32上に載置し、粘着テープ31上からローラによって半導体ウェハ10を加圧して、図9に示すように、半導体ウェハ10を個々のモノリシック発光ダイオードアレイ19にブレイクする。この際、第1の溝26の分割された部分の近傍の一部ではバリ24が発生している。この時点では、半導体ウェハ10は図7のスクライブライン27の位置で分割されているが、粘着テープ31によって固定されているため分割される前の形状を留めている。
続いてこのブレイクされた半導体ウェハ10の第1の溝26の底の、分割された個々の半導体ウェハ10が接してなす分割ライン上で、第1の溝26を設けるのに用いたダイシングブレードよりも薄いダイシングブレードを用いてハーフダイスを行い、図10に示すように第1の溝26よりも幅の狭い第2の溝28を設ける。これによって、バリ24を除去することができ、また第1の溝26の幅が変わることはない。
次に、図11に示すように分割された個々の半導体ウェハ10に再度転写を行い、スクライブライン27に対して垂直な方向(モノリシック発光ダイオード19の長手方向)にスクライブやダイシングの方法を用いて個々のモノリシック発光ダイオード19に分離する。その後、図12に示すように半導体ウェハ10に貼り付けた粘着テープ31を周囲から縦横に引っ張り(エキスパンド)、モノリシック発光ダイオードアレイ19間に隙間を設け、取り出しやすくする。最後に外観検査し、合格品をボンディング工程などの次の工程へと移行させる。
このように、ハーフダイスで第2の溝を設けることによって、バリ24を取り除くことができるため、モノリシック発光ダイオードアレイ19が外観不良となる可能性が大きく低下し、生産時の歩留まりを向上させることができる。
本発明は、モノリシック発光ダイオードアレイに限らず、他の形状の発光ダイオード、半導体素子など、ハーフダイスおよびブレイクによって基板を分割して製造する半導体チップおよびその製造方法一般に用いることができる。
は、本発明の実施形態にかかる半導体層を積層させた基板の部分正面図である。 は、本発明の実施形態にかかる発光部およびダイシングストリートを設けた基板の平面図である。 は、図2のA−A線に沿った部分断面図である。 は、本発明の実施形態にかかる絶縁膜を形成した基板の部分断面図である。 は、本発明の実施形態にかかるモノリシック発光ダイオードアレイを形成した半導体ウェハの部分平面図である。 は、図5のB−B線に沿った部分断面図である。 は、本発明の実施形態にかかる半導体ウェハの平面図である。 は、本発明の実施形態にかかるスクライブラインおよび第1の溝を設けた半導体ウェハの部分断面図である。 は、本発明の実施形態にかかる、粘着テープを貼り付け、ブレイクした後の半導体ウェハの部分断面図である。 は、本発明の実施形態にかかる第2の溝を設けた半導体ウェハの部分断面図である。 は、本発明の実施形態にかかる第2の溝を設け、転写した半導体ウェハの部分断面図である。 は、本発明の実施形態にかかる粘着テープをエキスパンドしたモノリシック発光ダイオードアレイの部分断面図である。 は、従来のスクライブラインおよび溝を設けた半導体ウェハの部分断面図である。 は、従来のブレイク後の半導体チップの部分断面図である。
符号の説明
10 半導体ウェハ
11 基板
26 第1の溝
28 第2の溝
31 粘着テープ

Claims (4)

  1. 基板上に半導体層が積層された半導体ウェハを分割することで複数の半導体チップを生成する半導体チップの製造方法において、
    前記半導体ウェハを分割するラインに沿った第1の溝を、前記半導体ウェハの一方の表面である第1の表面に設ける第1のステップと、前記半導体ウェハを元の形状を保持したまま前記半導体ウェハの他方の表面である第2の表面より前記半導体ウェハの分割を行う第2のステップと、前記第2のステップで分割された前記半導体ウェハの前記第1の表面において、前記第1の溝の底に存在する分割ラインに沿って第2の溝を設ける第3ステップとを備えることを特徴とする半導体チップの製造方法。
  2. 前記半導体ウェハの前記第2の表面に粘着テープを貼り付けることにより、分割した前記半導体ウェハを元の形状のままに保持することを特徴とする請求項1に記載の半導体チップの製造方法。
  3. 請求項1または2に記載の半導体チップの製造方法によって製造されることを特徴とする半導体チップ。
  4. 前記半導体チップがモノリシック発光ダイオードアレイであることを特徴とする請求項3に記載の半導体チップ。
JP2005090304A 2005-03-28 2005-03-28 半導体チップの製造方法 Pending JP2006278357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090304A JP2006278357A (ja) 2005-03-28 2005-03-28 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090304A JP2006278357A (ja) 2005-03-28 2005-03-28 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2006278357A true JP2006278357A (ja) 2006-10-12

Family

ID=37212855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090304A Pending JP2006278357A (ja) 2005-03-28 2005-03-28 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2006278357A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088160A (ja) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd 発光ダイオードおよびその製造方法
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088160A (ja) * 2007-09-28 2009-04-23 Dowa Electronics Materials Co Ltd 発光ダイオードおよびその製造方法
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス

Similar Documents

Publication Publication Date Title
US7244628B2 (en) Method for fabricating semiconductor devices
JP4295669B2 (ja) 半導体素子の製造方法
US7652302B2 (en) Method of making light emitting diode
JP2007103951A (ja) 窒化物系半導体発光素子及びその製造方法
JP2000091636A (ja) 半導体発光素子の製法
JP2007158334A (ja) 垂直構造の窒化ガリウム系led素子及びその製造方法
JP2007088480A (ja) 垂直構造発光ダイオードの製造方法
JP2006339294A (ja) 発光素子の製造方法
US9543474B2 (en) Manufacture method of making semiconductor optical device
WO2018163713A1 (ja) 発光素子及びその製造方法
JP2011009386A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2010225852A (ja) 半導体素子及びその製造方法
JPWO2013046267A1 (ja) 半導体素子およびその製造方法
JP5077224B2 (ja) Iii族窒化物半導体発光素子、およびその製造方法
KR20080096997A (ko) 발광다이오드 소자의 제조방법
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JPH10214997A (ja) ウエハーの分割方法
JP2006278357A (ja) 半導体チップの製造方法
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP2008016694A (ja) 半導体素子の製造方法
KR20230112144A (ko) 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의제조 장치, 전자 부품 및 전자 기기
CN110534625B (zh) 发光组件以及发光组件的制造方法
JP2008282979A (ja) 半導体発光素子とその製造方法
KR20070122120A (ko) 수직형 발광 다이오드의 제조방법