JP2006271102A - 並列多重チョッパ装置 - Google Patents

並列多重チョッパ装置 Download PDF

Info

Publication number
JP2006271102A
JP2006271102A JP2005085370A JP2005085370A JP2006271102A JP 2006271102 A JP2006271102 A JP 2006271102A JP 2005085370 A JP2005085370 A JP 2005085370A JP 2005085370 A JP2005085370 A JP 2005085370A JP 2006271102 A JP2006271102 A JP 2006271102A
Authority
JP
Japan
Prior art keywords
gain
output
current
unit
chopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005085370A
Other languages
English (en)
Other versions
JP4642517B2 (ja
Inventor
Tsuguhiro Tanaka
嗣大 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2005085370A priority Critical patent/JP4642517B2/ja
Publication of JP2006271102A publication Critical patent/JP2006271102A/ja
Application granted granted Critical
Publication of JP4642517B2 publication Critical patent/JP4642517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 個々の単位チョッパの電流検出を行うことなく、電流アンバランス補正制御が可能となる並列多重チョッパ装置を提供する。
【解決手段】 共通の直流電源1に並列に接続され、制御部3からのオンオフ指令によりその通流率が制御される単位チョッパN(Nは2以上の整数)台と、この単位チョッパの夫々の出力側に設けられ、その出力が共通の負荷5に接続されたリアクトル4と、負荷の入力電流を検出する電流検出器6とで構成し、前記制御部は、前記入力電流を電流指令値に追従させ、平均通流率基準を出力する電流制御手段21と、各々の単位チョッパの電流が均衡するように前記平均通流率基準を夫々補正するアンバランス補正演算手段と、単位チョッパ毎に前記補正された通流率基準と当該単位チョッパ用キャリア信号25とを比較して当該単位チョッパのゲート信号を出力する手段とを有するようにする。
【選択図】 図1

Description

本発明は、単位チョッパを複数台並列接続させて負荷に直流電流を供給する並列多重チョッパ装置に関する。
直流電圧を所望の直流電圧に変換するチョッパ構成の装置において、負荷に低リプル化された大電流を供給する場合には、単位チョッパを多並列として負荷電流を分担させる並列多重チョッパ装置を採用することがある。この場合、各単位チョッパの主スイッチング素子のスイッチング動作には位相差を設け、出力の低リプル化を図るのが一般的である。
このような並列多重チョッパ装置においては、各単位チョッパに同一の部品を用いても、各々の単位チョッパの部品の特性や配線路の差等に起因するインピーダンスのばらつきにより、各単位チョッパの出力電流がアンバランスになるという問題がある。各単位チョッパの出力電流がアンバランスになると、電流が過大となった単位チョッパのために全体としての出力容量が低下する不具合や出力リプルが増大するという不具合を生ずる。
この出力電流のアンバランスを解消するため、異なる単位チョッパ毎の電流偏差を検出し、この偏差を零にするように各単位チョッパの通流率を制御する提案が為されている(例えば特許文献1参照。)。
特開平9−215322号公報(第4頁、図1)
特許文献1に記載されているように、単位チョッパ毎に電流検出器を設け、この検出電流を用いてフィードバック制御を行ってアンバランスを補正することは可能であるが、検出機器が単位チョッパの台数分必要になるばかりでなく、制御部も複雑化する欠点がある。
本発明は上記に鑑みて為されたもので、個々の単位チョッパの電流検出を行うことなく、電流アンバランス補正制御が可能となる並列多重チョッパ装置を提供することを目的とする。
上記目的を達成するために、本発明の並列多重チョッパ装置は、共通の直流電源に並列に接続され、制御部からのオンオフ指令によりその通流率が制御される単位チョッパN(Nは2以上の整数)台と、前記単位チョッパの夫々の出力側に設けられ、その出力が共通の負荷に接続されたリアクトルと、前記負荷の入力電流を検出する電流検出器とを具備し、前記制御部は、前記電流検出値で検出された入力電流を電流指令値に追従させ、平均通流率基準を出力する電流制御手段と、各々の単位チョッパの電流が均衡するように前記平均通流率基準を夫々補正するアンバランス補正演算手段と、単位チョッパ毎に前記補正された通流率基準と当該単位チョッパ用キャリア信号とを比較して当該単位チョッパのゲート信号を出力する手段とを有するように構成したことを特徴としている。
本発明によれば、個々の単位チョッパの電流検出を行なうことなく、電流アンバランス補正制御が可能となる並列多重チョッパ装置を提供することができる。
以下、図面を参照して本発明の実施例について説明する。
以下、本発明の実施例1に係る並列多重チョッパ装置を図1及び図2を参照して説明する。図1は、本発明の実施例1に係る並列多重チョッパ装置のブロック構成図である。
共通の直流電源1の出力は、制御部3からの制御信号でその出力が制御されるN(Nは2以上の整数)台の単位チョッパ2A、・・・、2Nの夫々の入力となっている。単位チョッパ2A、・・・、2Nの出力は夫々リアクトル4A、・・・、4Nを介し、共通の負荷5に並列に接続されている。負荷5の入力電流は電流検出器6で検出され、この検出信号は制御部3に与えられる。尚、図1において、図面が複雑になるのを避けるために1台目とN台目のみ単位チョッパを図示している。以下制御部3の内部構成について説明する。
電流検出器6で検出された電流信号は、その1/Nの大きさが電流制御器21によって与えられた電流指令値と比較され、この偏差を電流制御器21内で演算処理することにより各単位チョッパの平均的な通流率基準Ecを得る。この通流率基準Ecはゲイン演算器22A、・・・、22Nの各々の入力となる。ゲイン演算器22A、・・・、22Nの各々の出力には、オフセット設定器23A、・・・、23Nの設定値が加算器24A、・・・、24Nで夫々加算され、補正された通流率基準EcA、・・・、EcNが得られる。この通流率基準Ecはキャリア比較器25A,・・・、25Nに夫々与えられ、キャリア比較器25A,・・・、25Nは単位チョッパ2A、・・・、2Nを構成するスイッチング素子を夫々オンオフ制御する。
上記構成において、通流率基準Ecから補正された通流率基準EcA、・・・、EcNを得るアンバランス補正手段によって、各単位チョッパの電流のアンバランスが補正されることが分かる。
尚、ここでの電流指令値は、繰り返しパターン電流を生成するような指令値を考えており、この実施例1は、指令値が一定値の場合やランプ関数の場合に好適である。以下図2を参照してゲイン演算器とオフセット設定値の求め方の一例を説明する。
図2は単位チョッパ2A、2Bの2台の単位チョッパで構成される図1の主回路を等価的に表したものである。ここで、Z1は単位チョッパ2AのインピーダンスでZ1=R+sL、Z2は単位チョッパ2BのインピーダンスでZ2=R+ΔR+s(L+ΔL)、Z3は負荷5のインピーダンスでZ3=R+sLとする。尚、上式でsはラプラス演算子である。
今、電流指令値が傾きAのランプ関数の場合、即ちIref=Atの場合を考えると、通流率基準を電圧に換算した単位チョッパ2Aの電圧指令は、
Vref=(R+R)Iref+(L+L)dIref/dt
=(R+R)At+(L+L)A
また、アンバランス補正を施した単位チョッパ2Bの電圧指令は、補正ゲインをK、オフセット設定値をOFSとして、
Vref´={(R+R)At+(L+L)A}*K+OFS
となる。ラプラス演算子sを用いて上式を書き直すと、
Vref(s)=A(R+R)/s+A(L+L)/s・・・(1)
Vref´(s)=(R+R)A*/s+{A(L+L)K+OFS}/s・・・(2)
となる。また、単位チョッパ2A及び2Bの電流i1及びi2は図2の回路から夫々、
i1={(Z2+Z3)/(Z1Z2+Z2Z3+Z3Z1)}*Vref(s)・・・(3)
i2={(Z1+Z3)/(Z1Z2+Z2Z3+Z3Z1)}*Vref´(s)・・・(4)
で与えられる。
従って、上記(1)乃至(4)式と、アンバランス補正を行った結果i1=i2となる条件を用いて、補正ゲインK及びオフセット設定値OFSの値を求めると、
K=1+ΔR/(R+R
OFS=AL{ΔL/(L+L)−ΔR/(R+R)}
となる。上式を単位インバータがN台ある場合に拡張したときには、アンバランス補正用のゲイン演算器のゲインを、
=1+ΔR/(R+R
とし、オフセット設定器のオフセット設定値を
OFS=A(L+L)(ΔL/(L+L) - ΔR/(R+R))
と設定すれば良いことが分かる。
尚、電流指令値が一定値Bの場合即ちIref=Bの場合には、更に簡単になり、アンバランス補正用のゲイン演算器のゲインを、
=1+ΔR/(R+R
とし、またオフセット設定器のオフセット設定値を、
OFS=0
と設定すれば良い。
以上により、本実施例によれば、各単位インバータの出力指令が一定値又はランプ関数のとき、電流のアンバランス分をゲイン演算器とオフセット設定値によるアンバランス補正手段で補正することが可能となる。
図3は本発明の実施例2に係る並列多重チョッパ装置のブロック構成図である。この実施例2の各部について、図1の実施例1に係る並列多重チョッパ装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例2が、実施例1と異なる点は、通流率基準Ecを入力とする第2ゲイン演算器31A、・・・、31Nを設け、この第2ゲイン演算器31A、・・・、31Nの出力と、通流率基準Ecを乗算器32A、・・・、32Nで夫々乗算した補正分を加算器32A、・・・、32Nによって、ゲイン演算器22A、・・・、22Nの出力に夫々加えるようにした点である。
電流指令値がべき乗波形At(n=2,3・・・)で構成されるパターン電流の場合、各チョッパ装置に含まれる抵抗分ΔR,インダクタンス分ΔLのアンバランスは,それぞれAΔRt,AnΔLtn−1となる。また,負荷にキャパシタンス分のアンバランスが有る場合,AΔtn+1/(C(n+1))となる。
従って電流指令値が2乗波形Iref=Atであれば、図3に示したように通流率基準と第2ゲイン演算器の出力を乗算して、Iref=Atの場合のゲイン演算器に加算する補正を行えば、アンバランス分を補正できる。さらに高次の電流指令値の場合は、上記補正を繰り返して行うようにすれば良い。
図4は本発明の実施例3に係る並列多重チョッパ装置のブロック構成図である。この実施例4の各部について、図1の実施例1に係る並列多重チョッパ装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例4が、実施例1と異なる点は、ゲイン演算器22A、・・・、22N及びオフセット設定器23A、・・・、23Nによる補正に代えて、周波数関数演算器41A、・・・、41Nを設け、この出力を加算器42A、・・・、42Nを用いて通流率基準Ecに加算して補正された通流率基準を求めるようにした点である。
各単位チョッパの平均の抵抗をR、平均値からのずれをΔRn、インダクタンスをL、この平均値からのずれをΔLとすると(Nは単位チョッパの並列多重数)、各単位チョッパのインピーダンスは(R+ΔRN、L+ΔL)である。また、負荷のインピーダンスを(R0、)とすると、電流指令値がA*sin(ωt)のパターン電流の場合、アンバランス補正用の周波数関数演算器は、
(nωt)=A{ΔR*sin(ωt)+ωΔL*cos(ωt)}
とすれば良いことが分かる。
以上のように、本実施例においては、電流指令値が三角関数の場合に有効な補正を行うことが可能となる。
図5は本発明の実施例4に係る並列多重チョッパ装置のブロック構成図である。この実施例5の各部について、図1の実施例1に係る並列多重チョッパ装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例5が、実施例1と異なる点は、オフセット設定器OFSのオフセット値をゲイン演算器22A、・・・、22Nの出力に加算することに代えて、ゲイン演算器22A、・・・、22Nの出力を1次進み遅れ演算器51A、・・・、51Nの入力とし、1次進み遅れ演算器51A、・・・、51Nの出力を補正された通流基準値とした点である。
チョッパ装置では、直流電源をオンオフ制御して電流指令値に追従させるため、電流制御部21によって電流指令値を通流率基準(または電圧指令値)に変換している。
負荷5が抵抗とインダクタンスの場合、ゲイン演算器22A、・・・、22Nが抵抗値、1次進み遅れ演算器51A、・・・、51Nの一次進み時間が(インダクタンス値/抵抗値)に対応する。そこで本実施例では、ゲイン演算器22A、・・・、22Nで抵抗のアンバランス分を補正し、一次進み遅れ演算器51A、・・・、51Nの一次進み要素によって(インダクタンス分/抵抗分)のアンバランス分を補正する。
本実施例においては、各単位チョッパの電流のアンバランス分をゲイン演算器22A、・・・、22N及び一次進み遅れ演算器51A、・・・、51Nを用いて補正するようにしたので、電流指令値の電流パターンの波形に依らず、比較的実用的な補正を行うことが可能となる。
図6は本発明の実施例5に係る並列多重チョッパ装置のブロック構成図である。この実施例5の各部について、図5の実施例4に係る並列多重チョッパ装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例5が、実施例4と異なる点は、加算器52A、・・・、52Nによって、一次進み遅れ演算器51A、・・・、51Nの出力に通流率基準Ecを加えることによって補正された通流率基準を得るようにした点である。
実施例4においては、上述したようにアンバランス分をゲイン要素的に補正している。これに対し、この実施例5においてはアンバランス分をオフセット要素的に補正するようにしているが、基本的には実施例4の場合と同様の補正効果が得られる。
以下、本発明の実施例6に係る並列多重チョッパ装置を図7及び図8を参照して説明する。
図7は、本発明の実施例1に係る並列多重チョッパ装置のブロック構成図である。この実施例6の各部について、図1の実施例1に係る並列多重チョッパ装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例6が、実施例1と異なる点は、電流指令値を入力とするアンバランス補正演算器選択回路62を設け、このアンバランス補正演算器選択回路62の出力を、複数の補正演算器で構成されたアンバランス補正演算回路61A、・・・、61Nに与えるように構成した点である。
上記構成の詳細について図8を参照して説明する。図8は実施例6のアンバランス補正部分の詳細ブロック構成図である。
まずアンバランス補正演算回路61Aの構成について説明する。ここでアンバランス補正演算回路61A以外の他のアンバランス補正演算回路については、アンバランス補正演算回路61Aと同一の構成であるので図示を省略している。通流率基準Ecは切換器63Aに入力される。この切換器63Aは、M(Mは2以上の整数)個ある補正演算器64A1、64A2、・・・、64AMの何れかに選択的に通流率基準Ecを入力するように動作し、この結果補正された通流率基準EcAが出力として得られる。
次にアンバランス補正演算器選択回路62の構成と動作について説明する。電流指令値を入力とする波形検出判定回路65は、その波形を分析し、その波形に応じてどの補正演算器を選択すべきかを補正演算器選択回路66に与える。この信号を受け、補正演算器選択回路66は切換器63Aに選択信号を発し、この結果補正演算器64A1、64A2、・・・、64AMの何れかが選択される。
以上の構成において、補正演算器64A1、64A2、・・・、64AMの各々に、例えば実施例1乃至実施例5で示したアンバランス補正演算回路の何れかを割り当てておけば、電流指令値の電流パターンの変化に応じて最適なアンバランス補正を自動的に行うようにすることが可能となる。
本発明の実施例1に係る並列多重チョッパ装置のブロック構成図。 補正量を演算するための等価回路。 本発明の実施例2に係る並列多重チョッパ装置のブロック構成図。 本発明の実施例3に係る並列多重チョッパ装置のブロック構成図。 本発明の実施例4に係る並列多重チョッパ装置のブロック構成図。 本発明の実施例5に係る並列多重チョッパ装置のブロック構成図。 本発明の実施例6に係る並列多重チョッパ装置のブロック構成図。 実施例6のアンバランス補正部分の詳細ブロック構成図。
符号の説明
1 直流電源
2A、・・・、2N 単位チョッパ
3 制御部
4A、・・・、4N リアクトル
5 負荷
6 電流検出器

21 電流制御器
22A、・・・、22N ゲイン演算器
23A、・・・、23N オフセット設定器
24A、・・・、24N 加算器
25A、・・・、25N キャリア比較器
31A、・・・、31N 第2ゲイン演算器
32A、・・・、32N 乗算器
34A、・・・、34N 加算器
41A、・・・、41N 周波数関数演算器
51A、・・・、51N 一次進み遅れ演算器
52A、・・・、52N 加算器
61A、・・・、61N アンバランス補正演算器
62 アンバランス補正演算器選択回路
63A 切換器
64A1、64A2、・・・、64AM 補正演算器
65 波形検出判定回路
66 補正演算器選択回路

Claims (7)

  1. 共通の直流電源に並列に接続され、制御部からのオンオフ指令によりその通流率が制御される単位チョッパN(Nは2以上の整数)台と、
    前記単位チョッパの夫々の出力側に設けられ、その出力が共通の負荷に接続されたリアクトルと、
    前記負荷の入力電流を検出する電流検出器と
    を具備し、
    前記制御部は、
    前記電流検出値で検出された入力電流を電流指令値に追従させ、平均通流率基準を出力する電流制御手段と、
    各々の単位チョッパの電流が均衡するように前記平均通流率基準を夫々補正するアンバランス補正演算手段と、
    単位チョッパ毎に前記補正された通流率基準と当該単位チョッパ用キャリア信号とを比較して当該単位チョッパのゲート信号を出力する手段と
    を有するように構成したことを特徴とする並列多重チョッパ装置。
  2. 前記アンバランス補正演算手段は、
    前記平均通流率基準にゲインを乗算するゲイン演算手段と、
    所定のオフセット値を設定するオフセット設定手段と、
    前記ゲイン演算手段の出力と前記オフセット設定手段の出力を加算する手段と
    から成ることを特徴とする請求項1に記載の並列多重チョッパ装置。
  3. 前記アンバランス補正演算手段は、
    前記平均通流率基準にゲインを乗算するゲイン演算手段と、
    前記平均通流率基準に第2のゲインを乗算する第2のゲイン演算手段と、
    前記第2のゲイン演算手段の出力と前記平均通流率基準を乗算する乗算手段と、
    前記ゲイン演算手段の出力と前記乗算手段の出力を加算する加算手段と、
    所定のオフセット値を設定するオフセット設定手段と、
    前記加算手段の出力と前記オフセット設定手段の出力を加算する手段と
    から成ることを特徴とする請求項1に記載の並列多重チョッパ装置。
  4. 前記アンバランス補正演算手段は、
    前記平均通流率基準に、周波数に応じた電圧降下を補正するための周波数関数演算器を乗算する周波数関数補正手段と、
    この周波数関数補正手段の出力と前記平均通流率基準を加算する手段と
    から成ることを特徴とする請求項1に記載の並列多重チョッパ装置。
  5. 前記アンバランス補正演算手段は、
    前記平均通流率基準にゲインを乗算するゲイン演算手段と、
    このゲイン演算手段の出力に1次進み遅れ要素を乗算する1次進み遅れ演算手段と
    から成ることを特徴とする請求項1に記載の並列多重チョッパ装置。
  6. 前記アンバランス補正演算手段は、
    前記平均通流率基準にゲインを乗算するゲイン演算手段と、
    このゲイン演算手段の出力に1次進み遅れ要素を乗算する1次進み遅れ演算手段と、
    前記1次進み遅れ演算手段の出力に前記平均通流率基準を加算する手段と
    から成ることを特徴とする請求項1に記載の並列多重チョッパ装置。
  7. 前記アンバランス補正演算手段は複数個の補正演算手段から成り、
    前記制御部は、
    前記電流指令値の指令パターンの波形に応じて、前記複数個の補正演算手段の何れかを切換えて選択するアンバランス補正演算器選択手段を
    有することを特徴とする請求項1に記載の並列多重チョッパ装置。

JP2005085370A 2005-03-24 2005-03-24 並列多重チョッパ装置 Expired - Fee Related JP4642517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085370A JP4642517B2 (ja) 2005-03-24 2005-03-24 並列多重チョッパ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085370A JP4642517B2 (ja) 2005-03-24 2005-03-24 並列多重チョッパ装置

Publications (2)

Publication Number Publication Date
JP2006271102A true JP2006271102A (ja) 2006-10-05
JP4642517B2 JP4642517B2 (ja) 2011-03-02

Family

ID=37206467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085370A Expired - Fee Related JP4642517B2 (ja) 2005-03-24 2005-03-24 並列多重チョッパ装置

Country Status (1)

Country Link
JP (1) JP4642517B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010119289A (ja) * 2008-11-14 2010-05-27 Ford Global Technologies Llc 多相dc−dcコンバータ制御システム
JP2010539870A (ja) * 2007-09-13 2010-12-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 多相直流電圧変換器
JP2012029487A (ja) * 2010-07-26 2012-02-09 Mitsubishi Electric Corp 多重チョッパ装置
EP2579435A1 (en) * 2010-06-01 2013-04-10 Honda Motor Co., Ltd. Controller for dc/dc converter
KR20140116117A (ko) 2012-03-13 2014-10-01 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 리액터 및 그것을 이용한 전원 장치
JP2015180178A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 Dcdcコンバータ、半導体装置、及び電子機器
CN106257812A (zh) * 2016-08-17 2016-12-28 浙江大学 一种基于COT控制含均流功能两相Buck电路的电源管理芯片
JP2017135928A (ja) * 2016-01-29 2017-08-03 トヨタ自動車株式会社 電圧コンバータシステムおよび電圧コンバータシステムの制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215322A (ja) * 1995-11-30 1997-08-15 Fuji Electric Co Ltd 多相多重チョッパ装置の制御回路
JPH11194842A (ja) * 1990-12-26 1999-07-21 Fuji Electric Co Ltd 電源装置の制御方法
JP2004289887A (ja) * 2003-03-19 2004-10-14 Hitachi Ltd 電力変換器のディジタル制御装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194842A (ja) * 1990-12-26 1999-07-21 Fuji Electric Co Ltd 電源装置の制御方法
JPH09215322A (ja) * 1995-11-30 1997-08-15 Fuji Electric Co Ltd 多相多重チョッパ装置の制御回路
JP2004289887A (ja) * 2003-03-19 2004-10-14 Hitachi Ltd 電力変換器のディジタル制御装置及び方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539870A (ja) * 2007-09-13 2010-12-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 多相直流電圧変換器
JP2010119289A (ja) * 2008-11-14 2010-05-27 Ford Global Technologies Llc 多相dc−dcコンバータ制御システム
EP2579435A1 (en) * 2010-06-01 2013-04-10 Honda Motor Co., Ltd. Controller for dc/dc converter
EP2579435A4 (en) * 2010-06-01 2014-07-16 Honda Motor Co Ltd CONTROL FOR A DC / DC CURRENT TRANSFORMER
US9252665B2 (en) 2010-06-01 2016-02-02 Honda Motor Co., Ltd. DC-DC converter control apparatus
JP2012029487A (ja) * 2010-07-26 2012-02-09 Mitsubishi Electric Corp 多重チョッパ装置
KR20140116117A (ko) 2012-03-13 2014-10-01 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 리액터 및 그것을 이용한 전원 장치
US9824813B2 (en) 2012-03-13 2017-11-21 Toshiba Mitsubishi-Electric Industrial Systems Corporation Reactor and power supply device employing the same
JP2015180178A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 Dcdcコンバータ、半導体装置、及び電子機器
JP2017135928A (ja) * 2016-01-29 2017-08-03 トヨタ自動車株式会社 電圧コンバータシステムおよび電圧コンバータシステムの制御方法
CN106257812A (zh) * 2016-08-17 2016-12-28 浙江大学 一种基于COT控制含均流功能两相Buck电路的电源管理芯片

Also Published As

Publication number Publication date
JP4642517B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4642517B2 (ja) 並列多重チョッパ装置
US8643354B2 (en) Multi-phase switching regulator and driver circuit and control method thereof
JP5314100B2 (ja) 電源装置
JP6792718B2 (ja) 直流電圧コンバータの制御装置、直流電圧コンバータおよび直流電圧コンバータの制御方法
JP2016025748A (ja) 電源システムおよび制御装置
JP6372623B2 (ja) スイッチング電源装置及び誤差補正方法
JP2018023195A5 (ja)
JP2008289317A (ja) 並列多重チョッパの制御装置
JP6263272B2 (ja) 電流検出装置および電流を検出する方法
JP7000804B2 (ja) 電源装置
WO2019181422A1 (ja) 車載用の多相コンバータ
JP2015100235A (ja) 充放電制御装置
JP2018042082A (ja) 半導体装置及びad変換装置
JP6521094B2 (ja) スイッチング電源装置及びドループ特性補正方法
US9906024B2 (en) Power management between sources and load
JP6119560B2 (ja) 電力制御器
US20180138701A1 (en) A thermoelectric power generating system
US9594416B2 (en) Analog current output module
TWI569567B (zh) 產生pwm信號方法
JP2018157737A5 (ja)
JP6230397B2 (ja) 故障検知装置およびそのプログラム
US10250275B2 (en) Digital voltage sampling
JP5971850B2 (ja) 直流電源ユニットおよび直流電源システム
EP2963754B1 (en) Decentralized power supply system
JP2015139307A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101201

R150 Certificate of patent or registration of utility model

Ref document number: 4642517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees