JP2018042082A - 半導体装置及びａｄ変換装置 - Google Patents

Abstract

【課題】ＡＤ変換精度を向上することが可能な半導体装置を提供する。【解決手段】半導体装置１０は、供給される基準電圧に基づいて、入力信号に対しＡＤ変換を行うＡＤ変換部１１と、ＡＤ変換部１１に供給された基準電圧を検出する基準電圧検出部１２と、基準電圧検出部１２により検出された基準電圧に応じて、ＡＤ変換部１１のＡＤ変換結果を補正する制御部１３と、を備える。これにより、基準電圧が変動した場合でも、精度良くＡＤ変換を行うことができる。【選択図】図１

Description

本発明は、半導体装置及びＡＤ変換装置に関し、例えば、アナログ信号をデジタル信号に変換する半導体装置及びＡＤ変換装置に関する。

アナログ信号をデジタル信号に変換するＡＤ変換器（ＡＤコンバータ：ＡＤＣ）が各種の装置やシステムで広く利用されている。例えば、ブラシレスＤＣモータの駆動制御装置では、モータの三相信号をＡＤ変換器がデジタル信号に変換し、このデジタル信号をもとにモータが所望の回転となるようにフィードバック制御を行っている。

近年、様々な用途に対応するため、ＡＤ変換精度の高いＡＤ変換器が望まれている。関連する技術として、例えば特許文献１が知られている。

特開２０１５−１３３６３１号公報

一般的に、ＡＤ変換器は、基準電圧（リファレンス電圧）に基づいて、アナログ信号をデジタル信号に変換する。本発明者は、この基準電圧がＡＤ変換器のＡＤ変換精度に影響する恐れがあることを見出した。そこで、一実施の形態では、よりＡＤ変換精度を向上することを一つの課題とする。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、ＡＤ変換部、基準電圧検出部、制御部を備えている。ＡＤ変換部は、供給される基準電圧に基づいて、入力信号に対しＡＤ変換を行う。基準電圧検出部は、ＡＤ変換部の基準電圧を検出し、制御部は、検出された基準電圧に応じて、ＡＤ変換部のＡＤ変換結果を補正する。

前記一実施の形態によれば、よりＡＤ変換精度を向上することができる。

実施の形態に係る半導体装置の概要構成例を示す構成図である。 実施の形態に係るＡＤ変換装置の概要構成例を示す構成図である。 参考例の基本システムの構成例を示す構成図である。 参考例の基本システムの動作例を示すタイミングチャートである。 実施の形態１に係る基本システムの構成例を示す構成図である。 実施の形態１に係る基本システムの動作例を示すタイミングチャートである。 実施の形態２に係る応用システムの構成例を示す構成図である。 実施の形態３に係る応用システムの構成例を示す構成図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

（実施の形態の概要）
まず、後述する実施の形態の特徴について、その概要を説明する。図１は、実施の形態に係る半導体装置の概要構成例を示し、図２は、実施の形態に係る半導体装置を含むＡＤ変換装置の概要構成例を示している。

図１の例では、半導体装置１０は、ＡＤ変換部１１、基準電圧検出部１２、制御部１３を備えている。ＡＤ変換部１１は、供給される基準電圧に基づいて、入力信号に対しＡＤ変換を行う。基準電圧検出部１２は、ＡＤ変換部１１に供給された基準電圧を検出する。制御部１３は、基準電圧検出部１２により検出された基準電圧に応じて、ＡＤ変換部１１のＡＤ変換結果を補正する。

半導体装置１０の内部の構成の一部を、半導体装置１０の外部に設けてもよい。例えば、図２の例では、基準電圧検出部１２を半導体装置の外部の構成としている。すなわち、図２の例では、ＡＤ変換装置２０は、基準電圧検出部１２と半導体装置１０を備えており、半導体装置１０は、ＡＤ変換部１１と制御部１３を備えている。

図１や図２のように、実施の形態では、ＡＤ変換で使用する基準電圧を検出し、検出された基準電圧に基づいてＡＤ変換結果を補正する。これにより、基準電圧が変動した場合でも基準電圧に対応した正確なＡＤ変換結果が得られるため、ＡＤ変換精度を向上することができる。

（参考例）
次に、実施の形態の理解を助けるため、実施の形態の参考となる参考例について説明する。図３は、参考例の基本システムの構成例を示すブロック図である。

図３に示すように、参考例の基本システム８００は、ＭＣＵ（Micro Control Unit）９００、電源生成回路２００を備え、さらに、その他のＭＣＵ９０１等を備えている。電源生成回路２００は、ＭＣＵ９００とＭＣＵ９０１へ供給する電源を生成する回路であり、ＭＣＵ９００のＡＤ変換用（ＡＤ変換器１０１用）基準電圧Ｖｒｅｆを生成する。

参考例のＭＣＵ（半導体装置）９００は、（１２ｂｉｔ）ＡＤ変換器１０１、変換結果レジスタ（Reg）１０２、タイマー（Timer）１０３、ＣＰＵ（Central Processing Unit）１０４を備えている。

ＡＤ変換器（ＡＤＣ）１０１は、入力されるアナログ入力Ｖｉ（アナログ信号）をデジタル値（デジタル信号）にＡＤ変換する変換器である。ＡＤ変換器１０１は、電源生成回路２００から供給される基準電圧（リファレンス電圧）Ｖｒｅｆをもとに、ＡＤ変換を行い、ＡＤ変換結果を変換結果レジスタ１０２に格納する。変換結果レジスタ１０２は、ＡＤ変換器１０１のＡＤ変換結果（アナログ入力Ｖｉのデジタル値）を格納する格納部（記憶部）である。タイマー１０３は、所定の期間（サンプリング期間）をカウントし、ＡＤ変換器１０１のＡＤ変換タイミングを示すＡＤトリガＴｒを生成する。

ＡＤ変換器１０１は、一例として、ＳＡＲ（Successive Approximation Register：逐次比較）型ＡＤＣである。ＳＡＲ型ＡＤＣは、高分解能で低消費電力及び小型化が可能である。なお、ＳＡＲ型ＡＤＣに限らず、その他のＡＤＣでもよい。ＡＤ変換器１０１は、ＡＤトリガＴｒのタイミングで、例えば逐次比較処理を開始し、Ｎ回（Ｎビット）比較を繰り返すことで、ＡＤ変換を行う。ＡＤ変換器１０１は、ＡＤ変換処理が終了すると、ＡＤ変換終了割込Ｔｉを生成する。

ＡＤ変換器１０１は、基準電圧Ｖｒｅｆを最大値として、Ｎビットの分解能でＡＤ変換を行う。例えば、ＡＤ変換器１０１が１２ビットＡＤＣ（分解能が１２ビットのＡＤＣ）である場合、基準電圧Ｖｒｅｆ（例えば５Ｖ）を４０９５として、アナログ入力Ｖｉを０〜４０９５（０ｘ０００〜０ｘＦＦＦ）の間のデジタル値に変換する。

ＣＰＵ１０４は、ＭＣＵ９００で必要な機能を実現する演算処理部である。ＣＰＵ１０４は、メモリ（不図示）に記憶された各種プログラムを実行し、変換結果レジスタ１０２に格納されたＡＤ変換器１０１のＡＤ変換結果等を取得して、演算処理を行う。

図４は、参考例のＭＣＵ９００におけるＡＤ変換動作を示すタイミングチャートである。図４に示すように、ＡＤ変換器１０１に、５Ｖの基準電圧Ｖｒｅｆが供給され、また、アナログ入力Ｖｉが入力される。

ＡＤ変換器１０１は、タイマー１０３からのＡＤトリガＴｒのタイミングで、アナログ入力ＶｉをＡＤ変換し、ＡＤ変換結果を変換結果レジスタ１０２に格納する（Ｓ１）。続いて、ＡＤ変換器１０１は、ＡＤ変換終了後に、ＡＤ変換終了割込ＴｉをＣＰＵ１０４に送り、ＣＰＵ１０４は、変換結果レジスタ１０２を読み出し、ＡＤ変換結果を取得する（Ｓ２）。

ここで、ＡＤ変換器１０１は、基準電圧Ｖｒｅｆをデジタル値の上限値としてＡＤ変換を行うため、通常、電源生成回路２００から基準電圧Ｖｒｅｆとして５Ｖなど一定の電圧が供給される。しかし、電源生成回路２００の性能（設計）によっては、例えば他のＭＣＵ９０１をリセットした場合に、基準電圧Ｖｒｅｆに外乱が乗り、瞬間的に基準電圧Ｖｒｅｆが低下する恐れがある（Ｓ３）。

すなわち、参考例では、図４のようにノイズ等の外乱が発生し基準電圧Ｖｒｅｆが低下（または上昇）し、その変動したタイミングと、ＡＤトリガＴｒのタイミングが一致した場合、その時の変換結果レジスタ１０２には意図しない基準電圧Ｖｒｅｆを上限値としたデジタル値が格納される（Ｓ４）。ＡＤ変換器１０１が１２ビットＡＤＣの場合、５Ｖではなく変動した基準電圧Ｖｒｅｆを４０９５としてＡＤ変換を行ってしまう。このため、参考例では、結果としてＡＤ変換精度が悪化するという問題がある。

そこで、実施の形態では、ＡＤ変換器に供給される基準電圧Ｖｒｅｆが変動した場合でも、ＡＤ変換精度の低下を抑え、高精度にＡＤ変換を行うことを可能とする。

なお、上記特許文献１では、ＡＤ変換器の基準電圧を能動的に変化させて所望の分解能を得ることは記載されているが、基準電圧変動を検知する機構を備えていないため、基準電圧が変動した場合にＡＤ変換結果の誤差が大きくなるという課題がある。

（実施の形態１）
以下、図面を参照して実施の形態１について説明する。

上記参考例のような構成では、基準電圧Ｖｒｅｆとして電源生成回路２００が一定値をＭＣＵ９００へ入力するが、ＭＣＵ９００は基準電圧Ｖｒｅｆを感知することができない。そこで、本実施の形態では、変換結果レジスタ１０２に格納されるＡＤ変換結果が、「どの基準電圧の時の結果なのかわかる仕組み」を追加することで、基準電圧Ｖｒｅｆと変換結果レジスタ１０２の値からＡＤ変換結果を計算により補正し、ＡＤ変換精度向上や異常を検知するシステムを実現する。

図５は、本実施の形態に係る基本システムの構成例を示すブロック図である。図５に示すように、本実施の形態に係る基本システム３００は、参考例と同様の電源生成回路（第１の電源生成回路）２００とＭＣＵ９０１を備え、本実施の形態に係るＭＣＵ１００と電源生成回路（第２の電源生成回路）２０１を備えている。電源生成回路２０１は、電源生成回路２００とは別に、ＭＣＵ１００へ供給する電源を生成する回路であり、ＭＣＵ１００のＡＤ変換用（ＡＤ変換器１１１用）基準電圧Ｖｒｅｆ２を生成する。

本実施の形態に係るＭＣＵ（半導体装置）１００は、参考例と同様に（１２ｂｉｔ）ＡＤ変換器（第１のＡＤ変換器）１０１、変換結果レジスタ（第１の変換結果レジスタ）１０２、タイマー１０３、ＣＰＵ１０４を備え、さらに、ＡＤ変換器（第２のＡＤ変換器）１１１と変換結果レジスタ（第２のＡＤ変換器）１１２を備えている。

ＡＤ変換器（他のＡＤ変換器）１１１は、ＡＤ変換器１０１へ供給される基準電圧Ｖｒｅｆをアナログ入力としてデジタル値（デジタル信号）にＡＤ変換する変換器である。ＡＤ変換器１１１は、基準電圧Ｖｒｅｆの電圧値を検出する検出部であるとも言える。ＡＤ変換器１１１は、ＡＤ変換器１１１は、電源生成回路２０１から供給される基準電圧Ｖｒｅｆ２をもとに、ＡＤ変換を行い、ＡＤ変換結果を変換結果レジスタ１１２に格納する。基準電圧Ｖｒｅｆ（第１の基準電圧）ではなく、別の基準電圧Ｖｒｅｆ２（第２の基準電圧）に基づいてＡＤ変換を行うことで、基準電圧Ｖｒｅｆの変動を検出することができる。変換結果レジスタ１１２は、ＡＤ変換器１１１のＡＤ変換結果（基準電圧Ｖｒｅｆのデジタル値）を格納する格納部（記憶部）である。

ＡＤ変換器１１１は、例えば、ＡＤＣ１０１と同様にＳＡＲ型ＡＤＣであるが、その他のＡＤＣでもよい。基準電圧Ｖｒｅｆの変動が検出できればよいため、ＡＤ変換器１０１よりも低分解能でもよい。ＡＤ変換器１１１は、ＡＤ変換器１０１と同じＡＤトリガＴｒのタイミングでＡＤ変換を行い、ＡＤ変換処理が終了すると、ＡＤ変換終了割込Ｔｉ２を生成する。タイマー１０３は、ＡＤ変換器１０１及び１１１のＡＤトリガＴｒを生成し、ＡＤ変換器１０１及び１１１が同じＡＤトリガＴｒのタイミングでＡＤ変換を行うことで、基準電圧Ｖｒｅｆの変動に合わせてＡＤ変換結果を精度よく補正できる。なお、ＡＤ変換器１１１により確実に基準電圧Ｖｒｅｆの電圧値を検出できるが、ＡＤ変換器に限らず、センサ等のその他の検出回路により基準電圧を検出してもよい。

本実施の形態では、ＣＰＵ１０４は、基準電圧Ｖｒｅｆ自体のＡＤ変換結果を変換結果レジスタ１１２から得ることで、変換結果レジスタ１０２及び１１２の値から、アナログ入力ＶｉのＡＤ変換結果を補正する。ＣＰＵ１０４は、基準電圧Ｖｒｅｆが所定値から変化した場合に、ＡＤ変換結果を補正してもよい。例えば、検出された実際の基準電圧Ｖｒｅｆが、ＡＤ変換結果の最大値となるように補正する。これにより、ＡＤ変換結果を正確な値に補正できる。また、変換結果レジスタ１１２の値が設定した上下限値範囲に収まっていない場合、システム異常を検知することもできる。

図６は、本実施の形態に係るＭＣＵ１００におけるＡＤ変換動作を示すタイミングチャートである。図６に示すように、参考例と同様、ＡＤ変換器１０１に、５Ｖの基準電圧Ｖｒｅｆが供給され、アナログ入力Ｖｉが入力される。また、ＡＤ変換器１１１に、例えば５Ｖの一定の基準電圧Ｖｒｅｆ２が供給されており（不図示）、ＡＤ変換器１０１の基準電圧Ｖｒｅｆがアナログ入力として入力される。

ＡＤ変換器１０１は、タイマー１０３からのＡＤトリガＴｒのタイミングで、アナログ入力ＶｉをＡＤ変換し、ＡＤ変換結果を変換結果レジスタ１０２に格納する（Ｓ１）。また、ＡＤ変換器１１１は、同じＡＤトリガＴｒのタイミングで、基準電圧ＶｒｅｆをＡＤ変換し、ＡＤ変換結果を変換結果レジスタ１１２に格納する（Ｓ５）。

続いて、ＡＤ変換器１０１は、ＡＤ変換終了後に、ＡＤ変換終了割込ＴｉをＣＰＵ１０４に送り、ＣＰＵ１０４は、変換結果レジスタ１０２を読み出し、アナログ入力のＡＤ変換結果を取得する（Ｓ２）。このとき、ＣＰＵ１０４は、変換結果レジスタ１１２から基準電圧ＶｒｅｆのＡＤ変換結果を取得し、基準電圧ＶｒｅｆのＡＤ変換結果に基づいて、アナログ入力のＡＤ変換結果を補正する（Ｓ７）。例えば、基準電圧ＶｒｅｆのＡＤ変換結果が４．８Ｖであった場合、アナログ入力のＡＤ変換結果（０〜４０９５）を４．８Ｖのスケールに変換する（４．８Ｖを最大値とする）。これにより、基準電圧Ｖｒｅｆに外乱等が発生した場合（Ｓ３）、その誤差を補正できる。

また、ＡＤ変換器１１１は、ＡＤ変換終了後に、ＡＤ変換終了割込Ｔｉ２をＣＰＵ１０４に送り、ＣＰＵ１０４は、変換結果レジスタ１１２を読み出し、基準電圧ＶｒｅｆのＡＤ変換結果を取得する（Ｓ６）。このとき、ＣＰＵ１０４は、基準電圧ＶｒｅｆのＡＤ変換結果を判定し、基準電圧Ｖｒｅｆが所定の範囲内か否か判定する。例えば、基準電圧ＶｒｅｆのＡＤ変換結果が４．５Ｖ〜５．５Ｖの場合、正常であると判断し、４．５Ｖ以下、または、５．５Ｖ以上の場合、異常であると判断する。異常の場合、ＭＣＵ内のレジスタ等に異常を設定してもよいし、ＭＣＵ外部へ通知してもよい。これにより、基準電圧Ｖｒｅｆに外乱等が発生した場合（Ｓ３）、その異常を外部へ知らせることができる。

以上のように、本実施の形態では、ＡＤ変換を行うＡＤ変換器の基準電圧を別のＡＤ変換器でＡＤ変換する回路を備えることで、どの基準電圧時のＡＤ変換結果なのかがわかる仕組みを備えたことを特徴とする。本実施の形態によれば、基準電圧が外乱やシステム異常により変動した場合も、ＡＤ変換結果と共に、その時の基準電圧の値を確認し、基準電圧値を元にＡＤ変換結果を補正することで、ＡＤ変換精度を向上することができる。また、基準電圧値が設定した上限、下限値を超える場合は、必要であればシステム異常と判断し、故障を検知することもできる。

（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態では、実施の形態１のＭＣＵ１００に供給する電源を生成する電源生成回路の一例について説明する。

図７は、本実施の形態に係る応用システムの構成例を示している。図７に示すように、本実施の形態に係る応用システム３０１は、実施の形態１と同様のＭＣＵ１００及び９０１を備え、本実施の形態に係る電源生成回路２１０とバッテリ２２０を備えている。

応用システム３０１は、例えば、車載システムであり、バッテリ２２０は、一般的な１２Ｖの電源装置である。電源生成回路２１０は、ＭＣＵ１００及び９０１で必要となる複数の電源を生成する。この例では、電源生成回路２１０は、レギュレータ２１１〜２１３を備えている。レギュレータ２１１〜２１３は、それぞれ独立した電源生成回路であり、例えば、ＤＣ−ＤＣコンバータやＬＤＯ（Low Drop Out）型レギュレータで構成される。

レギュレータ２１１は、例えばバッテリ２２０から供給される１２Ｖの電圧から５Ｖの電圧を生成し、生成した５Ｖの電圧をＭＣＵ１００のＡＤ変換器１０１とＭＣＵ９０１へ供給する。ＭＣＵ１００は、ＡＤ変換器１０１用の電源端子Ｔ１０１を備えており、電源端子Ｔ１０１を介してＡＤ変換器１０１へ基準電圧Ｖｒｅｆを供給する。ＡＤ変換器１０１とＭＣＵ９０１へ同じ電源を供給した場合、上記のように、ＭＣＵ９０１のリセット等により、基準電圧Ｖｒｅｆが変動する恐れがある。

レギュレータ２１２は、例えばバッテリ２２０から供給される１２Ｖの電圧から３．３Ｖの電圧を生成し、生成した３．３Ｖの電圧をＭＣＵ１００のシステム領域１２０へ供給する。システム領域１２０には、タイマー１０３、ＣＰＵ１０４、変換結果レジスタ１０２及び１１２が含まれる。ＭＣＵ１００は、システム領域用の電源端子Ｔ１０２を備えており、電源端子Ｔ１０２を介してシステム領域１２０内の各回路へ電源を供給する。なお、タイマー１０３、ＣＰＵ１０４、変換結果レジスタ１０２及び１１２の電源を、それぞれ別のレギュレータで生成し供給してもよい。

レギュレータ２１３は、例えばバッテリ２２０から供給される１２Ｖの電圧から５Ｖの電圧を生成し、生成した５Ｖの電圧をＭＣＵ１００のＡＤ変換器１１１へ供給する。ＭＣＵ１００は、ＡＤ変換器１１１用の電源端子Ｔ１０３を備えており、電源端子Ｔ１０３を介してＡＤ変換器１１１へ基準電圧Ｖｒｅｆ２を供給する。上記のように、ＡＤ変換器１１１はＡＤ変換器１０１の基準電圧Ｖｒｅｆを検出するため、レギュレータ２１３が供給する電源はできるだけ変動の少ない電源であることが好ましい。

以上のように、本実施の形態では、電源生成回路の複数のレギュレータから複数のＡＤ変換器へ電源を供給する。複数のレギュレータ（電源生成回路）により、同じバッテリから生成された電源であっても、安定した電源を供給することができる。したがって、ＡＤ変換精度を向上することができる。

（実施の形態３）
以下、図面を参照して実施の形態３について説明する。本実施の形態では、実施の形態１の構成をモータ制御システムに適用した例について説明する。

図８は、本実施の形態に係る応用システムの構成例を示している。図８に示すように、本実施の形態に係る応用システム３０２は、本実施の形態に係るＭＣＵ１００、駆動回路２４０、モータ２３０を備えている。

モータ２３０は、例えばブラシレスＤＣモータであり、Ｕ相、Ｖ相、Ｗ相の３相のコイルを備えている。駆動回路２４０は、例えばインバータであり、ＭＣＵ１００からのＰＷＭ（Pulse Width Modulation）信号にしたがって、モータ２３０の３つのコイルに電流を供給する。

本実施の形態に係るＭＣＵ１００は、実施の形態１の構成に加えて、出力回路１０５、マルチプレクサ１０６を備えている。出力回路１０５は、ＣＰＵ１０４からの指示にしたがって、モータ２３０を駆動するためのＰＷＭ信号を生成し、生成したＰＷＭ信号を駆動回路へ出力する。マルチプレクサ１０６は、駆動回路２４０から出力される３相の電流（駆動信号）とＡＤＣ１０１との間の接続を切り替える。

ＡＤＣ１０１は、駆動回路２４０が生成する３相の電流をサンプリングする。マルチプレクサ１０６の入力端には、タイミングホールド（サンプルホールド）回路が備えられている（不図示）。タイミングホールドにより同じタイミングの３相の電流をホールドしておき、マルチプレクサでＡＤＣへの入力を切り替えて、ホールドした電流を順次サンプリングする。これにより、同じタイミングにおける３相の電流をサンプリングすることができる。ＣＰＵ１０４は、サンプリングされた電流値を取得し、モータの回転角や回転速度を推定する。推定した回転角や回転速度と所定値との誤差に基づいて、出力回路１０５へモータの駆動を指示する。

以上のように、本実施の形態では、実施の形態１の構成をモータ制御システムに適用した。この場合でも、高精度なＡＤ変換器により、システム全体の性能を向上することができ、特に同じタイミングの信号を安定してサンプリングすることができる。

なお、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１０ 半導体装置
１１ ＡＤ変換部
１２ 基準電圧検出部
１３ 制御部
２０ ＡＤ変換装置
１００ ＭＣＵ
１０１ ＡＤ変換器
１０２ 変換結果レジスタ
１０３ タイマー
１０４ ＣＰＵ
１０５ 出力回路
１０６ マルチプレクサ
１１１ ＡＤ変換器
１１２ 変換結果レジスタ
１２０ システム領域
２００、２０１、２１０ 電源生成回路
２１１〜２１３ レギュレータ
２２０ バッテリ
２３０ モータ
２４０ 駆動回路
３００ 基本システム
３０１、３０２ 応用システム
Ｔ１０１〜Ｔ１０３ 電源端子
Ｔｉ、Ｔｉ２ ＡＤ変換終了割込
Ｔｒ ＡＤトリガ
Ｖｉ アナログ入力
Ｖｒｅｆ、Ｖｒｅｆ２ 基準電圧

Claims (13)

1. 供給される基準電圧に基づいて、入力信号に対しＡＤ変換を行うＡＤ変換部と、
   前記基準電圧を検出する基準電圧検出部と、
   前記検出された基準電圧に応じて、前記ＡＤ変換結果を補正する制御部と、
   を備える半導体装置。
2. 前記基準電圧検出部は、前記基準電圧の電圧値を検出し、
   前記制御部は、前記基準電圧の電圧値が所定値から変化した場合、前記ＡＤ変換結果を補正する、
   請求項１に記載の半導体装置。
3. 前記制御部は、前記検出した基準電圧の電圧値が、前記ＡＤ変換結果の最大値となるように、前記ＡＤ変換結果を補正する、
   請求項２に記載の半導体装置。
4. 前記制御部は、前記基準電圧の電圧値が所定の範囲を超えた場合、前記基準電圧が異常であると判断する、
   請求項２に記載の半導体装置。
5. 前記基準電圧検出部は、前記基準電圧に対しＡＤ変換を行う他のＡＤ変換部である、
   請求項１に記載の半導体装置。
6. 前記他のＡＤ変換部は、供給される他の基準電圧に基づいて、前記ＡＤ変換を行う、
   請求項５に記載の半導体装置。
7. 前記ＡＤ変換部は、所定のタイミングで前記ＡＤ変換を行い、
   前記基準電圧検出部は、前記所定のタイミングで前記基準電圧を検出する、
   請求項１に記載の半導体装置。
8. 前記所定のタイミングを規定するタイマーを備える、
   請求項７に記載の半導体装置。
9. 供給される基準電圧に基づいて、入力信号に対しＡＤ変換を行うＡＤ変換部と、前記ＡＤ変換結果を補正する制御部と、を備える半導体装置と、
   前記基準電圧を検出する基準電圧検出部と、
   を備え、
   前記制御部は、前記検出された基準電圧に応じて、前記ＡＤ変換結果を補正する、
   ＡＤ変換装置。
10. 第１及び第２の電源生成回路と半導体装置とを備え、
    前記半導体装置は、
    前記第１の電源生成回路から供給される第１の基準電圧に基づいて、入力信号に対しＡＤ変換を行う第１のＡＤ変換部と、
    前記第２の電源生成回路から供給される第２の基準電圧に基づいて、前記第１の基準電圧に対しＡＤ変換を行う第２のＡＤ変換部と、
    前記第２のＡＤ変換部のＡＤ変換結果に応じて、前記第１のＡＤ変換部のＡＤ変換結果を補正する制御部と、
    を備えるＡＤ変換装置。
11. 所定のタイミングの変換トリガを生成するタイマーを備え、
    前記第１及び第２のＡＤ変換部は、前記変換トリガのタイミングでＡＤ変換を行う、
    請求項１０に記載のＡＤ変換装置。
12. 前記第１のＡＤ変換部のＡＤ変換結果を格納する第１のレジスタを備え、
    前記第１のＡＤ変換部は、前記第１のレジスタにＡＤ変換結果を格納した後、前記制御部へＡＤ変換終了を通知し、
    前記制御部は、前記ＡＤ変換終了の通知を受けた場合、前記ＡＤ変換結果を補正する、
    請求項１０に記載のＡＤ変換装置。
13. 前記第２のＡＤ変換部のＡＤ変換結果を格納する第２のレジスタを備え、
    前記第２のＡＤ変換部は、前記第２のレジスタにＡＤ変換結果を格納した後、前記制御部へＡＤ変換終了を通知し、
    前記制御部は、前記ＡＤ変換終了の通知を受けた場合、前記第１の基準電圧の異常を判定する、
    請求項１０に記載のＡＤ変換装置。

Images