JP2004289887A - 電力変換器のディジタル制御装置及び方法 - Google Patents

Abstract

【課題】加速器等に適した極めて高精度の電流制御が可能な電力変換器のディジタル制御装置を提供すること。
【解決手段】並列多重チョッパ４を用いて、加速器の電磁石６の電流制御を行う場合、アナログの電流偏差ΔＩにアナログの偏差増幅器１１でゲインを乗じた後、Ａ／Ｄ変換器１２にて、ディジタル量に変換する。以下、ディジタル制御部１９で、電流制御（ＡＣＲ）及びマイナーＡＶＲ制御を行う構成とし、入手容易な１６ビットＡ／Ｄ変換器１２を用いても、極めて高精度（１０^−６［μＶ］レベル）の電流制御を実現する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電力変換器のディジタル制御装置及び方法に係り、特に、シンクロトロン加速器、サイクロトロン加速器などにおける電磁石用直流電流制御装置（安定化電源装置）における電流制御に好適な電力変換器のディジタル制御装置に関する。
【０００２】
【従来の技術】
素粒子を加速、蓄積する働きをする加速器は、医療装置、放射光利用設備などへの応用が急速に進展している。加速器の電磁石電源は、電磁石に流れる電流制御によってビーム軌道を安定に保って加速、ビーム強度均一性を保持するため、出力電流リップル値を１０^−５〜１０^−６の範囲内に収め得る、極めて高精度の電流制御精度が要求される。
【０００３】
これらの要求に対し、従来電磁石用電源装置の一例として、特許文献１に記載された技術が知られている。すなわち、交流を直流に変換する自励式順変換器と、その出力直流電圧をパルス幅変調信号により調整する並列多重チョッパ変換器とで主回路を構成し、その出力側は、直流フィルタを介して負荷に接続されている。制御回路としては、メジャーの電流制御系（ＡＣＲ）と、その内側のマイナー電圧制御系（ＡＶＲ）により、チョッパ変換器を制御している。また、チョッパの通流率を、制御ゲインの高い所定範囲内で制御するため、順変換器の出力電圧を、電流指令の変動に合わせて制御している。このようにして、高精度の電流制御を、アナログ式制御装置で実現している。
【０００４】
【特許文献１】
特開２０００−５９９９０号公報（要約、そのほか全体）
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の直流電源装置は、高速・高精度の電流制御が可能であるが、アナログ式であるため、制御装置の経年変化によるドリフト等の精度低下は否めなかった。また、保守点検が複雑であること、高精度部品を数多く使用することによる高価格化や、制御装置の大型化が問題となり、小型化、保守の簡単化や低価格化が課題となっている。
【０００６】
そこで、小型化、経済性及び保守性の向上をねらいとして、制御の安定性、高精度の電流制御を実現できる電力変換器のディジタル制御装置が望まれている。
【０００７】
また、ディジタル式で実現するためには、前記特許文献における電流検出器及び電圧検出器の出力をアナログ／ディジタル変換器（Ａ／Ｄ変換器）でディジタルに変換し、制御系をディジタル化することが考えられる。しかし、１０^−５〜１０^−６と極めて高精度の電流制御をこの構成で行うには、高速、高分解能のＡ／Ｄ変換器が必要である。電流精度１０^−５の場合ではＡＤ変換器の分解能は、少なくとも１８ビット以上、電流精度１０^−６の場合では２０〜２２ビット以上が必要である。しかし、２０ビット以上の高速、高精度のアナログ／ディジタル変換器は、現状では特殊品となるために、部品を入手することが困難である。部品を入手できても、部品の供給が不安定かつ高価格などとなって現実的でなく、高精度のディジタル制御装置の実現は困難であった。
【０００８】
本発明の目的は、比較的低い分解能のＡ／Ｄ変換器を用いても、極めて高精度の制御が可能な電力変換器のディジタル制御装置及び方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の特徴とするところは、電力変換器の出力電圧又は電流を指令し、その出力電圧又は電流を検出し、これら指令値と検出値の偏差に基いてパルス幅変調制御信号を生成し、このパルス幅変調制御信号に基いて電力変換器をスイッチング制御する電力変換器のディジタル制御装置又は方法において、前記電圧又は電流の指令、それらの検出、それらの比較、及びその偏差増幅までをアナログで構成し、アナログの偏差増幅出力をディジタルに変換し、このディジタル信号を入力するディジタル制御部にて、このディジタル信号に基いてパルス幅変調制御部にパルス幅変調制御信号を伝達するようにしたことである。
【００１０】
これにより、Ａ／Ｄ変換部の分解能（ビット数）を無理に上げることなく、所期の精度を満足する電力変換器のディジタル制御装置又は方法を提供できる。
【００１１】
本発明の他の特徴とするところは、電流指令と出力電流検出値の偏差に基いて並列多重のチョッパを位相をずらしたパルス幅変調によりスイッチング制御する電力変換器のディジタル制御装置又は方法において、前記電流の指令、その検出、それらの比較、及びその電流偏差増幅までをアナログで構成し、アナログの電流偏差増幅出力をディジタルに変換して電圧指令とし、ディジタル信号に変換した出力電圧検出値と比較する電圧制御（マイナーＡＣＲ）を実行し、パルス幅変調制御部にパルス幅変調制御信号を伝達するようにしたことである。
【００１２】
これにより、Ａ／Ｄ変換部の分解能（例えばビット数１６）が比較的小さくても、極めて高精度（例えば、１０^−６［μＶ］レベル）を満足し、加速器等の電流制御に適した電力変換器のディジタル制御装置又は方法を提供できる。
【００１３】
本発明の他の目的及び特徴は、以下に述べる実施形態で明らかにする。
【００１４】
【発明の実施の形態】
以下に、本発明の一実施形態を図面に基づいて説明する。
【００１５】
図１は、本発明の一実施形態を示すディジタル式直流電源制御装置の全体構成図である。図１において、まず主回路から説明すると、交流電源１の交流を自励式順変換器２によって直流に変換する。この自励式順変換器２の直流出力電圧は、直流フィルタコンデンサ３を介してチョッパ変換器４に入力され、パルス幅変調により電圧制御される。その出力は、直流フィルタ５を構成する直流リアクトル５１１〜５１ｎと出力パッシブフィルタコンデンサ５２を介して、負荷となる電磁石６に接続されている。このチョッパ変換器４は、出力リップルを低減するため、複数台（ｎ台）のチョッパ変換器単位４１〜４ｎから成るｎ並列多重チョッパ変換器として構成されている。各チョッパ変換器単位４１〜４ｎは、それぞれ、ＩＧＢＴなどの高速スイッチング素子４１１〜４ｎ１とフリーホイールダイオード４１２〜４ｎ２との直列体を備えている。これらの直列接続点に、直流フィルタ５の直流リアクトル５１１〜５１ｎの一端が接続され、それらの他端と直流電源負極との間に出力パッシブフィルタコンデンサ５２と負荷６の並列回路が接続されている。
【００１６】
一方、制御系としては、チョッパ変換器４に対して、主たる電流制御系（メジャーＡＣＲ）と内側の電圧制御系（マイナーＡＶＲ）を構成している。
【００１７】
まず、メジャーのＡＣＲは、チョッパ変換器４の出力電流を検出する電流検出器７と、出力電圧を検出する電圧検出器８を備えている。主制御ループであるＡＣＲは、出力電流指令回路９からの電流指令Ｉ^＊と前記電流検出器７の出力Ｉｆとを比較器１０で突合せ、偏差ΔＩをアナログの電流偏差増幅器１１で増幅した後、Ａ／Ｄ変換器１２でディジタル信号ΔＩｄに変換する。このＡ／Ｄ変換器１２の出力信号ΔＩｄは、ディジタルのＡＣＲ制御部１３で増幅されてマイナーＡＶＲの電圧指令Ｖｄ^＊となる。
【００１８】
次に、マイナーＡＶＲは、電圧検出器８の検出電圧Ｖｆを、Ａ／Ｄ変換器１４ですぐにディジタル信号Ｖｆｄに変換する。このディジタルの電圧信号Ｖｆｄは、比較部１５にて前記電圧指令Ｖｄ^＊と突合わされ、その偏差ΔＶｄは、ＡＶＲ制御部１６により変調制御（率）信号Ｖｃｄとなる。
【００１９】
この変調制御信号Ｖｃｄは、ＰＷＭ制御部１７へ伝達され、変調制御信号Ｖｃｄに応じ、かつ、並列チョッパ４１〜４ｎごとに位相をずらしたＰＷＭパルス信号となって、ゲートドライバ１８１〜１８ｎへ送信される。ゲートドライバ１８１〜１８ｎでは、受取ったＰＷＭパルス信号を増幅して、ＰＷＭパルス列を生成し、チョッパ変換器４の高速スイッチング素子４１１〜４ｎ１をスイッチング制御する。
【００２０】
ここで、ＡＣＲ制御部１３、比較部１５、ＡＶＲ制御部１６及びＰＷＭ制御部１７は、マイコンによるディジタル演算処理にて実行されるディジタル制御部１９を構成する。勿論、ＰＷＭ制御部１７には、既存の独立したＰＷＭ制御用１チップマイコンを用いることもできる。
【００２１】
この実施形態を要約すると、まず、電力変換器４を用いた電流制御系を構成している。すなわち、出力電流指令手段（回路）９により電力変換器４の出力電流Ｉ^＊を指令する指令ステップと、電流検出器７にて前記電力変換器４の出力電流Ｉｆを検出する検出ステップを備えている。次に、比較器１０にて、指令値Ｉ^＊と検出値Ｉｆの偏差ΔＩを出力する比較ステップと、偏差増幅器１１にて偏差ΔＩを増幅する偏差増幅ステップとを備えている。そして、ＰＷＭ制御部１７にて、偏差増幅出力に基いてパルス幅変調制御信号を生成するパルス幅変調制御ステップと、このパルス幅変調制御信号に基いて前記電力変換器４をスイッチング制御するスイッチング制御ステップを備えている。ここで、前記指令ステップ、前記検出ステップ、前記比較ステップ、及び前記偏差増幅ステップをアナログ演算で実行する。その上で、Ａ／Ｄ変換器１２にて、前記偏差増幅ステップのアナログ出力をディジタルに変換するＡ／Ｄ変換ステップと、このディジタル出力に基いて前記ＰＷＭ制御ステップに変調制御信号を伝達するディジタル制御ステップを備えている。
【００２２】
このように、電流指令Ｉ^＊と電流検出信号Ｉｆとの偏差ΔＩに、アナログの電流偏差増幅器１１にて、ゲインＧを掛け算し、その出力信号を、１６ビットのＡ／Ｄ変換器１２で、ディジタル信号ΔＩｄに変換している。したがって、電流指令Ｉ^＊や電流検出信号Ｉｆの大きさではなく、けた違いに小さな電流偏差ΔＩを電流偏差増幅器１１で増幅する。そして、その出力をＡ／Ｄ変換器でディジタル信号ΔＩｄに変換するので、Ａ／Ｄ変換器１２が例えば１６ビットであっても、十分な分解能をもってディジタル信号ΔＩｄに変換できる。
【００２３】
一方、内側のマイナーＡＶＲには、それほどの分解能は必要なく、電圧検出器８の電圧検出信号Ｖｆは、１６ビットのＡ／Ｄ変換器１４により、直ちにディジタル量に変換される。
【００２４】
この結果、この実施形態によれば、Ａ／Ｄ変換部の分解能（例えばビット数１６）が比較的小さくても、極めて高精度（例えば、１０^−６［μＶ］レベル）を満足し、加速器等の電流制御に適した電力変換器のディジタル制御装置又は方法を提供できる。
【００２５】
次に、電流制御精度とＡ／Ｄ変換器１２の分解能について図２を用いて説明する。図２は、電流偏差増幅器１１の出力である電流偏差信号をＡ／Ｄ変換器１２に入力して電流制御する場合において、電流偏差増幅器１１のゲインをパラメータに、Ａ／Ｄ変換器１２のビット数と制御精度の関係を示したものである。
【００２６】
図２に示すように、電流偏差増幅器１１のゲインを大きくとれば、Ａ／Ｄ変換器１２のビット数を増やさなくても制御精度を高くできることが分る。
【００２７】
図３は、１６ビットＡ／Ｄ変換器を用いた場合の電流偏差増幅器１１のゲインと制御精度の関係を示したものである。図３に示すように、１６ビットＡ／Ｄ変換器１２では、電流偏差増幅器１１のゲインを２０以上に調整することにより、要求精度を満足させることが可能である。
【００２８】
このように、本実施形態によれば、図２及び図３から、Ａ／Ｄ変換器１２のビット数を１６ビットとした場合でも、偏差増幅器１１のゲインを２０以上の値に調整することにより、電流偏差１０［μＶ］以内（１０［Ｖ］／１００［％］とした場合）すなわち１０^−６の制御精度を確保することが可能である。
【００２９】
図４は、ＡＤ変換器のビット数と分解能の関係を示したものである。図４により、電流制御精度１０^−５の場合では、ＡＤ変換器１２の分解能は、少なくとも１８ビット以上、電流制御精度１０^−６の場合では、２０〜２２ビット以上が必要であることが分る。しかし、２０ビット以上の高速、高精度のアナログ／ディジタル変換器は、現状では特殊品となるために、部品を入手することが困難である。入手できても、部品の供給が不安定かつ高価格となるなど、現実的ではなく、高精度のディジタル制御装置の実現は困難であった。
【００３０】
なお、本発明の前記実施形態においては、チョッパ変換器４として、出力電圧極性が１方向の降圧チョッパを並列多重接続したものについて述べた。しかし、出力電圧極性が両極性の２象限チョッパを用いたチョッパ変換器にも本発明を適用できることは言うまでもなく、更に、本発明の原理を如何なる電力変換器の制御に応用できることも明らかである。
【００３１】
また、前記実施形態において、１６ビットＡ／Ｄ変換器を用いて説明したが、１２〜１８ビットＡ／Ｄ変換器を使用する場合でも、本発明により、要求精度を満たす高い制御精度が得られる。
【００３２】
【発明の効果】
本発明によれば、Ａ／Ｄ変換部の分解能（ビット数）を無理に上げることなく、所期の精度を満足する電力変換器のディジタル制御装置又は方法を提供できる。
【００３３】
また、Ａ／Ｄ変換部の分解能（例えばビット数１６）が比較的小さくても、極めて高精度（例えば、１０^−６［μＶ］レベル）を満足し、加速器等の電流制御に適した電力変換器のディジタル制御装置又は方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すディジタル式直流電源装置の全体構成図。
【図２】本発明の一実施形態によるＡ／Ｄ変換器ビット数と制御精度の関係図。
【図３】本発明の一実施形態による１６ビットＡ／Ｄ変換器を用いた場合の偏差増幅器のゲインと制御精度の関係図。
【図４】Ａ／Ｄ変換器のビット数と分解能の関係図。
【符号の説明】
１…交流電源、２…自励式順変換器、３…フィルタコンデンサ、４…電力変換器（並列多重チョッパ変換器）、４１〜４ｎ…チョッパ変換器単位、４１１〜４ｎ１，４１２〜４ｎ２…高速スイッチング素子、５…直流フィルタ、５１１〜５１ｎ…直流リアクトル、５２…出力パッシブフィルタコンデンサ、６…負荷（電磁石）、７…電流検出器、８…電圧検出器、９…出力電流指令回路、１０…アナログ比較器（加減算器）、１１…電流偏差増幅器、１２…Ａ／Ｄ変換器、１３…電流制部（ＡＣＲ）、１４…Ａ／Ｄ変換器、１５…加減算器、１６…電圧制御部（ＡＶＲ）、１７…パルス幅変調（ＰＷＭ）制御部、１８…ゲートドライバ、１９…ディジタル制御部。

Claims (13)

1. 電力変換器と、この電力変換器の出力電圧又は電流を指令する指令手段と、前記電力変換器の出力電圧又は電流を検出する検出器と、これら指令値と検出値を突合せそれらの偏差を出力する比較器と、この偏差を増幅する偏差増幅器と、この偏差増幅器の出力に基いてパルス幅変調制御信号を生成するパルス幅変調制御部と、このパルス幅変調制御信号に基いて前記電力変換器内のスイッチング素子をスイッチング制御するゲートドライバを備えた電力変換器のディジタル制御装置において、前記指令手段、前記検出器、前記比較器、及び前記偏差増幅器をアナログで構成し、アナログの前記偏差増幅器の出力をディジタルに変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器のディジタル出力を入力しこのディジタル出力に基いて前記パルス幅変調制御部にパルス幅変調制御信号を伝達するディジタル制御部を備えたことを特徴とする電力変換器のディジタル制御装置。
2. 請求項１において、前記電力変換器は並列多重チョッパを備えたことを特徴とする電力変換器のディジタル制御装置。
3. 請求項１又は２において、前記指令手段は出力電流指令手段であり、前記検出器は電流検出器を備えたことを特徴とする電力変換器のディジタル制御装置。
4. 請求項３において、前記ディジタル出力に基いて出力電圧指令を発生する電流制御部と、前記電力変換器の出力電圧を検出する電圧検出器と、前記出力電圧指令と出力電圧検出値との偏差に基づいて前記パルス幅変調制御信号を発生する電圧制御部を備えたことを特徴とする電力変換器のディジタル制御装置。
5. 交流を直流に変換する順変換器と、この順変換器の直流出力電圧を入力し、パルス幅変調制御により直流出力電流を制御する並列多重チョッパ変換器と、このチョッパ変換器の出力を平滑化して負荷に供給する直流フィルタと、前記チョッパ変換器内のスイッチング素子を点弧制御するゲートドライバと、このゲートドライバにパルス幅変調されたパルス列を供給するパルス幅変調制御部を含むディジタル制御部とを備えた電力変換器のディジタル制御装置において、前記並列多重チョッパ変換器に対するアナログの出力電流指令を発生する出力電流指令部と、この電流指令と電流検出信号の偏差を増幅するアナログの偏差増幅器と、この偏差増幅器の出力をディジタル量に変換するアナログ／ディジタル変換器と、このディジタル量に変換された電流偏差信号に基づいて前記パルス幅変調制御部を制御するディジタル制御部を備えたことを特徴とする電力変換器のディジタル制御装置。
6. 請求項５において、前記並列多重チョッパ変換器の出力側に、このチョッパ変換器の出力を平滑化して負荷に供給する直流リアクトルと、出力パッシブフィルタコンデンサとを含む直流フィルタを備えたことを特徴とする電力変換器のディジタル制御装置。
7. 請求項５又は６において、前記電流偏差信号に基づいて前記並列多重チョッパ変換器に対する出力電圧指令を発生する電流制御部と、前記並列多重チョッパ変換器の出力電圧を検出する電圧検出器と、この電圧検出器の出力をディジタル量に変換するアナログ／ディジタル変換器と、前記出力電圧指令と前記ディジタルの出力電圧検出値との偏差に基いてパルス幅変調制御信号を生成する電圧制御部と、このパルス幅変調制御信号に基づいて出力パルス列を生成し前記ゲートドライバに供給するパルス幅変調制御部を備えたことを特徴とする電力変換器のディジタル制御装置。
8. 請求項１〜７のいずれかにおいて、前記Ａ／Ｄ変換器のビット数に応じて、前記偏差増幅器のゲインを調整可能に構成したことを特徴とする電力変換器のディジタル制御装置。
9. 電力変換器と、この電力変換器の出力電圧又は電流を指令する指令ステップと、前記電力変換器の出力電圧又は電流を検出する検出ステップと、これら指令値と検出値の偏差を出力する比較ステップと、この偏差を増幅する偏差増幅ステップと、この偏差増幅出力に基いてパルス幅変調制御信号を生成するパルス幅変調制御ステップと、このパルス幅変調制御信号に基いて前記電力変換器をスイッチング制御するスイッチング制御ステップを備えた電力変換器の制御方法であって、前記指令ステップ、前記検出ステップ、前記比較ステップ、及び前記偏差増幅ステップをアナログ演算で実行し、前記偏差増幅ステップのアナログ出力をディジタルに変換するＡ／Ｄ変換ステップと、このＡ／Ｄ変換ステップのディジタル出力を入力し、このディジタル出力に基いて前記パルス幅変調制御ステップに変調制御信号を伝達するディジタル制御ステップを備えたことを特徴とする電力変換器のディジタル制御方法。
10. 請求項９において、前記電力変換器は並列多重チョッパを備え、前記パルス幅変調制御ステップと前記スイッチング制御ステップは、複数のチョッパを位相をずらしてパルス幅制御することを特徴とする電力変換器のディジタル制御方法。
11. 請求項９又は１０において、前記指令ステップは、前記電力変換器の出力電流を指令し、前記検出ステップは、前記電力変換器の出力電流を検出することを特徴とする電力変換器のディジタル制御方法。
12. 請求項１１において、前記ディジタル出力に基いて出力電圧指令を発生する電流制御ステップと、前記電力変換器４の出力電圧を検出する電圧検出ステップと、前記出力電圧指令と出力電圧検出値との偏差に基づいて前記パルス幅変調制御信号を発生する電圧制御ステップを備えたことを特徴とする電力変換器のディジタル制御方法。
13. 請求項９〜１２のいずれかにおいて、前記Ａ／Ｄ変換ステップの分解能に応じて、前記偏差増幅ステップのゲインを調整することを特徴とする電力変換器のディジタル制御方法。

Images