JP2006263774A - はんだ材とそれを用いた半導体装置 - Google Patents

はんだ材とそれを用いた半導体装置 Download PDF

Info

Publication number
JP2006263774A
JP2006263774A JP2005085543A JP2005085543A JP2006263774A JP 2006263774 A JP2006263774 A JP 2006263774A JP 2005085543 A JP2005085543 A JP 2005085543A JP 2005085543 A JP2005085543 A JP 2005085543A JP 2006263774 A JP2006263774 A JP 2006263774A
Authority
JP
Japan
Prior art keywords
solder
thermal expansion
lead
solder material
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005085543A
Other languages
English (en)
Other versions
JP4054029B2 (ja
Inventor
Kazutaka Matsumoto
一高 松本
Kimihiro Tadauchi
仁弘 忠内
Izuru Komatsu
出 小松
Toshihide Takahashi
利英 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005085543A priority Critical patent/JP4054029B2/ja
Publication of JP2006263774A publication Critical patent/JP2006263774A/ja
Application granted granted Critical
Publication of JP4054029B2 publication Critical patent/JP4054029B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】非鉛系はんだの熱伝導性や接合特性等を損なうことなく、はんだ材の熱膨張係数を効果的に低下させる。また、そのようなはんだ材を用いることによって、半導体装置の放熱特性を維持した上で、セラミックス基板と金属放熱板との接合後の基板の反りや熱疲労による接合層の破壊等を抑制する。
【解決手段】はんだ材は非鉛系はんだと室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子とを含有する。半導体装置1において、金属放熱板2とセラミックス回路基板3とは、そのような非鉛系のはんだ材7により接合されている。セラミックス回路基板3上にはパワー半導体素子8等が接合、搭載される。
【選択図】図1

Description

本発明は、例えば半導体装置に用いられる非鉛系のはんだ材とそれを用いた半導体装置に関する。
大電力用半導体装置は、一般に金属放熱板に接合した絶縁性セラミックス基板上にパワー半導体素子を搭載した構造を有しており、これら各部材間の接合にははんだ等の接合材料が用いられている。IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のパワー半導体素子は、近年の高密度化や高機能化等に伴って、発熱量がますます大きくなる傾向にある。このため、パワー半導体素子を搭載した半導体モジュール等の電力用半導体装置には、放熱特性に優れたセラミックス基板や金属放熱板を使用する必要がある。
このような用途に適したセラミックス基板材料としては、窒化ケイ素(Si34)、窒化アルミニウム(AlN)、アルミナ(Al23)等が知られている。また、金属放熱板の構成材料には、一般にCuやAlが適用されている。しかし、セラミックス基板と金属放熱板との熱膨張係数の差が大きいため、接合過程で発生する熱応力や使用中の熱疲労による接合層の破壊が問題となる。そこで、接合層の熱疲労や破壊を防止するために、金属繊維からなる網状シートとSn−Pbはんだとを組合せたはんだ材が提案されている(例えば特許文献1参照)。しかし、接合層の骨格が金属の網状シートであるため、十分な接合強度が得られず、接合層の熱疲労等を完全に防止することはできない。
また、セラミックス基板と金属放熱板との接合構造に関しては、セラミックス基板の表裏両面に例えば銅板からなる表回路板および裏板を直接接合したDBC(Direct Bond Copper)基板を用い、セラミックス基板の裏板と金属放熱板との間をSn−Pbはんだで接合した構造が提案されている(例えば特許文献2参照)。このようなDBC基板を用いて半導体モジュールを作製した場合、セラミックス基板と金属放熱板との熱膨張係数差に基づく歪や熱応力が発生するものの、接合材としてのSn−Pbはんだが変形しやすいことから、熱応力を緩和することができる。このため、Sn−Pbはんだを用いた場合には、接合層の熱疲労や破壊等は特に問題にはならない。
一方、近年の地球環境問題に対する意識の高揚から、非鉛系はんだに対する関心が高まっている。また、電子機器に関しては、鉛系はんだを使用した製品の製造および輸出入が法規制の対象となることから、早急の対策が必要とされている。このような状況下において、DBC基板と金属放熱板との間の接合材料として、Sn−Pbはんだに代えてSn−Ag−Cu系やSn−Cu系等の非鉛系はんだを使用する試みがなされている。しかし、非鉛系はんだは一般に変形しにくいため、セラミックス基板と金属放熱板との熱膨張係数差に基づく大きな歪や熱応力を接合層で緩和することができず、接合後の基板の反りや接合層の破壊が問題となっている。
セラミックス基板と金属放熱板との間の接合材料ではないが、セラミックス基板やリードフレーム上に半導体素子をマウントする際に使用するチップマウント用高温はんだ材において、はんだ材の熱膨張係数を下げてセラミックス基板との間の熱膨張係数差を低減するために、はんだ材中に熱膨張係数が低い粒子を配合することが提案されている(特許文献3参照)。このような低熱膨張粒子には、インバー系合金(Fe−36.質量%Ni等)、シリカ、アルミナ、窒化アルミニウム(AlN)、炭化ケイ素(SiC)等を使用することが検討されている。
特開平5-136286号公報 特開2002-203942号公報 特開2002-301588号公報
上述したような熱膨張係数が低い粒子は、非鉛系はんだ材とセラミックス基板との間の熱膨張係数差の低減に対してもある程度の効果を発揮するものの、その配合割合が少ないと十分な効果を得ることができない。一方、非鉛系はんだ材の熱膨張係数を十分に低減することが可能なように、多量の低熱膨張粒子を非鉛系はんだに配合すると、接合層としての非鉛系はんだ層の熱伝導性や接合強度等が損なわれてしまう。特に、セラミックス基板と金属放熱板とを接合するはんだ材には良好な熱伝導性が求められることから、低熱膨張粒子の配合に伴う熱伝導性の低下は大きな問題となる。
本発明はこのような課題に対処するためになされたものであって、非鉛系はんだの熱伝導性や接合特性等を損なうことなく、熱膨張係数を効果的に低下させることを可能にしたはんだ材、およびそのようなはんだ材を用いることによって、セラミックス基板と金属放熱板との接合後の基板の反りや熱疲労による接合層の破壊等を抑制し、その上で放熱特性等を良好に保つことを可能にした半導体装置を提供することを目的とする。
本発明のはんだ材は、非鉛系はんだと、前記非鉛系はんだ中に含まれ、室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子とを具備することを特徴としている。
本発明の半導体装置は、金属放熱板と、非鉛系はんだと室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子とを含み、かつ前記金属放熱板上に配置されたはんだ材と、前記金属放熱板に前記はんだ材を介して接合されたセラミックス基板と、前記セラミックス基板上に搭載された半導体素子とを具備することを特徴としている。
本発明のはんだ材においては、非鉛系はんだに熱膨張係数が0〜-10×10-6/℃の範囲の粒子を配合しているため、比較的少量の粒子で非鉛系はんだの熱膨張係数を良好に低下させることができる。従って、はんだ材の熱伝導性や接合特性等を損なうことなく、熱膨張係数を効果的に低下させることが可能となる。また、そのようなはんだ材を使用することによって、良好な放熱特性を維持した上で、接合後の基板の反りや熱疲労による接合層の破壊等を抑制した半導体装置を提供することが可能となる。
以下、本発明を実施するための形態について説明する。まず、本発明のはんだ材の実施形態について述べる。本発明の一実施形態による非鉛系のはんだ材は、非鉛系はんだと、室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子とを含有する。非鉛系はんだは、鉛(Pb)を実質的に含まずに、はんだとしての特性を発揮し得るものであれば特に限定されるものではない。
非鉛系はんだとしては、錫(Sn)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)、アンチモン(Sb)等からなる合金を使用することができ、例えばSnとAg、Cu、Zn、Bi、InおよびSbから選ばれる少なくとも1種とを含有する合金が挙げられる。このような非鉛系はんだの代表例としては、Sn−Ag系、Sn−Cu系、Sn−Zn系、Sn−Bi系、Zn−Al−Mg−Sn系等が挙げられ、いずれも系も適用することができる。
非鉛系はんだは、融点(液相線温度)が150〜300℃の範囲であることが好ましく、さらに180〜260℃の範囲であることが望ましい。非鉛系はんだの融点があまり低すぎると、パワー半導体素子等の動作発熱によりはんだ材が溶融し、半導体装置の信頼性が低下するおそれがある。また、非鉛系はんだの融点があまり高すぎると、例えばセラミックス基板と金属放熱板との接合温度が高くなり、接合過程で発生する熱応力が増大する。特に、融点が220℃のSn−3.0質量%Ag−0.5質量%Cu合金、融点が229℃のSn−0.7質量%Cu合金、融点が199℃のSn−9質量%Zn合金等を、非鉛系はんだとして使用することが好ましい。
この実施形態のはんだ材は、上述した非鉛系はんだに熱膨張係数が0〜-10×10-6/℃の範囲である粒子を配合したものである。このような熱膨張係数が零もしくは負の粒子を使用することで、はんだ材の熱伝導性や接合特性等を損なうことなく、接合過程で発生する熱応力を低減することが可能となる。すなわち、本発明者等が鋭意検討した結果、非鉛系はんだに零もしくは負の熱膨張係数を有する粒子を少量添加することによって、例えばセラミックス基板と金属放熱板との熱膨張係数の差に基づく熱応力の低減と良好な熱伝導性(例えば50W/m・K以上)を同時に満たすことが可能であることを見出した。また、零もしくは負の熱膨張係数を有する粒子を使用することによって、はんだ材による接合層の使用時における熱疲労を抑制できることを見出した。
室温における熱膨張係数が0〜-10×10-6/℃の範囲の粒子は、非鉛系はんだに少量分散されてはんだ材を構成するものであり、はんだ材の熱膨張係数を例えばセラミックス基板と金属放熱板との中間の値となるように調整するものである。ここで、セラミックス基板の室温における熱膨張係数は、例えばアルミナ(Al23)は7×10-6/℃、窒化ケイ素(Si34)は3×10-6/℃、窒化アルミニウム(AlN)は4.5×10-6/℃である。これに対して、金属放熱板の室温における熱膨張係数は、例えばCuは18×10-6/℃、Alは23×10-6/℃である。一方、はんだ合金自体の室温における熱膨張係数は20×10-6〜25×10-6/℃である。このようなことから、はんだ材の熱膨張係数は例えば8〜17×10-6/℃の範囲に調整することが好ましい。
少量の粒子ではんだ材の熱膨張係数をセラミックス基板と金属放熱板の中間の値とするために、室温における熱膨張係数が0〜-10×10-6/℃の範囲の粒子が用いられる。熱膨張係数が-10×10-6/℃より低い(負の値が大きい)と、非鉛系はんだと粒子の熱膨張係数の乖離が大きくなりすぎて、はんだ材内部に歪みがかかるようになる。一方、熱膨張係数が0/℃より大きいと、粒子を少量添加しただけでははんだ材の熱膨張係数を十分に低下させることができず、はんだ材(接合層)の熱疲労を有効に抑制することができない。そのような粒子を多量に添加した場合には、前述したようにはんだ材(接合層)の熱伝導性や接合強度等が損なわれてしまう。粒子の熱膨張係数は-0.5〜-8×10-6/℃の範囲であることがより好ましい。
非鉛系はんだに配合する粒子は、室温における熱膨張係数が0〜-10×10-6/℃の範囲の材料からなる粒子であれば特に限定されるものではない。このような熱膨張係数を有する粒子としては、例えば零もしくは負膨張性の結晶化ガラス粒子、零もしくは負の熱膨張係数を有するインバー型合金粒子等が挙げられる。これらの中でも、零もしくは負膨張性結晶化ガラス、特にβ-ユークリプタイト固溶体(β-Li2O・Al23・2SiO2固溶体)、β-スポジュメン固溶体(β-Li2O・Al23・4SiO2固溶体)、およびβ-石英固溶体(β-SiO2固溶体)から選ばれる少なくとも1種の固溶体を主結晶とする粒子が好ましく用いられる。
上述した零もしくは負の熱膨張係数を有する粒子の具体例としては、β-ユークリプタイト固溶体を主結晶とする結晶化ガラス粒子(熱膨張係数:-1〜-10×10-6/℃)、β-スポジュメン固溶体を主結晶とする結晶化ガラス粒子(熱膨張係数:0〜-2×10-6/℃)、β-石英固溶体を主結晶とする結晶化ガラス粒子(熱膨張係数:0〜-8×10-6/℃)、負の熱膨張係数を有するインバー型合金粒子(スーパーインバー(Fe−32質量%Ni−5質量%Co合金)、ステンレスインバー(Fe−54質量%Co−9.5質量%Cr合金)、Zr−Nb−Fe合金、Mn−Ge−Fe合金/熱膨張係数:0〜-2×10-6/℃)等が挙げられる。
非鉛系はんだに配合する粒子の形状は特に限定されるものではなく、無定形、焼結、粉砕、破砕状、球状、球状に近いもの、繊維状等、種々の形状の粒子を使用することができる。これらの中でも、無定形、焼結、粉砕、破砕状の粒子を使用することが好ましい。粒子の粒径は特に限定されるものではないが、はんだ材を調製する際の分散性や熱伝導性等の点から、非鉛系はんだ粉末の粒径よりやや小さいことが好ましい。また、非鉛系はんだに対する濡れ性を高めるために、表面にメタライズ処理を施した粒子を使用してもよい。粒子のメタライズ処理には、例えばメッキを適用することができる。このようなメッキの種類としては、例えばNiメッキ、Snメッキ、Sn合金メッキ、Agメッキ、Auメッキ等が挙げられる。粒子の非鉛系はんだに対する濡れ性を向上させることによって、はんだ材の熱伝導率や接合強度をより高めることが可能となる。
上述したように、零もしくは負の熱膨張係数を有する粒子は、比較的少量の配合ではんだ材の熱膨張係数を制御することができる。具体的には、はんだ材における粒子の含有量は、はんだ材に対して5〜30質量%の範囲とすることが好ましく、このような含有量ではんだ材の熱膨張係数を良好に低下させることができる。また、はんだ材の熱伝導率を50W/m・K以上とすることができる。粒子の含有量が30質量%を超えると非鉛系はんだの割合が相対的に減少するため、はんだ材の熱伝導性や接合特性が低下する。一方、粒子の含有量が5質量%未満であると、零もしくは負の熱膨張係数を有する粒子であっても、はんだ材の熱膨張係数を十分に低下させることができないおそれがある。粒子の含有量は10〜25質量%の範囲とすることがより好ましい。
この実施形態によるはんだ材は、例えば粒径を4〜100μm程度、好ましくは10〜50μm程度に粒状化した非鉛系はんだ粉末に、零もしくは負の熱膨張係数を有する粒子を混合することにより調製される。ここで、粒径とは粒子が通り抜けることができる篩の目の直径を意味する。このようなはんだ材は使用目的に応じて、はんだシートやはんだペースト等の形態で使用される。
はんだ材をはんだシートの形態で使用する場合には、例えば以下の手順によりはんだシートを作製する。まず、非鉛系はんだ粉末と零もしくは負の熱膨張係数を有する粒子との混合物を、圧延しやすい形状の型に入れる。次に、真空中、還元性雰囲気中もしくは不活性雰囲気中で、混合物全体を均一に圧縮する。さらに、非鉛系はんだ粉末を塑性流動させ、粒子の隙間を非鉛系はんだで充填して複合成型体とする。その際、室温ではんだ粉末が流動しにくい場合には、若干温度を上げて(例えば100〜150℃)流動しやすくする。この後、得られた複合成形体をロールで圧延してはんだシートを得る。
また、はんだ材をはんだペーストの形態で使用する場合には、以下の手順ではんだペーストを作製する。まず、非鉛系はんだ粉末に零もしくは負の熱膨張係数を有する粒子を配合して混合粉末を作製する。次に、得られた混合粉末に適量のフラックス(例えば重合ロジン、溶剤、活性剤、チキソ剤等からなるロジン系フラックス)を混合し、さらに混練機で撹拌してはんだペーストを得る。フラックスは化学的作用や物理的作用を効率よく発現させるべく、必要に応じて種々の物質を配合して調製する。
上述した実施形態のはんだ材においては、非鉛系はんだの熱膨張係数の制御に零もしくは負の熱膨張係数(0〜-10×10-6/℃)を有する粒子を使用しているため、このような粒子の配合量を比較的少量とした上で、はんだ材の熱膨張係数を良好に低下させることができる。従って、粒子の多量配合に起因するはんだ材の熱伝導性や接合特性の劣化等を招くことなく、非鉛系はんだ材の熱膨張係数を低下させることができる。はんだ材の熱膨張係数の低下は、例えばセラミックス基板と金属放熱板との熱膨張係数差に基づく熱応力の緩和に対して有効に機能する。また、非鉛系はんだに配合する粒子の熱膨張係数、すなわち0〜-10×10-6/℃の範囲の熱膨張係数に基づいて、はんだ材による接合層の熱疲労を抑制することが可能となる。
次に、本発明の半導体装置の実施形態について説明する。図1は本発明の一実施形態による半導体装置(半導体モジュール)の構成を示す断面図である。同図に示す半導体装置1は、Cu、Alまたはそれらの合金等から金属放熱板2を具備する。金属放熱板2上にはセラミックス回路基板3が配置されている。セラミックス回路基板3は、セラミックス基板4と、その第1の主面側に接合された表回路板5と、第2の主面側に接合された裏板6とを有している。表回路板5および裏板6はCu、Alまたはそれらの合金等の金属板からなり、例えばDBC法や活性金属法等でセラミックス基板4に接合される。
このようなセラミックス回路基板3は、金属放熱板2上に配置されたはんだ材7による接合層を介して金属放熱板2に接合されている。具体的には、セラミックス回路基板3の裏板6と金属放熱板2とがはんだ材7により接合されている。金属放熱板2の接合面は、はんだ材7との濡れ性を高めるために、メッキ処理が施されていてもよい。メッキの種類としては、例えばNiメッキ、Snメッキ、Sn合金メッキ等が挙げられる。また、セラミックス基板4には、例えば窒化ケイ素、窒化アルミニウム、アルミナ等を主成分とする焼結体が適用される。放熱性の点から、熱伝導率の高い窒化ケイ素焼結体や窒化アルミニウム焼結体を使用することが好ましい。
金属放熱板2とセラミックス回路基板3との接合に用いられるはんだ材7は、非鉛系はんだと室温における熱膨張係数が0〜-10×10-6/℃の範囲の粒子とを含むもの(非鉛系はんだ材)であり、その具体的な構成は前述の実施形態で示した通りである。はんだ材7は、一般的にははんだシートやはんだペースト等の形態で使用される。はんだ材7による接合層の厚さは80〜300μmの範囲とすることが好ましい。接合層の厚さが80μmより薄いと、接合時の熱応力を十分に緩和することができないおそれがある。一方、接合層の厚さが300μmを超えると半導体装置1の放熱性が低下する。
セラミックス回路基板3の表回路板5上には、半導体素子8がマウント材9により接合・搭載されている。マウント材9としては、例えばPb−Sn系高温はんだ、Al合金系ろう材、導電性ペースト等が用いられる。また、半導体素子8の種類は必ずしも限定されるものではないが、半導体装置1はパワー半導体素子8に好適な構造を有している。パワー半導体素子8としては、ダイオード、IGBT、FET、静電誘導トランジスタ(SIT)、バイポーラトランジスタ(BJT)、静電誘導サイリスタ(SIサイリスタ)、GTOサイリスタ等の個別半導体素子、およびそれらを集積化したインテリジェントパワーデバイスやパワーIC等が例示される。
なお、図1ではセラミックス回路基板3の裏板6と金属放熱板2とをはんだ材7で接合した半導体装置1を示したが、セラミックス回路基板3の裏板6は省略することができる。すなわち、図2に示すように、セラミックス基板4を金属放熱板2に直接はんだ材7を用いて接合することも可能である。この場合、セラミックス回路基板3には表回路板5のみを接合した裏板なしのセラミックス基板4が用いられる。図2に示す半導体装置1は、それ以外の構成は図1と同様である。
上述したような半導体装置1は、例えば以下のようにして作製される。半導体装置1の製造工程について、図3を参照して説明する。まず、図3(a)に示すように、セラミックス基板4の表裏面にDBC法や活性金属法等を適用して表回路板5と裏板6を接合することによって、セラミックス回路基板3を作製する。なお、上述したように裏板6は省略してもよい。次いで、図3(b)に示すように、セラミックス基板4の表回路板5上にマウント材9とパワー半導体素子8を順に配置した後、リフロー処理等によりパワー半導体素子8をセラミックス回路基板3に接合する。
次に、図3(c)に示すように、金属放熱板1上に非鉛系はんだ材7を配置する。非鉛系はんだ材7としては、例えば所定のサイズに切り出したはんだシートが用いられる。次いで、図3(d)に示すように、非鉛系はんだ材7を介してセラミックス回路基板3の裏板6を金属放熱板2に対向配置し、リフロー処理等により金属放熱板2とセラミックス回路基板3とを接合する。リフロー処理は大気中もしくは非酸化性雰囲気中で行われる。また、必要に応じて非鉛系はんだ材7の上下にフラックスを塗布する。このようにして、半導体装置1が製造される。なお、半導体素子8とセラミックス回路基板3との接合と、セラミックス回路基板3と金属放熱板2との接合は、どちらを先に実施してもよい。
上述した実施形態の半導体装置1においては、セラミックス回路基板3と金属放熱板2との接合に、比較的少量の粒子(熱膨張係数が0〜-10×10-6/℃の範囲の粒子)に基づいて熱膨張係数を低下させた非鉛系はんだ材7を用いているため、セラミックス基板4と金属放熱板2との熱膨張係数差に基づく熱応力(接合過程や動作時に生じる熱応力)を緩和することができる。従って、半導体装置1の放熱特性を維持した上で、熱応力に起因する接合後の基板の反りや接合層の破壊を抑制することが可能となる。さらに、非鉛系はんだ材7による接合層の熱疲労を抑制することができる。これらによって、非鉛系はんだ材7を適用した半導体装置1の製造歩留りや信頼性等を高めることが可能となる。
次に、本発明の具体的な実施例とその評価結果について述べる。なお、本発明は以下の実施例に制限されるものではない。
実施例1〜7、比較例1〜5、参考例1
まず、表1に示す配合割合で、はんだシートおよびはんだペーストを作製した。はんだシートの厚さは約100μmであった。実施例1〜7では粒子として、結晶化ガラスA(β-ユークリプタイト固溶体を主結晶とする結晶化ガラス、熱膨張係数:-7.6×10-6/℃)、結晶化ガラスB(β-スポジュメン固溶体を主結晶とする結晶化ガラス、熱膨張係数:-0.7×10-6/℃)、結晶化ガラスC(β-石英固溶体を主結晶とする結晶化ガラス、熱膨張係数:-2.6×10-6/℃)、スーパーインバー(Fe−32%Ni−5%Co合金、熱膨張係数:-0.1×10-6/℃)を用いた。
また、比較例1、2では市販の非鉛系はんだシートを用いた。比較例3〜5では粒子として、Ni(熱膨張係数:13.4×10-6/℃)、インバー(Fe−36.5%Ni合金、熱膨張係数:1.2×10-6/℃)、溶融シリカ(熱膨張係数:0.5×10-6/℃)を用いた。参考例1では市販の鉛系はんだシートを用いた。
次に、表1に示す各はんだ材を用いて、半導体装置1のセラミックス回路基板3と金属放熱板2とを接合した。半導体装置1には、図1または図2に示す実装構造を適用した。いずれの実装構造においても、金属放熱板2の所定の位置にはんだ材7をセットした後にセラミックス回路基板3を搭載し、加熱装置を用いて大気雰囲気中にて260℃で1〜2分間加熱してリフローを行った。その後、室温まで冷却することによりセラミックス回路基板3と金属放熱板2とのはんだ接合を完了した。
上述した実施例1〜7、比較例1〜5および参考例1による各はんだ材および各半導体装置の特性を以下のようにして測定、評価した。それらの結果を表1および表2に示す。
(1)はんだ材の熱膨張係数および熱伝導率
半導体装置の接合後のはんだ接合体を切り出し、熱膨張係数および熱伝導率を測定した。熱膨張係数は熱機械特性(TMA)装置を用いて測定し、また熱伝導率はレーザーフラッシュ法により測定した。
(2)接合後の基板の反り量
セラミックス基板と金属放熱板とを高温ではんだ接合すると、これらの熱膨張係数の差によって接合後に金属放熱板の中央部が上に凸の状態で湾曲し、基板の反りが発生する。そこで、接合工程を終了してから2時間後の金属放熱板下面の最大反り量を測定した。
(3)接合後の接合層の破壊評価
半導体装置の接合終了後24時間までに、はんだ接合層にクラックまたは剥離が発生した場合を×、発生しなかった場合を○で評価した。
(4)冷熱サイクル試験(TCT試験)
半導体装置に-40℃(60分)+室温(5分)+125℃(60分)+室温(5分)を1サイクルとする冷熱サイクルを繰り返し施し、300サイクル後のはんだ接合層のクラックまたは剥離の有無を確認した。
Figure 2006263774
Figure 2006263774
表1および表2から明らかなように、実施例1〜7の各非鉛系はんだ材は、従来のはんだ材に比べて熱膨張係数が低く、しかも熱伝導性を損なわないので良好な放熱性を維持できることが確認された。また、これらの非鉛系はんだ材を用いて作製した半導体装置は、いずれも接合後の基板の反り量がSn−Pbはんだ(参考例1)と同等レベルまで低減されており、接合層の破壊も認められなかった。また、300サイクルのTCT試験後においてもクラックや剥離は発生しなかった。これは、非鉛系はんだ中に零もしくは負の熱膨張係数を有する粒子を添加することによって、温度サイクル時に発生する熱応力が緩和されるためと考えられる。
これに対して、比較例1、2の非鉛系はんだ材を用いた場合には、接合後の基板の反り量が大きく、また接合層の破壊が発生した。熱膨張係数が10×10-6/℃より大きいNi等の金属粒子を添加した場合(比較例3)にも接合後の基板の反り量が大きく、接合層の破壊が発生した。一方、0.5〜1.2×10-6/℃の低熱膨張係数を有する粒子を比較的多量に添加した場合(比較例4、5)、接合後の接合層に破壊は生じないものの、TCT試験後にクラックや剥離が発生した。さらに、比較例5でははんだ材の熱伝導率が大きく低下し、良好な放熱性を維持できなくなることが分かった。
本発明の一実施形態による半導体装置の構造を示す側面図である。 図1に示す半導体装置の変形例を示す側面図である。 図1に示す半導体装置の要部製造工程を示す断面図である。
符号の説明
1…半導体装置(半導体モジュール)、2…金属放熱板、3…セラミックス回路基板、4…セラミックス基板、5…表回路板、6…裏板、7…非鉛系はんだ材、8…半導体素子、9…マウント材。

Claims (8)

  1. 非鉛系はんだと、
    前記非鉛系はんだ中に含まれ、室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子と
    を具備することを特徴とするはんだ材。
  2. 前記粒子はβ-ユークリプタイト固溶体、β-スポジュメン固溶体、およびβ-石英固溶体から選ばれる少なくとも1種を主結晶とすることを特徴とする請求項1記載のはんだ材。
  3. 前記粒子の含有率は5〜30質量%の範囲であることを特徴とする請求項1または請求項2記載のはんだ材。
  4. 室温における熱膨張係数が8〜17×10-6/℃の範囲であり、かつ熱伝導率が50W/m・K以上であることを特徴とする請求項1ないし請求項3のいずれか1項記載のはんだ材。
  5. 前記非鉛系はんだはSnとAg、Cu、Zn、Bi、InおよびSbから選ばれる少なくとも1種とを含有することを特徴とする請求項1ないし請求項4のいずれか1項記載のはんだ材。
  6. 前記非鉛系はんだは150〜300℃の範囲の融点を有することを特徴とする請求項1ないし請求項5のいずれか1項記載のはんだ材。
  7. 金属放熱板と、
    非鉛系はんだと室温における熱膨張係数が0〜-10×10-6/℃の範囲である粒子とを含み、かつ前記金属放熱板上に配置されたはんだ材と、
    前記金属放熱板に前記はんだ材を介して接合されたセラミックス基板と、
    前記セラミックス基板上に搭載された半導体素子と
    を具備することを特徴とする半導体装置。
  8. 前記半導体素子はパワー半導体素子であることを特徴とする請求項7記載の半導体装置。
JP2005085543A 2005-03-24 2005-03-24 はんだ材とそれを用いた半導体装置 Expired - Fee Related JP4054029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085543A JP4054029B2 (ja) 2005-03-24 2005-03-24 はんだ材とそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085543A JP4054029B2 (ja) 2005-03-24 2005-03-24 はんだ材とそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2006263774A true JP2006263774A (ja) 2006-10-05
JP4054029B2 JP4054029B2 (ja) 2008-02-27

Family

ID=37200281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085543A Expired - Fee Related JP4054029B2 (ja) 2005-03-24 2005-03-24 はんだ材とそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4054029B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008149366A (ja) * 2006-12-20 2008-07-03 Mitsubishi Materials Corp ハンダ粉末及びこのハンダ粉末を用いたハンダ用ペースト
WO2008130012A1 (ja) * 2007-04-17 2008-10-30 Toyota Jidosha Kabushiki Kaisha パワー半導体モジュール
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
EP2081729A2 (en) * 2006-10-17 2009-07-29 Fry's Metals, Inc. Materials for use with interconnects of electrical devices and related methods
JP2010267745A (ja) * 2009-05-13 2010-11-25 Nissan Motor Co Ltd 実装構造
JP2011152581A (ja) * 2010-01-28 2011-08-11 Tdk Corp Pbフリーはんだ及び電子部品内蔵モジュール
JP2012068107A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 温度補償素子およびそれを用いたサニャック干渉型光電流センサ
JP2012076097A (ja) * 2010-09-30 2012-04-19 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012076098A (ja) * 2010-09-30 2012-04-19 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012091223A (ja) * 2010-09-30 2012-05-17 Tdk Corp Pbフリーはんだ
WO2012165348A1 (ja) * 2011-05-27 2012-12-06 新日鐵住金株式会社 太陽電池用インターコネクタ及び太陽電池モジュール
JP2012246536A (ja) * 2011-05-27 2012-12-13 Nippon Steel Corp 太陽電池用インターコネクタ及びその製造方法、並びに太陽電池モジュール
JP2013042025A (ja) * 2011-08-18 2013-02-28 Fujitsu Semiconductor Ltd 半導体装置
CN103594458A (zh) * 2013-11-04 2014-02-19 株洲南车时代电气股份有限公司 一种衬板结构
JP2015126062A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 接合体
CN110999544A (zh) * 2017-08-04 2020-04-10 电化株式会社 陶瓷电路基板
JP2020518461A (ja) * 2017-05-12 2020-06-25 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドAlpha Assembly Solutions Inc. はんだ材及びダイアタッチメント方法
CN112447616A (zh) * 2020-11-19 2021-03-05 中车永济电机有限公司 一种新型SiC IGBT器件一体化底板结构

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123430B2 (en) 2006-10-17 2018-11-06 Alpha Assembly Solutions Inc. Materials for use with interconnects of electrical devices and related methods
EP2081729A2 (en) * 2006-10-17 2009-07-29 Fry's Metals, Inc. Materials for use with interconnects of electrical devices and related methods
JP2010506733A (ja) * 2006-10-17 2010-03-04 フライズ・メタルズ・インコーポレイテッド 電気装置の配線に使用するための材料および関連する方法
EP2081729A4 (en) * 2006-10-17 2010-12-22 Fry Metals Inc Materials for use with interconnections of electrical devices and related methods
JP2008149366A (ja) * 2006-12-20 2008-07-03 Mitsubishi Materials Corp ハンダ粉末及びこのハンダ粉末を用いたハンダ用ペースト
WO2008130012A1 (ja) * 2007-04-17 2008-10-30 Toyota Jidosha Kabushiki Kaisha パワー半導体モジュール
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
JP2010267745A (ja) * 2009-05-13 2010-11-25 Nissan Motor Co Ltd 実装構造
JP2011152581A (ja) * 2010-01-28 2011-08-11 Tdk Corp Pbフリーはんだ及び電子部品内蔵モジュール
US9258905B2 (en) 2010-01-28 2016-02-09 Tdk Corporation Lead-free solder and electronic component built-in module
US10362686B2 (en) 2010-01-28 2019-07-23 Tdk Corporation Lead-free solder and electronic component built-in module
JP2012068107A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 温度補償素子およびそれを用いたサニャック干渉型光電流センサ
JP2012076098A (ja) * 2010-09-30 2012-04-19 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012091223A (ja) * 2010-09-30 2012-05-17 Tdk Corp Pbフリーはんだ
JP2012076097A (ja) * 2010-09-30 2012-04-19 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012246536A (ja) * 2011-05-27 2012-12-13 Nippon Steel Corp 太陽電池用インターコネクタ及びその製造方法、並びに太陽電池モジュール
CN103582954A (zh) * 2011-05-27 2014-02-12 新日铁住金株式会社 太阳能电池用互连器及太阳能电池模组
CN103582954B (zh) * 2011-05-27 2016-08-17 新日铁住金株式会社 太阳能电池用互连器及太阳能电池模组
WO2012165348A1 (ja) * 2011-05-27 2012-12-06 新日鐵住金株式会社 太陽電池用インターコネクタ及び太陽電池モジュール
JP2013042025A (ja) * 2011-08-18 2013-02-28 Fujitsu Semiconductor Ltd 半導体装置
CN103594458A (zh) * 2013-11-04 2014-02-19 株洲南车时代电气股份有限公司 一种衬板结构
CN103594458B (zh) * 2013-11-04 2016-07-06 株洲南车时代电气股份有限公司 一种衬板结构
JP2015126062A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 接合体
JP2020518461A (ja) * 2017-05-12 2020-06-25 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドAlpha Assembly Solutions Inc. はんだ材及びダイアタッチメント方法
JP7084419B2 (ja) 2017-05-12 2022-06-14 アルファ・アセンブリー・ソリューションズ・インコーポレイテッド はんだ材及びダイアタッチメント方法
CN110999544A (zh) * 2017-08-04 2020-04-10 电化株式会社 陶瓷电路基板
CN110999544B (zh) * 2017-08-04 2024-06-07 电化株式会社 陶瓷电路基板
CN112447616A (zh) * 2020-11-19 2021-03-05 中车永济电机有限公司 一种新型SiC IGBT器件一体化底板结构

Also Published As

Publication number Publication date
JP4054029B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
JP4054029B2 (ja) はんだ材とそれを用いた半導体装置
US11145615B2 (en) Solder material for semiconductor device
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP3736452B2 (ja) はんだ箔
TWI233684B (en) Electronic device
JP6642865B2 (ja) はんだ接合部
TWI273140B (en) Phase change lead-free super plastic solders
JP2002307188A (ja) Zn−Al系はんだを用いた製品
JP2002314241A (ja) 電子機器
JP5403011B2 (ja) ダイボンディング接合された電子部品
JP6751250B1 (ja) はんだ合金、はんだペースト、はんだプリフォーム及びはんだ継手
WO2018168858A1 (ja) はんだ材
JP6677886B2 (ja) 半導体装置
JP2005026393A (ja) Pbフリーはんだ合金を用いたリフローはんだ付け方法および混載実装方法並びに混載実装構造体
JP2005288526A (ja) はんだ材及び半導体装置
JP4198692B2 (ja) 非鉛系接合材及び接合体
JP4432541B2 (ja) 電子機器
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
JP2006303346A (ja) 半導体モジュール
JP6803107B1 (ja) プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees