JP2005288526A - はんだ材及び半導体装置 - Google Patents

はんだ材及び半導体装置 Download PDF

Info

Publication number
JP2005288526A
JP2005288526A JP2004110421A JP2004110421A JP2005288526A JP 2005288526 A JP2005288526 A JP 2005288526A JP 2004110421 A JP2004110421 A JP 2004110421A JP 2004110421 A JP2004110421 A JP 2004110421A JP 2005288526 A JP2005288526 A JP 2005288526A
Authority
JP
Japan
Prior art keywords
solder
solder material
particles
expansion coefficient
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004110421A
Other languages
English (en)
Inventor
Kazutaka Matsumoto
一高 松本
Kimihiro Tadauchi
仁弘 忠内
Izuru Komatsu
出 小松
Toshihide Takahashi
利英 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004110421A priority Critical patent/JP2005288526A/ja
Publication of JP2005288526A publication Critical patent/JP2005288526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 セラsミックス基板と金属放熱板との間の接合材料として用いた場合に、接合後の基板の反りを低減でき、しかも接合層の破壊を防止できると共に優れた放熱性を有する非鉛系はんだ材及びそれを用いた半導体装置を提供する。
【解決手段】 非鉛系はんだと、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子と、を含むはんだ材。
【選択図】 なし

Description

本発明は、半導体装置に好適に用いられる非鉛系はんだ材及びそれを用いた半導体装置に関する。特に、パワー半導体素子を備える半導体装置に用いられる非鉛系はんだ材及びそれを用いたパワー半導体装置に関する。
一般に大電力用半導体装置は、パワー半導体素子、セラミックス基板、金属放熱板等からなり、各部材の間をはんだ等の接合材料によって組み立てられている。パワー半導体素子は、近年の高密度化、高機能化に伴い、発熱量がますます大きくなる傾向にある。このため、これを搭載した半導体モジュール等の電力用半導体装置には放熱特性に優れた絶縁基板や金属放熱板を使用する必要がある。これに適したセラミックス基板材料には、窒化ケイ素(SiN)、窒化アルミニウム(AlN)、アルミナ(Al)等がある。また、金属放熱板の材料として一般に銅(Cu)やアルミニウム(Al)が適用されている。しかし、セラミックス基板と金属放熱板との熱膨張係数の差が大きいため、接合過程で発生する熱応力または使用中の熱疲労による接合層の破壊が問題となる。
このような、接合層の熱疲労や破壊を防止するため、金属繊維からなる網状シートと錫・鉛(Sn−Pb)はんだとを組合せたはんだ材が接合材として提案されている(特許文献1参照)。しかし、接合層の骨格が金属の網状シートであるため、十分な接合強度が得られず、接合層の熱疲労等を完全に防止することはできなかった。
一方、セラミックス板の表、裏両面に銅箔等からなる表回路板および裏板を直接接合し、表回路板に導体パターンを形成したDBC(Direct Bond Copper)基板を用い、金属放熱板とセラミックス板の裏板との間をSn−Pbはんだで接合する方法が提案されている(例えば特許文献2参照)。このようなDBC基板を用いた場合、セラミックス基板と金属放熱板との熱膨張係数差に基づく歪や熱応力が発生する。接合材として用いられるSn−Pbはんだは変形し易く応力を緩和するため、接合層の熱疲労や破壊などは特に問題にはならなかった。
しかしながら、近年、地球環境問題に対する意識の高揚から、非鉛系はんだに対する関心が高まっている。また、電子機器に関しては、鉛系はんだを使用した製品の製造および輸出入が法規制の対象となり、早急の対策が必要である。
このような状況下、DBCセラミックス基板と金属放熱板との間の接合材料としてSn−Pbはんだの代りに、非鉛系はんだ(Sn−Ag−Cu系、Sn−Cu系はんだ等)を使用する試みがなされた。しかし、非鉛系はんだは一般に変形しにくいため、セラミックス基板と金属放熱板との熱膨張係数差に基づく大きな歪や熱応力が発生し、接合後の基板の反りや接合層の破壊が問題となっている。
特開平5−136286号公報 特開2002−203942号公報
本発明は、セラミックス基板と金属放熱板との間の接合材料として用いた場合に、接合後の基板の反りを低減でき、しかも接合層の破壊を防止できると共に優れた放熱性を有する非鉛系はんだ材及びそれを用いた半導体装置を提供することを目的とする。
本発明のはんだ材は、非鉛系はんだと、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子と、を含むことを特徴とする。
本発明の半導体装置は、金属放熱板と、前述の金属放熱板上に配置された、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子を含む非鉛系はんだ材層と、前述の金属放熱板に配置されたセラミックス基板と、前述のセラミックス基板上に配置された半導体素子と、を備えることを特徴とする。
本発明の半導体装置の製造方法は、半導体素子を載置するためセラミックス基板と金属放熱板とをはんだ材で接合する半導体装置の製造方法であって、前記はんだ材は、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子を含む非鉛系はんだ材であることを特徴とする。
本発明に係るはんだ材をセラミックス基板と金属放熱板との間の接合材として用いた場合に、接合後のセラミックス基板の反りを低減できる。また、接合層の破壊を防止できると共に、優れた放熱性を有する。そのため、本発明によれば信頼性の良好な環境対応型の半導体装置が提供される。
本発明者らが鋭意検討した結果、セラミックス基板と金属放熱板との熱膨張係数の差に基づく接合後の基板の反りや接合層の破壊の原因は、接合過程で発生する熱応力であることを知見した。本発明者らはさらなる検討の結果、所定の熱膨張係数及び熱伝導率を有する粒子を非鉛系はんだと組合せてはんだ材とすることにより、接合過程で発生する熱応力の低減と、優れた放熱性を同時に満たすことを見出した。以下、実施の形態を挙げて本発明を説明していく。
[はんだ材]
本発明の実施形態にかかるはんだ材は、非鉛系はんだと、熱膨張係数が低く、熱伝導率の高い粒子と、を含むものである。
実施形態にかかるはんだ材は、非鉛系はんだを粒径4〜100μm程度、好ましくは10〜50μm程度に粒状化した非鉛系はんだ粉末を、金属粒子、半導体粒子及びセラミックス粒子のいずれかと混合して調製される。ここで「粒径」とは、粒子が通り抜けることができる篩の目の直径を意味する。
非鉛系はんだは、はんだとしての適切な特性を有するものであれば、何ら限定されない。例えば、錫(Sn)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ビスマス(Bi)、インジウム(In)、アンチモン(Sb)などからなる合金から選択することができる。より具体的には、錫・銀(Sn−Ag)系、錫・銅(Sn−Cu)系、錫・亜鉛(Sn−Zn)系、錫・ビスマス(Sn−Bi)系、亜鉛・アルミニウム・マグネシウム・錫(Zn−Al−Mg−Sn)系などが挙げられる。
非鉛系はんだは、融点(液相線温度)が150℃〜300℃の範囲内のものが好ましいが、融点(液相線温度)が180℃〜260℃の範囲内のものがさらに好ましい。融点があまりにも低い場合、使用中のパワー半導体素子の発熱によりはんだ材が溶融し、信頼性の低下を懸念する必要が出てくるからである。また、融点が300℃を超えると、セラミックス基板と金属放熱板の接合温度が高くなり、接合過程で発生する熱応力が大きくなり好ましくないからである。なかでも、以下の融点を備えるはんだ材:Sn−3.0Ag−0.5Cu合金(融点220℃)、Sn−0.7Cu合金(融点229℃)、Sn−9Zn合金(融点199℃)が好ましい。
粒子としては、金属粒子、半導体粒子及びセラミックス粒子が挙げられる。かかる粒子は、非鉛系はんだと組合せてはんだ材となし、熱膨張係数をセラミックス基板と金属放熱板の中間の値となるように調整するためのものである。ここで、セラミックス基板の室温における熱膨張係数は、例えばアルミナ(Al)は7×10−6/℃、窒化ケイ素(SiN)は3×10−6/℃、窒化アルミニウム(AlN)は4.5×10−6/℃である。これに対して金属放熱板の熱膨張係数は、例えば銅(Cu)板は18×10−6/℃、アルミニウム(Al)板は23×10−6/℃である。一方、はんだ材の熱膨張係数は20×10−6〜25×10−6/℃である。
したがって、はんだ材の熱膨張係数をセラミックス基板と金属放熱板の中間の値とするためには、金属粒子、半導体粒子及びセラミックス粒子は、室温における熱膨張係数が10×10−6/℃以下であることが好ましい。10×10−6/℃を超えると、はんだ材の熱膨張係数を低下させる効果が十分に得られなくなるからである。一方、熱伝導率に関しては、セラミックス基板の室温における熱伝導率は、アルミナ(Al)の場合に21W/mK、窒化ケイ素(SiN)は70〜90W/mK、窒化アルミニウム(AlN)は170W/mKである。これに対して金属放熱板の熱伝導率は、銅(Cu)板は390W/mK、アルミニウム(Al)板は240W/mKである。一方、はんだ材の熱伝導率は50〜65W/mKである。
尚、本明細書、特許請求の範囲における「熱膨張係数」及び「熱伝導率」の値は、後に実施例の欄で説明する測定方法に従って測定した値である。
はんだ材の熱伝導率を損なわず、優れた放熱性を維持するためには、金属粒子、半導体粒子及びセラミックス粒子は、室温における熱伝導率が20W/mK以上であることが好ましい。さらに好ましくは50W/mK以上である。熱伝導率が20W/mK未満では、はんだ材の熱伝導率が低下し、優れた放熱性を維持できなくなるからである。尚。はんだ材の熱伝導率の上限値は特に制限されるものではないが
65W/mK程度である。
金属粒子又は半導体粒子としては、室温における熱膨張係数が10×10−6/℃以下、かつ室温における熱伝導率が20W/mK以上であればよく、特に限定されるものではない。例えば、ゲルマニウム(Ge)、ケイ素(Si)、クロム(Cr)、モリブデン(Mo)、タングステン(W)(熱伝導率が50W/mK以上)、チタン(Ti)、ジルコニウム(Zr)(熱伝導率が20W/mK以上)等が挙げられる。これらの中でも、熱伝導率が50W/mK以上のものが特に好ましく用いられる。尚、熱膨張係数の下限値は特に制限されるものではないが、1×10−6/℃、熱伝導率の上限値は特に制限されるものではないが、400W/mK程度である。より具体的には金属粒子又は半導体粒子として以下のものを使用することができる。:Ge(熱膨張係数5.7×10−6/℃、熱伝導率60W/mK)、Si(熱膨張係数2.8×10−6/℃、熱伝導率148W/mK)、Cr(熱膨張係数4.9×10−6/℃、熱伝導率90W/mK)、Mo(熱膨張係数4.5×10−6/℃、熱伝導率139W/mK)、W(熱膨張係数4.5×10−6/℃、熱伝導率177W/mK)、Ti(熱膨張係数8.6×10−6/℃、熱伝導率22W/mK)、Zr(熱膨張係数5.4×10−6/℃、熱伝導率23W/mK)。
セラミックス粒子としては、室温における熱膨張係数が10×10−6/℃以下、かつ室温における熱伝導率が20W/mK以上であればよく、特に限定されるものではない。例えば、窒化ケイ素、窒化アルミニウム、窒化ホウ素(BN)、炭化ケイ素(SiC)(熱伝導率が50W/mK以上)、アルミナ(熱伝導率が20W/mK以上)等が挙げられる。これらの中でも、熱伝導率が50W/mK以上のものが特に好ましく用いられる。尚、熱膨張係数の下限値は特に制限されるものではないが、1×10−6/℃、熱伝導率の上限値は特に制限されるものではないが、300W/mK程度である。より具体的にはセラミックス粒子として以下のものを使用することができる。:窒化ケイ素(熱膨張係数3.4×10−6/℃、熱伝導率70W/mK)、窒化アルミニウム(熱膨張係数4.6×10−6/℃、熱伝導率160W/mK)、窒化ホウ素(熱膨張係数4.5×10−6/℃、熱伝導率60W/mK)、炭化ケイ素(熱膨張係数3.7×10−6/℃、熱伝導率270W/mK)、アルミナ(熱膨張係数7.3×10−6/℃、熱伝導率21W/mK)。
金属粒子、半導体粒子及びセラミックス粒子の形状は特に限定されない。無定形、焼結、粉砕、破砕状、球状、球状に近いもの、繊維状のもの等種々のものを用いることができる。好ましくは無定形、焼結、粉砕、破砕状のものである。また、粒径は特に限定されないが、はんだ材を調製する場合の分散性や熱伝導性等の点からはんだ材粉末の粒径よりやや大きいことが好ましい。かかる金属粒子やセラミックス粒子は、はんだ材との濡れ性が劣る場合には表面にメタライズ処理を施したものを使用してもよい。メタライズ剤としてのメッキの種類としては、例えば、ニッケル(Ni)メッキ、錫(Sn)メッキ、錫(Sn)合金メッキ、銀(Ag)メッキ、金(Au)メッキ等が挙げられる。はんだ材との濡れ性が向上することにより、はんだ材の熱伝導率、接合強度をより高めることができる。
実施の形態のはんだ材における、金属粒子、半導体粒子及びセラミックス粒子の配合割合は、はんだ材100重量部に対して10〜50重量部であることが好ましい。10重量部未満では、はんだ材の熱膨張係数を低下させる効果が十分でなく、50重量部を超えるとはんだ材の割合が減り、接合強度が低下するからである。
第1の実施の形態のはんだ材は、使用目的に応じて、はんだシート、ソルダペースト、あるいはさらに熱硬化性樹脂を混合して調製したはんだ材の形態で用いることができる。
[はんだシートの調製]
はんだ材をはんだシートの形態で使用する場合、以下の手順によりはんだシートを作製することができる。
(イ)表1に示す配合割合で非鉛系はんだ粉末と、金属粒子、半導体粒子及びセラミックス粒子からなる群から選択された粒子とを含む混合物を圧延しやすい形状の型に入れる。
(ロ)次に、真空中、還元性雰囲気中もしくは不活性雰囲気中で、混合物の全体を均一に圧縮する。
(ハ)更に、非鉛系はんだ粉末を塑性流動させ、金属粒子、半導体粒子及びセラミックス粒子の隙間を非鉛系はんだで充填して複合成型体とする。その際、室温ではんだ材粉末が流動しにくい場合、若干(100〜150℃)温度を上げて流動しやすくする。
(ニ)得られた複合成形体をロールで圧延してはんだシートを得る。
[ソルダペーストの調製]
はんだ材をソルダペーストの形態で使用する場合、以下の手順でソルダペーストを作製することができる。
(イ) 表1に示す配合割合で、はんだ材粉末と、粒子(金属粒子、半導体粒子及びセラミックス粒子のいずれか)とを配合して混合粉末を得る。
(ロ) 得られた混合粉末90重量部と、フラックス(重合ロジン、溶剤、活性剤、チキソ剤からなるロジン系フラックス)10重量部とを混合し、さらに混練機で撹拌してソルダペーストを得る。フラックスとしては、化学的作用及び物理的作用を効率よく発現させるべく必要に応じて種々の物質を配合したものを用いる。
尚、はんだ材にさらに熱硬化性樹脂を混合して使用する場合、非鉛系はんだ粉末と、金属粒子、半導体粒子及びセラミックス粒子のいずれかとからなる混合粉末を、熱硬化性樹脂、さらに必要に応じて溶剤とを配合して撹拌混合もしくはロール混練することによりソルダペーストを得ることができる。熱硬化性樹脂としてはエポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂などが挙げられる。
[半導体装置]
図1は、金属放熱板1と、金属放熱板1上に配置されたはんだ材2と、セラミックス板31aの第一の主面に表回路板31b、第二の主面に裏板31cを備え、裏板31cにはんだ材2が接続されたセラミックス基板31と、セラミックス基板31の表回路板31b上に配置されたマウント材4と、かかるマウント材4に接着されたパワー半導体素子5と、を備える半導体装置の側面図を示す。
金属放熱板1としては、一般にCu、Alまたはそれらの合金等が挙げられる。かかる金属放熱板の接合面にはんだ接合材の濡れ性を得るため、メッキ処理が施されていてもよい。メッキの種類としては、例えば、Niメッキ、Snメッキ、Sn合金メッキ等が挙げられる。
一般的には、はんだシートまたはソルダペーストの形態ではんだ材を使用することができる。また、はんだ材に熱硬化性樹脂をさらに混合したペースト状の形態ではんだ材を使用することもできる。はんだ材2によって接合されたはんだ接合層の厚さは80〜300μmであることが好ましい。80μmより薄いと接合時の熱応力を抑えることが困難であり、300μmを超えると半導体装置の放熱性が低下するからである。
セラミックス基板31としては、アルミナ、窒化ケイ素、窒化アルミニウム等からなるセラミックス板が挙げられる。放熱性の点から熱伝導率の高い窒化ケイ素、窒化アルミニウムが好ましい。
マウント材4としては、Pb−Sn系高温はんだ、Al合金系ろう材、導電性ペースト等を用いることができる。
パワー半導体素子5としては、例えばダイオード、IGBT、電界効果トランジスタ(FET)、静電誘導トランジスタ(SIT)、バイポーラトランジスタ(BJT)、静電誘導サイリスタ(SIサイリスタ)、GTOサイリスタ等の個別半導体素子及びそれらの集積化したインテリジェントパワーデバイス、パワーICが好適である。
はんだ材2をはんだシートの形態で用いた場合の半導体装置10の製造方法について図3(a)〜(e)を用いて説明する。
(イ)図3(a)に示すように、セラミックス基板31の表回路板31b上にマウント材4を配置する。
(ロ)図3(b)に示すように、パワー半導体素子5をマウント材4を介してセラミックス基板31に対向させて配置する。
(ハ)加熱装置においてリフロー等によりパワー半導体素子5とセラミックス基板31とを接合する。
(ニ)次に、図3(c)に示すように、金属放熱板1を用意する。
(ホ)図3(d)に示すように、金属放熱板1上に、所定のサイズに切り出したはんだシート(はんだ材2)を配置する。
(ヘ)図3(e)に示すように、はんだシート(はんだ材2)を介してセラミックス基板31の裏板31cを金属放熱板1に対向させて配置する。
(ト)加熱装置においてリフロー等によって金属放熱板1とセラミックス基板31を接合する。リフローは大気中で行なっても非酸化性雰囲気中で行なってもよい。必要に応じてはんだシート(はんだ材2)の上下にフラックスを塗布する。
以上により半導体装置10が製造される。なお、半導体素子5とセラミックス基板31との接合、セラミックス基板31と金属放熱板1との接合の順番は、どちらを先にしても構わない。
[変形例]
はんだ材4として、熱硬化性樹脂をバインダとして含むはんだ材(ペースト状)又はソルダペーストの形態で接合する場合、前述の半導体装置の製造方法の(イ)工程において、スクリーン印刷方式等の技術を用いて金属放熱板1の所定の位置にペースト(はんだ材2)を塗布してもよい。
また、セラミックス基板31としては、表回路板31bのみを接合した裏板無しのセラミックス基板を用いてもよい。図2は、図1の半導体装置において、裏板31cがないセラミックス基板31を用いたことを除いて図1と同様の構成を備える変形例にかかる半導体装置20の側面図を示す。
以下、本発明を実施例によってさらに詳細に説明する。なお、本発明は、下記実施例に制限されるものではない。
[はんだ材の調製]
表1に示す配合割合で、はんだシート、ソルダペーストを作製した。得られたはんだシートの厚さは約100μmであった。また、比較例1、2及び参考例のはんだシートは市販品を用いた。比較例3〜6では粒子として、Ni(熱膨張係数13.4×10−6/℃、熱伝導率94W/mK)、Ag(熱膨張係数18.9×10−6/℃、熱伝導率428W/mK)、Cu(熱膨張係数16.5×10−6/℃、熱伝導率403W/mK)、溶融シリカ(熱膨張係数0.5×10−6/℃、熱伝導率1.3W/mK)を用いた。熱硬化性樹脂をバインダとして含むはんだ材(表1中「樹脂複合」)は、表1に示す配合割合のはんだ及び粒子からなる混合粉末90重量部と、ビスフェノールA型エポキシ樹脂及び硬化剤からなるエポキシ樹脂系バインダ10重量部と、を混合し、混練機で撹拌してペースト状のはんだ材を調製した。
[半導体装置の接合]
表1に示す実施例1〜13、比較例1〜6、参考例にかかる20種のはんだ材を用いて、半導体装置のセラミックス基板31(32)と金属放熱板1を接合した。半導体装置としては、図1に示す、セラミックス板31aが窒化ケイ素、表回路板31b及び裏板31cがCuから構成された実装構造を用いた。また、図2に示す、セラミックス板32aが窒化アルミニウム、表回路板32bおよび金属放熱板1がCuから構成された、裏板なしタイプの実装構造を用いた。
いずれの実装構造のはんだ材2においても、金属放熱板1の所定の位置にはんだ材2をセットした後、セラミックス基板31(32)を搭載し、加熱装置中にて大気雰囲気中で260℃で1〜2分間加熱してリフローを行なった。その後、室温まで冷却することによりセラミックス基板31(32)と金属放熱板1とのはんだ接合を完了した。
[はんだ材及び半導体装置の評価]
実施例1〜13、比較例1〜6、参考例に係る20種のはんだ材及びそれを用いた半導体装置について、下記のような評価試験を行なった。
(1) はんだ材の熱膨張係数、熱伝導率評価
半導体装置の接合後のはんだ接合体を切り出し、熱膨張係数、熱伝導率を測定した。熱膨張係数は熱機械特性(TMA)装置を用い、熱伝導率はレーザーフラッシュ法により測定した。
(2) 接合後の基板反りの評価
セラミックス基板と金属放熱板とを高温ではんだ接合すると、熱膨張係数の差によって接合後、金属放熱板の中央部が上に凸の状態で湾曲し、基板反りが発生する。接合工程を終了してから2時間後の金属放熱板下面の最大反り量を測定した。
(3)接合層の破壊の評価
半導体装置の接合終了後24時間までに、はんだ接合層にクラックまたは剥離が発生した場合を×、発生しなかった場合を○で評価した。得られた評価結果を、下記表1及び表2に示す。
Figure 2005288526
Figure 2005288526
表1及び表2に示されるように、実施例1〜13のはんだ材は従来のはんだ材に比べて熱膨張係数が低く、しかも熱伝導性を損なわないので優れた放熱性を維持できることが確認された。また、このはんだ材を用いてセラミックス基板31(32)と金属放熱板1とを接合した半導体装置は、接合後の基板の反りが従来のSn−Pbはんだと同等レベルまで低減しており、接合層の破壊も発生しなかった。
これに対して、比較例1、2の非鉛系のはんだ材を用いた場合には、接合後の基板の反りが大きく、接合層の破壊が発生した。熱膨張係数が10×10−6/℃より大きいNi、Ag、Cu等の金属粒子を添加した場合(比較例3〜5)にも接合後の基板の反りが大きく、接合層の破壊が発生した。一方、熱膨張係数が10×10−6/℃以下であっても熱伝導率が20W/mK未満の粒子を添加した場合(比較例6)には、はんだ接合体の熱伝導率がはんだ材の熱伝導率に比べて大きく低下し、優れた放熱性を維持できなくなることが分かった。
図1は、実施の形態にかかる半導体装置の一例を示す側面図である。 図2は、実施の形態の変形例にかかる半導体装置の一例を示す側面図である。 図3(a)〜(e)は、実施の形態にかかる半導体装置の製造工程図である。
符号の説明
1…金属放熱板
2…はんだ接合層
31、32…セラミックス基板
31a、32a…セラミックス板
31b、32b…表回路板
31c、32c…裏板
4…マウント材
5…パワー半導体素子
10、20…半導体装置

Claims (5)

  1. 非鉛系はんだと、
    室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子と、
    を含むことを特徴とするはんだ材。
  2. 前記粒子は、Ge、Si、Cr、Mo、W、Ti、Zrからなる群より選ばれた粒子であることを特徴とする請求項1記載のはんだ材。
  3. 前記粒子は、窒化ケイ素、窒化アルミニウム、窒化ホウ素、炭化ケイ素、アルミナからなる群より選ばれた粒子であることを特徴とする請求項1記載のはんだ材。
  4. 金属放熱板と、
    前記金属放熱板上に配置された、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子を含む非鉛系はんだ材層と、
    前記金属放熱板に配置されたセラミックス基板と、
    前記セラミックス基板上に配置された半導体素子と、
    を備えることを特徴とする半導体装置。
  5. 半導体素子を載置するためセラミックス基板と金属放熱板とをはんだ材で接合する半導体装置の製造方法であって、前記はんだ材は、室温における熱膨張係数が10×10−6/℃以下、熱伝導率が20W/mK以上である粒子を含む非鉛系はんだ材であることを特徴とする半導体装置の製造方法。
JP2004110421A 2004-04-02 2004-04-02 はんだ材及び半導体装置 Pending JP2005288526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004110421A JP2005288526A (ja) 2004-04-02 2004-04-02 はんだ材及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110421A JP2005288526A (ja) 2004-04-02 2004-04-02 はんだ材及び半導体装置

Publications (1)

Publication Number Publication Date
JP2005288526A true JP2005288526A (ja) 2005-10-20

Family

ID=35322066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110421A Pending JP2005288526A (ja) 2004-04-02 2004-04-02 はんだ材及び半導体装置

Country Status (1)

Country Link
JP (1) JP2005288526A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036691A (ja) * 2006-08-09 2008-02-21 Toyota Motor Corp 鉛フリーはんだ材料及びその製造方法、接合構造、並びに電子部品実装構造
DE102006039339A1 (de) * 2006-08-24 2008-03-06 Bayerische Motoren Werke Ag Metalllot zum Fügen von Elementen einer Festoxid-Brennstoffzelle sowie entsprechend gefertigte Festoxid-Brennstoffzelle
JP2008521613A (ja) * 2004-11-30 2008-06-26 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア 適合した熱膨張係数を持つロウ付けシステム
KR100945270B1 (ko) * 2006-12-15 2010-03-03 한국생산기술연구원 저열팽창 복합재료 및 그의 제조방법
JP2012072211A (ja) * 2010-09-27 2012-04-12 Panasonic Corp 熱硬化性樹脂組成物及び半導体部品実装基板
US8287673B2 (en) 2004-11-30 2012-10-16 The Regents Of The University Of California Joining of dissimilar materials
US8343686B2 (en) 2006-07-28 2013-01-01 The Regents Of The University Of California Joined concentric tubes
US8445159B2 (en) 2004-11-30 2013-05-21 The Regents Of The University Of California Sealed joint structure for electrochemical device
US8486580B2 (en) 2008-04-18 2013-07-16 The Regents Of The University Of California Integrated seal for high-temperature electrochemical device
JP2020518461A (ja) * 2017-05-12 2020-06-25 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドAlpha Assembly Solutions Inc. はんだ材及びダイアタッチメント方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521613A (ja) * 2004-11-30 2008-06-26 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア 適合した熱膨張係数を持つロウ付けシステム
US8287673B2 (en) 2004-11-30 2012-10-16 The Regents Of The University Of California Joining of dissimilar materials
US8445159B2 (en) 2004-11-30 2013-05-21 The Regents Of The University Of California Sealed joint structure for electrochemical device
US8343686B2 (en) 2006-07-28 2013-01-01 The Regents Of The University Of California Joined concentric tubes
JP2008036691A (ja) * 2006-08-09 2008-02-21 Toyota Motor Corp 鉛フリーはんだ材料及びその製造方法、接合構造、並びに電子部品実装構造
DE102006039339A1 (de) * 2006-08-24 2008-03-06 Bayerische Motoren Werke Ag Metalllot zum Fügen von Elementen einer Festoxid-Brennstoffzelle sowie entsprechend gefertigte Festoxid-Brennstoffzelle
KR100945270B1 (ko) * 2006-12-15 2010-03-03 한국생산기술연구원 저열팽창 복합재료 및 그의 제조방법
US8486580B2 (en) 2008-04-18 2013-07-16 The Regents Of The University Of California Integrated seal for high-temperature electrochemical device
JP2012072211A (ja) * 2010-09-27 2012-04-12 Panasonic Corp 熱硬化性樹脂組成物及び半導体部品実装基板
JP2020518461A (ja) * 2017-05-12 2020-06-25 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドAlpha Assembly Solutions Inc. はんだ材及びダイアタッチメント方法
JP7084419B2 (ja) 2017-05-12 2022-06-14 アルファ・アセンブリー・ソリューションズ・インコーポレイテッド はんだ材及びダイアタッチメント方法
US11842974B2 (en) 2017-05-12 2023-12-12 Alpha Assembly Solutions Inc. Solder material and method for die attachment

Similar Documents

Publication Publication Date Title
JP4054029B2 (ja) はんだ材とそれを用いた半導体装置
US7722962B2 (en) Solder foil, semiconductor device and electronic device
JP3736452B2 (ja) はんだ箔
JP3761678B2 (ja) 錫含有鉛フリーはんだ合金及びそのクリームはんだ並びにその製造方法
JP6811798B2 (ja) 成形はんだ及び成形はんだの製造方法
JP5403011B2 (ja) ダイボンディング接合された電子部品
JP2008036691A (ja) 鉛フリーはんだ材料及びその製造方法、接合構造、並びに電子部品実装構造
JP2005288526A (ja) はんだ材及び半導体装置
JP6751250B1 (ja) はんだ合金、はんだペースト、はんだプリフォーム及びはんだ継手
JP3181283B2 (ja) はんだ接続された電子回路装置とはんだ接続方法並びに金メッキ接続端子用はんだ
JP4198692B2 (ja) 非鉛系接合材及び接合体
JP4432541B2 (ja) 電子機器
JP2022523203A (ja) 過酷な使用条件のための高信頼性無鉛はんだ合金
JP2014072398A (ja) 半導体装置及びその製造方法
JP4811661B2 (ja) ボイド発生の少ないAu−Sn合金はんだペースト
CN108284286B (zh) 用于芯片焊接的钎焊合金
JP2023524690A (ja) 混合はんだ粉末を含む高温用途の無鉛はんだペースト
JPH08192291A (ja) クリームはんだ
JP6856963B2 (ja) プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体
JP6803107B1 (ja) プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体
JP5560441B2 (ja) 電気回路基板の製造方法、及び電気回路応用製品
US11618108B2 (en) Molded solder and molded solder production method
JP4872764B2 (ja) ボイド発生の少ないAu−Sn合金はんだペースト
JPWO2017168925A1 (ja) 接合体
WO2019146587A1 (ja) 半導体モジュールの接合層、半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408