JP2006261823A

JP2006261823A - 発振回路

Info

Publication number: JP2006261823A
Application number: JP2005073693A
Authority: JP
Inventors: Hironori Kobayashi; 浩紀小林
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2005-03-15
Filing date: 2005-03-15
Publication date: 2006-09-28
Also published as: CN100481709C; US7369007B2; CN1835386A; US20060208819A1; EP1703631A1

Abstract

【課題】発振信号を取り出す段階で高調波、特にレベルの大きい２倍高調波を効果的に抑制できる発振回路を提供する。
【解決手段】コレクタ又はベースが高周波的に接地された発振トランジスタ２１と、発振トランジスタ２１のエミッタを直流的にグランドに接続するバイアス抵抗２７とを備え、発振周波数でインピーダンスが最大となる共振手段２８を前イアス抵抗２７とグランドとの間に介挿し、バイアス抵抗２７と共振手段２８との接続点から発振信号を取り出した。
【選択図】図１

Description

本発明は、二次高調波を抑圧した発振信号を取り出すようにした発振回路に関する。

従来の発振回路は図５に示すように、コントロール端子Ｃと、出力端子Ｐと、コントロール端子Ｃに印加される制御電圧Ｖｃによって共振周波数が変化する共振回路１と、この共振回路１の共振周波数発振周波数が決定される発振段１２と、発振段１２から出力される信号を増幅すると共に、負荷変動によって発振周波数が変動するのを防止するためのバッファ段３と出力端子Ｐに舌属される次段回路と整合を取ると共に、高調波を抑制するための出力整合段４とを備えている。

共振回路１は、カップリングコンデンサＣ１と、可変容量ダイオードＶＤと、共振インダクタＬ１と、共振用コンデンサＣ２とを備える。コントロール端子Ｃに印加された制御電圧Ｖｃは、チョークコイルＬ２を介して可変容量ダイオードＶＤに与えられる。コントロール端子Ｃは、高周波バイパスコンデンサＣ３によって高周波的に接地される。

発振段１２は、発振用トランジスタＱ１と、バイアス抵抗Ｒ１〜Ｒ３と、コルピッツ容量Ｃ４、Ｃ５と、高周波バイパスコンデンサＣ６と、バイアス抵抗Ｒ３に直列に接続されるストリップラインＳＬと、ストリップラインＳＬに並列に接続されるチップコンデンサＣｃとを備える。発振段１２は、カップリングコンデンサＣ７を介して共振回路１と接続されている。バイアス抵抗Ｒ３は、発振用トランジスタＱ１の電流出力端子としてのエミッタの直流バイアスを規定する。チップインダクタＬＬは発振周波数帯においてバイアス抵抗Ｒ３よりも十分に大きなインピーダンスになるようなインダクタンスを有している。ストリップラインＳＬとチップコンデンサＣｃとは並列共振回路２１を形成する。

バッファ段３はバッファ用トランジスタＱ２と、バイアス抵抗Ｒ４、Ｒ５とを備える。バッファ段３は、カップリングコンデンサＣ８を介して発振段１２と接続されている。出力整合段４は、チョークコイルＬ３と、カップリングコンデンサＣ１０と、高周波バイパスコンデンサＣ１１と、出力端子Ｐとを備える。駆動用電源端子Ｂは、高周波バイパスコンデンサＣ１２によって接地される（例えば、特許文献１参照。）。

特開平０８−１４８９３３（図１）

従来の発振回路は、出力整合段４によって高調波を抑制する構成となっているが、発振用トランジスタＱ１のエミッタから出力される発振信号に含まれる高調波レベルが大きいと、これを十分に抑圧できない。

本発明は、発振信号を取り出す段階で高調波、特にレベルの大きい２倍高調波を効果的に抑制できる発振回路を提供する。

第１の解決手段は、コレクタ又はベースが高周波的に接地された発振トランジスタと、前記発振トランジスタのエミッタを直流的にグランドに接続するバイアス抵抗とを備え、発振周波数でインピーダンスが最大となる共振手段を前記バイアス抵抗とグランドとの間に介挿し、前記バイアス抵抗と前記共振手段との接続点から発振信号を取り出した。

また、第２の解決手段は、前記共振手段を、インダクタンス素子と容量素子との並列回路から構成した。

また、第３の解決手段は、前記共振手段を、第１のインダクタンス素子と容量素子との並列回路と前記並列回路に直列接続された第２のインダクタンス素子とから構成した。

また、第４の解決手段は、前記共振手段を、第１のインダクタンス素子と容量素子との直列回路と、前記直列回路に並列接続された第２のインダクタンス素子とから構成した。

また、第５の解決手段は、前記共振手段を、前記発振周波数に対応する波長の１／４の長さを有するマイクロストリップラインで構成した。

第１の解決手段によれば、コレクタ又はベースが高周波的に接地された発振トランジスタと、発振トランジスタのエミッタを直流的にグランドに接続するバイアス抵抗とを備え、発振周波数でインピーダンスが最大となる共振手段をバイアス抵抗とグランドとの間に介挿し、バイアス抵抗と共振手段との接続点から発振信号を取り出したので、高調波を抑圧した発振信号を取り出せると共に、発振信号のＣ／Ｎを改善することもできる。

また、第２の解決手段によれば、共振手段を、インダクタンス素子と容量素子との並列回路から構成したので、簡単な構成で高調波を抑圧した発振信号を取り出せると共に、発振信号のＣ／Ｎを改善することもできる。

また、第３の解決手段によれば、共振手段を、第１のインダクタンス素子と容量素子との並列回路と並列回路に直列接続された第２のインダクタンス素子とから構成したので、２倍高調波を抑圧した発振信号を取り出せると共に、発振信号のＣ／Ｎを改善することもできる。

また、第４の解決手段によれば、共振手段を、第１のインダクタンス素子と容量素子との直列回路と、直列回路に並列接続された第２のインダクタンス素子とから構成したので、２倍高調波を抑圧した発振信号を取り出せると共に、発振信号のＣ／Ｎを改善することもできる。

また、第５の解決手段によれば、共振手段を、発振周波数に対応する波長の１／４の長さを有するマイクロストリップラインで構成したので、専用の回路部品を使用することなく２倍高調波を抑圧した発振信号を取り出せると共に、発振信号のＣ／Ｎを改善することもできる。

本発明の発振回路を図１乃至図４に従って説明する。図１は第１の実施形態、図２は第２の実施形態、図３は第３の実施形態、図４は第４の実施形態を示すが、図１乃至図４には本発明の発振回路と共にバッファアンプも示す。

先ず、図１において、発振トランジスタ２１のコレクタは電源Ｂに接続されると共にバイパスコンデンサ２２によって高周波的に接地され、ベースとエミッタとの間に帰還コンデンサ２３が接続され、エミッタとコレクタ（接地）との間に帰還コンデンサ２４が接続される。また、ベースには直列接続された２つのベースバイアス抵抗２５、２６の接続点からバイアス電圧が印加される。エミッタにはエミッタバイアス抵抗２７の一端が接続され、このエミッタバイアス抵抗２７の他端は、発振周波数でインピーダンスが最大となる共振手段２８を介して接地される。共振手段２８はインダクタンス素子２８ａと容量素子２８ｂと並列回路からなる。従って、この共振手段２８は並列共振回路を構成し、その並列共振周波数を発振周波数に一致させている。

発振トランジスタ２１のベースとコレクタ（接地）との間には、共振回路２９が結合される。すなわち、共振回路２９はアノードが接地されたバラクタダイオード２９ａと、一端が接地されたストリップライン２９ｂを有し、バラクタダイオード２９ａのカソードはコンデンサ２９ｃによってストリップライン２９ｂの他端に結合され、ストリップライン２９ｂの他端は結合コンデンサ３０によって発振トランジスタ２１のベースに結合される。

バラクタダイオード２９ａのカソードはチョークインダクタ３１を介して制御端子３２に接続される。制御端子３２はバイパスコンデンサ３３によって高周波的に接地される。そして、制御端子３２からバラクタダイオード２９ａのカソードに制御電圧が印加され、これによってバラクタダイオード２９ａの容量値が変えられ、発振周波数は変化する。

発振信号はエミッタバイアス抵抗２７と共振手段２８との接続点から出力され、結合コンデンサ３４を介してバッファアンプ３５に供給される。バッファアンプ３４の出力側には、例えば、発振信号の高調波を抑圧するための回路が接続される。

以上の構成において、発振トランジスタ２１のエミッタに現れる発振信号はエミッタバイアス抵抗２７と共振手段２８とによって分圧されるが、発振周波数においては共振手段２８のインピーダンスが最大となる（理想的には無限大）ので、エミッタバイアス抵抗２７と共振手段２８との接続点から出力される発振信号の基本波はほとんど減衰されない。しかし、共振手段２８のインピーダンスは周波数が高くなると低下するので、高調波が抑圧された発振信号を取り出すことができる。また、基本波はエミッタバイアス抵抗２７には流れないので、ここでの損失がなく、発振信号のＣ／Ｎが大きくなる。

図２に示す共振手段は２８、第１のインダクタンス素子２８ｃと容量素子２８ｄと並列回路と、この並列回路に直列接続された第２のインダクタンス素子２８ｅとから構成される。従って、この共振手段２８は並列共振周波数とそれよりも周波数が高い直列共振周波数とを有する。そして、並列共振周波数を発振周波数に一致させ、直列共振周波数を高調波（例えば第２高調波）の周波数に一致させる。従って、２倍高調波を最大限に抑圧した発振信号を取り出すことができる。

図３に示す共振手段は２８、第１のインダクタンス素子２８ｆと容量素子２８ｇと直列回路と、この直列回路に並列接続された第２のインダクタンス素子２８ｈとから構成される。従って、この共振手段２８も並列共振周波数とそれよりも周波数が高い直列共振周波数とを有する。そして、並列共振周波数を発振周波数に一致させ、直列共振周波数を高調波（例えば第２高調波）の周波数に一致させる。従って、２倍高調波を最大限に抑圧した発振信号を取り出すことができる。

図４に示す共振手段２８は、専用の回路部品を使用せず、マイクロストリップラインによって構成される。マイクロストリップラインの長さは、発振周波数に対応する波長の１／４に設定される。よって、エミッタバイアス抵抗２７とマイクロストリップラインとの接続点から接地側をみたインピーダンスは、理想的には無限大となる。一方２倍高調波に対しては１／２波長の長さとなるのでインピーダンスは０となる。このことから、発振信号の基本波を減衰せずに２倍高調波を減衰できる。

なお、図２乃至図４においては、共振手段２８以外の構成は同一である。また、図１乃至図４では、コレクタ接地方式の発振回路で説明したが、ベース接地方式にも適用できることは明らかである。

本発明の発振回路の第１の実施形態の構成を示す回路図である。本発明の発振回路の第２の実施形態の構成を示す回路図である。本発明の発振回路の第３の実施形態の構成を示す回路図である。本発明の発振回路の第４の実施形態の構成を示す回路図である。従来の発振回路の構成を示す回路図である。

符号の説明

２１：発振トランジスタ
２２、３３：バイパスコンデンサ
２３、２４：帰還コンデンサ
２５、２６：ベースバイアス抵抗
２７：エミッタバイアス抵抗
２８：共振手段
２８ａ：インダクタンス素子
２８ｂ、２８ｄ、２８ｇ：容量素子
２８ｃ、２８ｆ：第１のインダクタンス素子
２８ｅ、２８ｈ：第２のインダクタンス素子
２９：共振回路
２９ａ：バラクタダイオード
２９ｂ：マイクロストリップライン
３０：結合コンデンサ
３１：チョークインダクタ
３２：制御端子
３４：結合コンデンサ
３５：バッファアンプ

Claims

コレクタ又はベースが高周波的に接地された発振トランジスタと、前記発振トランジスタのエミッタを直流的にグランドに接続するバイアス抵抗とを備え、発振周波数でインピーダンスが最大となる共振手段を前記バイアス抵抗とグランドとの間に介挿し、前記バイアス抵抗と前記共振手段との接続点から発振信号を取り出したことを特徴とする発振回路。
前記共振手段を、インダクタンス素子と容量素子との並列回路から構成したことを特徴とする請求項１に記載の発振回路。
前記共振手段を、第１のインダクタンス素子と容量素子との並列回路と前記並列回路に直列接続された第２のインダクタンス素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記共振手段を、第１のインダクタンス素子と容量素子との直列回路と、前記直列回路に並列接続された第２のインダクタンス素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記共振手段を、前記発振周波数に対応する波長の１／４の長さを有するマイクロストリップラインで構成したことを特徴とする請求項１に記載の発振回路。