JP2005117200A - Ｆ級増幅回路，及びｆ級増幅器用負荷回路 - Google Patents

Abstract

【課題】Ｆ級増幅回路を小型化する。
【解決手段】 基本角周波数ω_０の成分及びその高調波成分の出力トランジスタ３を備え、負荷回路６の入力ノード１５と出力ノード１６との間に介設された第１リアクタンス二端子回路１８と，出力ノード１６と接地端子１７との間に介設された第２リアクタンス二端子回路１９とを有し、第１リアクタンス二端子回路１８は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，２ω_０，４ω_０，…，２ｎω_０において短絡になる。ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路１９は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。
【選択図】 図１

Description

本発明は，Ｆ級増幅回路及びＦ級増幅器用負荷回路に関し，特に，Ｆ級増幅回路の負荷回路の改良に関する。

近年、ＨＥＭＴやＨＢＴなどの、高速動作可能なトランジスタが実用化されている。これらの素子によれば、５０〜６０ＧＨｚ帯の動作周波数を実現することができる。

これらの素子においては、利得を向上させるために、高調波を積極的に利用することがある。この場合、高調波による電力消費を抑えることが、電力効率を向上させるために望ましい。

こうした目的のために、いわゆるＦ級増幅回路が使用される。Ｆ級増幅回路の原理は瞬時電圧波形と瞬時電流波形が如何なる時刻においても重ならないようにすることにある。このためにはトランジスタの出力端子から負荷側を見込んだインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放とすることが必要である。これにより、トランジスタ出力端子における電流は基本波と偶数次高調波のみの周波数成分とし、同電圧は基本波と奇数次高調波成分のみの周波数成分ととすることができ、高調波による電力損失が無くなる。このとき基本波の電流と電圧の位相が完全逆相であれば、１００％の効率で直流電力をマイクロ波電力に変換できる。このため上記高調波処理が基本波インピーダンスに影響を与えるものであってはならない。

Ｆ級増幅回路が，特許文献１及び特許文献２に開示されている。これらの文献に開示されたＦ級増幅回路は，伝送線路から構成されている負荷回路を備えている。負荷回路を構成する伝送線路の特性を最適に設計することにより，トランジスタの出力端子から負荷側を見込んだインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放としている。
特開２００１−１１１３６２号公報 特許第２５１３１４６号公報

公知のそのＦ級増幅回路の一つの問題は，それを基板に実装するために必要な面積が大きいことである。分布定数回路である伝送線路は，それが専有する面積が大きい。このため，伝送線路から構成される負荷回路の面積が不可避的に大きくなる。これは，Ｆ級増幅回路の小型化を妨げる。

Ｆ級増幅回路を基板に実装するために必要な面積を小さくするための技術が提供されることが望まれる。

本発明の目的は，小型化が実現できるＦ級増幅回路を提供することにある。

以下に、上記の目的を達成するための手段を説明する。その手段に含まれる技術的事項には、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために、［発明の実施の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の一の観点において，本発明によるＦ級増幅回路（１）は，入力信号に応答して，基本角周波数ω_０の成分及びその高調波成分を含む出力信号を出力するトランジスタ（３）と，外部負荷（１０）に接続される出力端子（８）と，負荷回路（６）とを備えている。負荷回路（６）は，前記出力信号が入力される入力ノード（１５）と，出力端子（８）に接続される出力ノード（１６）とを有している。負荷回路（６）は，入力ノード（１５）と出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，出力ノード（１６）と接地端子（１７）との間に介設された第２リアクタンス二端子回路（１９）とを含む。第１リアクタンス二端子回路（１８）は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９）は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。

以下に述べられているように，かかる負荷回路（６）は，Ｆ級動作を実現する。奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において第１リアクタンス二端子回路（１８）が開放になり，したがって，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になる。更に，偶数次高調波の角周波数数２ω_０，４ω_０，…，２ｎω_０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９）との両方が短絡になるから，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω_０，５ω_０，…，２ｎω_０において短絡になる。

更に，かかる負荷回路（６）は，実装するのに必要な面積が小さい集中定数素子，具体的には，インダクタとキャパシタとで実現可能であり，したがって，Ｆ級増幅回路（１）の小型化を実現する。

本発明の他の観点において，本発明によるＦ級増幅回路（１）は，入力信号に応答して，基本角周波数ω_０の成分及びその高調波成分を含む出力信号を出力するトランジスタ（３）と，外部負荷（１０）に接続される出力端子（８）と，負荷回路（６）とを備えている。負荷回路（６）は，前記出力信号が入力される入力ノード（１５）と，出力端子（８）に接続される出力ノード（１６）とを有している。負荷回路（６）は，入力ノード（１５）と出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，入力ノード（１５）と接地端子（２３）との間に介設された第２リアクタンス二端子回路（１９’）とを含む。第１リアクタンス二端子回路（１８）は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９’）は，角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。

かかる構成を有する負荷回路（６）は，Ｆ級動作を実現する。奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ_ｍｉｎ＋１）ω_０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９’）の両方が開放になり，したがって，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω_０，５ω_０，…，（２ｍ_ｍｉｎ＋１）ω_０において開放になる。ただし，ｍ_ｍｉｎは，ｍとｍ’とのうちの小さい一方である。更に，偶数次高調波の角周波数数２ω_０，４ω_０，…，２ｎω_０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９）との両方が短絡になるから，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。

更に，かかる負荷回路（６）は，実装するのに必要な面積が小さい集中定数素子，具体的には，インダクタとキャパシタとで実現可能であり，したがって，Ｆ級増幅回路（１）の小型化を実現する。

ｍがｎと等しい場合には，第１リアクタンス二端子回路（１８）は，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）とキャパシタ（３２）とは，入力ノード（１５）と出力ノード（１６）との間に直列に接続され，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）は，それぞれの共振周波数が，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０となるように設計される。

ｍがｎ−１と等しい場合には，前記第１リアクタンス二端子回路（１８）は，第１〜第ｎ−１並列共振回路（３５_１〜３５_ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）とキャパシタ（３６）とインダクタとは，前記入力ノード（１５）と前記出力ノード（１６）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）は，それぞれの共振周波数が角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０になるように設計される。

また，ｍはｎと等しい場合には，第１リアクタンス二端子回路（１８）は，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）とキャパシタ（４２）とは，入力ノード（１５）と出力ノード（１６）との間に並列に接続され，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，ｍはｎ−１と等しい場合には，第１リアクタンス二端子回路（１８）は，入力ノード（１５）と出力ノード（１６）との間に並列に接続された第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）は，それぞれの共振周波数が，角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

第２リアクタンス二端子回路（１９，１９’）は，角周波数ω_０において開放になるように構成されることが好適である。

出力ノード（１６）と接地端子（１７）との間に介設される第２リアクタンス二端子回路（１９）は，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）とキャパシタ（３２）とは，出力ノード（１６）と接地端子（１７）との間に直列に接続され，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）は，それぞれの共振周波数が，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０となるように設計される。

また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ−１並列共振回路（３５_１〜３５_ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）とキャパシタ（３６）とインダクタとは，出力ノード（１６）と接地端子（１７）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）は，それぞれの共振周波数が角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０になるように設計される。

また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）とキャパシタ（４２）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，第２リアクタンス二端子回路（１９）は，出力ノード（１６）と接地端子（１７）との間に並列に接続された第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）は，それぞれの共振周波数が，角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，第２リアクタンス二端子回路（１９）は，出力ノード（１６）と接地端子（１７）との間に並列に介設された第１〜第ｎ直列共振回路（５１_１〜５１_ｎ）を備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（５１_１〜５１_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，第２リアクタンス二端子回路（１９）は，前記出力ノード（１６）と前記接地端子（１７）との間に直列に接続された第１〜第（ｎ＋１）並列共振回路（６１_１〜６１_ｎ＋１）を備えてなることが可能である。この場合，第１〜第（ｎ＋１）並列共振回路（６１_１〜６１_ｎ＋１）は，それぞれの共振周波数が角周波数ω_０，３ω_０，…，（２ｎ＋１）ω_０であるように設計される。

また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）とインダクタ（６５）とを備えてなることが可能である。この場合，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）とインダクタ（６５）とは，出力ノード（１６）と接地端子（１７）との間に直列に介設され，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）は，それぞれの共振周波数が，角周波数ω_０，３ω_０，…，（２ｎ−１）ω_０であるように設計される。

また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）と， キャパシタ（７２）と，インダクタ（７３）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）と，キャパシタ（７２）と，インダクタ（７３）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）は，それぞれの共振周波数が，角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，前記第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（７６１〜７６_ｎ）と，インダクタ（７７）とを備えてなることが可能である。第１〜第ｎ直列共振回路（７６_１〜７６_ｎ）とインダクタ（７７）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（７６_１〜７６_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

入力ノード（１５）と接地端子（２３）との間に介設される第２リアクタンス二端子回路（１９’）は，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）とキャパシタ（３２）とは，入力ノード（１５）と接地端子（２３）との間に直列に接続され，第１〜第ｎ並列共振回路（３１_１〜３１_ｎ）は，それぞれの共振周波数が，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０となるように設計される。

また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ−１並列共振回路（３５_１〜３５_ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）とキャパシタ（３６）とインダクタとは，入力ノード（１５）と接地端子（２３）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５_１〜３５_ｎ−１）は，それぞれの共振周波数が角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０になるように設計される。

また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）とキャパシタ（４２）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（４１_１〜４１_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，第２リアクタンス二端子回路（１９’）は，入力ノード（１５）と接地端子（２３）との間に並列に接続された第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５_１〜４５_ｎ）は，それぞれの共振周波数が，角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

また，入力ノード（１５）と接地端子（２３）との間に介設される第２リアクタンス二端子回路（１９’）は，入力ノード（１５）と接地端子（２３）との間に直列に接続された第１〜第（ｎ＋１）並列共振回路（６１_１〜６１_ｎ＋１）を備えてなることが可能である。この場合，第１〜第（ｎ＋１）並列共振回路（６１_１〜６１_ｎ＋１）は，それぞれの共振周波数が角周波数ω_０，３ω_０，…，（２ｎ＋１）ω_０であるように設計される。

また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）とインダクタ（６５）とを備えてなることが可能である。この場合，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）とインダクタ（６５）とは，入力ノード（１５）と接地端子（２３）との間に直列に介設され，第１〜第ｎ並列共振回路（６４_１〜６４_ｎ）は，それぞれの共振周波数が角周波数ω_０，３ω_０，…，（２ｎ−１）ω_０であるように設計される。

また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）と，キャパシタ（７２）と，インダクタ（７３）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）とキャパシタ（７２）とインダクタ（７３）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（７１_１〜７１_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（７６_１〜７６_ｎ）と，インダクタ（７７）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７６_１〜７６_ｎ）とインダクタ（７７）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（７６_１〜７６_ｎ）は，それぞれの共振周波数が角周波数２ω_０，４ω_０，…，２ｎω_０であるように設計される。

当該Ｆ級増幅回路（１）は，更に，出力端子（８）と出力ノード（１６）の間に，インピーダンス整合回路（７）を備えることが好適である。

本発明の更に他の観点において，Ｆ級増幅回路用負荷回路（６）は，トランジスタ（３）から基本角周波数ω_０を有する出力信号を受ける入力ノード（１５）と，外部負荷（１０）に接続される出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，出力ノード（１６）と接地端子（１７）との間に介設された第２リアクタンス二端子回路（１９）とを備えている。第１リアクタンス二端子回路（１８）は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０ににおいて短絡となるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９）は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。

本発明の更に他の観点において，Ｆ級増幅回路用負荷回路（６）は，トランジスタ（３）から基本角周波数ω_０を有する出力信号を受ける入力ノード（１５）と，外部負荷（１０）に接続される出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，入力ノード（１５）と接地端子（２３）との間に介設された第２リアクタンス二端子回路（１９’）とを備えている。第１リアクタンス二端子回路（１８）は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９’）は，角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。

本発明により、小型化が実現できるF級増幅回路が提供される。

１） 全体構成
図１に示されているように，本発明の実施の一形態のＦ級増幅回路１は，基本角周波数ω_０で動作する増幅回路である。Ｆ級増幅回路１は，入力端子２と，カップリングキャパシタＣ_０１と，入力側整合回路Ｔ_０と，増幅用ＦＥＴ３と，チョークコイル４と，チョークコイル５と，負荷回路６と，基本波インピーダンス整合回路７と，カップリングキャパシタＣ_０２と，出力端子８とを備えている。入力端子２は，外部回路９から基本角周波数がω_０である入力信号が供給される端子であり，出力端子８は，Ｆ級増幅回路１の出力信号が外部負荷１０に出力される端子である。

カップリングキャパシタＣ_０１と入力側整合回路Ｔ_０とは，入力端子２と増幅用ＦＥＴ３のゲートとの間に直列に接続されている。カップリングキャパシタＣ_０１は，直流信号を遮断するために使用される。入力側整合回路Ｔ_０は，外部回路９の出力インピーダンスとＦ級増幅回路１の入力インピーダンスとを整合させる。入力側整合回路Ｔ_０としては，長さがλ_０／４である伝送線路が使用される。ここでλ_０は，基本波角周波数がω_０である基本波の波長である。

カップリングキャパシタＣ_０１と入力側整合回路Ｔ_０との間のノード１１には，インダクタ４を介して電源１２が接続されている。電源１２は，増幅用ＦＥＴ３のゲートにバイアス電位Ｖｇを供給する。

増幅用ＦＥＴ３は，入力端子２から入力される入力信号に応答して，そのドレインから基本角周波数がω_０である出力信号を出力する。その出力信号には，基本角周波数ω_０の高調波成分が含まれている。増幅用ＦＥＴ３のソースは接地端子１３に接続され，ドレインはチョークコイル５を介して電源１４に接続されている。電源１４は，増幅用ＦＥＴ３のドレインに電源電位Ｖｄｄを供給する。増幅用ＦＥＴ３のドレインは，負荷回路６に接続されている。増幅用ＦＥＴ３としては，好ましくはヘテロ接合ＦＥＴ及びＨＥＭＴ（High Electron Mobility Transistor）が使用される。

負荷回路６は，入力ノード１５と出力ノード１６との間に介設された第１リアクタンス二端子回路１８と，出力ノード１６と接地端子１７との間に介設された第２リアクタンス二端子回路１９とを備えている。ここで入力ノード１５は，増幅用ＦＥＴ３のドレインに接続されているノードであり，出力ノード１６は，基本波インピーダンス整合回路７とカップリングキャパシタＣ_０２を介して出力端子８に接続されているノードである。

第１リアクタンス二端子回路１８は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。ここで，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のいずれかである。ここで，リアクタンス二端子回路とは，抵抗素子を有しないで，リアクタンス素子（即ち，キャパシタ及びインダクタ）のみから成る二端子回路を意味することに留意されたい。

第２リアクタンス二端子回路１９は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されている。第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９の構成は，後に詳細に説明される。

負荷回路６の出力ノード１６と，Ｆ級増幅回路１の出力端子８との間には，基本波インピーダンス整合回路７と，カップリングキャパシタＣ_０２とが直列に接続されている。基本波インピーダンス整合回路７は，基本角周波数ω_０におけるＦ級増幅回路１の出力インピーダンスと，外部負荷１０のインピーダンスとを整合させるために使用される。カップリングキャパシタＣ_０３は，直流信号を遮断するために使用される。基本波インピーダンス整合回路７は，負荷回路６の出力ノード１６と接地端子２０との間に介設されたインダクタ２１と，出力ノード１６とカップリングキャパシタＣ_０２との間に介設されたインダクタ２２とから構成される。

上記の構成を有する負荷回路６は，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを開放にし，更に，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを短絡にする。奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０では，第１リアクタンス二端子回路１８が開放となり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが開放になる。一方，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９との両方が短絡になり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが短絡になる。既述のように，Ｆ級増幅回路１の負荷回路６がかかる特性を有していることは，電力増幅の効率を高める上で重要である。

更に，リアクタンス回路で構成されている負荷回路６は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。

負荷回路６の第２リアクタンス二端子回路１９は，そのインピーダンスが，基本角周波数ω_０において開放になるように設計されていることが好ましい。このように第２リアクタンス二端子回路１９を設計することにより，負荷回路６は，基本角周波数ω_０において入力ノード１５から外部負荷１０を見込んだインピーダンスに影響を及ぼさないようにすることができる。

２） 第１リアクタンス二端子回路１８の構成
第１リアクタンス二端子回路１８としては，図３Ａ乃至図３Ｄそれぞれに示されたリアクタンス二端子回路１８Ａ乃至１８Ｄが使用可能である。リアクタンス二端子回路１８Ａ，１８Ｃは，ｍがｎである場合に対応しており，奇数次高調波に対応する角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放になり，偶数次高調波において複素周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。一方，リアクタンス二端子回路１８Ｂ，１８Ｄは，ｍがｎ−１である場合に対応しており，奇数次高調波に対応する角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放になり，偶数次高調波に対応する角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。以下，リアクタンス二端子回路１８Ａ乃至１８Ｄが，それぞれに詳細に説明される。

２−１） リアクタンス二端子回路１８Ａ
図３Ａに示されているように，リアクタンス二端子回路１８Ａは，直列に接続された，並列共振回路３１_１〜３１_ｎと，キャパシタ３２とから構成される。並列共振回路３１_ｉは，並列に接続されたキャパシタ３３_ｉとインダクタ３４_ｉとから構成される。ここでｉは，１以上ｎ以下の整数である。並列共振回路３１_ｉの共振周波数は，（２ｉ＋１）ω_０である。

かかる構成を有するリアクタンス二端子回路１８Ａは，キャパシタ３３_１〜３３_ｎのキャパシタンスＣ_１〜Ｃ_ｎ，インダクタ３４_１〜３４_ｎのインダクタンスＬ_１〜Ｌ_ｎ，及びキャパシタ３２のキャパシタンスＣ_０を最適に調整することにより，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡となるように設計することができる。この証明が以下に与えられる。

あるリアクタンス二端子回路を，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放とし，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ＋１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。ここでｊは，虚数単位である。本明細書では，虚数単位としてｉではなくｊが使用されることに留意されたい。

フォスターのリアクタンス定理から，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ＋１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有するリアクタンス二端子回路のインピーダンスＺ_ｉｎは，

と表される。

式（１）について部分分数展開を行うことにより，式（２）を得る：

ここでＡ_ｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ＋１）ｊω_０における留数であり，

一方，Ｂは，ｓ＝０における留数であり，

式（２）の第１項〜第ｎ項は並列共振器のインピーダンスと同一の形式を有しており，並列共振器３１_１〜３１_ｎに含まれるキャパシタとインダクタとの特性を適切に定めることにより，並列共振器３１_１〜３１_ｎのインピーダンスＺ_１〜Ｚ_ｎを，それぞれ，式（２）の第１項〜第ｎ項と一致させることが可能である。当業者に周知であるように，そのキャパシタンスＣとインダクタンスＬとが，それぞれ，下記式：

が成立するように定められたキャパシタとインダクタとからなる並列共振器のインピーダンスＺは，

となる。これを利用すれば，並列共振器３１_ｉのキャパシタ３３_ｉのキャパシタンスＣ_ｉと，インダクタ３４_ｉのインダクタンスＬ_ｉとを，下記式：

が成立するように定めることにより，並列共振器３１_１〜３１_ｎのインピーダンスＺ_１〜Ｚ_ｎを，それぞれ，式（２）の第１項〜第ｎ項と一致させることができる。キャパシタンスＣ_ｉとインダクタンスＬ_ｉとがこのように定められた並列共振器３１_ｉの共振周波数は，（２ｉ＋１）ω_０である。

更に，式（２）の最終項はキャパシタのインピーダンスと同一の形式を有しているから，キャパシタ３２のキャパシタンスＣ_０を適切に定めることにより，キャパシタ３２のインピーダンスＺ_Ｃ０を，式（２）の最終項と一致させることが可能である。即ち，キャパシタンスＣ_０を有するキャパシタ３２のインピーダンスＺ_Ｃ０は，

と表される。ゆえに，キャパシタンスＣ_０を下記式：

を満足するように決定することにより，キャパシタ３２のインピーダンスＺ_０を式（２）の最終項に一致させることができる。

リアクタンス二端子回路１８Ａは，直列に接続された並列共振器３１_１〜３１_ｎとキャパシタ３２とから構成されているから，式（７），式（８）を成立させることにより，リアクタンス二端子回路１８ＡのインピーダンスＺ_１（ｓ）を，式（２）のインピーダンスＺ_ｉｎ，即ち，式（１）のインピーダンスＺ_ｉｎに一致させることができる。したがって，式（７），式（８）を成立させることにより，リアクタンス二端子回路１８Ａを，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放とし，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡とすることができる。

２−２） リアクタンス二端子回路１８Ｂ
図３Ｂに示されているように，リアクタンス二端子回路１８Ｂは，直列に接続された，並列共振回路３５_１〜３５_ｎ−１と，キャパシタ３６とインダクタ３７とから構成される。並列共振回路３５_ｉは，並列に接続されたキャパシタ３８_ｉとインダクタ３９_ｉとから構成される。並列共振回路３５_ｉの共振周波数は，（２ｉ＋１）ω_０である。

かかる構成を有するリアクタンス二端子回路１８Ｂは，キャパシタ３８_１〜３８_ｎ−１のキャパシタンスＣ_１〜Ｃ_ｎ−１，インダクタ３９_１〜３９_ｎ−１のインダクタンスＬ_１〜Ｌ_ｎ−１，キャパシタ３６のキャパシタンスＣ_０，及びインダクタ３７のインダクタンスＬ_０を最適に調整することにより，角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡となるように設計することができる。この証明が以下に与えられる。

あるリアクタンス二端子回路を角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放とし，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ−１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。

フォスタのリアクタンス定理から，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ−１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有するリアクタンス二端子回路のインピーダンスＺ_ｉｎは，

と表される。

式（１１）に対して部分分数展開を行うことにより，下記の式（１２）を得る：

ここでＡ_ｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ＋１）ｊω_０における留数であり，

Ｂは，ｓ＝０における留数であり，

Ｃは，ｓ＝∞における留数であり，

式（１２）の第１項〜第ｎ−１項は並列共振器のインピーダンスと同一の形式を有しており，第ｎ項は，キャパシタのインピーダンスと同一の形式を有している。ゆえに，リアクタンス２端子回路１８Ａの場合と同様に，並列共振器３５_ｉのキャパシタ３８_ｉのキャパシタンスＣ_ｉと，インダクタ３９_ｉのインダクタンスＬ_ｉとを，下記式：

が成立するように定めることにより，並列共振器３５_１〜３５_ｎ−１のインピーダンスＺ_１〜Ｚ_ｎ−１を，それぞれ，式（１２）の第１項〜第ｎ−１項に一致させることができる。このようにインダクタンス及びキャパシタンスが定められた並列共振器３５_ｉの共振周波数は，（２ｉ＋１）ω_０である。更に，キャパシタ３６のキャパシタンスＣ_０を下記式：

を満足するように決定することにより，，キャパシタ３２のインピーダンスＺ_Ｃ０を式（１２）の最終項に一致させることができる。

更に，インダクタンスＬ_０を有するインダクタ３７のインピーダンスＺ_Ｌ０は，

と表されるから，インダクタンスＬ_０を下記式：

を満足するように決定することにより，インダクタ３７のインピーダンスＺ_Ｌ０を式（１１）の最終項に一致させることができる。

リアクタンス二端子回路１８Ｂは，直列に接続された並列共振器３５_１〜３５_ｎとキャパシタ３６とインダクタ３７とから構成されているから，式（１６）〜式（１８）を成立させることにより，リアクタンス二端子回路１８ＢのインピーダンスＺ_１（ｓ）を，式（１２）のインピーダンスＺ_ｉｎ，即ち，式（１１）のインピーダンスＺ_ｉｎに一致させることができる。したがって，式（１６）〜式（１８）を成立させることにより，リアクタンス二端子回路１８Ｂのインピーダンスを，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放とし，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡にすることができる。

２−３）リアクタンス二端子回路１８Ｃ
図３Ｃに示されているように，リアクタンス二端子回路１８Ｃは，並列に接続された，直列共振回路４１_１〜４１_ｎとキャパシタ４２とから構成される。直列共振回路４１_ｉは，直列に接続されたキャパシタ４３_ｉとインダクタ４４_ｉとから構成される。直列共振回路４１_ｉの共振周波数は２ｉω_０である。

かかる構成を有するリアクタンス二端子回路１８Ｃは，キャパシタ４３_１〜４３_ｎのキャパシタンスＣ_１〜Ｃ_ｎ，インダクタ４４_１〜４４_ｎのインダクタンスＬ_１〜Ｌ_ｎ，並びにキャパシタ４２のキャパシタンスＣ_０を最適に調整することにより，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下，その証明が与えられる。

既述のように，あるリアクタンス二端子回路を，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放とし，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ＋１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺ_ｉｎは，上述の式（１）で表される。

式（１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹ_ｉｎを得ることができ，アドミタンスＹ_ｉｎは，下記式：

で表される。ただし，１／Ｍは，Ｍ’に置き換えられている。

式（２１）に対して部分分数展開を行うことにより，下記の式（２２）を得る：

ここで，Ａ_ｉ（ｉは１以上ｎ以下の整数）は，ｓ＝±（２ｉ）ｊω_０における留数であり，

一方，Ｂは，ｓ＝∞における留数であり，

式（２２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有しているから，直列共振器４１_１〜４１_ｎに含まれるキャパシタとインダクタとの特性を適切に定めることにより，直列共振器４１_１〜４１_ｎのアドミタンスＹ_１〜Ｙ_ｎを，それぞれ，式（２２）の第１項〜第ｎ項と一致させることが可能である。当業者に周知であるように，キャパシタンスＣとインダクタンスＬとが，それぞれ，下記式：

が成立するように定められたキャパシタとインダクタとからなる直列共振器のアドミタンスＹは，

となる。これを利用すれば，直列共振器４１_ｉのキャパシタ４３_ｉのキャパシタンスＣ_ｉと，インダクタ４４_ｉのインダクタンスＬ_ｉとを，

が成立するように定めることにより，直列共振器４１_１〜４１_ｎのアドミタンスＹ_１〜Ｙ_ｎを，それぞれ，式（２２）の第１項〜第ｎ項と一致させることができる。このようにインダクタンス及びキャパシタンスが定められた直列共振器４１_ｉの共振周波数は，２ｉω_０である。

更に，式（２２）の最終項は，キャパシタのアドミタンスと同一の形式を有しているから，キャパシタ４２のキャパシタンスＣ_０を適切に定めることにより，キャパシタ４２のアドミタンスＹ_Ｃ０を，式（２２）の最終項と一致させることが可能である。即ち，キャパシタンスＣ_０を有するキャパシタ４２のアドミタンスＹ_Ｃ０は，

と表される。ゆえに，キャパシタ４２のキャパシタンスＣ_０を下記式：

を満足するように決定することにより，キャパシタ４２のアドミタンスＹ_Ｃ０を式（２２）の最終項に一致させることができる。

リアクタンス二端子回路１８Ｃは，並列に接続された直列共振器４１_１〜４１_ｎとキャパシタ４２とから構成されているから，式（２７）及び式（２８）を成立させることにより，リアクタンス二端子回路１８Ｃのアドミタンスを式（２２）のアドミタンスＹ_ｉｎ，即ち，式（２１）のアドミタンスＹ_ｉｎに一致させることができる。これは，リアクタンス二端子回路１８ＣのインピーダンスＺ_１（ｓ）を式（１）のインピーダンスＺ_ｉｎに一致させることと等価である。

したがって，式（２７）及び式（２８）を成立させることにより，リアクタンス二端子回路１８Ｃは，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放となり，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０ではインピーダンスが短絡になる。

２−４）リアクタンス二端子回路１８Ｄ
図３Ｄに示されているように，リアクタンス二端子回路１８Ｄは，並列に接続された，直列共振回路４５_１〜４５_ｎから構成される。直列共振回路４５_ｉは，直列に接続されたキャパシタ４６_ｉとインダクタ４７_ｉとから構成される。

かかる構成を有するリアクタンス二端子回路１８Ｄは，キャパシタ４６_１〜４６_ｎのキャパシタンスＣ_１〜Ｃ_ｎと，インダクタ４７_１〜４７_ｎのインダクタンスＬ_１〜Ｌ_ｎとを最適に調整することにより，角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下には，その証明が与えられる。

既述のように，あるリアクタンス二端子回路を角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放とし，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±３ｊω_０，±５ｊω_０，…，±（２ｎ−１）ｊω_０において極を有し，且つ，ｓ＝±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。このようなリアクタンス二端子回路のインピーダンスＺ_ｉｎは，上述の式（１１）で表される。

式（１１）の右辺の逆数をとることによって当該リアクタンス二端子回路のアドミタンスＹ_ｉｎを得ることができ，アドミタンスＹ_ｉｎは，下記式：

と表される。

式（３１）に対して部分分数展開を行うことにより，下記の式（３２）を得る：

ここで，Ａ_ｉ（ｉは１以上ｎ以下の整数）は，ｓ＝２ｉω_０における留数であり，

式（３２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有している。したがって，リアクタンス二端子回路１８Ｃの場合と同様に，直列共振器４５_ｉのキャパシタ４６_ｉのキャパシタンスＣ_ｉと，インダクタ４７_ｉのインダクタンスＬ_ｉとを，

が成立するように定めることにより，直列共振器４５_１〜４５_ｎのアドミタンスＹ_１〜Ｙ_ｎを，それぞれ，式（３２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣ_ｉとインダクタンスＬ_ｉとが定められた直列共振器４５_ｉの共振周波数は，２ｉω_０である。

リアクタンス二端子回路１８Ｄは，並列に接続された直列共振器４５_１〜４５_ｎから構成されているから，式（３４）を成立させることにより，リアクタンス二端子回路１８Ｄのアドミタンスを式（３２）のアドミタンスＹ_ｉｎに一致させることができる。これは，リアクタンス二端子回路１８ＤのインピーダンスＺ_１（ｓ）を式（１１）のインピーダンスＺ_ｉｎに一致させることと等価である。

したがって，式（３４）を成立させることにより，リアクタンス二端子回路１８Ｄは，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放となり，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。

３） 第２リアクタンス二端子回路１９の構成
既述のように，第２リアクタンス二端子回路１９は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成される。

かかる第２リアクタンス二端子回路１９としては，図３Ａ乃至図３Ｄに示されているリアクタンス二端子回路１８Ａ〜１８Ｄが出力ノード１６と接地端子１７との間に接続されて使用され得る。上述されているように，リアクタンス二端子回路１８Ａ〜１８Ｄは，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放となり，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になることに留意されたい。

更に，第２リアクタンス二端子回路１９としては，図４Ａ乃至図４Ｅにそれぞれに示されたリアクタンス二端子回路１９Ａ乃至１９Ｅが使用可能である。以下，リアクタンス二端子回路１９Ａ乃至１９Ｅが，それぞれに詳細に説明される。

３−１） リアクタンス二端子回路１９Ａ
図４Ａに示されているように，リアクタンス二端子回路１９Ａは，並列に接続された直列共振回路５１_１〜５１_ｎから構成される。直列共振回路５１_ｉは，直列に接続されたキャパシタ５２_ｉとインダクタ５３_ｉとから構成される。直列共振回路５１_１〜５１_ｎの共振周波数は，それぞれ，２ω_０，４ω_０，…，２ｎω_０である。

このような構成を有するリアクタンス二端子回路１９Ａは，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になる。なぜなら，共振周波数がそれぞれ２ω_０，４ω_０，…，２ｎω_０である直列共振回路５１_１〜５１_ｎは，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるからである。ゆえに，図４Ａに示されているリアクタンス二端子回路１９Ａは，出力ノード１６と接地端子１７との間に介設される第２リアクタンス二端子回路１９として使用可能である。

以下に述べられるリアクタンス二端子回路１９Ｂ〜１９Ｅは，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるとともに，基本波の基本角周波数ω_０，及び奇数次高調波の角周波数３ω_０，５ω_０，…において開放になるように設計される。既述のように，第２リアクタンス二端子回路１９が基本角周波数ω_０において開放になることは，負荷回路６が基本角周波数ω_０において入力ノード１５から外部負荷１０を見込んだインピーダンスに影響を及ぼすことを防止できるため好適である。

３−２） リアクタンス二端子回路１９Ｂ
図４Ｂに示されているように，リアクタンス二端子回路１９Ｂは，直列に接続された並列共振回路６１_１〜６１_ｎ＋１から構成される。直列共振回路６１_ｉは，並列に接続されたキャパシタ６２_ｉとインダクタ６３_ｉとから構成される。並列共振回路６１_１〜６１_ｎ＋１の共振周波数は，それぞれ，ω_０，３ω_０，５ω_０，…，（２ｎ＋１）ω_０である。

このような構成を有するリアクタンス二端子回路１９Ｂは，キャパシタ６２_ｉとインダクタ６３_ｉとの特性を適切に定めることにより，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下には，その証明が与えられる。

角周波数ω_０，３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放になり，且つ，角周波数０，２ω_０，４ω_０，…，２ｎω_０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路を実現するためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±ｊω_０，±３ｊω_０，±５ｊω_０，…，±（２ｎ＋１）ｊω_０において極を有し，且つ，ｓ＝０，±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺ_ｉｎは，フォスターのリアクタンス定理から，下記式（４１）：

で表される。

式（４１）について部分分数展開を行うことにより，式（４２）を得る：

ここでＡ_ｉ（ｉは，１以上ｎ＋１以下の整数）は，ｓ＝（２ｉ−１）ω_０における留数であり，

式（４２）の第１項〜第ｎ＋１項は並列共振器のインピーダンスと同一の形式を有している。したがって，上述のリアクタンス２端子回路１８Ａ，１８Ｂの場合と同様に，並列共振器６１_ｉのキャパシタ６２_ｉのキャパシタンスＣ_１ｉと，インダクタ６３_ｉのインダクタンスＬ_１ｉとを，下記式：

を満足するように決定することにより，並列共振器６１_１〜６１_ｎ＋１のインピーダンスＺ_１〜Ｚ_ｎ＋１を，それぞれ，式（１２）の第１項乃至第ｎ＋１項に一致させることができる。このようにインダクタンス及びキャパシタンスが定められた並列共振器６１_ｉの共振周波数は，（２ｉ−１）ω_０である。

リアクタンス二端子回路１９Ｂは，直列に接続された並列共振器６１_１〜６１_ｎから構成されているから，式（４４）を成立させることにより，リアクタンス二端子回路１９ＢのインピーダンスＺ_２（ｓ）を，式（４２）のインピーダンスＺ_ｉｎ，即ち，式（４１）のインピーダンスＺ_ｉｎに一致させることができる。したがって，式（４４）を成立させることにより，リアクタンス二端子回路１９Ｂのインピーダンスを，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡にすることができる。

３−３） リアクタンス二端子回路１９Ｃ
図４Ｃに示されているように，リアクタンス二端子回路１９Ｃは，直列に接続された，並列共振回路６４_１〜６４_ｎとインダクタ６５とから構成される。並列共振回路６４_ｉは，並列に接続されたキャパシタ６６_ｉとインダクタ６７_ｉとから構成される。並列共振回路６４_１〜６４_ｎの共振周波数は，それぞれ，ω_０，３ω_０，５ω_０，…，（２ｎ−１）ω_０である。

このような構成を有するリアクタンス二端子回路１９Ｃは，インダクタ６５とキャパシタ６６_ｉとインダクタ６７_ｉとの特性を適切に定めることにより，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下には，その証明が与えられる。

角周波数ω_０，３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放になり，且つ，角周波数０，２ω_０，４ω_０，…，２ｎω_０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路を実現するためには，当該リアクタンス二端子回路のインピーダンスＺ_ｉｎが，ｓ＝±ｊω_０，±３ｊω_０，±５ｊω_０，…，±（２ｎ−１）ｊω_０において極を有し，且つ，ｓ＝０，±２ｊω_０，±４ｊω_０，…，±２ｎｊω_０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺ_ｉｎは，フォスターのリアクタンス定理から，下記式（５１）：

で表される。

式（５１）について部分分数展開を行うことにより，式（５２）を得る：

ここでＡ_ｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ−１）ｊω_０における留数であり，

一方，Ｂは，ｓ＝∞における留数であり，

式（５２）の第１項〜第ｎ項は並列共振器のインピーダンスと同一の形式を有しており，最終項は，インダクタのインピーダンスと同一の形式を有している。したがって，上述のリアクタンス二端子回路１８Ｂの場合と同様に，並列共振器６４_ｉのキャパシタ６６_ｉのキャパシタンスＣ_１ｉと，インダクタ６７_ｉのインダクタンスＬ_１ｉとを，下記式：

を満足するように定めることにより，並列共振器６４_１〜６４_ｎのインピーダンスを，それぞれ，式（５２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣ_１ｉとインダクタンスＬ_１ｉとが定められた並列共振器６４_ｉの共振周波数は，（２ｉ−１）ω_０である。更に，インダクタ６５のインダクタンスＬ_１０を，下記式：

を満足するように定めることにより，インダクタ６５のインピーダンスを，式（５２）の最終項と一致させることができる。

リアクタンス二端子回路１９Ｃは，直列に接続された並列共振器６４_１〜６４_ｎとインダクタ６５とから構成されているから，式（５５），（５６）を成立させることにより，リアクタンス二端子回路１９ＣのインピーダンスＺ_２（ｓ）を，式（５２）のインピーダンスＺ_ｉｎ，即ち，式（５１）のインピーダンスＺ_ｉｎに一致させることができる。したがって，式（５５），（５６）を成立させることにより，リアクタンス二端子回路１９Ｃのインピーダンスを，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡にすることができる。

３−４） リアクタンス二端子回路１９Ｄ
図４Ｄに示されているように，リアクタンス二端子回路１９Ｄは，並列に接続された，直列共振回路７１_１〜７１_ｎとキャパシタ７２とインダクタ７３とから構成される。直列共振回路７１_ｉは，直列に接続されたキャパシタ７４_ｉとインダクタ７５_ｉとから構成される。直列共振回路７１_ｉの共振周波数は２ω_０である。

かかる構成を有するリアクタンス二端子回路１９Ｄは，キャパシタ７４_１〜７４_ｎ，インダクタ７５_１〜７５_ｎ，キャパシタ７２，及びインダクタ７３の特性を最適に調整することにより，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下，その証明が与えられる。

リアクタンス二端子回路１９Ｂの場合と同様に，角周波数ω_０，３ω_０，５ω_０，…，（２ｎ＋１）ω_０において開放になり，且つ，角周波数０，２ω_０，４ω_０，…，２ｎω_０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路のインピーダンスＺ_ｉｎは，上述されているように，式（４１）で与えられる。

式（４１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹ_ｉｎを得ることができ，アドミタンスＹ_ｉｎは，下記式：

ただし，１／Ｍは，Ｍ’と置き換えられている。

式（６１）に対して部分分数展開を行うことにより，下記の式（６２）を得る：

ここで，Ａ_ｉ（ｉは１以上ｎ以下の整数）は，ｓ＝２ｉω_０における留数であり，

一方，Ｂは，ｓ＝０における留数であり，

また，Ｃは，ｓ＝∞における留数であり，

式（６２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有している。したがって，リアクタンス二端子回路１８Ｃ，１８Ｄの場合と同様に，直列共振器７１１_ｉのキャパシタ７４_ｉのキャパシタンスＣ_１ｉと，インダクタ７５_ｉのインダクタンスＬ_１ｉとを，下記式：

が成立するように定めることにより，直列共振器７１_１〜７１_ｎのアドミタンスＹ_１〜Ｙ_ｎを，それぞれ，式（６２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣ_１ｉとインダクタンスＬ_１ｉとが定められた直列共振器４５_ｉの共振周波数は，２ω_０である。

更に，式（６２）の第ｎ＋１項は，インダクタのアドミタンスと同一の形式を有し，最終項は，キャパシタのアドミタンスと同一の形式を有している。従って，キャパシタ７２のキャパシタンスＣ_０と，インダクタ７３のインダクタンスＬ_０とを，それぞれ，

が成立するように定めることにより，インダクタ７３のアドミタンスＹ_Ｌ０を式（６２）の第ｎ＋１項に，キャパシタ７２のアドミタンスＹ_Ｃ０を最終項に一致させることができる。

リアクタンス二端子回路１９Ｄは，並列に接続された，直列共振器７１_１〜７１_ｎ，キャパシタ７２，及びインダクタ７３から構成されているから，式（６６）〜（６８）を成立させることにより，リアクタンス二端子回路１９Ｄのアドミタンスを式（６２）のアドミタンスＹ_ｉｎに一致させることができる。これは，リアクタンス二端子回路１９ＤのインピーダンスＺ_２（ｓ）を，式（４１）のインピーダンスＺ_ｉｎに一致させることと等価である。

従って，式（６６）〜（６８）を成立させることにより，リアクタンス二端子回路１９Ｄを，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡にすることができる。

３−５） リアクタンス二端子回路１９Ｅ
図４Ｅに示されているように，リアクタンス二端子回路１９Ｅは，並列に接続された，直列共振器７６_１〜７６_ｎとインダクタ７７とから構成される。直列共振回路７６_ｉは，直列に接続されたキャパシタ７８_ｉとインダクタ７９_ｉとから構成される。直列共振回路７６_ｉの共振周波数は，２ｉω_０である。

このような構成を有するリアクタンス二端子回路１９Ｅは，キャパシタ７８_ｉとインダクタ７９_ｉとの特性を適切に定めることにより，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように設計することができる。以下には，その証明が与えられる。

リアクタンス二端子回路１９Ｃの場合と同様に，角周波数ω_０，３ω_０，５ω_０，…，（２ｎ−１）ω_０において開放になり，且つ，角周波数０，２ω_０，４ω_０，…，２ｎω_０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路のインピーダンスＺ_ｉｎは，上述されているように，式（５１）で与えられる。

式（５１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹ_ｉｎを得ることができ，アドミタンスＹ_ｉｎは，下記式（７１）：

で表される。

式（７１）について部分分数展開を行うことにより，式（７２）を得る。

ここでＡ_ｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ）ｊω_０における留数であり，

一方，Ｂは，ｓ＝０における留数であり，

式（７２）の第１項〜第ｎ項は，直列共振器のアドミタンスと同一の形式を有しておいる。従って，上述のリアクタンス二素子回路１９Ｄの場合と同様に，直列共振器７６_ｉのキャパシタ７８のキャパシタンスＣ_１ｉと、インダクタ７９のインダクタンスＬ_１ｉとを，下記式：

が成立するように定めることにより，直列共振器７６_１〜７６_ｎのアドミタンスを，それぞれ，式（７２）の第１項〜第ｎ項と一致させることができる。

更に，最終項は，インダクタのアドミタンスと同一の形式を有している。従って，インダクタ７７のインダクタンスＬ_１０を下記式：

が成立するように定めることにより，インダクタ７７のアドミタンスＹ_Ｌ０を式（７２）の最終項に一致させることができる。

リアクタンス二端子回路１９Ｅは，並列に接続された，直列共振器７６_１〜７６_ｎとインダクタ７７とから構成されているから，式（７５），（７６）とを成立させることにより，リアクタンス二端子回路１９Ｅのアドミタンスを式（７２）に記述されているアドミタンスＹ_ｉｎに一致させることができる。これは，リアクタンス二端子回路１９ＥのインピーダンスＺ_２（ｓ）を，式（５１）に記述されているインピーダンスＺ_ｉｎに一致させることと等価である。

したがって，式（７５），（７６）とを成立させることにより，リアクタンス二端子回路１９Ｅを偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡にすることができる。

４） 実施の第２形態
図２は，本発明の実施の第２形態のＦ級増幅回路を示している。実施の第２形態では，出力ノード１６と接地端子１７との間に介設されている第２リアクタンス二端子回路１９が，入力ノード１５と接地端子２３との間に介設されている第２リアクタンス二端子回路１９’に置き換えられている。

第２リアクタンス二端子回路１９’は，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成されているのみならず，基本波角周波数ω_０と，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になるように構成されている。ここで，ｎは１以上の自然数であり，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のいずれかである。

この場合も，負荷回路６は，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ_ｍｉｎ＋１）ω_０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを開放にし，更に，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを短絡にする。ここで，ｍ_ｍｉｎは，ｍとｍ’のうちの小さい一方である。奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ_ｍｉｎ＋１）ω_０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９’との両方が開放となり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが開放になる。一方，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９’との両方が短絡になり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが短絡になる。第２リアクタンス二端子回路１９’が入力ノード１５に接続される実施の第２形態では，第２リアクタンス二端子回路１９は，角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になるように構成される必要があることに留意されたい。

図１に示されている負荷回路６と同様に，本実施の形態の負荷回路６は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。

第２リアクタンス二端子回路１９’としては，図３Ａ乃至図３Ｄに示されているリアクタンス二端子回路１８Ａ〜１８Ｄが入力ノード１５と接地端子２３との間に接続されて使用され得る。上述されているように，リアクタンス二端子回路１８Ａ〜１８Ｄは，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放となり，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になることに留意されたい。

更に，第２リアクタンス二端子回路１９’としては，図４Ｂ〜図４Ｅに示されているリアクタンス二端子回路１９Ｂ〜１９Ｅが使用可能である。上述のように，リアクタンス二端子回路１９Ｂ〜１９Ｅは，偶数次高調波の角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるのみならず，基本波角周波数ω_０と，奇数次高調波の角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になるように構成されている。

図１，図２のいずれのＦ級増幅回路においても，増幅用ＦＥＴ３の代わりに，バイポーラトランジスタが使用されることが可能である。この場合，高周波特性に優れるＨＢＴ（Heterobipolar Transistor）が使用されることが特に好適である。バイポーラトランジスタが使用される場合，そのコレクタが入力ノード１５に接続され，エミッタが接地端子１３に接続され，そのベースが，入力側整合回路Ｔ_０に接続される。

（第１実施例）
図５は，本発明の第１実施例のＦ級増幅回路を示している。負荷回路６の第１リアクタンス二端子回路１８としては，図３Ａに示されているリアクタンス二端子回路１８Ａが使用されている。リアクタンス二端子回路１８Ａは，直列に接続された，３つの並列共振器３１_１〜３１_３とキャパシタ３２からなる。並列共振器３１_１〜３１_３の共振周波数はそれぞれ３次高調波、５次高調波、７次高調波の角周波数である３ω_０，５ω_０，７ω_０となっている。

第２リアクタンス二端子回路１９としては，図４Ａに示されているリアクタンス二端子回路１９Ａが使用されている。リアクタンス二端子回路１９Ａは，並列に接続された直列共振器５１_１〜５１_３から構成されている。直列共振器５１_１〜５１_３の共振周波数は，それぞれ２次高調波、４次高調波、６次高調波の角周波数である２ω_０，４ω_０，６ω_０となっている。直列共振器５１_１〜５１_３を構成するキャパシタのキャパシタンスＣ_１１〜Ｃ_１３及びインダクタのインダクタンスＬ_１１〜Ｌ_１３のインダクタンスは，直列共振器５１_１〜５１_３の共振周波数が，それぞれ角周波数２ω_０，４ω_０，６ω_０において共振するように決定されている。

並列共振器３１_１〜３１_３を構成するキャパシタのキャパシタンスＣ_１〜Ｃ_３及びインダクタのインダクタンスＬ_１〜Ｌ_３，並びに，キャパシタ３２のキャパシタンスは、式（１６）〜（１７）に基づいて，
Ｃ₁＝６４０/１０５Ｍ、
Ｌ₁＝１/９ω_０ ^２Ｃ₁
Ｃ₂＝３２００/６９３Ｍ
Ｌ₂＝１/２５ω_０ ^２Ｃ₂
Ｃ₃＝３１３６/１２８７Ｍ
Ｌ₃＝１/４９ω_０ ^２Ｃ₃
Ｃ₀＝１２２５/２５６Ｍ
なる関係を満足するように定められる必要がある。ただし，Ｍは任意の定数である。

基本周波数ｆ_０（＝ω_０／２π）が２ＧＨｚである場合，Ｍを１×１０^１３に設定することにより，下記式：
Ｃ_０＝0.48（ｐＦ），
Ｃ_１＝0.61（ｐＦ），
Ｃ_２＝0.46（ｐＦ）、
Ｃ_３＝0.24（ｐＦ），
Ｌ_１＝1.15（ｎＨ），
Ｌ_２＝0.55（ｎＨ），
Ｌ_３＝0.53（ｎＨ），
を得る。

図６は，このようにキャパシタンスＣ_０，Ｃ_１〜Ｃ_３，及びインダクタンスＬ_１〜Ｌ_３が定められた負荷回路６のインピーダンスの周波数特性を示している。入力ノード１５からみた負荷回路６のインピーダンスは，偶数次高調波の周波数２ｆ_０，４ｆ_０，６ｆ_０において短絡になり，奇数次高調波の周波数３ｆ_０，５ｆ_０，７ｆ_０において開放になる。

図７は，増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形を示している。増幅用ＦＥＴ３としては，飽和ドレイン電流が６０ｍＡ，閾値電圧が−０．９Ｖ，最大発信周波数ｆｍａｘが７０ＧＨｚのヘテロ接合ＦＥＴが使用されている。電源電位Ｖｄｄは，３．４Ｖである。図７に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例のＦ級増幅回路が，理想的なＦ級動作に近い動作を実現していることを示している。

図８は，第１実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。Ｐｏｕｔは，外部負荷１０において得られる出力電力である。図８に示されているように，実施例１のＦ級増幅回路は，９０％以上のＰＡＥを達成可能である。

（第２実施例）
図９は，第２実施例のＦ級増幅回路を示す。負荷回路６の第１リアクタンス二端子回路１８としては，図３Ｄに示されているリアクタンス二端子回路１８Ｄが使用されている。リアクタンス二端子回路１８Ｄは，並列に接続された，３つの直列共振器４５_１〜４５_３からなる。直列共振器４５_１〜４５_３の共振周波数は，角周波数２ω_０，４ω_０，６ω_０となっている。

第２リアクタンス二端子回路１９としては，第１実施例と同様に，図４Ａに示されているリアクタンス二端子回路１９Ａが使用されている。リアクタンス二端子回路１９Ａは，並列に接続された直列共振器５１_１〜５１_３から構成されている。直列共振器５１_１〜５１_３を構成するキャパシタのキャパシタンスＣ_１１〜Ｃ_１３及びインダクタのインダクタンスＬ_１１〜Ｌ_１３のインダクタンスは，直列共振器５１_１〜５１_３の共振周波数が，それぞれ角周波数２ω_０，４ω_０，６ω_０において共振するように決定されている。

直列共振器４５_１〜４５_３を構成するキャパシタのキャパシタンスＣ_１〜Ｃ_３及びインダクタのインダクタンスＬ_１〜Ｌ_３は，式（３４）に基づいて，
Ｌ₁＝１２８/３５Ｍ，
Ｃ₁＝１/４ω_０ ^２Ｌ₁、
Ｌ₂＝８０/２１Ｍ、
Ｃ₂＝１/１６ω_０ ^２Ｌ₂、
Ｌ₃＝６４０/２９７Ｍ，
Ｃ₃＝１/３６ω_０ ^２Ｌ₃
なる関係を満足するように定められる必要がある。ただし，Ｍは任意の定数である。

基本周波数ｆ_０（＝ω_０／２π）が２ＧＨｚである場合，Ｍを１×１０^９に設定することにより，
Ｃ_１＝0.43（ｐＦ），
Ｃ_２＝0.10（ｐＦ），
Ｃ_３＝0.08（ｐＦ），
Ｌ_１＝3.66（ｎＨ），
Ｌ_２＝3.81（ｎＨ），
Ｌ_３＝2.15（ｎＨ）
を得る。

図１０は，このようにキャパシタンスＣ_１〜Ｃ_３，及びインダクタンスＬ_１〜Ｌ_３が定められた負荷回路６のインピーダンスの周波数特性を示している。入力ノード１５からみた負荷回路６のインピーダンスは，偶数次高調波の周波数２ｆ_０，４ｆ_０，６ｆ_０において短絡になり，奇数次高調波の周波数３ｆ_０，５ｆ_０において開放になる。

図１１は，増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形を示している。増幅用ＦＥＴ３としては，飽和ドレイン電流が６０ｍＡ，閾値電圧が−０．９Ｖ，最大発信周波数ｆｍａｘが７０ＧＨｚのヘテロ接合ＦＥＴが使用されている。電源電位Ｖｄｄは，３．４Ｖである。図７に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例のＦ級増幅回路が，理想的なＦ級動作に近い動作を実現していることを示している。電流波形は，理想的なF級動作と比べ歪んでいるが、これは7次高調波を処理していないためである。

図１２は，第２実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。Ｐｏｕｔは，外部負荷１０において得られる出力電力である。図１２に示されているように，第２実施例のＦ級増幅回路は，９０％以上のＰＡＥを達成可能である。

図１は、本発明によるＦ級増幅回路の実施の一形態を示す回路図である。 図２は、本発明によるＦ級増幅回路の実施の他の形態を示す回路図である。 図３Ａは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ａの回路図である。 図３Ｂは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｂの回路図である。 図３Ｃは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｃの回路図である。 図３Ｄは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｄの回路図である。 図４Ａは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ａの回路図である。 図４Ｂは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｂの回路図である。 図４Ｃは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｃの回路図である。 図４Ｄは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｄの回路図である。 図４Ｅは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｅの回路図である。 図５は、本発明によるＦ級増幅回路の第１実施例を示す回路図である。 図６は，第１実施例の負荷回路６のインピーダンスの周波数特性を示している。 図７は、増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形とを示している。 図８は、第１実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。 図９は、本発明によるＦ級増幅回路の第２実施例を示す回路図である。 図１０は，第２実施例の負荷回路６のインピーダンスの周波数特性を示している。 図１１は、増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形とを示している。 図１２は、第２実施例のＦ級増幅回路の負荷電力効率を示している。

符号の説明

１：Ｆ級増幅回路
２：入力端子
Ｃ_０１，Ｃ_０２：カップリングキャパシタ
Ｔ_０：入力側整合回路
３：増幅用ＦＥＴ
４：チョークコイル
５：チョークコイル
６：負荷回路
７：基本波インピーダンス整合回路
８：出力端子
９：外部回路
１０：外部負荷
１１：ノード
１２：電源
１３：接地端子
１４：電源
１５：入力ノード
１６：出力ノード
１７：接地端子
１８：第１リアクタンス二端子回路
１９，１９’：第２リアクタンス二端子回路
２０：接地端子
２１，２２：インダクタ
２３：接地端子

Claims (27)

1. 入力信号に応答して，基本角周波数ω_０の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
   外部負荷に接続される出力端子と，
   前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
   とを備え，
   前記負荷回路は，
   前記入力ノードと前記出力ノードとの間に介設された第１リアクタンス二端子回路と，
   前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
   とを含み，
   前記第１リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
   前記第２リアクタンス二端子回路は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成された
   Ｆ級増幅回路。
2. 入力信号に応答して，基本角周波数ω_０の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
   外部負荷に接続される出力端子と，
   前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
   とを備え，
   前記負荷回路は，
   前記入力ノードと前記出力ノードとの間に介設された第１リアクタンス二端子回路と，
   前記入力ノードと接地端子との間に介設された第２リアクタンス二端子回路
   とを含み，
   前記第１リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
   前記第２リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成された（ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方）
   Ｆ級増幅回路。
3. 請求項１又は請求項２に記載のＦ級増幅回路において，
   ｍはｎと等しく，
   前記第１リアクタンス二端子回路は，
   第１〜第ｎ並列共振回路と，
   キャパシタとを備え，
   前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記入力ノードと前記出力ノードとの間に直列に接続され，
   前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０である
   Ｆ級増幅回路。
4. 請求項１又は請求項２に記載のＦ級増幅回路において，
   ｍはｎ−１と等しく，
   前記第１リアクタンス二端子回路は，
   第１〜第ｎ−１並列共振回路と，
   キャパシタと，
   インダクタ
   とを備え，
   前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記入力ノードと前記出力ノードとの間に直列に接続され，
   前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０である
   Ｆ級増幅回路。
5. 請求項１又は請求項２に記載のＦ級増幅回路において，
   ｍはｎと等しく，
   前記第１リアクタンス二端子回路は，
   第１〜第ｎ直列共振回路と，
   キャパシタ，
   とを備え，
   前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記入力ノードと前記出力ノードとの間に並列に接続され，
   前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
   Ｆ級増幅回路。
6. 請求項１又は請求項２に記載のＦ級増幅回路において，
   ｍはｎ−１と等しく，
   前記第１リアクタンス二端子回路は，前記入力ノードと前記出力ノードとの間に並列に接続された第１〜第ｎ直列共振回路を備え，
   前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
   Ｆ級増幅回路。
7. 請求項１に記載のＦ級増幅回路において，
   前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に並列に介設された第１〜第ｎ直列共振回路を備え，
   前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
   Ｆ級増幅回路。
8. 請求項１又は請求項２に記載のＦ級増幅回路において，
   前記第２リアクタンス二端子回路は，角周波数ω_０において開放になるように構成された
   Ｆ級増幅回路。
9. 請求項１に記載のＦ級増幅回路において，
   前記第２リアクタンス二端子回路は，
   第１〜第ｎ並列共振回路と，
   キャパシタとを備え，
   前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記出力ノードと前記接地端子との間に直列に接続され，
   前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０である
   Ｆ級増幅回路。
10. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ−１並列共振回路と，
    キャパシタと，
    インダクタ
    とを備え，
    前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記出力ノードと前記接地端子との間に直列に接続され，
    前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０である
    Ｆ級増幅回路。
11. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    キャパシタ，
    とを備え，
    前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記出力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
12. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に並列に接続された第１〜第ｎ直列共振回路を備え，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
13. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に直列に接続された第１〜第（ｎ＋１）並列共振回路を備え，
    前記第１〜第（ｎ＋１）並列共振回路の共振周波数は，それぞれ，角周波数ω_０，３ω_０，…，（２ｎ＋１）ω_０である
    Ｆ級増幅回路。
14. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ並列共振回路と
    インダクタ
    とを備え，
    前記第１〜第ｎ並列共振回路と前記インダクタとは，前記出力ノードと前記接地端子との間に直列に介設され，
    前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数ω_０，３ω_０，…，（２ｎ−１）ω_０である
    Ｆ級増幅回路。
15. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    インダクタと，
    キャパシタ
    とを備え，
    前記第１〜第ｎ直列共振回路と，前記インダクタと，前記キャパシタとは，前記出力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
16. 請求項１に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    インダクタ
    とを備え，
    前記第１〜第ｎ直列共振回路と前記インダクタとは，前記出力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
17. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ並列共振回路と，
    キャパシタとを備え，
    前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記入力ノードと前記接地端子との間に直列に接続され，
    前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ＋１）ω_０である
    Ｆ級増幅回路。
18. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ−１並列共振回路と，
    キャパシタと，
    インダクタ
    とを備え，
    前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記入力ノードと前記接地端子との間に直列に接続され，
    前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω_０，５ω_０，…，（２ｎ−１）ω_０である
    Ｆ級増幅回路。
19. 請求項２に記載のＦ級増幅回路において，
    ｍはｎと等しく，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    キャパシタ，
    とを備え，
    前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記入力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
20. 請求項２に記載のＦ級増幅回路において，
    ｍはｎ−１と等しく，
    前記第２リアクタンス二端子回路は，前記入力ノードと前記接地端子との間に並列に接続された第１〜第ｎ直列共振回路を備え，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
21. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，前記入力ノードと前記接地端子との間に直列に接続された第１〜第（ｎ＋１）並列共振回路を備え，
    前記第１〜第（ｎ＋１）並列共振回路の共振周波数は，それぞれ，角周波数ω_０，３ω_０，…，（２ｎ＋１）ω_０である
    Ｆ級増幅回路。
22. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ並列共振回路と
    インダクタ
    とを備え，
    前記第１〜第ｎ並列共振回路と前記インダクタとは，前記入力ノードと前記接地端子との間に直列に介設され，
    前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数ω_０，３ω_０，…，（２ｎ−１）ω_０である
    Ｆ級増幅回路。
23. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    インダクタと，
    キャパシタ
    とを備え，
    前記第１〜第ｎ直列共振回路と，前記インダクタと，前記キャパシタとは，前記入力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
24. 請求項２に記載のＦ級増幅回路において，
    前記第２リアクタンス二端子回路は，
    第１〜第ｎ直列共振回路と，
    インダクタ
    とを備え，
    前記第１〜第ｎ直列共振回路と前記インダクタとは，前記入力ノードと前記接地端子との間に並列に接続され，
    前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω_０，４ω_０，…，２ｎω_０である
    Ｆ級増幅回路。
25. 請求項１乃至請求項２４のいずれかに記載のＦ級増幅回路において，
    更に，
    前記出力端子と前記出力ノードの間に，インピーダンス整合回路を備えた
    Ｆ級増幅回路。
26. トランジスタから基本角周波数ω_０の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
    前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
    とを備え，
    前記第１リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０ににおいて短絡となるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
    前記第２リアクタンス二端子回路は，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成された
    Ｆ級増幅器用負荷回路。
27. トランジスタから基本角周波数ω_０の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
    前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
    とを備え，
    前記第１リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
    前記第２リアクタンス二端子回路は，角周波数３ω_０，５ω_０，…，（２ｍ’＋１）ω_０において開放になり，且つ，角周波数２ω_０，４ω_０，…，２ｎω_０において短絡になるように構成された（ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方）
    Ｆ級増幅器用負荷回路。

Images