JP2005117200A - F級増幅回路,及びf級増幅器用負荷回路 - Google Patents
F級増幅回路,及びf級増幅器用負荷回路 Download PDFInfo
- Publication number
- JP2005117200A JP2005117200A JP2003346421A JP2003346421A JP2005117200A JP 2005117200 A JP2005117200 A JP 2005117200A JP 2003346421 A JP2003346421 A JP 2003346421A JP 2003346421 A JP2003346421 A JP 2003346421A JP 2005117200 A JP2005117200 A JP 2005117200A
- Authority
- JP
- Japan
- Prior art keywords
- reactance
- terminal
- circuit
- frequencies
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】 基本角周波数ω0の成分及びその高調波成分の出力トランジスタ3を備え、負荷回路6の入力ノード15と出力ノード16との間に介設された第1リアクタンス二端子回路18と,出力ノード16と接地端子17との間に介設された第2リアクタンス二端子回路19とを有し、第1リアクタンス二端子回路18は,角周波数3ω0,5ω0,…,(2m+1)ω0において開放になり,且つ,2ω0,4ω0,…,2nω0において短絡になる。nは1以上の自然数であり,mは,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方である。第2リアクタンス二端子回路19は,角周波数2ω0,4ω0,…,2nω0において短絡になる。
【選択図】 図1
Description
図1に示されているように,本発明の実施の一形態のF級増幅回路1は,基本角周波数ω0で動作する増幅回路である。F級増幅回路1は,入力端子2と,カップリングキャパシタC01と,入力側整合回路T0と,増幅用FET3と,チョークコイル4と,チョークコイル5と,負荷回路6と,基本波インピーダンス整合回路7と,カップリングキャパシタC02と,出力端子8とを備えている。入力端子2は,外部回路9から基本角周波数がω0である入力信号が供給される端子であり,出力端子8は,F級増幅回路1の出力信号が外部負荷10に出力される端子である。
第1リアクタンス二端子回路18としては,図3A乃至図3Dそれぞれに示されたリアクタンス二端子回路18A乃至18Dが使用可能である。リアクタンス二端子回路18A,18Cは,mがnである場合に対応しており,奇数次高調波に対応する角周波数3ω0,5ω0,…,(2n+1)ω0において開放になり,偶数次高調波において複素周波数2ω0,4ω0,…,2nω0において短絡になる。一方,リアクタンス二端子回路18B,18Dは,mがn−1である場合に対応しており,奇数次高調波に対応する角周波数3ω0,5ω0,…,(2n−1)ω0において開放になり,偶数次高調波に対応する角周波数2ω0,4ω0,…,2nω0において短絡になる。以下,リアクタンス二端子回路18A乃至18Dが,それぞれに詳細に説明される。
図3Aに示されているように,リアクタンス二端子回路18Aは,直列に接続された,並列共振回路311〜31nと,キャパシタ32とから構成される。並列共振回路31iは,並列に接続されたキャパシタ33iとインダクタ34iとから構成される。ここでiは,1以上n以下の整数である。並列共振回路31iの共振周波数は,(2i+1)ω0である。
が成立するように定められたキャパシタとインダクタとからなる並列共振器のインピーダンスZは,
図3Bに示されているように,リアクタンス二端子回路18Bは,直列に接続された,並列共振回路351〜35n−1と,キャパシタ36とインダクタ37とから構成される。並列共振回路35iは,並列に接続されたキャパシタ38iとインダクタ39iとから構成される。並列共振回路35iの共振周波数は,(2i+1)ω0である。
図3Cに示されているように,リアクタンス二端子回路18Cは,並列に接続された,直列共振回路411〜41nとキャパシタ42とから構成される。直列共振回路41iは,直列に接続されたキャパシタ43iとインダクタ44iとから構成される。直列共振回路41iの共振周波数は2iω0である。
図3Dに示されているように,リアクタンス二端子回路18Dは,並列に接続された,直列共振回路451〜45nから構成される。直列共振回路45iは,直列に接続されたキャパシタ46iとインダクタ47iとから構成される。
既述のように,第2リアクタンス二端子回路19は,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成される。
図4Aに示されているように,リアクタンス二端子回路19Aは,並列に接続された直列共振回路511〜51nから構成される。直列共振回路51iは,直列に接続されたキャパシタ52iとインダクタ53iとから構成される。直列共振回路511〜51nの共振周波数は,それぞれ,2ω0,4ω0,…,2nω0である。
図4Bに示されているように,リアクタンス二端子回路19Bは,直列に接続された並列共振回路611〜61n+1から構成される。直列共振回路61iは,並列に接続されたキャパシタ62iとインダクタ63iとから構成される。並列共振回路611〜61n+1の共振周波数は,それぞれ,ω0,3ω0,5ω0,…,(2n+1)ω0である。
図4Cに示されているように,リアクタンス二端子回路19Cは,直列に接続された,並列共振回路641〜64nとインダクタ65とから構成される。並列共振回路64iは,並列に接続されたキャパシタ66iとインダクタ67iとから構成される。並列共振回路641〜64nの共振周波数は,それぞれ,ω0,3ω0,5ω0,…,(2n−1)ω0である。
図4Dに示されているように,リアクタンス二端子回路19Dは,並列に接続された,直列共振回路711〜71nとキャパシタ72とインダクタ73とから構成される。直列共振回路71iは,直列に接続されたキャパシタ74iとインダクタ75iとから構成される。直列共振回路71iの共振周波数は2ω0である。
図4Eに示されているように,リアクタンス二端子回路19Eは,並列に接続された,直列共振器761〜76nとインダクタ77とから構成される。直列共振回路76iは,直列に接続されたキャパシタ78iとインダクタ79iとから構成される。直列共振回路76iの共振周波数は,2iω0である。
図2は,本発明の実施の第2形態のF級増幅回路を示している。実施の第2形態では,出力ノード16と接地端子17との間に介設されている第2リアクタンス二端子回路19が,入力ノード15と接地端子23との間に介設されている第2リアクタンス二端子回路19’に置き換えられている。
図5は,本発明の第1実施例のF級増幅回路を示している。負荷回路6の第1リアクタンス二端子回路18としては,図3Aに示されているリアクタンス二端子回路18Aが使用されている。リアクタンス二端子回路18Aは,直列に接続された,3つの並列共振器311〜313とキャパシタ32からなる。並列共振器311〜313の共振周波数はそれぞれ3次高調波、5次高調波、7次高調波の角周波数である3ω0,5ω0,7ω0となっている。
C1=640/105M、
L1=1/9ω0 2C1
C2=3200/693M
L2=1/25ω0 2C2
C3=3136/1287M
L3=1/49ω0 2C3
C0=1225/256M
なる関係を満足するように定められる必要がある。ただし,Mは任意の定数である。
C0=0.48(pF),
C1=0.61(pF),
C2=0.46(pF)、
C3=0.24(pF),
L1=1.15(nH),
L2=0.55(nH),
L3=0.53(nH),
を得る。
図9は,第2実施例のF級増幅回路を示す。負荷回路6の第1リアクタンス二端子回路18としては,図3Dに示されているリアクタンス二端子回路18Dが使用されている。リアクタンス二端子回路18Dは,並列に接続された,3つの直列共振器451〜453からなる。直列共振器451〜453の共振周波数は,角周波数2ω0,4ω0,6ω0となっている。
L1=128/35M,
C1=1/4ω0 2L1、
L2=80/21M、
C2=1/16ω0 2L2、
L3=640/297M,
C3=1/36ω0 2L3
なる関係を満足するように定められる必要がある。ただし,Mは任意の定数である。
C1=0.43(pF),
C2=0.10(pF),
C3=0.08(pF),
L1=3.66(nH),
L2=3.81(nH),
L3=2.15(nH)
を得る。
2:入力端子
C01,C02:カップリングキャパシタ
T0:入力側整合回路
3:増幅用FET
4:チョークコイル
5:チョークコイル
6:負荷回路
7:基本波インピーダンス整合回路
8:出力端子
9:外部回路
10:外部負荷
11:ノード
12:電源
13:接地端子
14:電源
15:入力ノード
16:出力ノード
17:接地端子
18:第1リアクタンス二端子回路
19,19’:第2リアクタンス二端子回路
20:接地端子
21,22:インダクタ
23:接地端子
Claims (27)
- 入力信号に応答して,基本角周波数ω0の成分及びその高調波成分を含む出力信号を出力するトランジスタと,
外部負荷に接続される出力端子と,
前記出力信号が入力される入力ノードと,前記出力端子に接続される出力ノードとを有する負荷回路
とを備え,
前記負荷回路は,
前記入力ノードと前記出力ノードとの間に介設された第1リアクタンス二端子回路と,
前記出力ノードと接地端子との間に介設された第2リアクタンス二端子回路
とを含み,
前記第1リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m+1)ω0において開放になり,且つ,2ω0,4ω0,…,2nω0において短絡になるように構成され(ただし,nは1以上の自然数であり,mは,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方),
前記第2リアクタンス二端子回路は,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成された
F級増幅回路。 - 入力信号に応答して,基本角周波数ω0の成分及びその高調波成分を含む出力信号を出力するトランジスタと,
外部負荷に接続される出力端子と,
前記出力信号が入力される入力ノードと,前記出力端子に接続される出力ノードとを有する負荷回路
とを備え,
前記負荷回路は,
前記入力ノードと前記出力ノードとの間に介設された第1リアクタンス二端子回路と,
前記入力ノードと接地端子との間に介設された第2リアクタンス二端子回路
とを含み,
前記第1リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m+1)ω0において開放になり,且つ,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成され(ただし,nは1以上の自然数であり,mは,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方),
前記第2リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m’+1)ω0において開放になり,且つ,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成された(ただし,m’は,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方)
F級増幅回路。 - 請求項1又は請求項2に記載のF級増幅回路において,
mはnと等しく,
前記第1リアクタンス二端子回路は,
第1〜第n並列共振回路と,
キャパシタとを備え,
前記第1〜第n並列共振回路と前記キャパシタとは,前記入力ノードと前記出力ノードとの間に直列に接続され,
前記第1〜第n並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n+1)ω0である
F級増幅回路。 - 請求項1又は請求項2に記載のF級増幅回路において,
mはn−1と等しく,
前記第1リアクタンス二端子回路は,
第1〜第n−1並列共振回路と,
キャパシタと,
インダクタ
とを備え,
前記第1〜第(n−1)並列共振回路と前記キャパシタと前記インダクタとは,前記入力ノードと前記出力ノードとの間に直列に接続され,
前記第1〜第(n−1)並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n−1)ω0である
F級増幅回路。 - 請求項1又は請求項2に記載のF級増幅回路において,
mはnと等しく,
前記第1リアクタンス二端子回路は,
第1〜第n直列共振回路と,
キャパシタ,
とを備え,
前記第1〜第n直列共振回路と前記キャパシタとは,前記入力ノードと前記出力ノードとの間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1又は請求項2に記載のF級増幅回路において,
mはn−1と等しく,
前記第1リアクタンス二端子回路は,前記入力ノードと前記出力ノードとの間に並列に接続された第1〜第n直列共振回路を備え,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,前記出力ノードと前記接地端子との間に並列に介設された第1〜第n直列共振回路を備え,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1又は請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,角周波数ω0において開放になるように構成された
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n並列共振回路と,
キャパシタとを備え,
前記第1〜第n並列共振回路と前記キャパシタとは,前記出力ノードと前記接地端子との間に直列に接続され,
前記第1〜第n並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n+1)ω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n−1並列共振回路と,
キャパシタと,
インダクタ
とを備え,
前記第1〜第(n−1)並列共振回路と前記キャパシタと前記インダクタとは,前記出力ノードと前記接地端子との間に直列に接続され,
前記第1〜第(n−1)並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n−1)ω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
キャパシタ,
とを備え,
前記第1〜第n直列共振回路と前記キャパシタとは,前記出力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,前記出力ノードと前記接地端子との間に並列に接続された第1〜第n直列共振回路を備え,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,前記出力ノードと前記接地端子との間に直列に接続された第1〜第(n+1)並列共振回路を備え,
前記第1〜第(n+1)並列共振回路の共振周波数は,それぞれ,角周波数ω0,3ω0,…,(2n+1)ω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n並列共振回路と
インダクタ
とを備え,
前記第1〜第n並列共振回路と前記インダクタとは,前記出力ノードと前記接地端子との間に直列に介設され,
前記第1〜第n並列共振回路の共振周波数は,それぞれ,角周波数ω0,3ω0,…,(2n−1)ω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
インダクタと,
キャパシタ
とを備え,
前記第1〜第n直列共振回路と,前記インダクタと,前記キャパシタとは,前記出力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
インダクタ
とを備え,
前記第1〜第n直列共振回路と前記インダクタとは,前記出力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n並列共振回路と,
キャパシタとを備え,
前記第1〜第n並列共振回路と前記キャパシタとは,前記入力ノードと前記接地端子との間に直列に接続され,
前記第1〜第n並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n+1)ω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n−1並列共振回路と,
キャパシタと,
インダクタ
とを備え,
前記第1〜第(n−1)並列共振回路と前記キャパシタと前記インダクタとは,前記入力ノードと前記接地端子との間に直列に接続され,
前記第1〜第(n−1)並列共振回路の共振周波数は,それぞれ,角周波数3ω0,5ω0,…,(2n−1)ω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
mはnと等しく,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
キャパシタ,
とを備え,
前記第1〜第n直列共振回路と前記キャパシタとは,前記入力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
mはn−1と等しく,
前記第2リアクタンス二端子回路は,前記入力ノードと前記接地端子との間に並列に接続された第1〜第n直列共振回路を備え,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,前記入力ノードと前記接地端子との間に直列に接続された第1〜第(n+1)並列共振回路を備え,
前記第1〜第(n+1)並列共振回路の共振周波数は,それぞれ,角周波数ω0,3ω0,…,(2n+1)ω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n並列共振回路と
インダクタ
とを備え,
前記第1〜第n並列共振回路と前記インダクタとは,前記入力ノードと前記接地端子との間に直列に介設され,
前記第1〜第n並列共振回路の共振周波数は,それぞれ,角周波数ω0,3ω0,…,(2n−1)ω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
インダクタと,
キャパシタ
とを備え,
前記第1〜第n直列共振回路と,前記インダクタと,前記キャパシタとは,前記入力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項2に記載のF級増幅回路において,
前記第2リアクタンス二端子回路は,
第1〜第n直列共振回路と,
インダクタ
とを備え,
前記第1〜第n直列共振回路と前記インダクタとは,前記入力ノードと前記接地端子との間に並列に接続され,
前記第1〜第n直列共振回路の共振周波数は,それぞれ,角周波数2ω0,4ω0,…,2nω0である
F級増幅回路。 - 請求項1乃至請求項24のいずれかに記載のF級増幅回路において,
更に,
前記出力端子と前記出力ノードの間に,インピーダンス整合回路を備えた
F級増幅回路。 - トランジスタから基本角周波数ω0の成分及びその高調波成分を含む出力信号を受ける入力ノードと,負荷に接続される出力ノードとの間に介設された第1リアクタンス二端子回路と,
前記出力ノードと接地端子との間に介設された第2リアクタンス二端子回路
とを備え,
前記第1リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m+1)ω0において開放になり,且つ,角周波数2ω0,4ω0,…,2nω0ににおいて短絡となるように構成され(ただし,nは1以上の自然数であり,mは,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方),
前記第2リアクタンス二端子回路は,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成された
F級増幅器用負荷回路。 - トランジスタから基本角周波数ω0の成分及びその高調波成分を含む出力信号を受ける入力ノードと,負荷に接続される出力ノードとの間に介設された第1リアクタンス二端子回路と,
前記出力ノードと接地端子との間に介設された第2リアクタンス二端子回路
とを備え,
前記第1リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m+1)ω0において開放になり,且つ,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成され(ただし,nは1以上の自然数であり,mは,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方),
前記第2リアクタンス二端子回路は,角周波数3ω0,5ω0,…,(2m’+1)ω0において開放になり,且つ,角周波数2ω0,4ω0,…,2nω0において短絡になるように構成された(ただし,m’は,nが1である場合には1,nが2以上である場合にはn又はn−1のうちの一方)
F級増幅器用負荷回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346421A JP4335633B2 (ja) | 2003-10-03 | 2003-10-03 | F級増幅回路,及びf級増幅器用負荷回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346421A JP4335633B2 (ja) | 2003-10-03 | 2003-10-03 | F級増幅回路,及びf級増幅器用負荷回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117200A true JP2005117200A (ja) | 2005-04-28 |
JP4335633B2 JP4335633B2 (ja) | 2009-09-30 |
Family
ID=34539349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346421A Expired - Fee Related JP4335633B2 (ja) | 2003-10-03 | 2003-10-03 | F級増幅回路,及びf級増幅器用負荷回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4335633B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008018338A1 (fr) | 2006-08-08 | 2008-02-14 | National University Corporation The University Of Electro-Communications | Circuit de traitement d'harmoniques et circuit d'amplification mettant en oeuvre ce circuit de traitement |
JP2008182458A (ja) * | 2007-01-24 | 2008-08-07 | National Univ Corp Shizuoka Univ | インダクティブリンク |
JP2008263438A (ja) * | 2007-04-12 | 2008-10-30 | Toshiba Corp | F級増幅回路 |
JP2008545336A (ja) * | 2005-07-06 | 2008-12-11 | レイセオン・カンパニー | 2段のマイクロ波のe級電力増幅器 |
JP2009081605A (ja) * | 2007-09-26 | 2009-04-16 | Univ Of Electro-Communications | 逆f級増幅回路 |
US8154348B2 (en) | 2009-08-31 | 2012-04-10 | The University Of Electro-Communications | Amplifier circuit |
EP2584698A1 (en) * | 2010-06-21 | 2013-04-24 | Panasonic Corporation | High-frequency amplifier circuit |
US8947166B2 (en) | 2011-06-28 | 2015-02-03 | Panasonic Intellectual Property Management Co., Ltd. | Radio frequency power amplifier |
JPWO2013073544A1 (ja) * | 2011-11-17 | 2015-04-02 | 日本電気株式会社 | 逆f級増幅回路及び逆f級増幅回路の寄生回路補償方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2752990A4 (en) | 2011-08-29 | 2015-07-08 | Univ Electro Communications | HIGHLY EFFICIENT POWER AMPLIFIER |
-
2003
- 2003-10-03 JP JP2003346421A patent/JP4335633B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008545336A (ja) * | 2005-07-06 | 2008-12-11 | レイセオン・カンパニー | 2段のマイクロ波のe級電力増幅器 |
US8164396B2 (en) | 2006-08-08 | 2012-04-24 | National University Corporation, The University Of Electro-Communications | Harmonic processing circuit and amplifying circuit using the same |
WO2008018338A1 (fr) | 2006-08-08 | 2008-02-14 | National University Corporation The University Of Electro-Communications | Circuit de traitement d'harmoniques et circuit d'amplification mettant en oeuvre ce circuit de traitement |
JP4555969B2 (ja) * | 2007-01-24 | 2010-10-06 | 国立大学法人静岡大学 | インダクティブリンク |
JP2008182458A (ja) * | 2007-01-24 | 2008-08-07 | National Univ Corp Shizuoka Univ | インダクティブリンク |
EP2001128A1 (en) | 2007-04-12 | 2008-12-10 | Kabushiki Kaisha Toshiba | Class-F power amplifier circuit |
US7741907B2 (en) | 2007-04-12 | 2010-06-22 | Kabushiki Kaisha Toshiba | Class-F power amplifier circuit |
JP2008263438A (ja) * | 2007-04-12 | 2008-10-30 | Toshiba Corp | F級増幅回路 |
JP2009081605A (ja) * | 2007-09-26 | 2009-04-16 | Univ Of Electro-Communications | 逆f級増幅回路 |
US8154348B2 (en) | 2009-08-31 | 2012-04-10 | The University Of Electro-Communications | Amplifier circuit |
EP2584698A1 (en) * | 2010-06-21 | 2013-04-24 | Panasonic Corporation | High-frequency amplifier circuit |
US8525594B2 (en) | 2010-06-21 | 2013-09-03 | Panasonic Corporation | Radio frequency amplifier circuit |
EP2584698A4 (en) * | 2010-06-21 | 2013-10-16 | Panasonic Corp | HIGH FREQUENCY AMPLIFIER CIRCUIT |
US8947166B2 (en) | 2011-06-28 | 2015-02-03 | Panasonic Intellectual Property Management Co., Ltd. | Radio frequency power amplifier |
JPWO2013073544A1 (ja) * | 2011-11-17 | 2015-04-02 | 日本電気株式会社 | 逆f級増幅回路及び逆f級増幅回路の寄生回路補償方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4335633B2 (ja) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5260801B2 (ja) | 高周波増幅回路 | |
US4717884A (en) | High efficiency RF power amplifier | |
JP5085179B2 (ja) | F級増幅回路 | |
US7265619B2 (en) | Two stage microwave Class E power amplifier | |
US6879209B2 (en) | Switched-mode power amplifier using lumped element impedance inverter for parallel combining | |
JP4485487B2 (ja) | 電力増幅器 | |
JPH0732335B2 (ja) | 高周波増幅器 | |
JPH0722872A (ja) | 電力増幅器 | |
JP5958834B2 (ja) | 高周波電力増幅器 | |
WO2011007529A1 (ja) | 高周波電力増幅器 | |
JP5408616B2 (ja) | 増幅回路 | |
JP7258612B2 (ja) | 高周波回路 | |
JP4335633B2 (ja) | F級増幅回路,及びf級増幅器用負荷回路 | |
JP2001111362A (ja) | 高調波処理回路及びそれを用いた高電力効率増幅回路 | |
JP4936965B2 (ja) | F級増幅回路 | |
JP5646302B2 (ja) | 周波数逓倍器 | |
US6778020B2 (en) | High-frequency power amplifier | |
Kim et al. | A 97–107 GHz Triple-Stacked-FET Power Amplifier with 23.7 dB Peak Gain, 15.1 dBm P SAT, and 18.6% PAE MAX in 28-nm FD-SOI CMOS | |
CN101882912A (zh) | 线性度和功率附加效率提高的射频cascode结构功率放大器 | |
JP2009081605A (ja) | 逆f級増幅回路 | |
JPH05191176A (ja) | 高周波電力増幅器 | |
CN213125981U (zh) | 基于谐波控制的f类功率放大器、无线发射终端及系统 | |
JP4143805B2 (ja) | 高調波処理回路およびそれを用いた増幅回路 | |
JP5161856B2 (ja) | バイアス回路 | |
JP2005341447A (ja) | 高周波電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |