JP2006243753A - Substrate device, optoelectronic device, and electronic instrument - Google Patents
Substrate device, optoelectronic device, and electronic instrument Download PDFInfo
- Publication number
- JP2006243753A JP2006243753A JP2006140082A JP2006140082A JP2006243753A JP 2006243753 A JP2006243753 A JP 2006243753A JP 2006140082 A JP2006140082 A JP 2006140082A JP 2006140082 A JP2006140082 A JP 2006140082A JP 2006243753 A JP2006243753 A JP 2006243753A
- Authority
- JP
- Japan
- Prior art keywords
- potential side
- film
- pixel
- electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、アクティブマトリクス駆動方式の液晶装置等の電気光学装置に好適に用いられる基板装置、該電気光学装置及び該電気光学装置を具備してなる電子機器の技術分野に属し、特に画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜、TFTと称す)を、基板上の積層構造中に備えた形式の基板装置の技術分野に属する。 The present invention belongs to a technical field of a substrate device suitably used for an electro-optical device such as an active matrix driving type liquid crystal device, the electro-optical device, and an electronic apparatus including the electro-optical device, and particularly for pixel switching. The thin film transistor (hereinafter referred to as “TFT” as appropriate) belongs to the technical field of a substrate device of a type provided with a laminated structure on a substrate.
TFTアクティブマトリクス駆動形式の電気光学装置では、各画素に設けられた画素スイッチング用TFTのチャネル領域に入射光が照射されると光による励起で光リーク電流が発生してTFTの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはTFTアレイ基板上においてTFTの上を通過すると共にAl(アルミニウム)等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。更に、TFTアレイ基板上のTFTの下側に対向する位置にも、例えば高融点金属からなる遮光膜を設けることがある。このようにTFTの下側にも遮光膜を設ければ、TFTアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光などの戻り光が、当該電気光学装置のTFTに入射するのを未然に防ぐことができる。 In an electro-optical device of the TFT active matrix driving type, when incident light is irradiated to a channel region of a pixel switching TFT provided in each pixel, a light leakage current is generated by light excitation and the characteristics of the TFT change. In particular, in the case of an electro-optical device for a projector light valve, since the intensity of incident light is high, it is important to shield incident light from the TFT channel region and its peripheral region. Therefore, conventionally, the light-shielding film that defines the opening area of each pixel provided on the counter substrate, or the data line made of a metal film such as Al (aluminum) while passing over the TFT on the TFT array substrate The channel region and its peripheral region are shielded from light. Furthermore, a light shielding film made of, for example, a refractory metal may be provided at a position facing the lower side of the TFT on the TFT array substrate. If a light-shielding film is also provided on the lower side of the TFT in this way, the back-surface reflected light from the TFT array substrate side or a combination of a plurality of electro-optical devices via a prism or the like may be used. Return light such as projection light that penetrates the prism or the like from the electro-optical device can be prevented from entering the TFT of the electro-optical device.
他方、この種の電気光学装置では、TFTが導通状態とされた際に、これを介して画素電極に印加される画像信号の電圧が、TFTを導通状態とした時間よりも遥かに長い時間に亘って保持されるように、例えばTFTのドレイン電極或いは画素電極に接続された画素電位側容量電極と、これに誘電体膜を介して対向配置された固定電位側容量電極とからなる蓄積容量を各画素に作り込む技術も一般化している。 On the other hand, in this type of electro-optical device, when the TFT is turned on, the voltage of the image signal applied to the pixel electrode through the TFT is much longer than the time when the TFT is turned on. For example, a storage capacitor composed of a pixel potential side capacitor electrode connected to a drain electrode or a pixel electrode of a TFT and a fixed potential side capacitor electrode arranged to face this through a dielectric film is provided. The technology built into each pixel is also common.
しかしながら、基板上の積層構造内に蓄積容量を作り込むと、その画素電位側容量電極と、画素電極やTFTとを当該積層構造内に開孔されたコンタクトホールを介して接続する必要性が一般に生じる。従って、当該コンタクトホールにより接続されるTFTと画素電極間にある遮光膜或いはデータ線等は、コンタクトホールを避けて形成されることになるため、コンタクトホール及びその周辺において遮光性能が低下するという問題点が生じる。即ち、コンタクトホール及びその周辺に入射した入射光は、遮光膜或いはデータ線等により遮光されることなく、TFTのチャネル領域やその周辺領域に到達して、TFTの特性が変化或いは劣化してしまい、フリッカー等の原因となるという問題点がある。 However, when a storage capacitor is built in a stacked structure on a substrate, there is generally a need to connect the pixel potential side capacitor electrode and the pixel electrode or TFT through a contact hole opened in the stacked structure. Arise. Therefore, since the light shielding film or the data line between the TFT connected to the contact hole and the pixel electrode is formed avoiding the contact hole, the light shielding performance is deteriorated in the contact hole and the periphery thereof. A point is created. That is, incident light incident on the contact hole and its periphery reaches the TFT channel region and its peripheral region without being shielded by the light-shielding film or the data line, and the TFT characteristics change or deteriorate. There is a problem of causing flicker and the like.
本発明は上述の問題点に鑑みなされたものであり、耐光性に優れており、高品位の画像表示を可能ならしめる基板装置、この基板装置を備えた電気光学装置及びこの電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of the above-described problems, and has a substrate device that has excellent light resistance and enables high-quality image display, an electro-optical device including the substrate device, and the electro-optical device. It is an object to provide an electronic device.
本発明の基板装置は上記課題を解決するために、基板上に、画素電極と、該画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続された走査線及びデータ線と、前記画素電極に接続されており蓄積容量を構成する画素電位側容量電極と、該画素電位側容量電極に誘電体膜を介して対向配置されており前記蓄積容量を構成する固定電位側容量電極を含む容量線とを備え、前記画素電位側容量電極及び前記固定電位側容量電極は夫々、金属を含んでなる。 In order to solve the above problems, a substrate device of the present invention is connected to a pixel electrode, a thin film transistor connected to the pixel electrode, a scanning line and a data line connected to the thin film transistor, and the pixel electrode on the substrate. A pixel potential side capacitor electrode that constitutes a storage capacitor, and a capacitor line that includes the fixed potential side capacitor electrode that is disposed opposite to the pixel potential side capacitor electrode via a dielectric film and that constitutes the storage capacitor. The pixel potential side capacitance electrode and the fixed potential side capacitance electrode each include a metal.
本発明の基板装置によれば、走査線及びデータ線を介して走査信号及び画像信号を薄膜トランジスタに供給することにより、画素電極をアクティブマトリクス駆動できる。ここで、画素電極には、画素電位側容量電極と固定電位側容量電極とが対向配置されてなる蓄積容量が接続されているので、画素電極に書き込まれた画像信号の電圧を長期に亘って保持できる。そして特に、画素電位側容量電極及び固定電位側容量電極は夫々、金属を含んでなるので、これらの両方或いは一方を低抵抗の容量電極とすることで、更にはこれらの間に介在する誘電体膜の誘電率を高めることで、限られた基板上領域内に比較的大きな蓄積容量を構築可能となる。同時に、画素電位側容量電極及び固定電位側容量電極は夫々、金属を含んでなるので、容量電極の両方或いは一方に遮光機能を持たせることで、薄膜トランジスタを遮光する遮光性能を向上させることも可能となる。このように蓄積容量を構成する二つの容量電極を、金属を含んでなる遮光膜として用いることで、入射光が薄膜トランジスタのチャネル領域やその周辺領域に到達することを防止し得、よって、薄膜トランジスタの特性変化によりフリッカー等を引き起こす事態を効果的に未然防止できる。 According to the substrate device of the present invention, the pixel electrode can be driven in an active matrix by supplying the scanning signal and the image signal to the thin film transistor through the scanning line and the data line. Here, since the pixel electrode is connected with a storage capacitor in which the pixel potential side capacitor electrode and the fixed potential side capacitor electrode are arranged to face each other, the voltage of the image signal written to the pixel electrode is applied over a long period of time. Can hold. In particular, since the pixel potential side capacitance electrode and the fixed potential side capacitance electrode each contain a metal, both or one of them is a low resistance capacitance electrode, and further a dielectric interposed between them. By increasing the dielectric constant of the film, a relatively large storage capacity can be constructed in a limited area on the substrate. At the same time, since the pixel potential side capacitance electrode and the fixed potential side capacitance electrode each contain a metal, it is possible to improve the light shielding performance of shielding the thin film transistor by providing a light shielding function to both or one of the capacitance electrodes. It becomes. By using the two capacitor electrodes constituting the storage capacitor in this way as a light-shielding film containing a metal, incident light can be prevented from reaching the channel region of the thin film transistor and its peripheral region. A situation that causes flicker or the like due to a change in characteristics can be effectively prevented.
以上の結果、本発明の基板装置によれば、高品位の画像表示が可能となる。 As a result, according to the substrate device of the present invention, high-quality image display is possible.
本発明の基板装置の一態様では、前記画素電位側容量電極は、コンタクトホールを介して前記画素電極に接続されており、前記容量線には、平面的に見て前記コンタクトホールを避けるように切り欠き部が設けられており、前記画素電位側容量電極及び前記固定電位側容量電極は夫々、遮光性の金属膜を含んでなる。 In one aspect of the substrate device of the present invention, the pixel potential side capacitor electrode is connected to the pixel electrode through a contact hole, and the capacitor line is arranged so as to avoid the contact hole in plan view. A notch is provided, and each of the pixel potential side capacitance electrode and the fixed potential side capacitance electrode includes a light-shielding metal film.
この態様によれば、画素電位側容量電極と画素電極とを接続するためのコンタクトホールを避けるように、容量線には切り欠き部が設けられている。従って、容量線或いはこれに含まれる固定電位側容量電極の遮光性能は、このコンタクトホール及びその周辺において低下せざるを得ない。しかしながら、これに対向配置された画素電位側容量電極は、遮光性の金属膜を含んでなる。このため、このコンタクトホールの接続される画素電位側容量電極部分が、遮光膜としても機能するので、結局コンタクトホールやその周辺だからといって遮光性能が劣るということはない。 According to this aspect, the capacitor line is provided with the notch so as to avoid the contact hole for connecting the pixel potential side capacitor electrode and the pixel electrode. Therefore, the light shielding performance of the capacitor line or the fixed potential side capacitor electrode included in the capacitor line inevitably deteriorates at the contact hole and its periphery. However, the pixel potential side capacitor electrode disposed opposite thereto includes a light-shielding metal film. For this reason, the pixel potential side capacitor electrode portion to which the contact hole is connected also functions as a light shielding film, so that the light shielding performance is not inferior even if the contact hole or its periphery is used.
本発明の基板装置の他の態様では、前記画素電位側容量電極は、コンタクトホールを介して前記薄膜トランジスタに接続されており、前記容量線は、平面的に見て前記コンタクトホールを避けるように切り欠き部が設けられており、前記画素電位側容量電極及び前記固定電位側容量電極は夫々、遮光性の金属膜を含んでなる。 In another aspect of the substrate device of the present invention, the pixel potential side capacitor electrode is connected to the thin film transistor through a contact hole, and the capacitor line is cut so as to avoid the contact hole in plan view. A notch is provided, and each of the pixel potential side capacitor electrode and the fixed potential side capacitor electrode includes a light-shielding metal film.
この態様によれば、画素電位側容量電極と薄膜トランジスタとを接続するためのコンタクトホールを避けるように、容量線には切り欠き部が設けられている。従って、容量線或いはこれに含まれる固定電位側容量電極の遮光性能は、このコンタクトホール及びその周辺において低下せざるを得ない。しかしながら、これに対向配置された画素電位側容量電極は、遮光性の金属膜を含んでなる。このため、このコンタクトホールの接続される画素電位側容量電極部分が、遮光膜としても機能するので、結局コンタクトホールやその周辺だからといって遮光性能が劣るということはない。 According to this aspect, the capacitor line is provided with the notch so as to avoid the contact hole for connecting the pixel potential side capacitor electrode and the thin film transistor. Therefore, the light shielding performance of the capacitor line or the fixed potential side capacitor electrode included in the capacitor line inevitably deteriorates at the contact hole and its periphery. However, the pixel potential side capacitor electrode disposed opposite thereto includes a light-shielding metal film. For this reason, the pixel potential side capacitor electrode portion to which the contact hole is connected also functions as a light shielding film, so that the light shielding performance is not inferior even if the contact hole or its periphery is used.
本発明の基板装置の他の態様では、前記基板上で、前記固定電位側容量電極は、前記画素電位側容量電極の上に前記誘電体膜を介して形成されている。 In another aspect of the substrate device of the present invention, the fixed potential side capacitance electrode is formed on the pixel potential side capacitance electrode on the substrate via the dielectric film.
この態様によれば、基板上には、画素電位側容量電極、誘電体膜及び固定電位側容量電極がこの順に積層形成されており、これら二つの容量電極を遮光膜としても機能させることにより、チャネル領域及びその周辺領域に対する高い遮光性能が得られると共に蓄積容量を増大できる。特に画素電位側容量電極を画素電極に接続するためのコンタクトホール及びその周辺で、固定電位側容量電極を遮光膜として遮光性能を高める構造が得られる。 According to this aspect, the pixel potential side capacitance electrode, the dielectric film, and the fixed potential side capacitance electrode are laminated in this order on the substrate, and by making these two capacitance electrodes function as a light shielding film, High shading performance for the channel region and its peripheral region can be obtained and the storage capacity can be increased. In particular, in the contact hole for connecting the pixel potential side capacitor electrode to the pixel electrode and its periphery, a structure that improves the light shielding performance by using the fixed potential side capacitor electrode as the light shielding film is obtained.
本発明の基板装置の他の態様では、前記基板上で、前記固定電位側容量電極は、前記画素電位側容量電極の下に前記誘電体膜を介して形成されている。 In another aspect of the substrate device of the present invention, the fixed potential side capacitor electrode is formed on the substrate below the pixel potential side capacitor electrode via the dielectric film.
この態様によれば、基板上には、固定電位側容量電極、誘電体膜及び画素電位側容量電極がこの順に積層形成されており、これら二つの容量電極を遮光膜としても機能させることにより、チャネル領域及びその周辺領域に対する高い遮光性能が得られると共に蓄積容量を増大できる。特に画素電位側容量電極を薄膜トランジスタに接続するためのコンタクトホール及びその周辺で、固定電位側容量電極を遮光膜として遮光性能を高める構造が得られる。 According to this aspect, the fixed potential side capacitor electrode, the dielectric film, and the pixel potential side capacitor electrode are laminated in this order on the substrate, and by functioning these two capacitor electrodes as a light shielding film, High shading performance for the channel region and its peripheral region can be obtained and the storage capacity can be increased. In particular, in the contact hole for connecting the pixel potential side capacitor electrode to the thin film transistor and in the vicinity thereof, a structure that improves the light shielding performance by using the fixed potential side capacitor electrode as the light shielding film is obtained.
本発明の基板装置の他の態様では、前記誘電体膜は、TaOx、BST((Ba,Sr)TiO3)、PZT(Pb(Zr, Ti)O3)、TiO2、ZrO2、HfO2、SiO2、SiON及びSiNのうち少なくとも一つを含んでなる。 In another aspect of the substrate device of the present invention, the dielectric film includes TaOx, BST ((Ba, Sr) TiO 3 ), PZT (Pb (Zr, Ti) O 3 ), TiO 2 , ZrO 2 , HfO 2. , SiO 2 , SiON, and SiN.
この態様によれば、TaOx、BST、PZT、TiO2、ZrO2、HfO2といった高誘電率材料を誘電体膜として用いることにより、限られた基板上領域に大きな蓄積容量を構築可能となる。更に、SiO2、SiON、SiNといったシリコンを含む材料を誘電体膜として用いることにより、シリコンを含んでなる導電膜、半導体膜及び絶縁膜と同一積層構造内にストレスの発生を低減しつつ蓄積容量を構築可能となる。 According to this aspect, by using a high dielectric constant material such as TaOx, BST, PZT, TiO 2 , ZrO 2 , and HfO 2 as the dielectric film, a large storage capacity can be constructed in a limited region on the substrate. Furthermore, by using a material containing silicon, such as SiO 2 , SiON, or SiN, as a dielectric film, the storage capacitance is reduced while reducing the occurrence of stress in the same stacked structure as the conductive film, semiconductor film, and insulating film containing silicon. Can be constructed.
本発明の基板装置の他の態様では、前記画素電位側容量電極及び前記固定電位側容量電極は夫々、Pt、Ru、TiN、TaN、SRO(SrRuO3)及びAlのうち少なくとも一つを含む。 In another aspect of the substrate device of the present invention, the pixel potential side capacitor electrode and the fixed potential side capacitor electrode each include at least one of Pt, Ru, TiN, TaN, SRO (SrRuO 3 ), and Al.
この態様によれば、Pt、Ru、TiN、TaN、SRO及びAlのうち少なくとも一つを含む金属膜により、遮光性能を向上させることが可能となる。 According to this aspect, the light shielding performance can be improved by the metal film containing at least one of Pt, Ru, TiN, TaN, SRO, and Al.
本発明の基板装置の他の態様では、前記画素電位側容量電極は、Ptを含んでなり、前記固定電位側容量電極は、Alを含んでなる。 In another aspect of the substrate device of the present invention, the pixel potential side capacitor electrode includes Pt, and the fixed potential side capacitor electrode includes Al.
この態様によれば、Ptを含んでなる画素電位側容量電極と、Alを含んでなる固定電位側容量電極とにより、確実に遮光性能を高めると同時に安定的に蓄積容量を増大可能となる。 According to this aspect, the pixel potential side capacitor electrode including Pt and the fixed potential side capacitor electrode including Al can reliably improve the light shielding performance and can stably increase the storage capacitor.
或いは本発明の基板装置の他の態様では、前記画素電位側容量電極は、TiNを含んでなり、前記固定電位側容量電極は、Alを含んでなる。 Alternatively, in another aspect of the substrate device of the present invention, the pixel potential side capacitor electrode includes TiN, and the fixed potential side capacitor electrode includes Al.
この態様によれば、TiNを含んでなる画素電位側容量電極と、Alを含んでなる固定電位側容量電極とにより、確実に遮光性能を高めると同時に安定的に蓄積容量を増大可能となる。 According to this aspect, the pixel potential side capacitor electrode including TiN and the fixed potential side capacitor electrode including Al can surely improve the light shielding performance and can stably increase the storage capacitor.
本発明の基板装置の他の態様では、前記画素電位側容量電極及び前記固定電位側容量電極のうち少なくとも一方は、積層体からなる。 In another aspect of the substrate device of the present invention, at least one of the pixel potential side capacitor electrode and the fixed potential side capacitor electrode is formed of a laminate.
この態様によれば、例えば、通常の金属、高融点金属、シリサイド、Si膜、SiGe(シリコンゲルマニウム)膜等を含む積層体から、二つの容量電極の両方或いは一方を形成することにより、遮光性能を高めつつ且つ蓄積容量を増大でき、装置製造の際の自由度も高められる。 According to this aspect, for example, by forming both or one of the two capacitor electrodes from a laminate including a normal metal, a refractory metal, a silicide, a Si film, a SiGe (silicon germanium) film, etc., the light shielding performance In addition, the storage capacity can be increased while increasing the degree of freedom in manufacturing the device.
本発明の基板装置の他の態様では、前記画素電位側容量電極が、前記積層体からなり、前記積層体は、Al膜とAlN膜とを含み、前記画素電極は、ITO膜からなり、該AlN膜と前記画素電極とが電気的に接触することで、前記画素電位側容量電極と前記画素電極とが接続されている。 In another aspect of the substrate device of the present invention, the pixel potential side capacitor electrode is composed of the multilayer body, the multilayer body includes an Al film and an AlN film, and the pixel electrode is composed of an ITO film, When the AlN film and the pixel electrode are in electrical contact, the pixel potential side capacitor electrode and the pixel electrode are connected.
この態様によれば、画素電位側容量電極のうちAlN膜からなる部分と、ITOからなる画素電極との間で、極めて良好なオーム接触が得られる。仮にAl膜とITO膜とを接触させたとしても、電位障壁が発生してオーム接触は得られない。 According to this aspect, a very good ohmic contact can be obtained between the portion made of the AlN film of the pixel potential side capacitor electrode and the pixel electrode made of ITO. Even if the Al film and the ITO film are brought into contact with each other, a potential barrier is generated and no ohmic contact can be obtained.
本発明の基板装置の他の態様では、前記積層体は、シリコンを含む光吸収層と金属を含む遮光層とを含む。 In another aspect of the substrate device of the present invention, the stacked body includes a light absorption layer containing silicon and a light shielding layer containing metal.
この態様によれば、金属を含む遮光層により光反射或いは光吸収することによって、当該積層体からなる容量電極における基本的な遮光性能を高めると共に、シリコンを含む光吸収層により光吸収することによって、当該積層体の表面における入射光や戻り光の反射に起因する内面反射光或いは多重反射光の発生を抑制可能となる。 According to this aspect, by reflecting or absorbing light by the light-shielding layer containing metal, the basic light-shielding performance of the capacitor electrode made of the laminate is improved, and light is absorbed by the light-absorbing layer containing silicon. Thus, it is possible to suppress the generation of internally reflected light or multiple reflected light due to reflection of incident light and return light on the surface of the laminate.
この態様では、前記光吸収層は、前記薄膜トランジスタを構成する半導体層と同一層からなってもよい。 In this aspect, the light absorption layer may be formed of the same layer as the semiconductor layer constituting the thin film transistor.
この態様によれば、光吸収層は、薄膜トランジスタを構成する半導体層と同一層からなるので、基板上における製造プロセスと積層構造の単純化を図れる。このような光吸収層は例えば、導電性のポリシリコン膜、アモルファスシリコン、単結晶シリコン、SiGe材料層等からなる。 According to this aspect, since the light absorption layer is formed of the same layer as the semiconductor layer constituting the thin film transistor, the manufacturing process and the laminated structure on the substrate can be simplified. Such a light absorption layer is made of, for example, a conductive polysilicon film, amorphous silicon, single crystal silicon, or a SiGe material layer.
本発明の基板装置の他の態様では、前記画素電位側容量電極及び前記容量線のうちの少なくとも一方と前記データ線とにより、各画素における非開口領域が規定されている。 In another aspect of the substrate device of the present invention, a non-opening region in each pixel is defined by at least one of the pixel potential side capacitor electrode and the capacitor line and the data line.
この態様によれば、基板上の積層構造内に存在する画素電位側容量電極及び容量線のうちの両方或いは一方と、データ線とによって、各画素における非開口領域を規定するので、薄膜トランジスタに比較的近接した位置においてチャネル領域を遮光できる。 According to this aspect, the non-opening region in each pixel is defined by both or one of the pixel potential side capacitor electrode and the capacitor line existing in the stacked structure on the substrate and the data line, and therefore, compared with the thin film transistor. The channel region can be shielded from light at a position close to the target.
この態様では、前記基板上に、前記薄膜トランジスタの少なくともチャネル領域を下側から覆う下側遮光膜を更に備えており、該下側遮光膜は平面的に見て前記非開口領域よりも輪郭が小さいように構成してもよい。 In this aspect, the substrate further includes a lower light-shielding film that covers at least the channel region of the thin film transistor from the lower side, and the lower light-shielding film has a smaller outline than the non-opening region in plan view. You may comprise as follows.
このように構成すれば、下側遮光膜によって、戻り光を遮光できる。そして特に、下側遮光膜は非開口領域よりも輪郭が小さいので、上側からの斜めの入射光が、画素電位側容量電極、容量線或いはデータ線の脇を抜けて、下側遮光膜の上面で反射する可能性を低減できる。これにより、この下側遮光膜の上面による反射光が、内面反射光或いは多重反射光としてチャネル領域に至る事態を効果的に未然防止できる。 If comprised in this way, return light can be light-shielded by a lower side light shielding film. In particular, since the lower light-shielding film has a smaller contour than the non-opening region, oblique incident light from the upper side passes through the pixel potential side capacitor electrode, the capacitor line, or the data line, and the upper surface of the lower light-shielding film. Can reduce the possibility of reflection. As a result, it is possible to effectively prevent the reflected light from the upper surface of the lower light-shielding film from reaching the channel region as internally reflected light or multiple reflected light.
本発明の電気光学装置は上記課題を解決するために、上述した本発明の基板装置(但し、その各種態様を含む)と、他の基板との間に電気光学物質が挟持されてなる。 In order to solve the above-described problems, the electro-optical device of the present invention includes an electro-optical material sandwiched between the above-described substrate device of the present invention (including various aspects thereof) and another substrate.
本発明の電気光学装置によれば、上述した基板装置を備えて構成されているので、強力な入射光が入射される使用環境においても、薄膜トランジスタにおける安定動作によってフリッカー等が低減されており、更に相対的に大きな蓄積容量によって、高品位の画像表示が可能となる。 According to the electro-optical device of the present invention, since the above-described substrate device is provided, flicker and the like are reduced by the stable operation of the thin film transistor even in a use environment where strong incident light is incident. A relatively large storage capacity enables high-quality image display.
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、明るく高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。 According to the electronic apparatus of the present invention, since it includes the above-described electro-optical device of the present invention, a projection display device, a liquid crystal television, a mobile phone, an electronic notebook, a word processor, and a viewfinder capable of displaying a bright and high-quality image. Various electronic devices such as a video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。 Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
(第1実施形態)
先ず本発明の第1実施形態における電気光学装置の画素部における構成について、図1から図6を参照して説明する。図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A’断面図である。更に、図4は、本実施形態において画素電位側容量電極を画素電極に接続するコンタクトホール及びその周辺における遮光の様子を示す図式的部分斜視図であり、図5は、比較例において画素電位側容量電極を画素電極に接続するコンタクトホール及びその周辺における遮光の様子を示す図式的部分斜視図であり、図6は、本実施形態における蓄積容量の有するMIM(Metal Insulator Metal)構造を示す図式的な部分断面図である。尚、図3及び図6においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
(First embodiment)
First, the configuration of the pixel portion of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 3 is a cross-sectional view taken along line AA ′ of FIG. Further, FIG. 4 is a schematic partial perspective view showing a state of light shielding in and around the contact hole connecting the pixel potential side capacitor electrode to the pixel electrode in this embodiment, and FIG. 5 is a pixel potential side in the comparative example. FIG. 6 is a schematic partial perspective view showing a state of light shielding in and around a contact hole connecting a capacitor electrode to a pixel electrode, and FIG. 6 is a schematic view showing a MIM (Metal Insulator Metal) structure of a storage capacitor in the present embodiment. FIG. In FIGS. 3 and 6, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。
In FIG. 1, a
図2において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of
また、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。即ち、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aの本線部がゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
In addition, the
図2及び図3に示すように、蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。
As shown in FIGS. 2 and 3, the
特に本実施形態では、蓄積容量70は、MIM構造を有する。このMIM構造を蓄積容量に係る構成及び作用効果について、ここで、図2及び図3に加えて図4から図6を参照して詳述する。
In particular, in the present embodiment, the
図3、図4及び図6に示すように、本実施形態では、画素電位側容量電極の一例を構成する中継層71は、金属を含んだ導電性の膜からなり、固定電位側容量電極の一例を構成する容量線300は、金属を含んだ導電性の膜からなり、誘電体膜75をこれらが挟持する形で、第1層間絶縁膜41上に、MIM構造が構築されている。
As shown in FIGS. 3, 4, and 6, in the present embodiment, the
これらのMIM構造を構築する中継層71及び容量線300は夫々、金属として、Pt、Ru、TiN、TaN、SRO及びAlのうち少なくとも一つを含む、数十〜数千nm程度の膜厚の導電膜からなる。従って、中継層71及び容量線300は夫々、遮光性能に優れた遮光膜として機能することとなり、図2及び図3に示すAl膜等からなるデータ線6aと共に、当該電気光学装置における平面形状が格子状である上側遮光膜を構築している。より具体的には、例えば、中継層71は、Ptを含んでなり、容量線300は、Alを含んでなる。或いは、中継層71は、TiNを含んでなり、容量線300は、Alを含んでなる。このような組み合わせで構成すれば、確実に遮光性能を高めると同時に安定的に蓄積容量を増大可能となる。この際、各金属膜の膜厚は、入射光強度、装置仕様等に鑑み、個別具体的に十分な遮光性能を得るに十分な値とすればよい。加えて、TFTアレイ基板10上で上側に位置する容量線300を、反射率が極めて高いAl膜から形成すると共に、下側に位置する中継層71を、Al膜と比べて反射率が数分の一程度であるPt膜やTiN膜から形成することで、上側から入射される入射光を上側の容量線300で反射することにより、内面反射光や多重反射光の発生を低減できる。
Each of the
また、蓄積容量70の誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄い、TaOx、BST、PZT、TiO2、ZrO2、HfO2、SiO2、SiON及びSiNのうち少なくとも一つを含んでなる絶縁膜からなる。特に、TaOx、BST、PZT、TiO2、ZrO2、HfO2といった高誘電率材料を誘電体膜75として用いることにより、限られた基板上領域で容量値を増大できる。或いは、SiO2、SiON、SiNといったシリコンを含む材料を誘電体膜75に用いることにより、シリコンを含んでなる半導体層1a並びに第1層間絶縁膜41等の層間絶縁膜との間におけるストレス発生を低減できる。尚、誘電体膜75としては、HTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から形成してもよい。いずれにせよ、蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄い程良く、更に誘電率が高い程良い。
Further, at least one of the
従って本実施形態によれば、低抵抗の二つの容量電極に、高誘電率の誘電体膜を挟持したMIM構造の蓄積容量70によって、比較的大きな容量値を実現できると同時に、TFT30に係る遮光性能を向上できる。
Therefore, according to the present embodiment, a relatively large capacitance value can be realized by the MIM
即ち図4に示すように、基板面に垂直な入射光L0や基板面に斜めの入射光L1は、概ね容量線300により遮光される。そして、画素電極9aと中継層71とを結ぶコンタクトホール85を避けるように設けられた容量線300の切り欠き部に入射光L2が入射しても、これは、コンタクトホール85に接続されており遮光膜からなる中継層71により遮光される。
That is, as shown in FIG. 4, the incident light L 0 perpendicular to the substrate surface and the incident
仮に図5(比較例)に示すように、中継層71’が透明或いは半透明の、例えば導電性のポリシリコン膜から形成されていたとすれば、コンタクトホール85を避けるように設けられた容量線300の切り欠き部に入射光L2が入射すると、これは、中継層71を透過して、最終的にTFT30のチャネル領域1a’或いはその隣接領域に到達する。この結果、TFT30のトランジスタ特性が変化或いは劣化して、フリッカ等の画質劣化が発生してしまうのである。
As shown in FIG. 5 (comparative example), if the
図4及び図5から分かるように、本実施形態のMIM構造は、特にコンタクトホール85が設けられた場合に、優れた遮光性能を発揮する。
As can be seen from FIGS. 4 and 5, the MIM structure of this embodiment exhibits excellent light shielding performance particularly when the
尚、本実施形態では、容量線300が中継層71の上側にあるが、容量線が中継層の下側にある場合にも、中継層と高濃度ドレイン領域とを接続するコンタクトホールを避けるべく、容量線に切り欠き部が設けられる必要がある。従って、この場合にもMIM構造とすることで、当該コンタクトホール及びその周辺における遮光性能を同様に高められる。
In the present embodiment, the
加えて容量線300は平面的に見て、走査線3aに沿ってストライプ状に伸びており(図2参照)、TFT30に重なる個所が図2中上下に突出している。そして、図2中縦方向に夫々延びるデータ線6aと図2中横方向に夫々延びる容量線300とが相交差して形成されることにより、TFTアレイ基板10上におけるTFT30の上側に、平面的に見て格子状の上側遮光膜(内蔵遮光膜)が構成されており、各画素の開口領域を規定している。
In addition, the
更に容量線300は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための後述の走査線駆動回路や画像信号をデータ線6aに供給するサンプリング回路を制御する後述のデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。
Further, the
他方、中継層71は、上述の如き蓄積容量70の画素電位側容量電極としての機能及び遮光機能に加えて、画素電極9aと高濃度ドレイン領域1eとを、コンタクトホール83及び85を介して中継接続する機能をも有している。中継層71により中継接続することにより、層間距離が例えば2000nm程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
On the other hand, the
再び図2及び図3に戻り、TFTアレイ基板10上におけるTFT30の下側には、下側遮光膜11aが格子状に設けられている。下側遮光膜11aは、上述した容量線300或いは中継層71と同様に金属を含む各種の導電性の遮光膜からなる。好ましくは、下側遮光膜11aの形成後におけるTFT30を形成する際の高温プロセスに耐える膜である、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pb(鉛)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
2 and 3 again, the lower light-shielding
従って本実施形態では、比較的層間距離の小さい下側遮光膜11aと、前述の如く容量線300、中継層71及びデータ線6aからなる格子状の上側遮光膜との間に半導体層1aを挟持する構成が得られるので、入射光及び戻り光に対して、基本的に非常に高い遮光性能が得られ、更に図4及び図5に示したように、コンタクトホール85及びその周辺においても、高い遮光性能が得られる。
Therefore, in this embodiment, the
尚、下側遮光膜11aについても、前述の容量線300の場合と同様に、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
Note that the lower light-shielding
図2及び図3において、電気光学装置は、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。
2 and 3, the electro-optical device includes a transparent
図3に示すように、TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性膜からなる。また配向膜16は例えば、ポリイミド膜などの有機膜からなる。
As shown in FIG. 3, the
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。また配向膜22は、ポリイミド膜などの有機膜からなる。
On the other hand, a
対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く格子状の上側遮光膜を構成する容量線300、中継層71及びデータ線6aと共に当該対向基板20上の遮光膜により、対向基板20側からの入射光がチャネル領域1a’や低濃度ソース領域1b及び低濃度ドレイン領域1cに侵入するのを、より確実に阻止できる。更に、このような対向基板20上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板20上の遮光膜は好ましくは、平面的に見て容量線300とデータ線6aとからなる遮光層の内側に位置するように形成する。これにより、対向基板20上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
The
このように構成された、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、TFTアレイ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
Between the
更に、画素スイッチング用TFT30の下には、下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。
Further, a
図3において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。
In FIG. 3, the
走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。
On the
第1層間絶縁膜41上には中継層71及び容量線300が形成されており、これらの上には、高濃度ソース領域1d及び中継層71へ夫々通じるコンタクトホール81及びコンタクトホール85が各々開孔された第2層間絶縁膜42が形成されている。
A
尚、本実施形態では、第1層間絶縁膜41に対しては、約1000℃の焼成を行うことにより、半導体層1aや走査線3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第2層間絶縁膜42に対しては、このような焼成を行わないことにより、容量線300の界面付近に生じるストレスの緩和を図るようにしてもよい。
In this embodiment, the first
第2層間絶縁膜42上にはデータ線6aが形成されており、これらの上には、中継層71へ通じるコンタクトホール85が形成された第3層間絶縁膜43が形成されている。画素電極9aは、このように構成された第3層間絶縁膜43の上面に設けられている。
A
本実施形態では、図3に示したように多数の所定パターンの導電層を積層することにより、画素電極9aの下地面(即ち、第3層間絶縁膜43の表面)におけるデータ線6aや走査線3aに沿った領域に段差が生じるのを、第3層間絶縁膜43の表面を平坦化処理することで緩和している。例えば、CMP(Chemical Mechanical Polishing)処理等で研磨することにより、或いは有機SOG(Spin On Glass)を用いて平らに形成することで緩和している。このように配線、素子等が存在する領域と存在しない領域との間における段差を緩和することにより、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。但し、このように第3層間絶縁膜43に平坦化処理を施すのに代えて又は加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41及び第2層間絶縁膜42のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより平坦化処理を行ってもよい。
In the present embodiment, as shown in FIG. 3, by laminating a plurality of conductive layers having a predetermined pattern, the
以上図1から図6を参照して説明したように、本実施形態の電気光学装置によれば、MIM構造を有する蓄積容量70を構築することにより、限られた基板上領域で比較的大きな容量値が得られると共に高い遮光性能を実現でき、最終的には、強力な入射光を用いつつトランジスタ特性に優れたTFT30を用いたアクティブマトリックス駆動方式により、高品位の画像表示が可能となる。
As described above with reference to FIGS. 1 to 6, according to the electro-optical device of this embodiment, a relatively large capacitance can be obtained in a limited region on the substrate by constructing the
尚、以上説明した実施形態では、画素スイッチング用TFT30は、好ましくは図3に示したようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。また本実施形態では、画素スイッチング用TFT30のゲート電極を高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
In the embodiment described above, the
(第2実施形態)
次に、本発明の第2実施形態における電気光学装置について、図7を参照して説明する。図7は、第2実施形態における蓄積容量の積層構造を示す図式的な部分断面図である。
(Second Embodiment)
Next, an electro-optical device according to a second embodiment of the invention will be described with reference to FIG. FIG. 7 is a schematic partial cross-sectional view showing a stacked structure of storage capacitors in the second embodiment.
図7に示すように、第2実施形態では、固定電位側容量電極を含む容量線300は、Al膜300bを両面からTiN膜300a及び300cで挟持した積層体からなる。その他の構成については、上述した第1実施形態の場合と同様である。
As shown in FIG. 7, in the second embodiment, the
従って第2実施形態によれば、Al膜300bにより、容量線300の低抵抗化を図りつつ、TiN膜300a及び300cにより、遮光性能を高められる。特に、TiN膜はAl膜と比べて、反射率が数分の一であるので、本実施形態の如き構成を採ることで、入射光や戻り光に起因する内面反射光や多重反射光の発生を防ぐことができる。
Therefore, according to the second embodiment, the light shielding performance can be enhanced by the
尚、第2実施形態では、容量線300を、TiN膜でAl膜を挟持する積層体から構成したが、通常の金属、高融点金属、シリサイド、Si膜、SiGe膜等を含む積層体から、容量線300を構成してもよいし、容量線300に代えて或いは加えて、中継層71をこのような積層体から構成してもよい。このうち特に、バンドギャップが小さいSiGe膜を含む積層体とすれば、このSiGe膜により比較的強力な光吸収作用が得られる。
In the second embodiment, the
(第3実施形態)
次に、本発明の第3実施形態における電気光学装置について、図8を参照して説明する。図8は、第3実施形態における蓄積容量の積層構造を示す図式的な部分断面図である。
(Third embodiment)
Next, an electro-optical device according to a third embodiment of the invention will be described with reference to FIG. FIG. 8 is a schematic partial cross-sectional view showing a stacked structure of storage capacitors in the third embodiment.
図8に示すように、第3実施形態では、固定電位側容量電極を含む容量線300は、TiN膜300d上にAl膜300eが積層された積層体からなる。また、中継層71は、導電性のポリシリコン膜71a上にPt膜71bが積層された積層体からなる。その他の構成については、上述した第1実施形態の場合と同様である。
As shown in FIG. 8, in the third embodiment, the
従って第3実施形態によれば、Al膜300eにより、容量線300の低抵抗化を図りつつ、TiN膜300dにより、容量線300における遮光性能を高められる。特に、TiN膜はAl膜と比べて、反射率が数分の一であるので、本実施形態の如き構成を採ることで、特に戻り光や図中上方に向かって進行する光に係る内面反射光や多重反射光の発生を多少防ぐことができる。他方、Pt膜71bにより、中継層71の低抵抗化を図ることができ、その遮光性能を高められる。更に、導電性のポリシリコン膜71aにより、中継層71の低抵抗化を図りつつ、当該ポリシリコン膜71aにおける光吸収作用によって、特に戻り光や図中上方に向かって進行する光に係る内面反射光や多重反射光の発生を顕著に防ぐことができる。尚、このようなポリシリコン膜71aを半導体層1aと同一膜から構成すれば、基板上における製造プロセスと積層構造の単純化を図れる。
Therefore, according to the third embodiment, the light shielding performance of the
第3実施形態では、中継層71の積層体を構成する光吸収層として、ポリシリコン膜71aを用いたが、これに代えて、アモルファスシリコン、単結晶シリコン、SiGe材料層等から中継層71の積層体を構成してもよいし、更に、光吸収層を中継層71の積層体のうち図8中で上側に配置することも可能である。
In the third embodiment, the
(第4実施形態)
次に、本発明の第4実施形態における電気光学装置について、図9を参照して説明する。図9は、第3実施形態における蓄積容量の積層構造を示す図式的な部分断面図である。尚、図9は、特にコンタクトホール85付近における蓄積容量の積層構造を示したものである。
(Fourth embodiment)
Next, an electro-optical device according to a fourth embodiment of the invention will be described with reference to FIG. FIG. 9 is a schematic partial cross-sectional view showing a stacked structure of storage capacitors in the third embodiment. FIG. 9 shows a stacked structure of the storage capacitor particularly in the vicinity of the
図9に示すように、第4実施形態では、中継層71は、Al膜71c上にAlN膜71dが積層された積層体からなる。その他の構成については、上述した第1実施形態の場合と同様である。
As shown in FIG. 9, in the fourth embodiment, the
従って第4実施形態によれば、コンタクトホール85を介して相接触する、ITO膜からなる画素電極9aとAlN膜からなる中継層71との間で、良好なオーミック接触が得られる。しかも、このようにAl膜71cとAlN膜71dとを含む積層体からなる中継層71によって、良好な遮光性能が得られる。
Therefore, according to the fourth embodiment, a good ohmic contact can be obtained between the
尚、第4実施形態では、画素電極9aをITO膜から形成し、これとオーミック接触できるAlN膜で、画素電位側容量電極71を形成したが、画素電極をIZO(Indium Zinc Oxide)膜から構成すれば、Al膜とオーミック接触が得られる。
In the fourth embodiment, the
以上説明した第1から第4実施形態では特に、各画素における非開口領域が、容量線300、中継層71及びデータ線6aからなる上側遮光膜により規定されている。従って、TF30に比較的近接した位置においてチャネル領域1a’を遮光でき、例えば対向基板20上に形成された遮光膜により遮光を行なう場合と比較して、遮光性能を高めることが出来ると共に、遮光膜の位置ずれや寸法ずれを見込んで非開口領域を広げる必要が殆どなくなる。
Particularly in the first to fourth embodiments described above, the non-opening region in each pixel is defined by the upper light shielding film including the
尚、以上説明した第1から第4実施形態においては、図10(a)に示すように、平面的に見て、データ線6a、容量線300及び中継層71からなる格子状の上側遮光膜は、格子状の下側遮光膜11aより輪郭が大きく且つ下側遮光膜11aは、ゲート電極を含む走査線3aよりも輪郭が大きいのが好ましい。このように構成すれば、上方から入射した光のうち、上側遮光膜の脇を抜けて下側遮光膜11aの上面で反射する成分を低減でき、上方からの入射光からなる内面反射光或いは多重反射光を極力低減できる。他方、下側遮光膜11aは走査線3aよりも輪郭が大きいので、下方から入射した光のうち、下側遮光膜11aの脇を抜けて走査線3aに入射する成分を極力低減できる。
In the first to fourth embodiments described above, as shown in FIG. 10A, when viewed in plan, the lattice-shaped upper light-shielding film including the
尚、変形形態として、以上説明した第1から第4実施形態においては、図10(b)に示すように、格子状の下側遮光膜11aに代えて、走査線3aに沿うストライプ状の下側遮光膜11bを形成してもよい。この場合にも、データ線6a、容量線300及び中継層71からなる格子状の上側遮光膜は、下側遮光膜11bより輪郭が大きく且つ下側遮光膜11bは、ゲート電極を含む走査線3aよりも輪郭が大きいのが好ましい。このように構成すれば、上方から入射した光のうち、上側遮光膜の脇を抜けて下側遮光膜11aの上面で反射する成分を低減でき、下方から入射した光のうち、下側遮光膜11aの脇を抜けて走査線3aに入射する成分を極力低減できる。
As a modification, in the first to fourth embodiments described above, as shown in FIG. 10B, instead of the lattice-shaped lower light-shielding
(製造プロセス)
次に、上述した第1実施形態の電気光学装置の製造プロセスについて図11及び図12を参照して説明する。ここに図11及び図12は、製造プロセスの各工程における電気光学装置の積層構造を、図3の断面図のうち半導体層1a付近に係る部分で順を追って示す工程図である。
(Manufacturing process)
Next, a manufacturing process of the above-described electro-optical device according to the first embodiment will be described with reference to FIGS. FIG. 11 and FIG. 12 are process drawings sequentially showing the laminated structure of the electro-optical device in each step of the manufacturing process in the portion related to the vicinity of the
先ず図11の工程(1)に示すように、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
First, as shown in step (1) of FIG. 11, a
続いて、このように処理されたTFTアレイ基板10の全面に、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜11aを形成する。
Subsequently, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo, and Pd or a metal silicide is formed on the entire surface of the
次に工程(2)では、下側遮光膜11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する。この下地絶縁膜12の膜厚は、例えば約500〜2000nm程度とする。
Next, in step (2), TEOS (tetraethyl orthosilicate) gas, TEB (tetraethyl boatrate) gas, TMOP is formed on the lower light-shielding
続いて、下地絶縁膜12上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜を約50〜200nmの粒径、好ましくは約100nmの粒径となるまで固相成長させる。固相成長させる方法としては、RTA(Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型にするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
Subsequently, low pressure CVD (for example, pressure) using monosilane gas, disilane gas or the like at a flow rate of about 400 to 600 cc / min on the
続いて、TFT30を構成する半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、続けて減圧CVD法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜を形成する、これにより、多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
Subsequently, the
続いて、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちNチャネル領域或いはPチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
Subsequently, in order to control the threshold voltage Vth of the
次に工程(3)では、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。又は、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンの走査線3aを形成する。
Next, in step (3), a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is further thermally diffused to make the polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of this polysilicon film is about 100 to 500 nm, preferably about 350 nm. Then, a
例えば、TFT30をLDD構造を持つnチャネル型のTFTとする場合、半導体層1aに、先ず低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、走査線3a(ゲート電極)をマスクとして、PなどのV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013/cm2のドーズ量にて)ドープする。これにより走査線3a下の半導体層1aはチャネル領域1a’となる。更に、画素スイッチング用TFT30を構成する高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、PなどのV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cm2のドーズ量にて)ドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3aをマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより走査線3aは更に低抵抗化される。
For example, when the
次に図12の工程(4)では、走査線3a上に、例えば、常圧又は減圧CVD法等によりTEOSガス、TEBガス、TMOPガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜41を形成する。この第1層間絶縁膜41の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、800℃の程度の高温でアニール処理し、第1層間絶縁膜41の膜質を向上させておく。
Next, in step (4) of FIG. 12, silicate such as NSG, PSG, BSG, BPSG is used on the
続いて、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83を同時開孔する。
Subsequently, the contact holes 83 are simultaneously opened by dry etching such as reactive ion etching and reactive ion beam etching for the first
続いて、第1層間絶縁膜41上に、Pt等の金属膜を、スパッタリングにより、100〜500nm程度の膜厚に形成する。そしてフォトリソグラフィ及びエッチングにより、所定パターンを持つ中継層71を形成する。
Subsequently, a metal film such as Pt is formed on the first
続いて、プラズマCVD等により、TaOx膜等の絶縁膜からなる誘電体膜75を、中継層71上に形成する。この誘電体膜75は、絶縁膜2の場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にTFTのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜75を薄くする程、蓄積容量70は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚50nm以下の極薄い絶縁膜となるように誘電体膜75を形成すると有利である。
Subsequently, a
続いて、誘電体膜75上に、Al等の金属膜を、スパッタリングにより、100〜500nm程度の膜厚に形成する。そしてフォトリソグラフィ及びエッチングにより、所定パターンを持つ容量線300を形成する。即ち、蓄積容量70が完成する。
Subsequently, a metal film such as Al is formed on the
次に工程(5)では、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する。第1層間絶縁膜42の膜厚は、例えば500〜1500nm程度である。
Next, in the step (5), for example, a second interlayer made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like using atmospheric pressure or reduced pressure CVD method, TEOS gas, or the like. An insulating
続いて、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81を開孔する。
Subsequently, the
続いて、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nmの厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線6aを形成する。
Subsequently, the entire surface of the second
次に工程(6)では、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する。第3層間絶縁膜43の膜厚は、例えば500〜1500nm程度である。
Next, in step (6), a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, or the like is used so as to cover the
続いて、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、不図示のコンタクトホール85(図2から図4参照)を開孔する。
Subsequently, a contact hole 85 (see FIG. 2 to FIG. 4) (not shown) is opened by dry etching such as reactive ion etching and reactive ion beam etching for the third
続いて、第3層間絶縁膜43上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成してもよい。
Subsequently, a transparent conductive film such as an ITO film is deposited on the third
続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜16(図3参照)が形成される。
Subsequently, after applying a polyimide alignment film coating solution on the
他方、図3に示した対向基板20については、ガラス基板等が先ず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。尚、これらの遮光膜は、導電性である必要はなく、Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
On the other hand, with respect to the
その後、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22(図3参照)が形成される。
Thereafter, a transparent conductive film such as ITO is deposited on the entire surface of the
最後に、上述のように各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材(図13及び図14参照)により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
Finally, the
以上説明した製造プロセスにより、前述した第1実施形態の電気光学装置を製造できる。 The electro-optical device according to the first embodiment described above can be manufactured by the manufacturing process described above.
他方、図7に示した第2実施形態の電気光学装置を製造する場合には、図12の工程(4)において、容量線300を、スパッタリング、真空蒸着、CVD法等を繰り返して行うことで積層形成すればよい。図8に示した第3実施形態の電気光学装置を製造する場合には、図12の工程(4)において、中継層71及び容量線300を夫々、スパッタリング、真空蒸着、CVD法等を繰り返して行うことで積層形成すればよい。図9に示した第4実施形態の電気光学装置を製造する場合には、図12の工程(4)において、中継層71を、スパッタリング、真空蒸着、CVD法等を繰り返して行うことで積層形成し、更に図12の工程(6)において、ITO膜に代えてIZO膜を形成すればよい。
On the other hand, when the electro-optical device according to the second embodiment shown in FIG. 7 is manufactured, in the step (4) of FIG. 12, the
(電気光学装置の全体構成)
以上のように構成された各実施形態における電気光学装置の全体構成を図13及び図14を参照して説明する。尚、図13は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図14は、図13のH−H’断面図である。
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 13 and 14. FIG. 13 is a plan view of the
図13において、TFTアレイ基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して、画像表示領域10aの周辺を規定する額縁としての遮光膜53が設けられている。シール材52の外側の領域には、データ線6aに画像信号を所定タイミングで供給することによりデータ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定タイミングで供給することにより走査線3aを駆動する走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。更にTFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。そして、図14に示すように、図13に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTFTアレイ基板10に固着されている。
In FIG. 13, a sealing
尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
On the
以上図1から図14を参照して説明した実施形態では、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
In the embodiment described above with reference to FIGS. 1 to 14, instead of providing the data line driving
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
Since the electro-optical device in the embodiment described above is applied to a projector, three electro-optical devices are respectively used as RGB light valves, and each light valve is connected to a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in each embodiment, the
(電子機器の実施形態)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図15は、投射型カラー表示装置の図式的断面図である。
(Embodiment of electronic device)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described in detail as a light valve will be described. FIG. 15 is a schematic sectional view of the projection type color display device.
図15において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
In FIG. 15, a
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう基板装置及び電気光学装置もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. In addition, electro-optical devices are also included in the technical scope of the present invention.
1a…半導体層、1a’…チャネル領域、1b…低濃度ソース領域、1c…低濃度ドレイン領域、1d…高濃度ソース領域、1e…高濃度ドレイン領域、2…絶縁膜、3a…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、11a…下側遮光膜、12…下地絶縁膜、16…配向膜、20…対向基板、21…対向電極、22…配向膜、30…TFT、50…液晶層、70…蓄積容量、71…中継層、75…誘電体膜、81,83,85…コンタクトホール、300…容量線。
DESCRIPTION OF
Claims (17)
画素電極と、
該画素電極に接続された薄膜トランジスタと、
該薄膜トランジスタに接続された走査線及びデータ線と、
前記画素電極に接続されており蓄積容量を構成する画素電位側容量電極と、
該画素電位側容量電極に誘電体膜を介して対向配置されており前記蓄積容量を構成する固定電位側容量電極を含む容量線と
を備え、
前記画素電位側容量電極及び前記固定電位側容量電極は夫々、金属を含んでなることを特徴とする基板装置。 On the board
A pixel electrode;
A thin film transistor connected to the pixel electrode;
A scan line and a data line connected to the thin film transistor;
A pixel potential side capacitor electrode connected to the pixel electrode and constituting a storage capacitor;
A capacitor line including a fixed potential side capacitor electrode that is disposed opposite to the pixel potential side capacitor electrode via a dielectric film and constitutes the storage capacitor, and
Each of the pixel potential side capacitor electrode and the fixed potential side capacitor electrode includes a metal.
前記容量線には、平面的に見て前記コンタクトホールを避けるように切り欠き部が設けられており、
前記画素電位側容量電極及び前記固定電位側容量電極は夫々、遮光性の金属膜を含んでなることを特徴とする請求項1に記載の基板装置。 The pixel potential side capacitor electrode is connected to the pixel electrode through a contact hole,
The capacitor line is provided with a notch so as to avoid the contact hole in plan view,
2. The substrate device according to claim 1, wherein each of the pixel potential side capacitor electrode and the fixed potential side capacitor electrode includes a light-shielding metal film.
前記容量線は、平面的に見て前記コンタクトホールを避けるように切り欠き部が設けられており、
前記画素電位側容量電極及び前記固定電位側容量電極は夫々、遮光性の金属膜を含んでなることを特徴とする請求項1に記載の基板装置。 The pixel potential side capacitor electrode is connected to the thin film transistor through a contact hole,
The capacitor line is provided with a notch so as to avoid the contact hole in plan view,
2. The substrate device according to claim 1, wherein each of the pixel potential side capacitor electrode and the fixed potential side capacitor electrode includes a light-shielding metal film.
前記積層体は、Al膜とAlN膜とを含み、
前記画素電極は、ITO(Indium Tin Oxide:インジウム・ティン・オキサイド)膜からなり、
該AlN膜と前記画素電極とが電気的に接触することで、前記画素電位側容量電極と前記画素電極とが接続されていることを特徴とする請求項10に記載の基板装置。 The pixel potential side capacitor electrode is made of the laminate,
The laminate includes an Al film and an AlN film,
The pixel electrode is made of an ITO (Indium Tin Oxide) film,
11. The substrate device according to claim 10, wherein the pixel potential side capacitor electrode and the pixel electrode are connected by the AlN film and the pixel electrode being in electrical contact with each other.
該下側遮光膜は平面的に見て前記非開口領域よりも輪郭が小さいことを特徴とする請求項14に記載の基板装置。 On the substrate, further comprises a lower light-shielding film covering at least the channel region of the thin film transistor from the lower side,
The substrate apparatus according to claim 14, wherein the lower light-shielding film has a smaller outline than the non-opening region when seen in a plan view.
An electronic apparatus comprising the electro-optical device according to claim 16.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140082A JP2006243753A (en) | 2006-05-19 | 2006-05-19 | Substrate device, optoelectronic device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140082A JP2006243753A (en) | 2006-05-19 | 2006-05-19 | Substrate device, optoelectronic device, and electronic instrument |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001192774A Division JP3932835B2 (en) | 2001-06-26 | 2001-06-26 | TFT array substrate, electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006243753A true JP2006243753A (en) | 2006-09-14 |
JP2006243753A5 JP2006243753A5 (en) | 2008-07-24 |
Family
ID=37050150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006140082A Withdrawn JP2006243753A (en) | 2006-05-19 | 2006-05-19 | Substrate device, optoelectronic device, and electronic instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006243753A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013040990A (en) * | 2011-08-11 | 2013-02-28 | Japan Display Central Co Ltd | Liquid crystal display device |
US20220059594A1 (en) * | 2020-08-24 | 2022-02-24 | Tower Partners Semiconductor Co., Ltd. | Solid-state imaging device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257164A (en) * | 1992-03-10 | 1993-10-08 | Sharp Corp | Active matrix substrate |
JPH0682826A (en) * | 1992-09-03 | 1994-03-25 | Sharp Corp | Active matrix substrate and its production |
JPH08262494A (en) * | 1995-03-20 | 1996-10-11 | Sony Corp | Active matrix type display device |
JPH11326945A (en) * | 1998-05-12 | 1999-11-26 | Sony Corp | Liquid crystal display device |
JP2000010120A (en) * | 1998-06-23 | 2000-01-14 | Seiko Epson Corp | Liquid crystal device and electronic appliance |
JP2000091585A (en) * | 1998-09-10 | 2000-03-31 | Sharp Corp | Thin-film transistor and its manufacture |
WO2000031714A1 (en) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Electro-optical device and production method thereof and electronic equipment |
JP2000299468A (en) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001066638A (en) * | 1999-08-30 | 2001-03-16 | Sony Corp | Liquid crystal display device and its manufacture |
JP2003005672A (en) * | 2001-06-26 | 2003-01-08 | Seiko Epson Corp | Substrate device, optoelectronic device and electronic instrument |
-
2006
- 2006-05-19 JP JP2006140082A patent/JP2006243753A/en not_active Withdrawn
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257164A (en) * | 1992-03-10 | 1993-10-08 | Sharp Corp | Active matrix substrate |
JPH0682826A (en) * | 1992-09-03 | 1994-03-25 | Sharp Corp | Active matrix substrate and its production |
JPH08262494A (en) * | 1995-03-20 | 1996-10-11 | Sony Corp | Active matrix type display device |
JPH11326945A (en) * | 1998-05-12 | 1999-11-26 | Sony Corp | Liquid crystal display device |
JP2000010120A (en) * | 1998-06-23 | 2000-01-14 | Seiko Epson Corp | Liquid crystal device and electronic appliance |
JP2000091585A (en) * | 1998-09-10 | 2000-03-31 | Sharp Corp | Thin-film transistor and its manufacture |
WO2000031714A1 (en) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Electro-optical device and production method thereof and electronic equipment |
JP2000299468A (en) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001066638A (en) * | 1999-08-30 | 2001-03-16 | Sony Corp | Liquid crystal display device and its manufacture |
JP2003005672A (en) * | 2001-06-26 | 2003-01-08 | Seiko Epson Corp | Substrate device, optoelectronic device and electronic instrument |
JP3932835B2 (en) * | 2001-06-26 | 2007-06-20 | セイコーエプソン株式会社 | TFT array substrate, electro-optical device and electronic apparatus |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013040990A (en) * | 2011-08-11 | 2013-02-28 | Japan Display Central Co Ltd | Liquid crystal display device |
US9025101B2 (en) | 2011-08-11 | 2015-05-05 | Japan Display Inc. | Liquid crystal display |
US9140943B2 (en) | 2011-08-11 | 2015-09-22 | Japan Display Inc. | Liquid crystal display |
US9810959B2 (en) | 2011-08-11 | 2017-11-07 | Japan Display Inc. | Liquid crystal display including a mainpixel electrode |
US20220059594A1 (en) * | 2020-08-24 | 2022-02-24 | Tower Partners Semiconductor Co., Ltd. | Solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100484343B1 (en) | Electro-optical device | |
EP1437618B1 (en) | Electro-optical device, process for manufacturing the same, and electronic apparatus | |
JP3381718B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP3731447B2 (en) | Electro-optical device and manufacturing method thereof | |
US7449411B2 (en) | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus | |
JP3873610B2 (en) | Electro-optical device, manufacturing method thereof, and projector | |
JP2007199188A (en) | Electrooptical apparatus and method for manufacturing the same, and electronic equipment | |
JP4599655B2 (en) | Electro-optical device and projector | |
JP3736513B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP3937721B2 (en) | Electro-optical device, manufacturing method thereof, and projector | |
JP3743273B2 (en) | Manufacturing method of electro-optical device | |
JP3931547B2 (en) | Electro-optical device and manufacturing method thereof | |
JP3932835B2 (en) | TFT array substrate, electro-optical device and electronic apparatus | |
JP3791338B2 (en) | Electro-optical device, manufacturing method thereof, and projection display device | |
JP3799943B2 (en) | Electro-optical device and projector | |
JP4016639B2 (en) | Electro-optical device, manufacturing method thereof, and projection display device | |
JP3969439B2 (en) | Electro-optic device | |
JP3925549B2 (en) | Electro-optical device and electronic apparatus | |
JP2006243753A (en) | Substrate device, optoelectronic device, and electronic instrument | |
JP4023107B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP4139530B2 (en) | Electro-optical device and electronic apparatus | |
JP4000827B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP4462128B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP4269659B2 (en) | Electro-optical device, manufacturing method thereof, and electronic apparatus | |
JP2004191930A (en) | Electrooptical device and method of manufacturing the same, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120622 |