JP4023107B2

JP4023107B2 - Electro-optical device and electronic apparatus including the same

Info

Publication number: JP4023107B2
Application number: JP2001148295A
Authority: JP
Inventors: 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-05-17
Filing date: 2001-05-17
Publication date: 2007-12-19
Anticipated expiration: 2021-05-17
Also published as: JP2002341380A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置及びこれを具備する投射型表示装置等の電子機器の技術分野に属し、特に画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）を、基板上の積層構造中に備えた形式の電気光学装置及びそのような電気光学装置を具備する投射型表示装置等の電子機器の技術分野に属する。
【０００２】
【背景技術】
ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、各画素に設けられた画素スイッチング用ＴＦＴのチャネル領域に入射光が照射されると光による励起で光リーク電流が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴアレイ基板上においてＴＦＴの上を通過すると共にＡｌ（アルミニウム）等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。更に、ＴＦＴアレイ基板上のＴＦＴの下側に対向する位置にも、例えば高融点金属からなる遮光膜を設けることがある。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光などの戻り光が、当該電気光学装置のＴＦＴに入射するのを未然に防ぐことができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した各種遮光技術によれば、以下の問題点がある。
【０００４】
即ち、先ず対向基板上やＴＦＴアレイ基板上に遮光膜を形成する技術によれば、遮光膜とチャネル領域との間は、３次元的に見て例えば液晶層、電極、層間絶縁膜等を介してかなり離間しており、両者間へ斜めに入射する光に対する遮光が十分ではない。特にプロジェクタのライトバルブとして用いられる小型の電気光学装置においては、入射光は光源からの光をレンズで絞った光束であり、斜めに入射する成分を無視し得ない程に（例えば、基板に垂直な方向から１０度から１５度程度傾いた成分を１０％程度）含んでいるので、このような斜めの入射光に対する遮光が十分でないことは実践上問題となる。
【０００５】
加えて、遮光膜のない領域から電気光学装置内に侵入した光が、基板の上面或いは基板の上面に形成された遮光膜の上面やデータ線の下面（即ち、チャネル領域に面する側の内面）で反射された後に、係る反射光或いはこれが更に基板の上面或いは遮光膜やデータ線の内面で反射された多重反射光が最終的にＴＦＴのチャネル領域に到達してしまう場合もある。
【０００６】
特に近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、更に明るい画像を表示すべく入射光の光強度を高めるに連れて、上述した従来の各種遮光技術によれば、十分な遮光を施すのがより困難となり、ＴＦＴのトランジスタ特性の変化により、フリッカ等が生じて、表示画像の品位が低下してしまうという問題点がある。
【０００７】
尚、このような耐光性を高めるためには、遮光膜の形成領域を広げればよいようにも考えられるが、遮光膜の形成領域を広げてしまったのでは、表示画像の明るさを向上させるべく各画素の開口率を高めることが根本的に困難になるという問題点が生じる。更に上述の如く遮光膜（即ち、ＴＦＴの下側の遮光膜やデータ線等からなるＴＦＴの上側の遮光膜等）の存在により、斜め光に起因した内面反射や多重反射光が発生することに鑑みればむやみに遮光膜の形成領域を広げたのでは、このような内面反射光や多重反射光の増大を招くという解決困難な問題点もある。
【０００８】
本発明は上述の問題点に鑑みなされたものであり、耐光性に優れており、明るく高品位の画像表示が可能な電気光学装置及びこれを具備する電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一方の基板と他方の基板との間に電気光学物質が封入されてなる電気光学装置であって、前記一方の基板上に、走査線と、該走査線と交差するデータ線と、前記走査線と前記データ線の交差部に対応して配置される薄膜トランジスタ及び画素電極と、前記薄膜トランジスタの少なくともチャネル領域の下側に設けられた下側遮光膜と、前記走査線のうち前記チャネル領域に対向しない配線部分の少なくとも一部を上側から覆う島状の上側遮光膜とを備えており、画像表示領域内において前記走査線のうち前記チャネル領域に対向しない配線部分の少なくとも一部は、平面的に見て前記下側遮光膜の形成されていない領域に配線されており、前記上側遮光膜は、前記チャネル領域側の端部が当該チャネル領域に沿って幅広に形成されている。
【００１０】
本発明の電気光学装置によれば、走査線に走査信号を供給し且つデータ線に画像信号を供給して、薄膜トランジスタによって画素電極をスイッチング制御することにより、アクティブマトリクス駆動が可能となる。この際、薄膜トランジスタの少なくともチャネル領域の下側には、下側遮光膜が設けられているので、前述の戻り光が、薄膜トランジスタの下側からチャネル領域に直接入射することを防止できる。この結果、戻り光に起因した光リーク電流を低減でき、薄膜トランジスタの特性が変化する自体を有効に防止できる。このような下側遮光膜は、例えば高融点金属膜、ポリシリコン膜などの単一層膜或いは多層膜から構成され、光を反射或いは吸収することにより遮光を行う。
【００１１】
ここで特に、画像表示領域内において、走査線のうちチャネル領域に対向しない配線部分の少なくとも一部は、平面的に見て下側遮光膜の形成されていない領域に配線されている。即ち、該走査線の一部の下側には、下側遮光膜が形成されていない。このため、該走査線の一部において走査線を透過して或いは走査線の脇を抜けて走査線の下側に抜ける斜めの入射光は、下側遮光膜の上面即ち薄膜トランジスタに面する側の表面で反射されることなく基板側に抜ける。従って、この部分で走査線の下側に抜ける斜めの入射光が下側遮光膜の上面で反射して、薄膜トランジスタのチャネル領域に入射する事態を未然防止できる。仮に、この走査線の一部の下側にも下側遮光膜が形成されていたとすれば、走査線の下側に抜ける斜めの入射光は、下側遮光膜の上面で反射した後に或いは更に他の界面で反射して、内面反射光或いは多重反射光として、薄膜トランジスタのチャネル領域に入射してしまうのである。更に、下側遮光膜が形成されていない領域に戻り光が入射して走査線の下面に到達しても、戻り光強度は、入射光強度よりも、例えば数十から数百分の一程度に低い。このため、斜めの戻り光が走査線の下面で反射すること或いは走査線を透過して他の界面で反射すること等によって、最終的に内面反射光或いは多重反射光としてチャネル領域に至ったとしても、その光強度は低いので、実用上殆ど又は全く問題とはならない。他方で、戻り光がチャネル領域に直接入射する事態は、前述のようにチャネル領域の下側に設けられている下側遮光膜により防止できる。
【００１２】
以上のように、本発明の電気光学装置によれば、入射光及び戻り光の強度や性質に着目して、画像表示領域内において走査線のうちチャネル領域に対向しない配線部分の少なくとも一部は、下側遮光膜の形成されていない領域に配線されているので、入射光及び戻り光に対する耐光性を総合的に高めることができる。加えて、下側遮光膜の形成領域をむやみに広げることで各画素の開口領域を狭める事態も避けられる。これらの結果、強力な入射光が入射され且つこれに伴い戻り光の強度も高くなるようなプロジェクタ用途等でも、トランジスタ特性に優れた薄膜トランジスタにより明るく高品位の画像表示が可能となる。
【００１３】
尚、下側遮光膜は、チャネル領域のみならず、ＬＤＤ（Lightly Doped Drain）型ＴＦＴにおけるＬＤＤ領域、オフセット型ＴＦＴにおけるオフセット領域などのチャネル隣接領域を遮光するように形成してもよい。
【００１４】
本発明の電気光学装置の一態様では、前記走査線は、前記薄膜トランジスタのゲート電極を含んでなる。
【００１５】
この態様によれば、例えばストライプ状に延びる走査線のうち薄膜トランジスタのゲート絶縁膜上を通過する部分がゲート電極としての機能を有する。そして、走査線のうち、ゲート電極部分の下側には下側遮光膜が設けられており、その他の部分の下側には少なくとも部分的に下側遮光膜は設けられていないので、入射光及び戻り光に対して総合的に高い耐光性が得られる。
【００１６】
尚、ストライプ状の走査線から角状にゲート電極が形成されていてもよいし、走査線とは別層からなるゲート電極が走査線に接続されていてもよい。
【００１７】
本発明の電気光学装置の他の態様では、前記走査線は、光透過性の導電材料から構成されている。
【００１８】
この態様によれば、走査線は、例えば導電性のポリシリコン膜からなる。この際、下側遮光膜の形成されていない領域上で走査線を透過して走査線の下側に抜ける斜めの入射光は、下側遮光膜で反射されることなく基板側に抜けるので、入射光に対して高い耐光性が得られる。
【００１９】
本発明の電気光学装置の他の態様では、前記下側遮光膜は、前記走査線に沿ってストライプ状に延びる。
【００２０】
この態様によれば、走査線に沿ってストライプ状に延びる下側遮光膜により、チャネル領域を下側から覆っているので、戻り光に対して高い耐光性が得られる。
【００２１】
或いは本発明の電気光学装置の他の態様では、前記下側遮光膜は、前記データ線に沿ってストライプ状に延びる。
【００２２】
この態様によれば、データ線に沿ってストライプ状に延びる下側遮光膜により、チャネル領域を下側から覆っているので、戻り光に対して高い耐光性が得られる。
【００２３】
或いは本発明の電気光学装置の他の態様では、前記下側遮光膜は、前記走査線及び前記データ線に夫々沿って格子状に延びる。
【００２４】
この態様によれば、走査線及びデータ線に夫々沿って格子状に延びる下側遮光膜により、チャネル領域を下側から覆っているので、戻り光に対して高い耐光性が得られる。
【００２５】
本発明の電気光学装置の他の態様では、前記下側遮光膜は、導電膜からなると共に定電位に落とされている。
【００２６】
この態様によれば、下側遮光膜は、定電位に落とされているので、下側遮光膜における電位変動がチャネル領域に悪影響を及ぼすことを防止できる。尚、このような走査線は、例えばストライプ状或いは格子状に周辺領域にまで延設されて、該周辺領域において周辺回路用の固定電位源に接続されてもよい。或いは、画像表示領域内で、容量線等の定電位配線に接続されてもよい。
【００２７】
本発明の電気光学装置の他の態様では、前記基板上で、前記走査線のうち前記配線部分の少なくとも一部を上側から覆う上側遮光膜を更に備える。
【００２８】
この態様では、走査線のうち下側遮光膜が下側に形成されていない部分を、上側遮光膜が覆うので、基板に垂直な入射光が走査線に至ることを阻止できる。この際、下側遮光膜の形成されていない領域上で、上側遮光膜及び走査線の脇を、走査線の下側に抜ける斜めの入射光は、下側遮光膜で反射されることなく基板側に抜けるので、入射光に対して高い耐光性が得られる。
【００２９】
尚、走査線のうち下側遮光膜が下側に形成されている部分の一部或いは全部を上側遮光膜で覆ってもよい。この際、少なくとも走査線に重なる領域に、下側遮光膜及び上側遮光膜のうち少なくとも一方を形成することにより、当該下側遮光膜及び上側遮光膜により、各画素の非開口領域のうち走査線に沿った部分を規定できる。但し、チャネル領域及び上側遮光膜間の層間距離が小さい場合などには、両者間における電位変動の相互作用を低減する観点から、チャネル領域の上側には上側遮光膜を形成しない方がよい場合もある。或いは、上側遮光膜のうち電位変動が問題となる可能性がある部分については、コンタクトホール等により容量線等の固定電位配線に接続して、定電位に落とすように構成してもよい。
【００３０】
本発明の電気光学装置の他の態様では、前記基板上に、前記走査線と同一層から構成されており蓄積容量の固定電位側容量電極を含む容量線と、該容量線に誘電体膜を介して対向配置されており前記蓄積容量の画素電位側容量電極を含む中間導電膜とを更に備えており、前記上側遮光膜は、前記中間導電膜からなる部分を含む。
【００３１】
この態様によれば、例えば導電性のポリシリコン膜等からなる走査線と同一層から構成された固定電位側容量電極と、画素電位側容量電極とが誘電体膜を介して対向配置されて、画素電極に対して蓄積容量が構築される。ここで特に、上側遮光膜は少なくとも部分的に、画素電位側容量電極を構成する中間導電膜からなる。即ち、上側遮光膜と画素電位側容量電極とを同一膜から構成することにより、基板上における積層構造及び製造プロセスの単純化を図れる。
【００３２】
この蓄積容量が構築される態様では、前記下側遮光膜は、平面的に見て前記容量線に重なる領域に前記容量線に沿ってストライプ状に形成された部分を含むように構成してもよい。
【００３３】
この様に構成すれば、容量線に沿ってストライプ状に形成された部分を含む下側遮光膜により、チャネル領域を下側から覆っているので、戻り光に対して高い耐光性が得られる。
【００３４】
尚、このような容量線は、例えば走査線と横並びに配線され、下側遮光膜は、走査線に重なる領域を部分的に避けつつ容量線に重なる領域に形成される。
【００３５】
この蓄積容量が構築される態様では、前記薄膜トランジスタを構成する半導体層のうち前記画素電極に接続されたドレイン領域から延設された部分と、前記固定電位側容量電極とが他の誘電体膜を介して対向配置されているように構成してもよい。
【００３６】
この様に構成すれば、画素電位側容量電極としてドレイン領域から延設された部分と固定電位側容量電極とが他の誘電体膜を介して対向配置されて、画素電極に対して蓄積容量が追加的に構築される。
【００３７】
尚、このような他の誘電体膜は、薄膜トランジスタのゲート絶縁膜と同一膜でもよい。
【００３８】
この蓄積容量が構築される態様では、前記上側遮光膜は、前記中間導電膜から分離された前記中間導電膜と同一膜からなる部分を含むように構成してもよい。
【００３９】
この様に構成すれば、上側遮光膜と中間導電膜とを同一膜から構成することにより、基板上における積層構造及び製造プロセスの単純化を図れる。特に、上側遮光膜の電位変動の悪影響が懸念される個所では、上側遮光膜を中間導電膜から分離して形成することにより、上側遮光膜が画素電位に振れないようにできるので、当該悪影響を未然防止できる。
【００４０】
尚、画素電位とされる中間導電膜から分離された上側遮光膜部分については、容量線等に接続して定電位に落とすように構成することも可能である。
【００４１】
上記上側遮光膜を更に備えた態様では、前記上側遮光膜は、導電膜からなり、前記走査線に沿って延びると共に複数箇所で前記走査線に接続されてもよい。
【００４２】
このように構成すれば、上側遮光膜を走査線の冗長配線として機能させることにより、走査線の低抵抗化や高信頼性化を図ることが可能となる。
【００４３】
上記上側遮光膜を更に備えた態様では、前記上側遮光膜は、前記チャネル領域に対向する領域には設けられていないように構成してもよい。
【００４４】
この様に構成すれば、上側遮光膜の電位変動がチャネル領域に悪影響を及ぼす事態を未然防止できる。
【００４５】
この場合更に、前記上側遮光膜は、前記チャネル領域に近い端部が前記チャネル領域に沿って幅広に形成されているように構成してもよい。
【００４６】
このように構成すれば、チャネル領域に近い端部における上側遮光膜による遮光性能を向上できる。
【００４７】
尚、このような上側遮光膜は、データ線の上側に形成されてもよいし、下側に形成されてもよい。また、上側遮光膜は、平面的に見てデータ線に重なる領域の少なくとも一部に形成されてもよい。更に、このような上側遮光膜は、導電膜からなってもよい。更にまた、データ線に重なる領域に形成された上側遮光膜部分とデータ線に重ならない領域に形成された上側遮光膜部分とは、相互に分離されてもよいし、分離されなくてもよい。
【００４８】
上記上側遮光膜を更に備えた態様では、前記上側遮光膜は、少なくとも部分的に平面形状が前記下側遮光膜よりも一回り大きく形成されているように構成してもよい。
【００４９】
この様に構成すれば、上側遮光膜の脇を抜ける斜めの入射光が下側遮光膜の上面に至る可能性を、上側遮光膜に対する下側遮光膜の相対的な小ささの程度に応じて、小さくできる。
【００５０】
本発明の電気光学装置の他の態様では、前記基板に対向配置された対向基板に、少なくとも前記チャネル領域に対向配置された他の遮光膜を更に備える。
【００５１】
このように構成すれば、薄膜トランジスタのチャネル領域に向かう入射光の光量を、対向基板に設けられた遮光膜により、ある程度或いは大幅に低減できる。特に、対向基板側で、余分な入射光を反射することにより、当該電気光学装置における温度上昇を防ぐのに有効である。
【００５２】
尚、以上説明した本発明の電気光学装置では、各薄膜トランジスタは、シングルゲートのものでもよいし、ダブルゲートのものでもよい。ダブルゲートの場合には、各々のゲートに対応するチャネル領域の下側に下側遮光膜を形成し且つ走査線の下側には少なくとも部分的に下側遮光膜を形成しないようにすれば、上述した本発明と同様の効果が得られる。
【００５３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００５４】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、明るく高品位の画像表示が可能な投射型表示装置等の各種電子機器を実現できる。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００５６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５７】
先ず本発明の実施形態における電気光学装置の画素部における構成について、図１から図５を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’である。図５は、図２に示した構成要素のうち走査線、データ線及び下側遮光膜を抜粋して示す平面図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５８】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、容量線３００の一部からなる固定電位側容量電極と、ＴＦＴ３０のドレイン側及び画素電極に９ａに接続された画素電位側容量電極とを備える。
【００５９】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３００が設けられている。
【００６０】
データ線６ａは、コンタクトホール９１を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気的に接続されている。また、半導体層１ａのうち図２中右下がりの細かい斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００６１】
容量線３００は、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って図２中上方に突出した突出部とを有する。
【００６２】
本実施形態では、図２から図４に示すように、走査線３ａ及び容量線３００は、同一導電膜からなる。このような走査線３ａ及び容量線３００は、例えば、減圧ＣＶＤ（Chemical Vapor Deposition）法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積して、Ｐ（リン）をドーピングして低抵抗化し、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンに形成されている。尚、走査線３ａ及び容量線３００は、高融点金属や金属シリサイド等の金属合金膜で形成してもよいし、ポリシリコン膜等と組み合わせた多層配線としてもよい。
【００６３】
他方、データ線６ａは、例えば、スパッタリング等によりＡｌ（アルミニウム）等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、所定パターンに形成されている。
【００６４】
本実施形態では特に、走査線３ａ及び容量線３００の上側には、同一導電膜からなる中間導電膜８１、８３及び８４が、第１層間絶縁膜４１を介して積層されている。これらの中間導電膜８１、８３及び８４は、遮光性の導電膜からなり、本実施形態では上側遮光膜として機能する。
【００６５】
これらのうち中間導電膜８１は、走査線３ａ上に積層されており、図３及び図４に示した対向基板２０側から入射される入射光Ｌ１を遮光する。更に、中間導電膜８１における各チャネル領域１ａ’に隣接する端部には、幅広部８２が設けられており、入射光Ｌ１に含まれる斜め光が、チャネル領域１ａ’に到達するのを効果的に防止するように構成されている。更に、中間導電膜８１は、走査線３ａ上に積層されると共に走査線３ａに沿って延びており、コンタクトホール９５及び９６により、各画素で走査線３ａに接続されて走査線３ａの冗長配線としても機能する。
【００６６】
次に、中間導電膜８３は、容量線３００上に積層されており、入射光Ｌ１を遮光する。更に、中間導電膜８３は、第１層間絶縁膜４１を誘電体膜として容量線３００に対向配置されることにより、第１蓄積容量７０ａが構成されている。他方、本実施形態では、容量線３００がその下側で、半導体層１ａの高濃度ドレイン領域１ｅから延設された容量電極部１ｆに対し、ＴＦＴ３０のゲート絶縁膜をなす絶縁膜２の延設部を誘電体膜として対向配置されることにより、第２蓄積容量７０ｂが構成されている。従って、本実施形態では、第１蓄積容量７０ａと第２蓄積容量７０ｂとが積層され且つ並列に接続された蓄積容量７０が容量線３００に沿った領域に立体的に構築されている。
【００６７】
尚、第１蓄積容量７０ａの誘電体膜を構成する第１層間絶縁膜４１は、単一層膜からなってもよいし、多層膜からなってもよく、例えば、膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜や窒化シリコン膜とを含んでなってもよい。第１蓄積容量７０ａを増大させる観点からは、膜の信頼性が十分に得られる限りにおいて薄い程良い。このような誘電体膜は、例えば、減圧ＣＶＤ法、プラズマＣＶＤ法等により形成されている。他方、第２蓄積容量７０ｂの誘電体膜については、ゲート絶縁膜をなす絶縁膜２と同一膜からなるので容量の誘電体膜としては十分である。
【００６８】
加えて、中間導電膜８３は、ＴＦＴ３０の高濃度ドレイン領域１ｅと画素電極９ａとを中継接続する中継層としての機能をも有する。即ち、中間導電膜８３は、その下側でコンタクトホール９２を介して高濃度ドレイン領域１ｅに接続されており、その上側でコンタクトホール９３を介して画素電極９ａと接続されている。このように中間導電膜８３を中継層として用いることにより、画素電極９ａ及び半導体層１ａ間の層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホール９２及び９３で両者間を良好に接続でき、画素開口率を高めることが可能となり、更にコンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。尚、データ線６ａ及び半導体層１ａ間についても、中間導電膜８１、８３及び８４と同一膜若しくは異なる導電膜から中継層を形成してもよい。
【００６９】
次に、中間導電膜８４は、データ線６ａ下に積層されており、データ線６ａと共に入射光Ｌ１を遮光する。データ線６ａと中間導電膜８４とは冗長的に遮光を行うが、データ線６ａは、チャネル領域１ａ’から比較的離れた積層位置に形成されているので、入射光Ｌ１のうちデータ線６ａの脇を抜ける斜め光に対して、中間導電膜８４による遮光は有効である。尚、中間導電膜８４は、コンタクトホール９７により、容量線３００と電気的に接続しても良い。この構成を採ることにより、中間導電膜８４における電位変動がＴＦＴ３０等に悪影響を及ぼす事態を未然防止できる。
【００７０】
尚、上述のコンタクトホール９１から９３及び９７は夫々、例えば、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより開孔される。
【００７１】
以上のように上側遮光膜として機能する中間導電膜８１、８３及び８４並びにデータ線６ａにより、図２に示すように平面的に見て、各画素の開口領域を規定すると共にＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光するほぼ格子状の遮光膜がＴＦＴ３０の上側に構築される。これにより、入射光Ｌ１に起因する光リーク電流の発生によってＴＦＴ３０の特性が変化するのを防止している。同時に、図３及び図４に示した対向基板２０上の遮光膜２３を少なくとも部分的に省略できる。これにより、両基板の貼り合わせ精度等によらずに透過率のばらつきが大幅に低減されており装置信頼性の高い電気光学装置が得られる。
【００７２】
以上のように上側遮光膜並びに画素電位側容量電極、中継層、冗長配線などとして機能する中間導電膜８１、８３及び８４は、装置仕様に鑑み必要な導電性及び遮光性が得られるように、不透明な高融点金属膜や、不透明或いは半透明の遮光性の導電性のシリコン膜などからなり、光を少なくとも部分的に反射或いは吸収する性質を有する。より具体的には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した不透明な導電膜等からなる。或いは、光吸収性のシリコン膜などの半透過膜等からなる。このような中間導電膜８１、８３及び８４は、例えば、スパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜を形成し、これにフォトリソグラフィ工程及びエッチング工程等を施すことにより、図２に示した所定の平面パターンに形成されている。
【００７３】
図２から図５に示すように、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが容量線３００に沿ってストライプ状に設けられている。下側遮光膜１１ａは、容量線３００に沿って延びる本線部と、容量線３００がデータ線６ａに交差する個所から図２中下側に突出して、ＴＦＴ３０を下側から覆う平面形状を有している。そして特に、下側遮光膜１１ａは、走査線３ａが形成された平面領域のうちＴＦＴ３０のゲート電極として機能する部分の下には形成されているが、それを除く走査線３ａの大部分の形成領域を避けて配置されている。即ち、走査線３ａを形成した平面領域の大部分について、下側遮光膜１１ａは設けられていない。
【００７４】
このような下側遮光膜１１ａは、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した不透明な導電膜等からなり、スパッタリング等で高融点金属からなる遮光膜を形成した後、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き所定の平面パターンを有するように形成されている。或いは、下側遮光膜１１ａは、光吸収性のシリコン膜などの半透過膜等からなってもよい。
【００７５】
このように下側遮光膜１１ａが形成されているので、図３及び図４に示した戻り光Ｌ２からＴＦＴ３０のチャネル領域１ａ’及びその隣接領域を遮光できる。
【００７６】
以上のように構成された電気光学装置においては、容量線３００は好ましくは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００７７】
図３及び図４において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００７８】
ＴＦＴアレイ基板１０には、データ線６ａ及び容量線３００に沿って、溝１０ｃｖが掘られており、この溝１０ｃｖ内に、データ線６ａ、走査線３ａ、容量線３００及びＴＦＴ３０が夫々少なくとも部分的に埋め込まれている。これにより、画素電極９ａの下地面となる第３層間絶縁膜４３の表面が、ある程度平坦化されて、段差による液晶の配向不良が低減されている。
【００７９】
また、ＴＦＴアレイ基板１０上の最上層付近には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。このような画素電極９ａは、例えばスパッタリング工程、フォトリソグラフィ工程及びエッチング工程等により、厚さ約５０〜２００ｎｍで所定平面パターンを持つように形成されている。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。また配向膜１６は例えば、ポリイミド膜などの有機膜から形成されている。
【００８０】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００８１】
対向基板２０には、格子状又はストライプ状の遮光膜２３が設けられている。このような構成を採ることで、前述の如く走査線３ａやＴＦＴ３０を上方から覆う中間導電膜８１、８３及び８４並びにデータ線６ａと共に、当該対向基板２０上の遮光膜２３により、対向基板２０側からの入射光Ｌ１がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜２３は、少なくとも入射光Ｌ１が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜２３は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜２３により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００８２】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００８３】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。このような下地絶縁膜１２は、例えば常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約５００〜２０００ｎｍとなるように形成されている。
【００８４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。このような半導体層１ａは、例えば次のような製造プロセスを経て形成されている。即ち、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き所定パターンを有する半導体層１ａを形成する。次に、低濃度及び高濃度の２段階で不純物をドーピングすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成する。
【００８５】
半導体層１ａ上に形成されるゲート絶縁膜２は、例えば、半導体層１ａを熱酸化すること等により形成されている。尚、このような熱酸化処理により、例えば、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとされており、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとされている。
【００８６】
更に、このようなゲート絶縁膜２上に形成された走査線３ａ及び容量線３００の上には、第１層間絶縁膜４１が形成されており、これに対し、高濃度ソース領域１ｄへ通じるコンタクトホール９１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール９２が各々開孔されている。
【００８７】
第１層間絶縁膜４１上には前述した中間導電膜８１、８３及び８４が形成されており、これらの上には、コンタクトホール９１及びコンタクトホール９３が各々開孔された第２層間絶縁膜４２が形成されている。
【００８８】
第２層間絶縁膜４２上には前述したデータ線６ａが形成されており、これらの上には、コンタクトホール９３が開孔された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。尚、このような第２層間絶縁膜４２及び第３層間絶縁膜４３は夫々、例えば、常圧又は減圧ＣＶＤ法等により膜厚が約５００〜２０００ｎｍの窒化シリコン膜や酸化シリコン膜等から形成されている。
【００８９】
以上説明したように本実施形態によれば、画像表示領域内において、走査線３ａのうちチャネル領域１ａ’に対向しない配線部分は、平面的に見て下側遮光膜１１ａの形成されていない領域に配線されている。即ち、走査線３ａの大部分の下側には、下側遮光膜１１ａが形成されていない。
【００９０】
このため、図４に示すように、走査線３ａの大部分において、入射光Ｌ１のうち、例えば透明なポリシリコン膜からなる走査線３ａを透過して或いは走査線３ａの脇を抜けて走査線３ａの下側に抜ける斜め光Ｌ１ｉは、下側遮光膜１１ａの上面で反射されることなく下側に抜ける。従って、この部分で走査線３ａの下側に抜ける斜め光Ｌ１ｉが下側遮光膜１１ａの上面で反射して、ＴＦＴ３０のチャネル領域１ａに入射する事態を未然防止できる。仮に、図４において、走査線３ａの下側にも下側遮光膜が形成されていたとすれば、走査線３ａの下側に抜ける斜め光Ｌ１ｉは、図４中破線矢印で示す反射光Ｌ１ｉｒの如くに、下側遮光膜の上面で反射した後に或いは更に他の界面で反射して、内面反射光或いは多重反射光として、最終的にＴＦＴ３０のチャネル領域１ａ’に入射してしまうのである。更に、図３及び図４に示す戻り光Ｌ２が、下側遮光膜１１ａが形成されていない領域に入射して走査線３ａの下面に到達しても、戻り光強度は、入射光Ｌ１の強度よりも、遥かに低いので、これに基づく内面反射光或いは多重反射光は、実用上殆ど又は全く問題とはならない。
【００９１】
以上の結果、本実施形態では、下側遮光膜１１ａ及び上側遮光膜として機能する中間導電膜８１、８３及び８４、データ線６ａ及び対向基板２０上の遮光膜２３により、斜め光Ｌ１ｉを含む入射光Ｌ１及び戻り光Ｌ２に対する耐光性を総合的に高めることができる。
【００９２】
尚、以上説明した実施形態では、好ましくは、上側遮光膜は、少なくとも部分的に平面形状が下側遮光膜よりも一回り大きく形成されている。即ち、上側遮光膜を構成する中間導電膜８１、８３及び８４の各長手方向に垂直な断面上では、各中間導電膜８１、８３及び８４の幅が、下側遮光膜１１ａの幅よりも広く構成されていることが好ましい。この様に構成すれば、各中間導電膜８１、８３及び８４の脇を抜ける斜めの入射光Ｌ１が下側遮光膜１１ａの上面に至る可能性を、小さくできる。
【００９３】
以上説明した実施形態では、ＴＦＴアレイ基板１０に溝１０ｃｖが掘られて平坦化が図られているが、これに代えて又は加えて、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を設けて、これに走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等を埋め込むことにより、画素電極９ａの下地となる第３層間絶縁膜４３の表面を平坦化してもよい。このように構成すれば、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。或いは、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機や無機のＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００９４】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００９５】
いずれの型のＴＦＴの場合にも、チャネル領域の下に下側遮光膜を設けると共に走査線３ａの少なくとも一部の下には下側遮光膜を設けない構成をとることにより、上述したように総合的に耐光性を高められる。
【００９６】
（変形形態）
次に以上の如く構成された実施形態の各種の変形形態について図６及び図７を参照して説明する。ここに、図６は、一の変形形態における走査線、データ線及び下側遮光膜を図５と同じく抜粋して示す平面図であり、図７は、他の変形形態における走査線、データ線及び下側遮光膜を図５と同じく抜粋して示す平面図である。
【００９７】
上述した実施形態では、図５に示したように、下側遮光膜１１ａは、走査線３ａに沿って延び且つデータ線６ａに交差する個所で、図５中下方に突出しているが、図６に示す変形形態では、下側遮光膜１１ｂはデータ線６ａに沿ってストライプ状に形成されている。その他の構成については上述した実施形態と同様である。
【００９８】
図６に示した変形形態によれば、データ線６ａに沿ってストライプ状に延びる下側遮光膜１１ｂにより、チャネル領域１ａを下側から覆っているので、戻り光Ｌ２に対して高い耐光性が得られる。
【００９９】
また図７に示す変形形態では、下側遮光膜１１ｃは走査線３ａ及びデータ線６ａに沿って格子状に形成されている。その他の構成については上述した実施形態と同様である。
【０１００】
図７に示した変形形態によれば、走査線３ａ及びデータ線６ａに夫々沿って格子状に延びる下側遮光膜１１ｃにより、チャネル領域１ａを下側から覆っているので、戻り光Ｌ２に対して高い耐光性が得られる。また、下側遮光膜１１ｃの配線抵抗を小さくすることができるため、電位変動に対して有利である。
【０１０１】
（電気光学装置の全体構成）
以上のように構成された実施形態における電気光学装置の全体構成を図８及び図９を参照して説明する。尚、図８は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図９は、図８のＨ−Ｈ’断面図である。
【０１０２】
図８において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図９に示すように、図８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０３】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１０４】
以上図１から図９を参照して説明した実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０５】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０６】
（投射型表示装置の実施形態）
次に、以上詳細に説明した液晶装置をライトバルブとして用いて構成された、本発明の電子機器の一例たる投射型表示装置の実施形態について図１０及び図１１を参照して説明する。
【０１０７】
先ず、本実施形態の投射型カラー表示装置の回路構成について図１０のブロック図を参照して説明する。尚、図１０は、投射型カラー表示装置における３枚のライトバルブのうちの１枚に係る回路構成を示したものである。これら３枚のライトバルブは、基本的にどれも同じ構成を持つので、ここでは１枚の回路構成に係る部分について説明を加えるものである。但し厳密には、３枚のライトバルブでは、入力信号が夫々異なり（即ち、Ｒ用、Ｇ用、Ｂ用の信号で夫々駆動され）、更にＧ用のライトバルブに係る回路構成では、Ｒ用及びＢ用の場合と比べて、画像を反転して表示するように画像信号の順番を各フィールド又はフレーム内で逆転させるか又は水平或いは垂直走査方向を逆転させる点も異なる。
【０１０８】
図１０において、投射型カラー表示装置は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０９】
次に図１１を参照して、本実施形態の投射型カラー表示装置の全体構成、特に光学的な構成について説明する。ここに図１１は、投射型カラー表示装置の図式的断面図である。
【０１１０】
図１１において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びこれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】図２における下側遮光膜、走査線及びデータ線を抜粋して示す平面図である。
【図６】一の変形形態の電気光学装置における下側遮光膜等を抜粋して示す平面図である。
【図７】他の変形形態の電気光学装置における下側遮光膜等を抜粋して示す平面図である。
【図８】実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図９】図８のＨ−Ｈ’断面図である。
【図１０】本発明の投射型表示装置に係る実施形態におけるライトバルブに係る回路構成を示したブロック図である。
【図１１】本発明の投射型表示装置に係る実施形態の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…容量電極部
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
４１…第１層間絶縁膜
４２…第２層間絶縁膜
４３…第３層間絶縁膜
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８１、８３、８４…中間導電膜
８２…幅広部
９１、９２、９３、９５、９６、９７…コンタクトホール
３００…容量線[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field of an electronic apparatus such as an active matrix driving type electro-optical device and a projection display device including the active matrix driving method. In particular, a thin film transistor for pixel switching (hereinafter referred to as a TFT as appropriate) is provided. The present invention belongs to a technical field of an electronic apparatus such as an electro-optical device of a type provided in a laminated structure on a substrate and a projection display device including such an electro-optical device.
[0002]
[Background]
In an electro-optical device of the TFT active matrix driving type, when incident light is irradiated to a channel region of a pixel switching TFT provided in each pixel, a light leakage current is generated by light excitation and the characteristics of the TFT change. In particular, in the case of an electro-optical device for a projector light valve, since the intensity of incident light is high, it is important to shield incident light from the TFT channel region and its peripheral region. Therefore, conventionally, the light-shielding film that defines the opening area of each pixel provided on the counter substrate, or the data line made of a metal film such as Al (aluminum) while passing over the TFT on the TFT array substrate The channel region and its peripheral region are shielded from light. Furthermore, a light shielding film made of, for example, a refractory metal may be provided at a position facing the lower side of the TFT on the TFT array substrate. If a light-shielding film is also provided on the lower side of the TFT in this way, the back-surface reflected light from the TFT array substrate side or a combination of a plurality of electro-optical devices via a prism or the like may be used. Return light such as projection light that penetrates the prism or the like from the electro-optical device can be prevented from entering the TFT of the electro-optical device.
[0003]
[Problems to be solved by the invention]
However, the various light shielding techniques described above have the following problems.
[0004]
That is, according to the technique of forming a light shielding film on the counter substrate or the TFT array substrate, the space between the light shielding film and the channel region is, for example, through a liquid crystal layer, an electrode, an interlayer insulating film, etc. in three dimensions. The light is obliquely separated from each other, and the light is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, incident light is a light beam obtained by converging light from a light source with a lens, so that an obliquely incident component cannot be ignored (for example, perpendicular to a substrate). In other words, it is a practical problem that the light is not sufficiently shielded against such oblique incident light.
[0005]
In addition, light that has entered the electro-optical device from a region without the light shielding film is formed on the upper surface of the substrate or the upper surface of the light shielding film formed on the upper surface of the substrate or the lower surface of the data line (that is, the inner surface on the side facing the channel region). In some cases, the reflected light or the multiple reflected light reflected by the upper surface of the substrate or the light shielding film or the inner surface of the data line finally reaches the channel region of the TFT.
[0006]
In particular, as the electro-optical device is refined or the pixel pitch is made finer in order to meet the general demand for high-quality display images in recent years, the light intensity of incident light is increased to display a brighter image. Accordingly, according to the above-described conventional various light shielding techniques, it is more difficult to provide sufficient light shielding, and a change in TFT transistor characteristics causes flicker and the like, resulting in a deterioration in display image quality. There is a point.
[0007]
In order to improve such light resistance, it may be considered that the formation region of the light shielding film may be widened. However, if the formation region of the light shielding film is widened, the brightness of the display image is improved. Therefore, there arises a problem that it is fundamentally difficult to increase the aperture ratio of each pixel. Further, as described above, due to the presence of the light shielding film (that is, the light shielding film on the lower side of the TFT, the light shielding film on the upper side of the TFT composed of data lines, etc.), internal reflection and multiple reflected light due to oblique light are generated. In view of this, it is difficult to solve the problem that if the area where the light shielding film is formed is unnecessarily widened, such internal reflection light and multiple reflection light increase.
[0008]
SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device that is excellent in light resistance and capable of displaying a bright and high-quality image and an electronic apparatus including the electro-optical device.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the electro-optical device of the present invention provides An electro-optical device in which an electro-optical material is sealed between one substrate and the other substrate, On the substrate, a scanning line, a data line intersecting with the scanning line, a thin film transistor and a pixel electrode arranged corresponding to the intersection of the scanning line and the data line, and at least a lower side of a channel region of the thin film transistor A lower light-shielding film provided on the scanning line and at least a part of the wiring portion of the scanning line that does not face the channel region from above. Island An upper light-shielding film, and at least a part of a wiring portion of the scanning line that does not oppose the channel region in the image display region is in an area where the lower light-shielding film is not formed in plan view. Wired The upper light-shielding film is formed such that an end portion on the channel region side is wide along the channel region. Yes.
[0010]
According to the electro-optical device of the present invention, active matrix driving can be performed by supplying a scanning signal to the scanning line and supplying an image signal to the data line and performing switching control of the pixel electrode by the thin film transistor. At this time, since the lower light-shielding film is provided at least below the channel region of the thin film transistor, it is possible to prevent the aforementioned return light from directly entering the channel region from the lower side of the thin film transistor. As a result, the light leakage current caused by the return light can be reduced, and the change of the characteristics of the thin film transistor itself can be effectively prevented. Such a lower light-shielding film is composed of, for example, a single-layer film or a multilayer film such as a refractory metal film or a polysilicon film, and shields light by reflecting or absorbing light.
[0011]
Here, in particular, in the image display region, at least a part of the wiring portion that does not oppose the channel region in the scanning line is wired in a region where the lower light-shielding film is not formed in plan view. That is, the lower light-shielding film is not formed below a part of the scanning line. For this reason, the oblique incident light that passes through the scanning line or passes through the side of the scanning line to the lower side of the scanning line at a part of the scanning line is incident on the upper surface of the lower light shielding film, that is, on the side facing the thin film transistor. It escapes to the substrate side without being reflected by the surface. Accordingly, it is possible to prevent the incident light that has passed through the lower side of the scanning line at this portion from being reflected by the upper surface of the lower light shielding film and entering the channel region of the thin film transistor. If the lower light-shielding film is also formed below a part of the scanning line, the oblique incident light passing through the lower side of the scanning line is reflected on the upper surface of the lower light-shielding film or further The light is reflected at another interface and enters the channel region of the thin film transistor as internally reflected light or multiple reflected light. Furthermore, even if the return light is incident on the area where the lower light-shielding film is not formed and reaches the lower surface of the scanning line, the return light intensity is, for example, about several tens to several hundreds less than the incident light intensity. Very low. For this reason, it is assumed that the oblique return light is reflected on the lower surface of the scanning line, or is transmitted through the scanning line and reflected on the other interface, so that it finally reaches the channel region as internally reflected light or multiple reflected light. However, since the light intensity is low, there is little or no problem in practical use. On the other hand, the situation where the return light is directly incident on the channel region can be prevented by the lower light shielding film provided on the lower side of the channel region as described above.
[0012]
As described above, according to the electro-optical device of the present invention, paying attention to the intensity and property of incident light and return light, at least a part of the wiring portion that does not oppose the channel region in the scanning line in the image display region. Since the wiring is provided in a region where the lower light-shielding film is not formed, the light resistance against incident light and return light can be improved comprehensively. In addition, it is possible to avoid a situation where the opening region of each pixel is narrowed by unnecessarily widening the formation region of the lower light-shielding film. As a result, it is possible to display a bright and high-quality image with a thin film transistor having excellent transistor characteristics even in a projector application in which strong incident light is incident and the intensity of return light is increased accordingly.
[0013]
The lower light-shielding film may be formed so as to shield not only the channel region but also a channel adjacent region such as an LDD region in an LDD (Lightly Doped Drain) type TFT and an offset region in an offset type TFT.
[0014]
In one aspect of the electro-optical device of the present invention, the scanning line includes a gate electrode of the thin film transistor.
[0015]
According to this aspect, for example, a portion of the scanning line extending in a stripe shape that passes over the gate insulating film of the thin film transistor functions as a gate electrode. In the scanning line, the lower light shielding film is provided below the gate electrode portion, and the lower light shielding film is not provided at least partially below the other portions. In addition, overall high light resistance to the return light is obtained.
[0016]
Note that the gate electrode may be formed in a square shape from the stripe-shaped scanning line, or a gate electrode formed in a layer different from the scanning line may be connected to the scanning line.
[0017]
In another aspect of the electro-optical device of the present invention, the scanning line is made of a light-transmitting conductive material.
[0018]
According to this aspect, the scanning line is made of, for example, a conductive polysilicon film. At this time, the oblique incident light that passes through the scanning line on the region where the lower light shielding film is not formed and passes through the lower side of the scanning line passes through the substrate side without being reflected by the lower light shielding film. High light resistance to incident light can be obtained.
[0019]
In another aspect of the electro-optical device of the present invention, the lower light-shielding film extends in a stripe shape along the scanning line.
[0020]
According to this aspect, since the channel region is covered from the lower side by the lower light-shielding film extending in a stripe shape along the scanning line, high light resistance to the return light can be obtained.
[0021]
Alternatively, in another aspect of the electro-optical device of the present invention, the lower light-shielding film extends in a stripe shape along the data line.
[0022]
According to this aspect, since the channel region is covered from the lower side by the lower light-shielding film extending in a stripe shape along the data line, high light resistance to the return light can be obtained.
[0023]
Alternatively, in another aspect of the electro-optical device of the present invention, the lower light-shielding film extends in a lattice shape along the scanning lines and the data lines, respectively.
[0024]
According to this aspect, since the channel region is covered from the lower side by the lower light-shielding film extending in a lattice shape along the scanning line and the data line, high light resistance to the return light can be obtained.
[0025]
In another aspect of the electro-optical device of the present invention, the lower light-shielding film is made of a conductive film and is dropped to a constant potential.
[0026]
According to this aspect, since the lower light-shielding film is lowered to a constant potential, it is possible to prevent potential fluctuations in the lower light-shielding film from adversely affecting the channel region. Such a scanning line may be extended to the peripheral region in, for example, a stripe shape or a lattice shape, and connected to a fixed potential source for the peripheral circuit in the peripheral region. Alternatively, it may be connected to a constant potential wiring such as a capacitor line in the image display area.
[0027]
In another aspect of the electro-optical device of the present invention, the electro-optical device further includes an upper light shielding film that covers at least a part of the wiring portion of the scanning line from above.
[0028]
In this aspect, since the upper light shielding film covers a portion of the scanning line where the lower light shielding film is not formed on the lower side, incident light perpendicular to the substrate can be prevented from reaching the scanning line. At this time, the oblique incident light passing through the upper side light shielding film and the side of the scanning line to the lower side of the scanning line on the region where the lower side light shielding film is not formed is not reflected by the lower light shielding film. Since the light is removed to the side, high light resistance to incident light can be obtained.
[0029]
Note that a part or all of the portion of the scanning line where the lower light shielding film is formed on the lower side may be covered with the upper light shielding film. At this time, by forming at least one of the lower light-shielding film and the upper light-shielding film at least in a region overlapping with the scanning line, the lower light-shielding film and the upper light-shielding film cause the scanning line in the non-opening region of each pixel. A part along the line can be defined. However, when the interlayer distance between the channel region and the upper light shielding film is small, it may be better not to form the upper light shielding film on the upper side of the channel region from the viewpoint of reducing the interaction between potential fluctuations between them. is there. Alternatively, a portion of the upper light shielding film in which potential fluctuation may cause a problem may be configured to be connected to a fixed potential wiring such as a capacitor line by a contact hole or the like and dropped to a constant potential.
[0030]
In another aspect of the electro-optical device according to the aspect of the invention, a capacitor line including a fixed potential side capacitor electrode of a storage capacitor, which is formed of the same layer as the scan line, is formed on the substrate, and a dielectric film is formed on the capacitor line. And an intermediate conductive film including a pixel potential side capacitor electrode of the storage capacitor, and the upper light shielding film includes a portion made of the intermediate conductive film.
[0031]
According to this aspect, for example, the fixed potential side capacitor electrode composed of the same layer as the scanning line made of a conductive polysilicon film and the like, and the pixel potential side capacitor electrode are arranged to face each other via the dielectric film, A storage capacitor is constructed for the pixel electrode. Here, in particular, the upper light shielding film is at least partially made of an intermediate conductive film constituting the pixel potential side capacitor electrode. In other words, by forming the upper light shielding film and the pixel potential side capacitor electrode from the same film, the laminated structure on the substrate and the manufacturing process can be simplified.
[0032]
In the aspect in which the storage capacitor is constructed, the lower light-shielding film may be configured to include a portion formed in a stripe shape along the capacitor line in a region overlapping the capacitor line when seen in a plan view. Good.
[0033]
According to this structure, the channel region is covered from the lower side by the lower light-shielding film including the portion formed in a stripe shape along the capacitor line, so that high light resistance to the return light can be obtained.
[0034]
Such a capacitor line is wired side by side with, for example, the scanning line, and the lower light-shielding film is formed in a region overlapping the capacitor line while partially avoiding the region overlapping the scanning line.
[0035]
In the aspect in which the storage capacitor is constructed, the portion extending from the drain region connected to the pixel electrode in the semiconductor layer constituting the thin film transistor and the fixed potential side capacitor electrode form another dielectric film. You may comprise so that it may oppose.
[0036]
With this configuration, the portion extending from the drain region as the pixel potential side capacitor electrode and the fixed potential side capacitor electrode are arranged to face each other via another dielectric film, so that the storage capacitor has a capacity to the pixel electrode. Additional build.
[0037]
Such another dielectric film may be the same film as the gate insulating film of the thin film transistor.
[0038]
In an aspect in which the storage capacitor is constructed, the upper light shielding film may include a portion made of the same film as the intermediate conductive film separated from the intermediate conductive film.
[0039]
By configuring in this way, the laminated structure on the substrate and the manufacturing process can be simplified by configuring the upper light shielding film and the intermediate conductive film from the same film. In particular, in a place where the adverse effect of the potential fluctuation of the upper light shielding film is concerned, the upper light shielding film can be prevented from swinging to the pixel potential by separating the upper light shielding film from the intermediate conductive film. It can be prevented.
[0040]
Note that the upper light-shielding film portion separated from the intermediate conductive film to be the pixel potential may be configured to be connected to a capacitor line or the like and dropped to a constant potential.
[0041]
In the aspect further including the upper light-shielding film, the upper light-shielding film may be made of a conductive film, and may extend along the scanning line and be connected to the scanning line at a plurality of locations.
[0042]
With this configuration, it is possible to reduce the resistance and the reliability of the scanning line by causing the upper light shielding film to function as a redundant wiring of the scanning line.
[0043]
In an aspect further including the upper light shielding film, the upper light shielding film may be configured not to be provided in a region facing the channel region.
[0044]
With this configuration, it is possible to prevent a situation in which the potential fluctuation of the upper light shielding film adversely affects the channel region.
[0045]
In this case, the upper light-shielding film may be configured such that an end portion close to the channel region is formed wide along the channel region.
[0046]
If comprised in this way, the light-shielding performance by the upper side light shielding film in the edge part near a channel area | region can be improved.
[0047]
Such an upper light shielding film may be formed on the upper side or the lower side of the data line. Further, the upper light shielding film may be formed in at least a part of a region overlapping with the data line as viewed in a plan view. Further, the upper light shielding film may be made of a conductive film. Furthermore, the upper light-shielding film portion formed in the region overlapping with the data line and the upper light-shielding film portion formed in the region not overlapping with the data line may or may not be separated from each other.
[0048]
In the aspect further including the upper light-shielding film, the upper light-shielding film may be configured such that the planar shape is formed at least partially larger than the lower light-shielding film.
[0049]
With this configuration, the possibility that oblique incident light passing through the side of the upper light-shielding film reaches the upper surface of the lower light-shielding film depends on the degree of relative smallness of the lower light-shielding film with respect to the upper light-shielding film. Can be small.
[0050]
In another aspect of the electro-optical device of the present invention, the counter substrate disposed to face the substrate further includes another light shielding film disposed to face at least the channel region.
[0051]
With this configuration, the amount of incident light directed to the channel region of the thin film transistor can be reduced to some extent or greatly by the light shielding film provided on the counter substrate. In particular, it is effective in preventing an increase in temperature in the electro-optical device by reflecting excess incident light on the counter substrate side.
[0052]
In the electro-optical device of the present invention described above, each thin film transistor may be a single gate or a double gate. In the case of a double gate, if a lower light-shielding film is formed below the channel region corresponding to each gate and at least partly the lower light-shielding film is not formed below the scanning line, The same effects as those of the present invention described above can be obtained.
[0053]
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
[0054]
According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is included, various electronic apparatuses such as a projection display apparatus capable of displaying a bright and high-quality image can be realized.
[0055]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0056]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0057]
First, the configuration of the pixel portion of the electro-optical device according to the embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 3 is a cross-sectional view taken along line AA ′ of FIG. 2, and FIG. 4 is a line BB ′ of FIG. FIG. 5 is a plan view showing the scanning line, the data line, and the lower light shielding film extracted from the components shown in FIG. In FIGS. 3 and 4, the scales of the layers and members are different for each layer and each member so that each layer and each member can be recognized on the drawings.
[0058]
In FIG. 1, a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a are formed on each of a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the present embodiment. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9a are transmitted to a counter electrode (described later) formed on a counter substrate (described later). Held for a certain period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 includes a fixed potential side capacitor electrode formed of a part of the capacitor line 300, and a pixel potential side capacitor electrode connected to the drain side of the TFT 30 and the pixel electrode 9a.
[0059]
In FIG. 2, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix on the TFT array substrate of the electro-optical device. A data line 6a, a scanning line 3a, and a capacitor line 300 are provided along each boundary.
[0060]
The data line 6a is electrically connected to a source region described later in the semiconductor layer 1a made of, for example, a polysilicon film through the contact hole 91. In addition, the scanning line 3a is disposed so as to face the channel region 1a 'indicated by the fine slanting region in the lower right in FIG. 2 in the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. As described above, the pixel switching TFT 30 in which the scanning line 3a is opposed to the channel region 1a ′ as a gate electrode is provided at each intersection of the scanning line 3a and the data line 6a.
[0061]
The capacitor line 300 has a main line portion extending substantially linearly along the scanning line 3a, and a protruding portion protruding upward in FIG. 2 along the data line 6a from a location intersecting the data line 6a.
[0062]
In the present embodiment, as shown in FIGS. 2 to 4, the scanning line 3a and the capacitor line 300 are made of the same conductive film. The scanning line 3a and the capacitor line 300 have a low resistance by depositing a polysilicon film to a thickness of about 100 to 500 nm by, for example, a low pressure CVD (Chemical Vapor Deposition) method and doping P (phosphorus). Then, a predetermined pattern as shown in FIG. 2 is formed by a photolithography process, an etching process, or the like. The scanning line 3a and the capacitor line 300 may be formed of a metal alloy film such as a refractory metal or metal silicide, or may be a multilayer wiring combined with a polysilicon film or the like.
[0063]
On the other hand, the data line 6a has a predetermined pattern formed by depositing a low resistance metal film such as Al (aluminum) or a metal silicide film to a thickness of about 100 to 500 nm by sputtering or the like, and then performing a photolithography process, an etching process, or the like. Is formed.
[0064]
Particularly in the present embodiment, intermediate conductive films 81, 83, and 84 made of the same conductive film are stacked above the scanning line 3 a and the capacitor line 300 with the first interlayer insulating film 41 interposed therebetween. These intermediate conductive films 81, 83 and 84 are made of a light-shielding conductive film and function as an upper light-shielding film in this embodiment.
[0065]
Among these, the intermediate conductive film 81 is laminated on the scanning line 3a and shields incident light L1 incident from the counter substrate 20 side shown in FIGS. Furthermore, a wide portion 82 is provided at an end portion adjacent to each channel region 1a ′ in the intermediate conductive film 81, and it is effective for oblique light included in the incident light L1 to reach the channel region 1a ′. It is configured to prevent. Further, the intermediate conductive film 81 is stacked on the scanning line 3a and extends along the scanning line 3a. The intermediate conductive film 81 is connected to the scanning line 3a in each pixel by contact holes 95 and 96, and is redundantly connected to the scanning line 3a. Also works.
[0066]
Next, the intermediate conductive film 83 is stacked on the capacitor line 300 and shields the incident light L1. Further, the intermediate conductive film 83 is disposed opposite to the capacitor line 300 using the first interlayer insulating film 41 as a dielectric film, thereby forming a first storage capacitor 70a. On the other hand, in the present embodiment, the capacitor line 300 is provided on the lower side, and the insulating film 2 that forms the gate insulating film of the TFT 30 is extended to the capacitor electrode portion 1f that extends from the high-concentration drain region 1e of the semiconductor layer 1a. The second storage capacitor 70b is configured by opposingly arranging the portions as dielectric films. Therefore, in the present embodiment, the first storage capacitor 70 a and the second storage capacitor 70 b are stacked and the storage capacitor 70 connected in parallel is three-dimensionally constructed in a region along the capacitor line 300.
[0067]
The first interlayer insulating film 41 constituting the dielectric film of the first storage capacitor 70a may be a single layer film or a multilayer film. For example, a comparison with a film thickness of about 5 to 200 nm is possible. A thin silicon oxide film such as a high temperature oxide (HTO) film or a low temperature oxide (LTO) film or a silicon nitride film may be included. From the viewpoint of increasing the first storage capacitor 70a, the thinner the film, the better as long as the reliability of the film is sufficiently obtained. Such a dielectric film is formed by, for example, a low pressure CVD method, a plasma CVD method or the like. On the other hand, since the dielectric film of the second storage capacitor 70b is made of the same film as the insulating film 2 forming the gate insulating film, it is sufficient as a dielectric film for the capacitor.
[0068]
In addition, the intermediate conductive film 83 also has a function as a relay layer that relay-connects the high-concentration drain region 1e of the TFT 30 and the pixel electrode 9a. That is, the intermediate conductive film 83 is connected to the high-concentration drain region 1e via the contact hole 92 on the lower side and connected to the pixel electrode 9a via the contact hole 93 on the upper side. By using the intermediate conductive film 83 as a relay layer in this way, even if the interlayer distance between the pixel electrode 9a and the semiconductor layer 1a is as long as, for example, about 2000 nm, the technical difficulty of connecting the two through a single contact hole is reduced. While avoiding this, two or more series contact holes 92 and 93 having a relatively small diameter can be connected to each other satisfactorily, the pixel aperture ratio can be increased, and further, etching through when contact holes are opened can be prevented. Useful. Note that a relay layer may be formed between the data line 6a and the semiconductor layer 1a from the same film as the intermediate conductive films 81, 83, and 84 or a different conductive film.
[0069]
Next, the intermediate conductive film 84 is laminated under the data line 6a and shields the incident light L1 together with the data line 6a. Although the data line 6a and the intermediate conductive film 84 are redundantly shielded from light, the data line 6a is formed at a laminated position relatively far from the channel region 1a ′. Light shielding by the intermediate conductive film 84 is effective against oblique light passing through the side. Note that the intermediate conductive film 84 may be electrically connected to the capacitor line 300 through the contact hole 97. By adopting this configuration, it is possible to prevent a situation in which the potential fluctuation in the intermediate conductive film 84 adversely affects the TFT 30 and the like.
[0070]
The contact holes 91 to 93 and 97 are opened by dry etching such as reactive ion etching and reactive ion beam etching or wet etching, for example.
[0071]
As described above, the intermediate conductive films 81, 83 and 84 functioning as the upper light shielding film and the data line 6a define the opening area of each pixel as viewed in a plan view as shown in FIG. 2, and the channel area 1a of the TFT 30. A substantially lattice-shaped light shielding film that shields light and the periphery thereof is constructed on the upper side of the TFT 30. As a result, the characteristics of the TFT 30 are prevented from changing due to the occurrence of a light leakage current caused by the incident light L1. At the same time, the light shielding film 23 on the counter substrate 20 shown in FIGS. 3 and 4 can be at least partially omitted. As a result, the variation in transmittance is greatly reduced regardless of the bonding accuracy of both substrates, and an electro-optical device with high device reliability can be obtained.
[0072]
As described above, the intermediate conductive films 81, 83, and 84 that function as the upper light-shielding film, the pixel potential-side capacitance electrode, the relay layer, the redundant wiring, and the like can obtain necessary conductivity and light-shielding properties in view of device specifications. It consists of an opaque refractory metal film, an opaque or translucent light-shielding conductive silicon film, etc., and has the property of reflecting or absorbing light at least partially. More specifically, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pb (lead) is included. , Metal simple substance, alloy, metal silicide, polysilicide, and an opaque conductive film in which these are laminated. Alternatively, it is made of a semi-transmissive film such as a light-absorbing silicon film. Such intermediate conductive films 81, 83, and 84 are deposited by sputtering, for example, to form a conductive film having a thickness of about 50 to 500 nm, and a photolithography process, an etching process, and the like are performed thereon. It is formed in a predetermined plane pattern shown in FIG.
[0073]
As shown in FIGS. 2 to 5, the lower light shielding film 11 a is provided in a stripe shape along the capacitor line 300 below the TFT 30 on the TFT array substrate 10. The lower light shielding film 11a has a main line portion extending along the capacitor line 300, and a planar shape that protrudes downward in FIG. 2 from a location where the capacitor line 300 intersects the data line 6a and covers the TFT 30 from the lower side. ing. In particular, the lower light-shielding film 11a is formed under the portion functioning as the gate electrode of the TFT 30 in the planar region where the scanning line 3a is formed, but most of the scanning line 3a other than that is formed. Arranged to avoid the area. That is, the lower light-shielding film 11a is not provided for most of the planar area where the scanning lines 3a are formed.
[0074]
Such a lower light-shielding film 11a includes, for example, a simple metal, an alloy, a metal silicide, a polysilicide, or the like including at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pb. After forming a light-shielding film made of a refractory metal by sputtering or the like, a photolithography process, an etching process, etc. are performed so as to have a predetermined plane pattern as shown in FIG. Is formed. Alternatively, the lower light shielding film 11a may be made of a semi-transmissive film such as a light-absorbing silicon film.
[0075]
Since the lower light shielding film 11a is formed in this way, the channel region 1a ′ of the TFT 30 and its adjacent region can be shielded from the return light L2 shown in FIGS.
[0076]
In the electro-optical device configured as described above, the capacitor line 300 is preferably extended from the image display region in which the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to the constant potential source to be fixed. Potential. As such a constant potential source, a data line drive for controlling a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power source or a negative power source supplied to a circuit (described later) or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 11a also extends from the image display region to the periphery thereof and is connected to a constant potential source, similarly to the capacitor line 300, in order to avoid the potential fluctuation from adversely affecting the TFT 30. Good.
[0077]
3 and 4, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
[0078]
A trench 10cv is dug in the TFT array substrate 10 along the data line 6a and the capacitor line 300, and the data line 6a, the scanning line 3a, the capacitor line 300, and the TF are formed in the groove 10cv. T Each 30 is at least partially embedded. As a result, the surface of the third interlayer insulating film 43 serving as the ground for the pixel electrode 9a is flattened to some extent, and liquid crystal alignment defects due to steps are reduced.
[0079]
A pixel electrode 9a is provided near the uppermost layer on the TFT array substrate 10, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film. Such a pixel electrode 9a is formed to have a predetermined plane pattern with a thickness of about 50 to 200 nm by, for example, a sputtering process, a photolithography process, an etching process, and the like. When the electro-optical device is used as a reflection type, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al. The alignment film 16 is made of an organic film such as a polyimide film.
[0080]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.
[0081]
The counter substrate 20 is provided with a light shielding film 23 having a lattice shape or a stripe shape. By adopting such a configuration, the opposite conductive substrate 20 side is provided by the light shielding film 23 on the opposite substrate 20 together with the intermediate conductive films 81, 83 and 84 and the data line 6a covering the scanning line 3a and the TFT 30 from above as described above. Can more reliably prevent the incident light L1 from entering the channel region 1a ′, the low concentration source region 1b, and the low concentration drain region 1c. Further, the light shielding film 23 on the counter substrate 20 functions to prevent the temperature increase of the electro-optical device by forming at least the surface irradiated with the incident light L1 with a highly reflective film. In this way, the light shielding film 23 on the counter substrate 20 is preferably formed so as to be positioned inside the light shielding layer composed of the capacitor line 300 and the data line 6a in plan view. As a result, the light shielding film 23 on the counter substrate 20 can provide such light shielding and temperature rise prevention effects without reducing the aperture ratio of each pixel.
[0082]
Between the TFT array substrate 10 and the counter substrate 20, which are arranged in such a manner so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optical material is placed in a space surrounded by a seal material described later. A liquid crystal layer 50 is formed by encapsulating liquid crystal as an example. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fibers or glass beads are mixed.
[0083]
Further, a base insulating film 12 is provided under the pixel switching TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and thus remains rough after polishing the surface of the TFT array substrate 10 and after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt or the like. Such a base insulating film 12 is formed by, for example, TEOS (tetraethyl orthosilicate) gas, TEB (tetraethyl boatrate) gas, TMOP (tetramethyloxyoxyphosphine) by an atmospheric pressure or low pressure CVD method or the like. Rate) gas or the like, and is formed of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like, and has a thickness of about 500 to 2000 nm.
[0084]
In FIG. 3, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and scanning. Insulating film 2 including a gate insulating film that insulates line 3a from semiconductor layer 1a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, high concentration source region 1d and high concentration drain region 1e of semiconductor layer 1a It has. Such a semiconductor layer 1a is formed through the following manufacturing process, for example. That is, an amorphous silicon film is formed on the base insulating film 12 by low pressure CVD or the like, and heat treatment is performed, thereby solid-phase growing the polysilicon film. Alternatively, the polysilicon film may be directly formed by a low pressure CVD method or the like without passing through the amorphous silicon film. Next, a semiconductor layer 1a having a predetermined pattern as shown in FIG. 2 is formed by subjecting this polysilicon film to a photolithography process, an etching process, and the like. Next, pixel switching of the LDD structure including the low concentration source region 1b, the low concentration drain region 1c, the high concentration source region 1d, and the high concentration drain region 1e is performed by doping impurities in two steps of low concentration and high concentration. TFT 30 for forming is formed.
[0085]
The gate insulating film 2 formed on the semiconductor layer 1a is formed, for example, by thermally oxidizing the semiconductor layer 1a. By such thermal oxidation treatment, for example, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating film 2 has a thickness of about 30 to 150 nm. The thickness is 20 to 150 nm, preferably about 30 to 100 nm.
[0086]
Further, a first interlayer insulating film 41 is formed on the scanning line 3a and the capacitor line 300 formed on the gate insulating film 2, and in contrast to this, a contact leading to the high concentration source region 1d. Contact holes 92 leading to the holes 91 and the high-concentration drain region 1e are respectively opened.
[0087]
The above-described intermediate conductive films 81, 83, and 84 are formed on the first interlayer insulating film 41, and the second interlayer insulating film 42 in which the contact hole 91 and the contact hole 93 are respectively formed thereon. Is formed.
[0088]
The data line 6a described above is formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 having a contact hole 93 formed thereon is formed thereon. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 thus configured. The second interlayer insulating film 42 and the third interlayer insulating film 43 are each formed of a silicon nitride film, a silicon oxide film, or the like having a film thickness of about 500 to 2000 nm, for example, by atmospheric pressure or low pressure CVD. ing.
[0089]
As described above, according to the present embodiment, in the image display region, the wiring portion that does not oppose the channel region 1a ′ in the scanning line 3a is a region where the lower light-shielding film 11a is not formed in plan view. Wired to That is, the lower light shielding film 11a is not formed below most of the scanning lines 3a.
[0090]
For this reason, as shown in FIG. 4, in most of the scanning lines 3a, the incident light L1 passes through the scanning lines 3a made of, for example, a transparent polysilicon film or passes through the scanning lines 3a. The oblique light L1i that passes through the lower side of 3a passes through the lower side without being reflected by the upper surface of the lower light-shielding film 11a. Therefore, it is possible to prevent a situation in which the oblique light L1i passing through the lower side of the scanning line 3a is reflected by the upper surface of the lower light shielding film 11a and enters the channel region 1a of the TFT 30 in this portion. In FIG. 4, if the lower light-shielding film is also formed on the lower side of the scanning line 3a, the oblique light L1i passing through the lower side of the scanning line 3a is reflected by the reflected light L1ir indicated by the broken line arrow in FIG. As described above, after being reflected on the upper surface of the lower light-shielding film or further reflected on another interface, the light is finally incident on the channel region 1a ′ of the TFT 30 as internally reflected light or multiple reflected light. Furthermore, even if the return light L2 shown in FIGS. 3 and 4 enters the region where the lower light-shielding film 11a is not formed and reaches the lower surface of the scanning line 3a, the return light intensity is the intensity of the incident light L1. Therefore, the internal reflection light or the multiple reflection light based on this is little or no problem in practice.
[0091]
As a result, in the present embodiment, the incident light including the oblique light L1i is generated by the intermediate conductive films 81, 83 and 84 functioning as the lower light shielding film 11a and the upper light shielding film, the data lines 6a, and the light shielding film 23 on the counter substrate 20. The light resistance to the light L1 and the return light L2 can be improved comprehensively.
[0092]
In the embodiment described above, the upper light shielding film is preferably formed so that the planar shape is at least partially larger than the lower light shielding film. That is, on the cross section perpendicular to the longitudinal direction of each of the intermediate conductive films 81, 83, and 84 constituting the upper light shielding film, the width of each intermediate conductive film 81, 83, 84 is wider than the width of the lower light shielding film 11a. It is preferable to be configured. With this configuration, it is possible to reduce the possibility that the oblique incident light L1 passing through the intermediate conductive films 81, 83, and 84 reaches the upper surface of the lower light shielding film 11a.
[0093]
In the embodiment described above, the TFT array substrate 10 is flattened by forming the groove 10cv, but instead of or in addition to this, the base insulating film 12, the first interlayer insulating film 41, the second interlayer A groove is provided in at least one of the insulating film 42 and the third interlayer insulating film 43, and a wiring, an element, or the like such as the scanning line 3a, the data line 6a, and the TFT 30 is embedded in the groove, thereby serving as a base for the pixel electrode 9a The surface of the third interlayer insulating film 43 may be planarized. With this configuration, it is possible to ultimately reduce image defects such as liquid crystal alignment defects caused by the steps. Alternatively, by polishing the step on the upper surface of the third interlayer insulating film 43 and the second interlayer insulating film 42 by CMP (Chemical Mechanical Polishing) processing or the like, or by flattening using organic or inorganic SOG, The planarization process may be performed.
[0094]
Further, in the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but has an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c. Alternatively, it may be a self-aligned TFT in which a high concentration source and drain regions are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. In this embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
[0095]
In any type of TFT, as described above, the lower light-shielding film is provided below the channel region and the lower light-shielding film is not provided below at least a part of the scanning line 3a. Overall light resistance can be improved.
[0096]
(Deformation)
Next, various modifications of the embodiment configured as described above will be described with reference to FIGS. Here, FIG. 6 is a plan view showing the scanning lines, data lines, and lower light-shielding film in one modified example as in FIG. 5, and FIG. 7 shows the scanning lines and data lines in another modified example. FIG. 6 is a plan view showing the lower light shielding film extracted similarly to FIG. 5.
[0097]
In the above-described embodiment, as shown in FIG. 5, the lower light-shielding film 11a extends along the scanning line 3a and intersects the data line 6a and protrudes downward in FIG. In the modification shown in FIG. 2, the lower light-shielding film 11b is formed in a stripe shape along the data line 6a. Other configurations are the same as those in the above-described embodiment.
[0098]
According to the modification shown in FIG. 6, since the channel region 1a is covered from the lower side by the lower light-shielding film 11b extending in a stripe shape along the data line 6a, high light resistance to the return light L2 is achieved. can get.
[0099]
In the modification shown in FIG. 7, the lower light-shielding film 11c is formed in a lattice shape along the scanning lines 3a and the data lines 6a. Other configurations are the same as those in the above-described embodiment.
[0100]
According to the modification shown in FIG. 7, since the channel region 1a is covered from the lower side by the lower light shielding film 11c extending in a lattice shape along the scanning line 3a and the data line 6a, the return light L2 High light resistance. In addition, the wiring resistance of the lower light shielding film 11c can be reduced, which is advantageous for potential fluctuation.
[0101]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to the embodiment configured as described above will be described with reference to FIGS. 8 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 9 is a cross-sectional view taken along the line HH ′ of FIG.
[0102]
In FIG. 8, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 as a frame defining the periphery of the image display region 10a is provided in parallel to the inside thereof. Is provided. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 9, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 8 is fixed to the TFT array substrate 10 by the sealing material 52.
[0103]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0104]
In the embodiment described above with reference to FIGS. 1 to 9, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, they are mounted on a TAB (Tape Automated Bonding) substrate. The drive LSI may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, a TN (Twisted Nematic) mode, a VA (Vertically Aligned) mode, and a PDLC (Polymer Dispersed Liquid Crystal) are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the outgoing light of the TFT array substrate 10 exits. ) Mode or the like, or a normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction.
[0105]
Since the electro-optical device in the embodiment described above is applied to a projector, three electro-optical devices are respectively used as RGB light valves, and each light valve is connected to a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with its protective film in a predetermined region facing the pixel electrode 9a. In this way, the electro-optical device in each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector. Further, micro lenses may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. In this way, a bright electro-optical device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.
[0106]
(Embodiment of Projection Display Device)
Next, an embodiment of a projection display device that is an example of the electronic apparatus of the present invention, which is configured using the liquid crystal device described in detail above as a light valve, will be described with reference to FIGS.
[0107]
First, the circuit configuration of the projection type color display device of this embodiment will be described with reference to the block diagram of FIG. FIG. 10 shows a circuit configuration relating to one of the three light valves in the projection type color display device. Since all of these three light valves have basically the same configuration, only a part related to the circuit configuration will be described here. Strictly speaking, however, the input signals of the three light valves are different (that is, driven by signals for R, G, and B, respectively). Compared with the case of B and B, the order of the image signals is reversed within each field or frame so that the image is reversed and displayed, or the horizontal or vertical scanning direction is reversed.
[0108]
In FIG. 10, the projection type color display device includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on this, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the displayed information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that a drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal device 100, and in addition to this, a display information processing circuit 1002 may be mounted.
[0109]
Next, with reference to FIG. 11, the overall configuration, particularly the optical configuration, of the projection type color display device of the present embodiment will be described. FIG. 11 is a schematic cross-sectional view of the projection type color display device.
[0110]
In FIG. 11, a liquid crystal projector 1100 as an example of a projection type color display device according to the present embodiment prepares three liquid crystal modules including the liquid crystal device 100 in which the drive circuit 1004 described above is mounted on a TFT array substrate. It is configured as a projector used as the light valve 100R, 100G, and 100B for use. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. B is divided into the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0111]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. The apparatus and the electronic apparatus including the apparatus are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix-like pixels constituting an image display area in an electro-optical device according to an embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the embodiment.
FIG. 3 is a cross-sectional view taken along the line AA ′ in FIG.
4 is a cross-sectional view taken along the line BB ′ of FIG.
5 is a plan view showing an excerpt of the lower light-shielding film, the scanning lines, and the data lines in FIG. 2. FIG.
FIG. 6 is a plan view showing an excerpt of a lower light-shielding film and the like in an electro-optical device according to one modification.
FIG. 7 is a plan view showing an excerpt of a lower light-shielding film and the like in an electro-optical device according to another modified embodiment.
FIG. 8 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment, viewed from the side of the counter substrate together with each component formed thereon.
FIG. 9 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 10 is a block diagram showing a circuit configuration relating to a light valve in the embodiment of the projection display device of the present invention.
FIG. 11 is a schematic cross-sectional view showing a color liquid crystal projector as an example of an embodiment according to the projection type display apparatus of the present invention.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e ... High concentration drain region
1f Capacitance electrode part
2… Insulating film
3a ... scan line
6a ... Data line
9a: Pixel electrode
10 ... TFT array substrate
11a: Lower light shielding film
12 ... Underlying insulating film
16 ... Alignment film
20 ... Counter substrate
21 ... Counter electrode
22 ... Alignment film
30 ... TFT
41. First interlayer insulating film
42. Second interlayer insulating film
43 ... Third interlayer insulating film
50 ... Liquid crystal layer
70 ... Storage capacity
70a ... first storage capacity
70b ... second storage capacity
81, 83, 84 ... intermediate conductive film
82 ... Wide part
91, 92, 93, 95, 96, 97 ... contact holes
300 ... capacity line

Claims

An electro-optical device in which an electro-optical material is sealed between one substrate and the other substrate,
On the one substrate,
Scanning lines;
A data line intersecting the scan line;
A thin film transistor and a pixel electrode disposed corresponding to an intersection of the scanning line and the data line;
A lower light-shielding film provided at least under the channel region of the thin film transistor;
An island-shaped upper light-shielding film that covers from the upper side at least a part of the wiring portion of the scanning line that does not face the channel region;
In the image display region, at least a part of the wiring portion that does not oppose the channel region among the scanning lines is wired in a region where the lower light-shielding film is not formed in a plan view .
The electro-optical device , wherein the upper light-shielding film has an end on the channel region side that is wide along the channel region .

The electro-optical device according to claim 1, wherein the scanning line includes a gate electrode of the thin film transistor.

The electro-optical device according to claim 1, wherein the scanning line is made of a light transmissive conductive material.

The electro-optical device according to claim 1, wherein the lower light-shielding film extends in a stripe shape along the scanning line.

The electro-optical device according to claim 1, wherein the lower light-shielding film extends in a stripe shape along the data line.

4. The electro-optical device according to claim 1, wherein the lower light-shielding film extends in a lattice shape along the scanning lines and the data lines. 5.

The electro-optical device according to claim 1, wherein the lower light-shielding film is made of a conductive film and is dropped to a constant potential.

A counter substrate which is the other substrate opposed to said one substrate, any one of claims 1 to 7, further comprising a further light shielding film which is disposed to face at least the channel region The electro-optical device according to Item.

An electronic apparatus comprising the electro-optical device according to claim 1.