JP4599655B2

JP4599655B2 - Electro-optical device and projector

Info

Publication number: JP4599655B2
Application number: JP2000122601A
Authority: JP
Inventors: 尚佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-04-24
Filing date: 2000-04-24
Publication date: 2010-12-15
Anticipated expiration: 2020-04-24
Also published as: JP2001305580A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に対し蓄積容量を付加するための一対の容量電極と、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）とを、基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、ＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には（液晶容量等と並列に）蓄積容量が付加されるのが一般的である。
【０００３】
係る蓄積容量は一般に、画素電極に接続されたＴＦＴのドレイン領域を構成する導電性のポリシリコン膜等から延設され画素電極電位とされる第１容量電極と、この第１容量電極に誘電体膜を介して対向配置された第２容量電極を含み固定電位とされる容量線とを備えて構成されている。そして、このような容量線は、走査線と同一導電膜（例えば、導電性のポリシリコン膜）から構成され、走査線に平行して横並びに配線されるのが一般的である。
【０００４】
他方、この種の電気光学装置では、相隣接する画素電極の間隙を表示光が素通りしてしまうと（所謂光抜けにより）コントラスト比が低下し、画質が低下する。このため、一般に透明なポリシリコン膜等からなる走査線及び容量線に沿った画素電極の間隙を覆うように対向基板にストライプ状の遮光膜を設けたり、データ線に沿った画素電極の間隙を覆うように、当該データ線をＡｌ（アルミニウム）膜等の反射膜から幅広に形成したりする。このように、対向基板上の遮光膜やデータ線を組み合わせることにより各画素の開口領域（即ち、各画素において表示に有効に寄与する光が通過する領域）を規定している。
【０００５】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化しつつ、画素開口率化を高める（即ち、各画素において、表示光が透過しない各画素における非開口領域に対して、表示光が透過する開口領域を広げる）ことが重要となる。
【０００６】
しかしながら、画像表示領域内において走査線と容量線とが横並びに配線された前述の背景技術によれば、このように微細ピッチな画素の高開口率化に伴い走査線や容量線を配線可能な各画素の非開口領域は狭くなる。このため、画素ピッチの微細化が進む程、十分な大きさの蓄積容量を作り込むことや、走査線や容量線に十分な導電性を与えることが困難になるという問題点がある。そして、十分な蓄積容量が得られなかったり、走査線や容量線に十分な導電性が得られなかったりすると、最終的には、表示画像中におけるクロストークやゴーストが増大して画質劣化するという問題点が生じる。即ち、微細ピッチな画素の高開口率化に伴ってこのような画質劣化が顕在化してくるという画質向上のために解決困難な問題点がある。
【０００７】
他方、前述のように対向基板上の遮光膜やデータ線を組み合わせることにより各画素の開口領域を規定する技術によれば、斜めの入射光に対する遮光や特にプロジェクタ用途の如く強力な入射光に対する遮光を十分に行うことは困難である。即ち、この技術によれば、斜めの入射光に対する遮光や、裏面反射光や当該電気光学装置をライトバルブとして複板式のプロジェクタに組み合わせて使用する場合に合成光学系を突き抜けてくる光などの戻り光に対する遮光は十分でなく、更にこのような斜めの入射光や戻り光により内面反射光や多重反射光が発生するのを阻止することも困難である。従って、このような斜めの入射光、戻り光、内面反射光や多重反射光により、コントラスト比が低下するという問題点がある。加えて、このような斜めの入射光、戻り光、内面反射光や多重反射光が、画素スイッチング用のＴＦＴのチャネル領域に侵入すると、光電効果によりＴＦＴのトランジスタ特性の劣化（光リーク）が生じて、最終的に画質劣化を引き起こすという問題点もある。
【０００８】
本発明は上述の問題点に鑑みなされたものであり、画素開口率を高めると同時に蓄積容量の増大を図る（或いは蓄積容量の減少を抑制する）ことができると共に表示に寄与しない斜めの入射光や戻り光に対する遮光性能を向上でき、クロストークやゴーストが低減されると共にコントラスト比が向上されており、高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に、相交差する走査線及びデータ線と、前記走査線及びデータ線の交差に対応して設けられた薄膜トランジスタと、絶縁膜を介して前記薄膜トランジスタの半導体層と異なる層に設けられた中間導電層と、前記薄膜トランジスタに前記中間導電層を中継して接続された画素電極と、平面的に見て前記データ線に重なる領域に配置された蓄積容量と、画素の開口領域を少なくとも部分的に規定すると共に前記走査線と重なるように形成された導電性の遮光膜とを備えており、前記蓄積容量は、前記薄膜トランジスタに電気的に接続されると共に平面的に見て前記遮光膜と重なる部分と前記遮光膜から前記開口領域に向かって突出する突出部とを有する第１容量電極と、前記第１容量電極に誘電体膜を介して対向配置されると共に前記遮光膜に接続されて固定電位とされる第２容量電極とを備え、前記中間導電層は、前記突出部において前記第１容量電極と電気的に接続されることを特徴とする。
また、本発明の電気光学装置は上記課題を解決するために、基板上に、相交差する走査線及びデータ線と、該走査線及びデータ線の交差に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに中間導電層を中継して接続された画素電極と、平面的に見て前記データ線に重なる領域に配置された蓄積容量と、各画素の開口領域を少なくとも部分的に規定する導電性の遮光膜とを備える。そして、前記蓄積容量は、前記走査線と同一膜からなると共に前記画素電極に電気的に接続されて画素電極電位とされる第１容量電極と、該第１容量電極に誘電体膜を介して対向配置され且つ前記中間導電層と同一膜からなると共に前記遮光膜に接続されて固定電位とされる第２容量電極とを備える。
【００１０】
本発明の電気光学装置によれば、平面的に見てデータ線に重なる領域を利用して蓄積容量を構築することができる。この際、前述した背景技術の如く容量線或いは容量電極を走査線に横並びに配線する必要が無いので、当該横並びの走査線及び容量線或いは容量電極の存在により、各画素の非開口領域を広げないで済む。即ち、基板上で第１容量電極及び第２容量電極をデータ線に立体的に重ねて形成することにより各画素の開口領域を広げつつ相対的に蓄積容量を増大させることが可能となる。
【００１１】
しかも、画素電極電位とされる第１容量電極は、走査線と同一膜からなり、固定電位とされる第２容量電極は、薄膜トランジスタを画素電極に中継接続する中間導電層と同一膜からなるので、このような蓄積容量をデータ線に重なる領域に構築するために専用の導電膜を追加形成する必要はなく、装置構成及び製造工程を簡略化する上でも大変有利である。特に、データ線に重なる領域（走査線に重ならない領域）における、走査線と同一膜の有効利用が図られ、走査線形成時におけるパターンニングに変更を加えるだけで第１容量電極を形成できるので実用上便利である。更に、このような中間導電層は、画素電極と薄膜トランジスタとの層間距離が長いため一つのコンタクトホールで両者を接続する技術的困難性を回避し、比較的小径の二つの直列なコンタクトホールで両者を接続することを可能ならしめ、両者を接続するために必要な平面領域を低減でき且つ装置信頼性を高めることができる。そして、このような中間導電層形成時におけるパターンニングに変更を加えるだけで第２容量電極を形成できるので実用上便利である。
【００１２】
これらに加えて、第２容量電極は、各画素の開口領域を少なくとも部分的に規定する導電性の遮光膜に接続されて固定電位とされる、即ち、当該遮光膜を固定電位に落とすための容量線としても用いるので、走査線と横並びに、固定電位とされる容量線を配線する必要がなくなり、画素開口率を向上することができる。更に、特にプロジェクタ用途のように強力な入射光を扱う場合でも、第２容量電極を固定電位にする遮光膜により、前述の如き斜めの入射光、戻り光、内面反射光、多重反射光等の表示に悪影響を及ぼす光に対する遮光性能を向上できる。
【００１３】
以上の結果、本発明の電気光学装置により、画素開口率を高めると同時に蓄積容量を増大できると共に遮光性能を向上でき、最終的には、クロストークやゴーストが低減され且つコントラスト比が向上された高品位の画像表示が可能となる。
【００１４】
本発明の電気光学装置の一態様では、前記第１容量電極と前記データ線との間に、前記第２容量電極が配置されている。
【００１５】
この態様によれば、画素電極電位とされる第１容量電極と画像信号が供給されるデータ線との間で、固定電位とされる第２容量電極が電磁シールドとして機能する。このため、データ線と第１容量電極との間の容量カップリングにより、データ線における電位変動が第１容量電極（更には画素電極）に悪影響を及ぼしたり、或いは第１容量電極における電位変動がデータ線に悪影響を及ぼすことを未然防止できる。逆に、このような容量カップリングによる悪影響を低減するために両者間の層間絶縁膜を厚くしないで済む。
【００１６】
本発明の電気光学装置の他の態様では、前記遮光膜は、前記基板上で前記薄膜トランジスタの下層側に配置され且つ前記薄膜トランジスタの少なくともチャネル領域を前記基板側から見て覆う導電性の下層遮光膜からなり、該下層遮光膜と前記第２容量電極とは、平面的に見て前記第１容量電極の形成されていない領域に開孔されたコンタクトホールを介して接続されている。
【００１７】
この態様によれば、下層遮光膜が薄膜トランジスタの少なくともチャネル領域を基板側から見て覆うので、薄膜トランジスタの下層側からの戻り光（即ち、裏面反射光や当該電気光学装置をライトバルブとして複板式のプロジェクタに組み合わせて使用する場合に合成光学系を突き抜けてくる光など）に対してチャネル領域を遮光でき、戻り光による薄膜トランジスタの特性劣化を低減できる。そして、第２容量電極は、平面的に見て第１容量電極の形成されていない領域に開孔されたコンタクトホールを介して、このような導電性の下層遮光膜に接続されて、固定電位とされる。従って、下層遮光膜を容量線としても利用して、蓄積容量をデータ線に重なる領域に構築できる。
【００１８】
この下層遮光膜を備えた態様では、前記薄膜トランジスタの上層側に前記各画素の開口領域を少なくとも部分的に規定する上層遮光膜を更に備えてもよい。
【００１９】
このように構成すれば、薄膜トランジスタの上層側に備えられた上層遮光膜により、薄膜トランジスタの上層側からの斜めの入射光に対する遮光を、例えば対向基板に設けられた遮光膜と比べて薄膜トランジスタの直近で行うことが可能となり、特にプロジェクタ用途のように強力な入射光の場合にも、斜めの入射光による光抜けを効果的に防止でき、更に斜めの入射光や更にこれや戻り光に基づく内面反射光や多重反射光をも有効に遮光可能となる。尚、この場合には、上層遮光膜が導電性である必要はない。
【００２０】
この場合には更に、前記上層遮光膜は、前記基板上で前記データ線よりも上層側に積層され且つ平面的に見て格子状に形成されてもよい。
【００２１】
このように構成すれば、データ線と薄膜トランジスタとの間に上層遮光膜が存在しないため、平面的に見てデータ線と薄膜トランジスタとを接続するためのコンタクトホールを上層遮光膜に重なる位置に開孔できる。即ち、係るコンタクトホールを開孔する隙間を確保するために、上層遮光膜に括れや開口を設けたり、上層遮光膜をストライプ状に分断形成する必要が無くなり、上層遮光膜をデータ線及び走査線を完全に覆う格子状に形成できる。これにより、各画素の開口領域を上層遮光膜のみにより規定することが可能となり、遮光性能を一層高められる。
【００２２】
本発明の電気光学装置の他の態様では、前記遮光膜は、前記基板上で前記薄膜トランジスタの上層側に配置された導電性の上層遮光膜からなる。
【００２３】
この態様によれば、薄膜トランジスタの上層側に備えられた上層遮光膜により、薄膜トランジスタの上層側からの斜めの入射光に対する遮光を行うことが可能となり、特にプロジェクタ用途のように強力な入射光の場合にも、斜めの入射光による光抜けを効果的に防止でき、更に斜めの入射光や更にこれや戻り光に基づく内面反射光や多重反射光をも有効に遮光可能となる。そして、第２容量電極は、このような導電性の上層遮光膜に接続されて、固定電位とされる。従って、上層遮光膜を容量線としても利用して、蓄積容量をデータ線に重なる領域に構築できる。
【００２４】
この上層遮光膜を備えた態様では、前記上層遮光膜は、前記基板上で前記データ線よりも下層側に積層され且つ平面的に見て前記走査線に沿った本線部と該本線部から前記データ線に沿って突出した突出部とを含むストライプ状に形成されており、前記データ線と前記薄膜トランジスタとは、平面的に見て前記ストライプ状の上層遮光膜が形成されていない領域に開孔されたコンタクトホールを介して接続されてもよい。
【００２５】
このように構成すれば、走査線に沿った本線部と該本線部からデータ線に沿って突出した突出部とを含むストライプ状に形成された上層遮光膜により、走査線の全部とデータ線の大部分とにおける画素の開口領域を規定できる。そして、上層遮光膜がデータ線と薄膜トランジスタとの間に積層されているものの、ストライプ状の上層遮光膜が形成されていない領域（即ち、突出部の先にある領域）に、データ線と薄膜トランジスタとを接続するコンタクトホールを何ら問題なく開孔できる。
【００２６】
或いは、この上層遮光膜を備えた態様では、前記上層遮光膜は、前記基板上で前記データ線よりも上層側に積層され且つ平面的に見て格子状に形成されており、前記上層遮光膜と前記第２容量電極とは、平面的に見て前記データ線が形成されていない領域に開孔されたコンタクトホールを介して接続されてもよい。
【００２７】
このように構成すれば、データ線と薄膜トランジスタとの間に上層遮光膜が存在しないため、データ線と薄膜トランジスタとを接続するためのコンタクトホールを開孔する隙間を確保するために、上層遮光膜に括れや開口を設けたり、上層遮光膜をストライプ状に分断形成する必要が無くなり、上層遮光膜をデータ線及び走査線を完全に覆う格子状に形成できる。これにより、各画素の開口領域を上層遮光膜のみにより規定することが可能となり、遮光性能を一層高められる。そして、データ線が上層遮光膜と第２容量電極との間に積層されているものの、データ線が形成されていない領域に（平面的に見てデータ線の形成領域から第２容量電極を若干突出して形成することにより）上層遮光膜と第２容量電極とを接続するコンタクトホールを何ら問題なく開孔できる。
【００２８】
この上層遮光膜を備えた態様では、前記薄膜トランジスタの下層側に前記薄膜トランジスタの少なくともチャネル領域を前記基板側から見て覆う下層遮光膜を更に備えてもよい。
【００２９】
このように構成すれば、下層遮光膜が薄膜トランジスタの少なくともチャネル領域を基板側から見て覆うので、薄膜トランジスタの下層側からの戻り光に対してチャネル領域を遮光でき、戻り光による薄膜トランジスタの特性劣化を低減できる。尚、この場合には、下層遮光膜が導電性である必要はない。
【００３０】
上述した上層遮光膜及び下層遮光膜の両者を備えた態様では、前記下層遮光膜、前記走査線、前記データ線及び前記薄膜トランジスタは、前記基板上で平面的に見て前記上層遮光膜の形成領域からはみ出さないのが好ましい。
【００３１】
このように構成すれば、基板上に入射した入射光が上層遮光膜の形成領域からはみ出した走査線、データ線、薄膜トランジスタ又は下層遮光膜の上面で反射することで、当該電気光学装置の内部における内面反射光や多重反射光が発生することを効果的に未然防止できる。尚、戻り光が下層遮光膜の形成領域からはみ出した上層遮光膜の下面で反射することで、当該電気光学装置の内部における内面反射光や多重反射光は若干発生するが、戻り光は入射光に比べて遥かに光強度が低いために、戻り光による内面反射や多重反射光の悪影響は入射光のそれ比べて軽微である。従って、このように下層遮光膜が上層遮光膜からはみ出さない（即ち、上層遮光膜が下層遮光膜よりも一回り大きい）方が好ましい。
【００３２】
本発明の電気光学装置の他の態様では、前記蓄積容量は、平面的に見て前記データ線に重なる領域に加えて、前記走査線に沿った領域にも部分的に配置されている。
【００３３】
この態様によれば、基板上で第１容量電極及び第２容量電極を、データ線に立体的に重ねて形成するのみならずデータ線に沿った領域にも形成することにより、各画素の開口領域を広げつつ相対的に蓄積容量を増大させることが可能となる。
【００３４】
本発明の電気光学装置の他の態様では、前記遮光膜は、画像表示領域内から該画像表示領域外に延設されており、該画像表示領域外で固定電位に落とされている。
【００３５】
この態様によれば、画像表示領域内において第２容量電極と接続された遮光膜は、画像表示領域外に延設されて固定電位に落とされているので、容量線として良好に機能する。この際特に、画像表示領域外の周辺領域にある周辺回路や駆動回路用の定電位線或いは定電位源を利用して、遮光膜を比較的簡単且つ確実に固定電位にできる。
【００３６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００３８】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図５を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’断面図である。また図５は、遮光膜を抽出して示すＴＦＴアレイ基板の画素の平面図である。尚、図３及び図４においては夫々、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３９】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９aを制御するためのＴＦＴ３０が形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光の通過光量が低減され、ノーマリーブラックモードであれば、印加された電圧に応じて入射光の通過光量が増大され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、ＴＦＴ３０のドレインと定電位を供給する容量線３００との間に形成されている。
【００４０】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａが設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４１】
また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００４２】
本実施形態では、上層遮光膜の一例たる内蔵遮光膜４１と下層遮光膜の一例たる第１遮光膜１１ａとが夫々、図中太線で示したように、走査線３ａ及びデータ線６ａに沿って格子状に形成されており、各画素の開口領域を規定している。尚、各画素電極９ａの縁は、図示されていないが、第１遮光膜１１ａ及び内臓遮光膜４１の縁に僅かに重なるように平面配置されている。
【００４３】
図２から図４に示すように、第１遮光膜１１ａは、ＴＦＴ３０をＴＦＴアレイ基板１０側（図３及び図４中、下側）から覆う部分を含み、更に平面的に見て走査線３ａ及びデータ線６ａに沿って格子状に形成されている。第１遮光膜１１ａは、ＴＦＴアレイ基板１０の裏面や投射光学系からの戻り光を遮光し、この光に基づく光励起によりＴＦＴ３０のオフ時のリーク電流が原因でＴＦＴ３０の特性が変化するのを有効に防止する。このような第１遮光層１１ａは、例えば、ＣＶＤ又はスパッタリングにより形成したＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。またその膜厚は、例えば５０〜３００ｎｍ程度である。特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、このようにＴＦＴ３０の下側に第１遮光膜１１ａを設けることは大変有効である。他方、内臓遮光膜４１も、第１遮光膜１１ａと同様に、膜厚５０〜３００ｎｍ程度の高融点金属を含む、金属単体、合金、金属シリサイド等からなる。或いは、データ線６ａと同様に、膜厚５０〜５００ｎｍ程度のＡｌ膜からなる。
【００４４】
図３に示すように、ＴＦＴアレイ基板１０上で、データ線６ａは、コンタクトホールＡＣＮＴを介して例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。
【００４５】
他方、図４に示すように、画素電極９ａは、中間導電層の一例たるバリア層３４を中継することにより、コンタクトホールＩＣＮＴ及びＢＣＮＴを介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。バリア層３４は、図２に示すように、画素電極９ａの角部に走査線3ａに沿って島状に形成されている。このようにバリア層３４を用いることにより、画素電極９ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホールＩＣＮＴ及びＢＣＮＴで両者間を良好に接続でき、画素開口率を高めることが可能となる。特にこのようなバリア層３４を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。このようなバリア層３４は、例えばＣＶＤにより形成した導電性のポリシリコン膜からなる。或いは、ＣＶＤ又はスパッタリングにより形成したＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。このような高融点金属から構成することにより、バリア層３４を各画素の開口領域の一部を規定する遮光膜として機能させることも可能となる。但し、このようなバリア層３４は、高融点金属以外のＡｌ（アルミニウム）等の金属膜から構成されてもよいし、更に、これらの膜（例えば、ポリシリコン膜と金属膜と）を複数含む多層膜から構成されてもよい。いずれの場合にも、バリア層３４の膜厚は、例えば５０〜４５０ｎｍ程度とされる。
【００４６】
図２から図４に示すように、走査線３ａと同一膜（例えば、導電性のポリシリコン膜）からなる第１容量電極１３-1と、バリア層３４と同一膜からなる第２容量電極３３-1とが誘電体膜４２を介して対向配置されることにより、平面的に見てデータ線６ａに重なる領域に、蓄積容量７０（図１参照）の一例たる蓄積容量７０-1が構築されている。すなわち、第１容量電極１３-1は平面的に見て、走査線３ａとデータ線６ａとの交差部位に隣接した部位からデータ線６ａに沿って延び、その一部がバリア層３４の領域に延びる突出部を有する島状の電極で形成されている。そして、第２容量電極３３-1は第１容量電極１３-1に重なるように、走査線３ａとデータ線６ａとの交差部位に隣接した部位から第１容量電極１３-1を越えて半導体層１ａに隣接する部位までデータ線６ａに沿って延び、その一部がバリア層３４の領域に延びる突出部を有する島状の電極で形成されている。
【００４７】
第１容量電極１３-1は、誘電体膜４２が除去されたコンタクトホールＢＣＮＴの隣接領域でバリア層３４と面接触しており、バリア層３４を中継して画素電極９ａと接続されて（同時にコンタクトホールＢＣＮＴで高濃度ドレイン領域１ｅと接続されて）、画素電極電位とされる。
【００４８】
第２容量電極３３-1は、コンタクトホールＳＣＮＴを介して導電性の第１遮光膜１１ａに接続されている。格子状の第１遮光膜１１ａは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。即ち、第２容量電極３３-1は、第１遮光膜１１ａに接続されて固定電位とされる。このように本実施形態では、第１遮光膜１１ａが、図１に示した容量線３００として機能する。そして、画像表示領域から周辺領域に延設される第１遮光膜１１ａが接続される定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でも良いし、対向基板２０側に供給される定電位でも構わない。
【００４９】
蓄積容量７０-1の誘電体膜４２は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＢＨＴＯ膜やＨＴＯ膜から構成される。蓄積容量７０-1を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜４２は薄い程良い。
【００５０】
図３に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５１】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５２】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００５３】
対向基板２０には、更に図３及び図４に示すように、格子状或いはストライプ状の第２遮光膜２３を設けるようにしてもよい。このような構成を採ることで、対向基板２０側からの入射光に対する遮光をより確実に行える。しかも、第２遮光膜２３は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【００５４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００５５】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、第１遮光膜１１ａからＴＦＴ３０を絶縁すると共に、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００５６】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、図４に示すように複数の画素電極９ａのうちの対応する一つが、コンタクトホールＩＣＮＴ及びＢＣＮＴを介してバリア層３４により中継接続されている。
【００５７】
図３及び図４に示すように、走査線３ａの上には、高濃度ソース領域１ｄへ通じるコンタクトホールＡＣＮＴ及び高濃度ドレイン領域１ｅへ通じるコンタクトホールＩＣＮＴが各々形成された第１層間絶縁膜４が形成されている。データ線６ａ上には、バリア層３４へ通じるコンタクトホールＩＣＮＴが形成された第２層間絶縁膜７が形成されている。第２層間絶縁膜７上には、内臓遮光膜４１が形成されており、この上には更に、バリア層３４へのコンタクトホールＩＣＮＴが形成された第３層間絶縁膜８が形成されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜８の上面に設けられている。
【００５８】
以上説明したように本実施形態によれば、ＴＦＴアレイ基板１０上で第１容量電極１３-1及び第２容量電極３３-1をデータ線６ａに立体的に重ねて形成することにより、前述した背景技術の如く容量線或いは容量電極を走査線に横並びに配線する必要が無いので各画素の非開口領域を広げないで済み、大きな蓄積容量が得られる。しかも、第１容量電極１３-1は、走査線３ａと同一膜からなり、第２容量電極３３-1は、バリア層３４と同一膜からなるので、このような蓄積容量７０-1をデータ線６ａに重なる領域に構築するために専用の導電膜を追加形成する必要はなく、装置構成及び製造工程を簡略化する上でも大変有利である。特に、走査線３ａの形成時におけるパターンニングに変更を加えるだけで第１容量電極１３-1を形成でき、バリア層３４の形成時におけるパターンニングに変更を加えるだけで第２容量電極３３-1を形成できる。これらに加えて、各画素の開口領域を規定する第１遮光膜１１ａを、第２容量電極３３-1を固定電位に落とすための容量線３００（図１参照）としても用いるので、走査線３ａと横並びに容量線を配線する必要もない。更に、データ線６ａ、走査線３ａ、ＴＦＴ３０等を上下から覆う格子状の内蔵遮光膜４１及び第１遮光膜１１ａにより、プロジェクタ用途のように強力な入射光を扱う場合でも、斜めの入射光、戻り光、内面反射光、多重反射光等の表示に悪影響を及ぼす光に対して十分な遮光を行える。
【００５９】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４、第２層間絶縁膜７に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜８や第２層間絶縁膜７の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００６０】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００６１】
尚、第１実施形態及び以下に説明する各実施形態の電気光学装置において導電膜間を絶縁する各層間絶縁膜は、例えば、常圧、減圧ＣＶＤ法、プラズマＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス等を用いて、ＮＳＧ（ノンドープト・シリケート・ガラス）、ＰＳＧ（リン・シリケート・ガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等から構成すればよい。また、各層間絶縁膜の膜厚は、１００〜１０００ｎｍ程度である。
【００６２】
本実施形態では特に、画素電極電位とされる第１容量電極１３-1とデータ線６ａとの間に、固定電位とされる第２容量電極３３-1が配置されているので、データ線６ａと第１容量電極１３-1との間の容量カップリングにより、両者の電位変動が相互に悪影響を及ぼすことを未然防止できる。逆に、このような容量カップリングによる悪影響を低減するために両者間の第１層間絶縁膜４を厚くしないで済む。
【００６３】
また本実施形態では、前述のように容量線３００としての機能を有する第１遮光膜１１ａ及び内蔵遮光膜４１は、共に格子状に形成されているが、第１遮光膜１１ａは容量線３００としての機能を果たす限りにおいてストライプ状に形成されていてもよい。更に、両方の遮光膜が重なることで格子状の非開口領域となるように構成されてもよい。加えて本実施形態では、第１遮光膜１１ａ及び内蔵遮光膜４１を抽出して示す図５のように、第１遮光膜１１ａ及び内蔵遮光膜４１が共に格子状に形成されており且つ第１遮光膜１１ａが平面的に見て内蔵遮光膜４１の形成領域からはみ出さないように（即ち、一回り小さく）構成するのが好ましい。この際更に、両者間にある不図示の走査線、データ線及びＴＦＴ等は、平面的に見て第１遮光膜１１ａの形成領域からはみ出さないように構成されるのが好ましい。このように構成すれば、対向基板２０側からの入射光が内蔵遮光膜４１の形成領域からはみ出した第１遮光膜１１ａ（更に、走査線、データ線等）で反射することで、当該電気光学装置の内部における内面反射光や多重反射光が発生することを効果的に未然防止できる。尚、このように内蔵遮光膜４１を第１遮光膜１１ａよりも一回り大きく形成すると、ＴＦＴアレイ基板１０側からの戻り光が第１遮光膜１１ａの形成領域からはみ出した内蔵遮光膜４１部分で反射することで、当該電気光学装置の内部における内面反射光や多重反射光は若干発生する。しかしながら、戻り光は入射光に比べて遥かに光強度が低いために、戻り光による内面反射や多重反射光の悪影響は入射光のそれに比べて軽微である。従って本実施形態の構成は有利である。
【００６４】
尚、本実施形態では、第１遮光膜１１ａを容量線３００として利用し、内蔵遮光膜４１を容量線３００として利用しないので、内蔵遮光膜４１は導電性である必要はない。
【００６５】
（第２実施形態）
次に、図６を参照して本発明の電気光学装置の第２実施形態について説明する。ここに、図６は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の画素の平面図である。また、図６において、図２から図５（第１実施形態）と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００６６】
図６に示すように、第２実施形態では、第１実施形態と比べて、平面的に見て図１に示した蓄積容量７０の他の一例たる蓄積容量７０-2が、データ線６ａに重なる領域のみならず走査線３ａに沿った領域にも形成されている点が異なる。より具体的には、第２実施形態では、第１容量電極１３-2は、データ線６ａに重なる部分に加えて走査線３ａに沿って伸びる部分からなり（即ち、図６中で略Ｔ字状に形成されており）、第２容量電極３３-2は、データ線６ａに重なる部分に加えて走査線３ａに沿って伸びる部分からなる（即ち、図６中で略Ｌ字状に形成されている）。そして、内蔵遮光膜４１’は、このような蓄積容量７０-2を隠すように、走査線３ａに沿って伸びる部分が幅広に形成され且つコンタクトホールＩＣＮＴを形成可能なようにコンタクトホールＩＣＮＴに対応する個所が括れて形成されている。更に、この内蔵遮光膜４１’の括れ部分における遮光性能の低下を補うべく、コンタクトホールＩＣＮＴの周囲には、走査線３ａ或いは第１用容量電極１３-2と同一膜からなる島状の導電層３ｂが形成されている。また、バリア層３４は走査線３ａに沿って配置されている。その他の構成については、第１実施形態の場合と同様である。
【００６７】
従って、第２実施形態によれば、ＴＦＴアレイ基板１０上で第１容量電極１３-2及び第２容量電極３３-2をデータ線６ａに立体的に重ねて形成することに加えて、走査線３ａに沿った領域にも形成することにより、より大きな蓄積容量が得られる。
【００６８】
（第３実施形態）
次に、図７から図９を参照して本発明の電気光学装置の第３実施形態について説明する。ここに、図７は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の画素の平面図であり、図８は、図７のＡ−Ａ’断面図であり、図９は、図７のＢ−Ｂ’断面図である。尚、図８及び図９においては夫々、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図７から図９において、図２から図５（第１実施形態）と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００６９】
図７から図９に示すように、第３実施形態では、第１実施形態と比べて、ＴＦＴ３０の下側にある第１遮光膜１１ａに代えて、ＴＦＴ３０の上側にある導電性の内蔵遮光膜４３を容量線３００（図１参照）として用いている。更に、内蔵遮光膜４３は、第１実施形態における内蔵遮光膜４１のようにデータ線６ａの上側ではなく、データ線６ａの下側に積層されており、コンタクトホールＡＣＮＴを開孔するためにコンタクトホールＡＣＮＴに対応する個所で分断されている。即ち、内蔵遮光膜４３は、格子状ではなく、走査線３ａに沿って伸びる本線部とこの本線部からデータ線６ａに沿って（図７中上側に）突出した突出部とを含むストライプ状に形成されている。更に、第２容量電極３３-3と容量線３００としての内蔵遮光膜４３との間には、第１容量電極１３-3が介在しないため、平面的に見て第２容量電極３３-3と内蔵遮光膜４３（容量線３００）とを接続するコンタクトホールＢＭＣＮＴを開孔する個所にも、蓄積容量７０-3が形成されている。即ち、第２容量電極３３-1と第１遮光膜１１ａ（容量線３００）とを接続するコンタクトホールＳＣＮＴを開孔する個所に蓄積容量を形成できない第１実施形態の場合と比べて、蓄積容量の面積が増大している。その他の構成については、第１実施形態の場合と同様である。
【００７０】
このように第３実施形態によれば、ＴＦＴアレイ基板１０上で第１容量電極１３-3及び第２容量電極３３-3をデータ線６ａに立体的に重ねて形成することにより、大きな蓄積容量が得られる。
【００７１】
また第３実施形態において、データ線６ａの下側に代えてデータ線６ａの上側に、容量線３００としての内蔵遮光膜４３を配置することも可能である。この場合には、コンタクトホールＡＣＮＴを避けて内蔵遮光膜４３を分断させる必要はなく格子状の内蔵遮光膜により遮光性能を向上できる。他方、コンタクトホールＢＭＣＮＴについては、データ線６ａの形成領域から外して開孔すればよい。
【００７２】
尚、本実施形態では、内蔵遮光膜４３を容量線３００として利用し、第１遮光膜１１ａを容量線３００として利用しないので、第１遮光膜１１ａは導電性である必要はない。
【００７３】
（第４実施形態）
次に、図１０を参照して本発明の電気光学装置の第４実施形態について説明する。ここに、図１０は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の画素の平面図である。また、図１０において、図２から図５（第１実施形態）或いは図７から図９（第３実施形態）と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００７４】
図１０に示すように、第４実施形態では、第３実施形態と比べて、平面的に見て図１に示した蓄積容量７０の他の一例たる蓄積容量７０-4が、データ線６ａに重なる領域のみならず走査線３ａに沿った領域にも形成されている点が異なる。より具体的には、第４実施形態では、第１容量電極１３-4は、データ線６ａに重なる部分に加えて走査線３ａに沿って伸びる部分からなり（即ち、図１０中で略Ｔ字状に形成されており）、第２容量電極３３-4は、データ線６ａに重なる部分に加えて走査線３ａに沿って伸びる部分からなる（即ち、図１０中で略Ｌ字状に形成されている）。そして、内蔵遮光膜４３’は、このような蓄積容量７０-4を隠すように、走査線３ａに沿って伸びる部分が幅広に形成され且つコンタクトホールＩＣＮＴを形成可能なようにコンタクトホールＩＣＮＴに対応する個所が括れて形成されている。更に、この内蔵遮光膜４３’の括れ部分における遮光性能の低下を補うべく、コンタクトホールＩＣＮＴの周囲には、走査線３ａ或いは第１用容量電極１３-4と同一膜からなる島状の導電層３ｂが形成されている。その他の構成については、第３実施形態の場合と同様である。
【００７５】
従って、第４実施形態によれば、ＴＦＴアレイ基板１０上で第１容量電極１３-4及び第２容量電極３３-４をデータ線６ａに立体的に重ねて形成することに加えて、走査線３ａに沿った領域にも形成することにより、より大きな蓄積容量が得られる。
【００７６】
ここで、以上説明した第１から第４実施形態における第１容量電極１３（１３-1〜１３-4）と高濃度ドレイン領域１ｅとの電気的接続について、図１１を参照して説明を加える。ここに、図１１（ａ）は、図４或いは図９に示したＢ−Ｂ’断面のうち、この電気的接続に係る部分を拡大して示す断面図である。
【００７７】
図１１(a)に示すように、第１容量電極１３（１３-1〜１３-4）は、バリア層３４を介して高濃度ドレイン領域１ｅに電気的に接続されて、画素電極電位とされる。このような接続は、“バリア層３４の膜厚＞絶縁薄膜２（ゲート絶縁膜）の膜厚”とすることで、コンタクトホールＢＣＯＮＴを形成する際に、比較的簡単に得られる。
【００７８】
但し、図１１(b)に示すように、第１容量電極１３を形成する前に絶縁薄膜２（ゲート絶縁膜）にコンタクトホールＢＣＮＴ’を開孔することで、第１容量電極１３と高濃度ドレイン領域１ｅとを直接接続してもよい。このような接続のためには、コンタクトホールＢＣＮＴ’の底にポリシリコン膜等からなる高濃度ドレイン領域１ｅが露出した際における、当該高濃度ドレイン領域１ｅの表面酸化が障害となり得るが、このような酸化膜は、フッ酸でライトエッチングすれば比較的簡単に除去できる。但し、絶縁薄膜２（ゲート絶縁膜）に対して、フッ酸でライトエッチングすると、ピンホール等の欠陥が発生する可能性があるので、図１１(a)に示したように第１容量電極１３を、バリア層３４を介して高濃度ドレイン領域１ｅに電気的に接続した方が、装置信頼性を高める上で有利である。
【００７９】
或いは、図１１(ｃ)に示すように、第１容量電極１３を形成する前に絶縁薄膜２（ゲート絶縁膜）にコンタクトホールＢＣＮＴ’を開孔することで、第１容量電極１３と高濃度ドレイン領域１ｅとを直接接続すると共に、バリア層３４を中継することなく第１容量電極１３を画素電極９ａに直接接続してもよい。即ち、図１１（ａ）及び図１１（ｂ）に示した例では、第１容量電極１３は、バリア層３４に接続され且つ図中右方に延設されたバリア層３４がコンタクトホールＩＣＮＴにより画素電極９ａに接続されるが（図４及び図９参照）、図１１（ｃ）に示した例では、第１容量電極１３そのものが図中右方に延設され、当該延設された第１容量電極１３上に形成されたコンタクトホールＩＣＮＴにより、第１容量電極１３が画素電極９ａに接続される。この場合、バリア層３４は、例えば図６に示した略Ｌ字状の第２容量電極３３-2のコーナー領域から延設して設ければよく、図１１（ｃ）中の誘電体膜４２を、第１容量電極１３とバリア層３４との間に介在する誘電体膜として利用することで、この領域にも蓄積容量を形成できる。
【００８０】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１３は、図１２のＨ−Ｈ’断面図である。
【００８１】
図１２において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域１０ａの周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００８２】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８３】
以上図１から図１３を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８４】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００８５】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第１実施形態における遮光膜を抽出して示すＴＦＴアレイ基板の画素の平面図である。
【図６】第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図７】第３実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図８】図７のＡ−Ａ’断面図である。
【図９】図８のＢ−Ｂ’断面図である。
【図１０】第４実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１１】第１容量電極と高濃度ドレイン領域との電気的接続の一例を示す断面図（図１１(a)）及び他の例を示す断面図（図１１(b)、図１１（c））である。
【図１２】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１３】図１２のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁薄膜（ゲート絶縁膜）
３ａ…走査線
４…第１層間絶縁膜
６ａ…データ線
７…第２層間絶縁膜
８…第３層間絶縁膜
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１３（１３-1〜１３-4）…第１容量電極
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
３３（３３-1〜３３-4）…第２容量電極
３４…バリア層
４１、４１’、４３、４３’…内蔵遮光膜
５０…液晶層
７０（７０-1〜７０-4）…蓄積容量
３００…容量線
ＳＣＮＴ、ＢＣＮＴ、ＩＣＮＴ、ＡＣＮＴ、ＢＭＣＮＴ…コンタクトホール[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device of an active matrix driving system, and in particular, a pair of capacitor electrodes for adding a storage capacitor to a pixel electrode, a thin film transistor (Thin Film Transistor: hereinafter referred to as a TFT as appropriate) In the technical field of an electro-optical device of a type provided in a laminated structure on a substrate.
[0002]
[Background]
Conventionally, in an active matrix driving type electro-optical device using TFT driving, when a scanning signal is supplied to the gate electrode of the TFT via the scanning line, the TFT is turned on, and the data line is connected to the source region of the semiconductor layer. An image signal supplied through the TFT is supplied to the pixel electrode through the source and drain of the TFT. Since such an image signal is supplied only for a very short time for each pixel electrode through each TFT, the voltage of the image signal supplied through the TFT is set to be much longer than the time in which it is turned on. In general, a storage capacitor is added to each pixel electrode (in parallel with a liquid crystal capacitor or the like) so that the pixel electrode can be held for a long time.
[0003]
Such a storage capacitor generally includes a first capacitor electrode extending from a conductive polysilicon film or the like constituting a drain region of a TFT connected to the pixel electrode and having a pixel electrode potential, and a dielectric on the first capacitor electrode. The capacitor line is configured to include a second capacitor electrode arranged opposite to each other with a fixed potential through the film. Such a capacitor line is generally made of the same conductive film as the scanning line (for example, a conductive polysilicon film), and is generally wired side by side in parallel with the scanning line.
[0004]
On the other hand, in this type of electro-optical device, if the display light passes through the gap between adjacent pixel electrodes (due to so-called light leakage), the contrast ratio is lowered and the image quality is lowered. For this reason, a stripe-shaped light shielding film is provided on the counter substrate so as to cover the gap between the pixel electrodes along the scanning line and the capacitance line, which are generally made of a transparent polysilicon film, etc., or the gap between the pixel electrodes along the data line is provided. The data line is formed to be wide from a reflective film such as an Al (aluminum) film so as to cover it. As described above, the opening region of each pixel (that is, the region through which light that effectively contributes to display passes) is defined by combining the light shielding film and the data line on the counter substrate.
[0005]
[Problems to be solved by the invention]
In this type of electro-optical device, there is a strong general demand for high-quality display images. For this purpose, the pixel aperture ratio is increased while the pixel pitch is reduced (that is, the display light in each pixel is increased). It is important to widen the opening area through which the display light is transmitted with respect to the non-opening area in each pixel through which no light is transmitted.
[0006]
However, according to the above-described background art in which the scanning lines and the capacitance lines are wired side by side in the image display region, the scanning lines and the capacitance lines can be wired in accordance with the increase in the aperture ratio of the fine pitch pixels. The non-opening area of each pixel becomes narrow. For this reason, there is a problem that as the pixel pitch is further miniaturized, it becomes difficult to create a sufficiently large storage capacitor and to provide sufficient conductivity to the scanning line and the capacitor line. If sufficient storage capacity cannot be obtained or sufficient conductivity is not obtained for the scanning lines and the capacity lines, eventually, crosstalk and ghosts in the display image increase and image quality deteriorates. Problems arise. That is, there is a problem that is difficult to solve in order to improve the image quality such that such image quality deterioration becomes obvious as the aperture ratio of the fine pitch pixels increases.
[0007]
On the other hand, according to the technique for defining the opening area of each pixel by combining the light shielding film and the data line on the counter substrate as described above, the light shielding against the oblique incident light or the strong incident light especially for the projector use is performed. It is difficult to do enough. In other words, according to this technique, light incident on obliquely incident light, back-surface reflected light, or light that penetrates the composite optical system when the electro-optical device is used as a light valve in combination with a double-plate projector are returned. The light is not sufficiently shielded, and it is also difficult to prevent the internal reflection light and the multiple reflection light from being generated by such oblique incident light and return light. Therefore, there is a problem that the contrast ratio is lowered by such oblique incident light, return light, internal reflection light, and multiple reflection light. In addition, when such oblique incident light, return light, internal reflection light and multiple reflection light enter the channel region of the pixel switching TFT, the TFT transistor characteristics deteriorate (light leakage) due to the photoelectric effect. Finally, there is also a problem that image quality deterioration is caused.
[0008]
The present invention has been made in view of the above-mentioned problems, and oblique incident light that can increase the pixel aperture ratio and simultaneously increase the storage capacity (or suppress the decrease in the storage capacity) and does not contribute to display. It is another object of the present invention to provide an electro-optical device capable of improving the light shielding performance against return light, reducing crosstalk and ghost, improving the contrast ratio, and capable of displaying a high-quality image.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, an electro-optical device of the present invention includes a scanning line and a data line intersecting each other on a substrate, a thin film transistor provided corresponding to the intersection of the scanning line and the data line, and an insulating film. An intermediate conductive layer provided in a layer different from the semiconductor layer of the thin film transistor, a pixel electrode connected to the thin film transistor through the intermediate conductive layer, and a region overlapping the data line in plan view And a conductive light-shielding film formed so as to overlap the scanning line and at least partially define an opening area of the pixel, and the storage capacitor is electrically connected to the thin film transistor. A first capacitor electrode having a portion that is connected and overlaps the light-shielding film in plan view, and a projecting portion that projects from the light-shielding film toward the opening region; and And a second capacitive electrode connected to the light-shielding film and having a fixed potential. The intermediate conductive layer is electrically connected to the first capacitive electrode at the projecting portion. It is connected to.
Also,In order to solve the above problems, an electro-optical device of the present invention includes a scanning line and a data line intersecting each other on a substrate, a thin film transistor provided corresponding to the intersection of the scanning line and the data line, and the thin film transistor. A pixel electrode connected via an intermediate conductive layer, a storage capacitor disposed in a region overlapping the data line in plan view, and a conductive light shielding film that at least partially defines an opening region of each pixel With. The storage capacitor is made of the same film as the scanning line and is electrically connected to the pixel electrode to be a pixel electrode potential, and the first capacitor electrode via a dielectric film And a second capacitor electrode which is disposed opposite to the intermediate conductive layer and is made of the same film as the intermediate conductive layer and connected to the light-shielding film to have a fixed potential.
[0010]
According to the electro-optical device of the present invention, it is possible to construct a storage capacitor by using a region that overlaps the data line when viewed in plan. At this time, it is not necessary to wire the capacitor lines or the capacitor electrodes side by side with the scanning lines as in the background art described above. You don't have to. That is, by forming the first capacitor electrode and the second capacitor electrode three-dimensionally on the data line on the substrate, it is possible to relatively increase the storage capacity while expanding the opening area of each pixel.
[0011]
In addition, the first capacitor electrode that is set to the pixel electrode potential is made of the same film as the scanning line, and the second capacitor electrode that is set to the fixed potential is made of the same film as the intermediate conductive layer that relay-connects the thin film transistor to the pixel electrode. In order to construct such a storage capacitor in a region overlapping the data line, it is not necessary to additionally form a dedicated conductive film, which is very advantageous for simplifying the device configuration and the manufacturing process. In particular, the same film as the scanning line can be effectively used in the region overlapping the data line (the region not overlapping the scanning line), and the first capacitor electrode can be formed simply by changing the patterning when forming the scanning line. It is practically convenient. Furthermore, since such an intermediate conductive layer has a long interlayer distance between the pixel electrode and the thin film transistor, it avoids the technical difficulty of connecting the two with a single contact hole, and the two series contact holes with relatively small diameters both Can be connected, the plane area required to connect the two can be reduced, and the device reliability can be improved. Since the second capacitor electrode can be formed simply by changing the patterning when forming the intermediate conductive layer, it is practically convenient.
[0012]
In addition to these, the second capacitor electrode is connected to a conductive light-shielding film that at least partially defines the opening region of each pixel to be a fixed potential, that is, for dropping the light-shielding film to a fixed potential. Since it is also used as a capacitor line, it is not necessary to arrange a capacitor line that is at a fixed potential side by side with the scanning line, and the pixel aperture ratio can be improved. Furthermore, even when handling strong incident light, such as for projector applications, the light shielding film for setting the second capacitor electrode to a fixed potential enables oblique incident light, return light, internal reflection light, multiple reflection light, etc. as described above. The light shielding performance against light that adversely affects the display can be improved.
[0013]
As a result of the above, the electro-optical device of the present invention can increase the pixel aperture ratio and simultaneously increase the storage capacity, improve the light shielding performance, and finally reduce the crosstalk and ghost and improve the contrast ratio. High-quality image display is possible.
[0014]
In one aspect of the electro-optical device of the present invention, the second capacitor electrode is disposed between the first capacitor electrode and the data line.
[0015]
According to this aspect, the second capacitor electrode set to the fixed potential functions as an electromagnetic shield between the first capacitor electrode set to the pixel electrode potential and the data line to which the image signal is supplied. For this reason, due to the capacitive coupling between the data line and the first capacitive electrode, the potential fluctuation in the data line adversely affects the first capacitive electrode (and also the pixel electrode), or the potential fluctuation in the first capacitive electrode It can prevent the data line from being adversely affected. Conversely, in order to reduce the adverse effects due to such capacitive coupling, it is not necessary to thicken the interlayer insulating film between them.
[0016]
In another aspect of the electro-optical device according to the aspect of the invention, the light shielding film is disposed on a lower layer side of the thin film transistor on the substrate and covers at least a channel region of the thin film transistor when viewed from the substrate side. The lower-layer light-shielding film and the second capacitor electrode are connected via a contact hole opened in a region where the first capacitor electrode is not formed in plan view.
[0017]
According to this aspect, since the lower light shielding film covers at least the channel region of the thin film transistor when viewed from the substrate side, the return light from the lower layer side of the thin film transistor (that is, the back-surface reflected light or the electro-optical device as a light valve is a double plate type When used in combination with a projector, the channel region can be shielded against light penetrating the combining optical system, etc., and the deterioration of characteristics of the thin film transistor due to return light can be reduced. The second capacitor electrode is connected to such a conductive lower-layer light-shielding film through a contact hole opened in a region where the first capacitor electrode is not formed in plan view, and has a fixed potential. It is said. Therefore, the storage capacitor can be constructed in a region overlapping the data line by using the lower light shielding film also as the capacitor line.
[0018]
In the aspect including the lower-layer light-shielding film, an upper-layer light-shielding film that at least partially defines an opening region of each pixel may be further provided on the upper layer side of the thin film transistor.
[0019]
According to this configuration, the upper light shielding film provided on the upper layer side of the thin film transistor prevents light incident on the obliquely incident light from the upper layer side of the thin film transistor, for example, closer to the thin film transistor than the light shielding film provided on the counter substrate. In particular, even in the case of strong incident light, such as projector applications, it is possible to effectively prevent light leakage due to oblique incident light, and further, internal reflection based on oblique incident light and further this and return light. Light and multiple reflected light can be effectively shielded. In this case, the upper light shielding film does not need to be conductive.
[0020]
In this case, the upper light-shielding film may be further laminated on the substrate on the upper layer side than the data line and may be formed in a lattice shape in plan view.
[0021]
With this configuration, since there is no upper light shielding film between the data line and the thin film transistor, a contact hole for connecting the data line and the thin film transistor in a plan view is opened at a position overlapping the upper light shielding film. it can. That is, in order to secure a gap for opening the contact hole, it is not necessary to provide a constriction or an opening in the upper light shielding film, or to form the upper light shielding film in a stripe shape. Can be formed in a lattice shape that completely covers the surface. As a result, the opening area of each pixel can be defined only by the upper light shielding film, and the light shielding performance can be further enhanced.
[0022]
In another aspect of the electro-optical device according to the aspect of the invention, the light-shielding film includes a conductive upper-layer light-shielding film disposed on an upper layer side of the thin film transistor on the substrate.
[0023]
According to this aspect, the upper light shielding film provided on the upper layer side of the thin film transistor makes it possible to shield the oblique incident light from the upper layer side of the thin film transistor, particularly in the case of strong incident light as in a projector application. In addition, light omission due to oblique incident light can be effectively prevented, and oblique incident light, and also internal reflection light and multiple reflection light based on this and return light can be effectively shielded. The second capacitor electrode is connected to such a conductive upper-layer light-shielding film and is set at a fixed potential. Therefore, the storage capacitor can be constructed in a region overlapping the data line by using the upper light shielding film also as the capacitor line.
[0024]
In the aspect including the upper light-shielding film, the upper light-shielding film is stacked on the lower layer side of the data line on the substrate and the main line portion along the scanning line as viewed in plan and the main line portion from the main line portion. The data line and the thin film transistor are opened in a region where the stripe-shaped upper light-shielding film is not formed in a plan view. It may be connected through a contact hole.
[0025]
With this configuration, all of the scanning lines and the data lines are formed by the upper-layer light-shielding film formed in a stripe shape including a main line portion along the scanning line and a protruding portion protruding from the main line portion along the data line. It is possible to define the opening area of the pixel in the majority. Then, although the upper light shielding film is laminated between the data line and the thin film transistor, the data line, the thin film transistor, and the thin film are formed in a region where the upper light shielding film in the stripe shape is not formed (that is, the region beyond the protruding portion). Can be opened without any problem.
[0026]
Alternatively, in an aspect including the upper light shielding film, the upper light shielding film is laminated on the substrate on the upper layer side than the data line and is formed in a lattice shape in plan view. And the second capacitor electrode may be connected via a contact hole opened in a region where the data line is not formed in plan view.
[0027]
With this configuration, since there is no upper light shielding film between the data line and the thin film transistor, the upper light shielding film is formed in order to secure a gap for opening a contact hole for connecting the data line and the thin film transistor. It is not necessary to provide a constriction or an opening, or to form the upper light shielding film in a stripe shape, and the upper light shielding film can be formed in a lattice shape that completely covers the data lines and the scanning lines. As a result, the opening area of each pixel can be defined only by the upper light shielding film, and the light shielding performance can be further enhanced. Then, although the data line is laminated between the upper light shielding film and the second capacitor electrode, the second capacitor electrode is slightly formed from the data line formation region to the region where the data line is not formed. A contact hole connecting the upper light-shielding film and the second capacitor electrode can be opened without any problem (by projecting).
[0028]
In the aspect including the upper light-shielding film, a lower light-shielding film that covers at least the channel region of the thin film transistor when viewed from the substrate side may be further provided on the lower layer side of the thin film transistor.
[0029]
With this configuration, since the lower light shielding film covers at least the channel region of the thin film transistor when viewed from the substrate side, the channel region can be shielded against the return light from the lower layer side of the thin film transistor, and the characteristics of the thin film transistor are deteriorated due to the return light. Can be reduced. In this case, the lower light shielding film does not need to be conductive.
[0030]
In the aspect provided with both the upper-layer light-shielding film and the lower-layer light-shielding film described above, the lower-layer light-shielding film, the scanning line, the data line, and the thin film transistor are formed in the upper-layer light-shielding film as viewed in plan on the substrate. It is preferable not to protrude.
[0031]
With this configuration, incident light incident on the substrate is reflected by the upper surface of the scanning line, the data line, the thin film transistor, or the lower light shielding film that protrudes from the formation region of the upper light shielding film. Generation of internally reflected light and multiple reflected light can be effectively prevented. The return light is reflected by the lower surface of the upper light shielding film that protrudes from the lower light shielding film formation region, so that some internal reflection light and multiple reflected light are generated inside the electro-optical device, but the return light is incident light. Since the light intensity is much lower than that of the light, the adverse effect of the internal reflection and the multiple reflected light due to the return light is less than that of the incident light. Therefore, it is preferable that the lower light shielding film does not protrude from the upper light shielding film (that is, the upper light shielding film is slightly larger than the lower light shielding film).
[0032]
In another aspect of the electro-optical device according to the aspect of the invention, the storage capacitor is partially disposed in a region along the scanning line in addition to a region overlapping the data line when seen in a plan view.
[0033]
According to this aspect, the first capacitor electrode and the second capacitor electrode are formed on the substrate not only in a three-dimensionally overlapping manner on the data line but also in a region along the data line, thereby opening each pixel. It is possible to relatively increase the storage capacity while expanding the area.
[0034]
In another aspect of the electro-optical device of the present invention, the light-shielding film extends from the image display area to the outside of the image display area, and is dropped to a fixed potential outside the image display area.
[0035]
According to this aspect, the light-shielding film connected to the second capacitor electrode in the image display region extends outside the image display region and drops to a fixed potential, and thus functions well as a capacitor line. At this time, in particular, the light shielding film can be set to a fixed potential relatively easily and reliably by using a constant potential line or a constant potential source for a peripheral circuit or a drive circuit in a peripheral region outside the image display region.
[0036]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0038]
(First embodiment)
The configuration of the electro-optical device according to the first embodiment of the invention will be described with reference to FIGS. 1 to 5. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. 2 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed, and FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. 4 is a cross-sectional view taken along the line BB ′ of FIG. FIG. 5 is a plan view of the pixel of the TFT array substrate, showing the light shielding film extracted. In FIGS. 3 and 4, the scale of each layer and each member is different in order to make each layer and each member large enough to be recognized on the drawing.
[0039]
In FIG. 1, a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the present embodiment includes a pixel electrode 9 a and a TFT 30 for controlling the pixel electrode 9 a. A data line 6 a to which a signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are between the counter electrodes (described later) formed on the counter substrate (described later). Is held for a certain period. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the amount of light passing through the incident light is reduced according to the applied voltage, and in the normally black mode, the amount of light passing through the incident light is increased according to the applied voltage. Light having a contrast corresponding to the image signal is emitted from the electro-optical device. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 is formed between the drain of the TFT 30 and the capacitor line 300 that supplies a constant potential.
[0040]
In FIG. 2, a plurality of transparent pixel electrodes 9a are provided in a matrix on the TFT array substrate of the electro-optical device, and the data lines 6a and the scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrodes 9a. Is provided.
[0041]
In addition, the scanning line 3a is disposed so as to face the channel region 1a 'indicated by the hatched region in the lower right portion of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. As described above, the pixel switching TFT 30 in which the scanning line 3a is disposed as a gate electrode in the channel region 1a 'is provided at each intersection of the scanning line 3a and the data line 6a.
[0042]
In the present embodiment, the built-in light-shielding film 41 as an example of the upper-layer light-shielding film and the first light-shielding film 11a as an example of the lower-layer light-shielding film, respectively, along the scanning lines 3a and the data lines 6a, as indicated by bold lines in the drawing. It is formed in a lattice shape and defines the opening area of each pixel. Although not shown, the edges of the pixel electrodes 9a are arranged in a plane so as to slightly overlap the edges of the first light shielding film 11a and the built-in light shielding film 41.
[0043]
As shown in FIGS. 2 to 4, the first light-shielding film 11 a includes a portion that covers the TFT 30 from the TFT array substrate 10 side (lower side in FIGS. 3 and 4). And in a grid pattern along the data line 6a. The first light-shielding film 11a shields the return light from the back surface of the TFT array substrate 10 and the projection optical system, and it is effective that the characteristics of the TFT 30 change due to a leakage current when the TFT 30 is turned off by light excitation based on this light. To prevent. Such a first light shielding layer 11a is made of, for example, high Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), Pb (lead) or the like formed by CVD or sputtering. It consists of a metal simple substance, an alloy, a metal silicide, etc. containing at least one of melting point metals. The film thickness is, for example, about 50 to 300 nm. In particular, when a single optical system is configured by combining a plurality of electro-optical devices via a prism or the like in a multi-plate type color display projector or the like, projection light that penetrates the prism or the like from another electro-optical device Since the return light composed of the portion is strong, it is very effective to provide the first light shielding film 11a on the lower side of the TFT 30 in this way. On the other hand, the built-in light shielding film 41 is also made of a single metal, an alloy, a metal silicide, or the like containing a refractory metal with a film thickness of about 50 to 300 nm, like the first light shielding film 11a. Alternatively, similar to the data line 6a, it is made of an Al film having a thickness of about 50 to 500 nm.
[0044]
As shown in FIG. 3, on the TFT array substrate 10, the data line 6a is electrically connected to the high concentration source region 1d in the semiconductor layer 1a made of, for example, a polysilicon film through the contact hole ACNT.
[0045]
On the other hand, as shown in FIG. 4, the pixel electrode 9a is electrically connected to the high-concentration drain region 1e in the semiconductor layer 1a through the contact holes ICNT and BCNT by relaying the barrier layer 34 as an example of the intermediate conductive layer. It is connected to the. As shown in FIG. 2, the barrier layer 34 is formed in an island shape along the scanning line 3a at the corner of the pixel electrode 9a. By using the barrier layer 34 in this way, even if the interlayer distance between the pixel electrode 9a and the semiconductor layer 1a constituting the TFT 30 is as long as about 1000 nm, for example, it is technically difficult to connect the two with a single contact hole. Thus, the two series contact holes ICNT and BCNT having a relatively small diameter can be satisfactorily connected to each other and the pixel aperture ratio can be increased. In particular, the use of such a barrier layer 34 also helps to prevent etching through when a contact hole is opened. Such a barrier layer 34 is made of a conductive polysilicon film formed by, for example, CVD. Or it consists of a metal simple substance, an alloy, a metal silicide, etc. containing at least one of high melting point metals, such as Ti, Cr, W, Ta, Mo, and Pb formed by CVD or sputtering. By comprising such a refractory metal, the barrier layer 34 can also function as a light shielding film that defines a part of the opening region of each pixel. However, such a barrier layer 34 may be composed of a metal film such as Al (aluminum) other than the refractory metal, and further includes a plurality of these films (for example, a polysilicon film and a metal film). You may comprise from a multilayer film. In any case, the thickness of the barrier layer 34 is, for example, about 50 to 450 nm.
[0046]
As shown in FIGS. 2 to 4, the first capacitor electrode 13-1 made of the same film as the scanning line 3 a (for example, a conductive polysilicon film) and the second capacitor electrode 33 made of the same film as the barrier layer 34. -1 and the dielectric film 42 are arranged opposite to each other, whereby a storage capacitor 70-1 as an example of the storage capacitor 70 (see FIG. 1) is constructed in a region overlapping the data line 6a in plan view. ing. That is, the first capacitor electrode 13-1 extends along the data line 6a from a portion adjacent to the intersection of the scanning line 3a and the data line 6a in plan view, and a part of the first capacitor electrode 13-1 is formed in the barrier layer 34 region. It is formed of an island-shaped electrode having a protruding portion that extends. The second capacitor electrode 33-1 and the first capacitor electrode 13-1 are overlapped with the first capacitor electrode 13-1 from a portion adjacent to the intersection of the scanning line 3a and the data line 6a. A portion extending along the data line 6 a to a portion adjacent to 1 a is formed, and a part thereof is formed of an island-shaped electrode having a protruding portion extending to the region of the barrier layer 34.
[0047]
The first capacitor electrode 13-1 is in surface contact with the barrier layer 34 in a region adjacent to the contact hole BCNT from which the dielectric film 42 has been removed, and is connected to the pixel electrode 9a via the barrier layer 34 (at the same time). The contact hole BCNT is connected to the high-concentration drain region 1e) to be a pixel electrode potential.
[0048]
The second capacitor electrode 33-1 is connected to the conductive first light-shielding film 11a through the contact hole SCNT. The lattice-shaped first light-shielding film 11a extends from the image display region in which the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. In other words, the second capacitor electrode 33-1 is connected to the first light shielding film 11a and has a fixed potential. As described above, in the present embodiment, the first light shielding film 11a functions as the capacitor line 300 illustrated in FIG. As a constant potential source to which the first light-shielding film 11a extending from the image display region to the peripheral region is connected, a scanning line driving circuit (for supplying a scanning signal for driving the TFT 30 to the scanning line 3a) Or a constant potential source of a positive power source or a negative power source supplied to a data line driving circuit (described later) for controlling a sampling circuit that supplies an image signal to the data line 6a, or supplied to the counter substrate 20 side. It may be a constant potential.
[0049]
The dielectric film 42 of the storage capacitor 70-1 is composed of a relatively thin BHTO film or HTO film having a thickness of about 5 to 200 nm, for example. From the viewpoint of increasing the storage capacitor 70-1, it is better that the dielectric film 42 is thinner as long as sufficient film thickness reliability is obtained.
[0050]
As shown in FIG. 3, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0051]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0052]
The TFT array substrate 10 is provided with a pixel switching TFT 30 that controls switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a.
[0053]
As shown in FIGS. 3 and 4, the counter substrate 20 may be further provided with a second light shielding film 23 having a lattice shape or a stripe shape. By adopting such a configuration, it is possible to more reliably block incident light from the counter substrate 20 side. In addition, the second light-shielding film 23 functions to prevent an increase in temperature of the electro-optical device by forming a surface on which incident light is irradiated with a highly reflective film.
[0054]
Between the TFT array substrate 10 and the counter substrate 20, which are configured as described above and are arranged so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optic substance is placed in a space surrounded by a seal material described later. Liquid crystal, which is an example, is sealed and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fibers or glass beads are mixed.
[0055]
Further, a base insulating film 12 is provided under the pixel switching TFT 30. The base insulating film 12 insulates the TFT 30 from the first light-shielding film 11a and is formed on the entire surface of the TFT array substrate 10, so that the surface of the TFT array substrate 10 is rough due to polishing, dirt remaining after cleaning, and the like. The pixel switching TFT 30 has a function of preventing deterioration of characteristics.
[0056]
In FIG. 3, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and scanning. Insulating thin film 2 including a gate insulating film that insulates line 3a from semiconductor layer 1a, data line 6a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, high concentration source region 1d of semiconductor layer 1a, and high A concentration drain region 1e is provided. As shown in FIG. 4, a corresponding one of the plurality of pixel electrodes 9a is relay-connected to the high-concentration drain region 1e by a barrier layer 34 through contact holes ICNT and BCNT.
[0057]
As shown in FIG. 3 and FIG. 4, a first interlayer insulating film 4 in which a contact hole ACNT leading to the high concentration source region 1d and a contact hole ICNT leading to the high concentration drain region 1e are respectively formed on the scanning line 3a. Is formed. On the data line 6a, a second interlayer insulating film 7 in which a contact hole ICNT leading to the barrier layer 34 is formed is formed. A built-in light shielding film 41 is formed on the second interlayer insulating film 7, and a third interlayer insulating film 8 in which a contact hole ICNT to the barrier layer 34 is formed is further formed thereon. The aforementioned pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 8 thus configured.
[0058]
As described above, according to the present embodiment, the first capacitor electrode 13-1 and the second capacitor electrode 33-1 are formed on the TFT array substrate 10 so as to overlap the data line 6a in three dimensions. Unlike the background art, it is not necessary to wire the capacitor line or the capacitor electrode side by side with the scanning line. Therefore, it is not necessary to widen the non-opening region of each pixel, and a large storage capacitor can be obtained. In addition, since the first capacitor electrode 13-1 is made of the same film as the scanning line 3a and the second capacitor electrode 33-1 is made of the same film as the barrier layer 34, such a storage capacitor 70-1 is connected to the data line. It is not necessary to additionally form a dedicated conductive film in order to construct the region overlapping with 6a, which is very advantageous for simplifying the device configuration and the manufacturing process. In particular, the first capacitor electrode 13-1 can be formed simply by changing the patterning at the time of forming the scanning line 3a, and the second capacitor electrode 33-1 can be formed by simply changing the patterning at the time of forming the barrier layer 34. Can be formed. In addition to these, the first light-shielding film 11a that defines the opening area of each pixel is also used as a capacitor line 300 (see FIG. 1) for dropping the second capacitor electrode 33-1 to a fixed potential. There is no need to wire the capacitor lines side by side. Further, the grid-like built-in light shielding film 41 and the first light shielding film 11a covering the data lines 6a, the scanning lines 3a, the TFTs 30 and the like from above and below, even when handling strong incident light as in a projector application, Sufficient light shielding can be performed against light that adversely affects display such as return light, internal reflection light, and multiple reflection light.
[0059]
In the embodiment described above, by stacking a large number of conductive layers, steps are generated in regions along the data lines 6a and the scanning lines 3a. However, the TFT array substrate 10, the base insulating film 12, and the first interlayer insulating film 4 are formed. The planarization may be performed by digging a groove in the second interlayer insulating film 7 and embedding the wiring such as the data line 6a or the TFT 30 or the like, or the third interlayer insulating film 8 or the second interlayer insulating film 7 The planarization process may be performed by polishing a step on the upper surface by a CMP (Chemical Mechanical Polishing) process or the like, or by flattening using an organic SOG.
[0060]
Further, in the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but has an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c. Alternatively, it may be a self-aligned TFT in which a high concentration source and drain regions are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. In this embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
[0061]
In each of the electro-optical devices according to the first embodiment and the following embodiments, each interlayer insulating film that insulates between the conductive films is formed by TEOS (tetra-ethyl) by, for example, normal pressure, low pressure CVD, plasma CVD, or the like.・ Silicate glass films such as NSG (non-doped silicate glass) and PSG (phosphorus silicate glass), silicon nitride films and oxides using ortho silicate gas, TEB (tetraethyl boat rate) gas, etc. What is necessary is just to comprise from a silicon film etc. Moreover, the film thickness of each interlayer insulation film is about 100-1000 nm.
[0062]
Particularly in the present embodiment, since the second capacitor electrode 33-1 having a fixed potential is disposed between the first capacitor electrode 13-1 having the pixel electrode potential and the data line 6a, the data line 6a. By capacitive coupling between the first capacitor electrode 13-1 and the first capacitor electrode 13-1, it is possible to prevent both potential fluctuations from adversely affecting each other. Conversely, the first interlayer insulating film 4 between them need not be thick in order to reduce the adverse effects due to such capacitive coupling.
[0063]
In the present embodiment, as described above, the first light shielding film 11 a and the built-in light shielding film 41 having the function as the capacitor line 300 are both formed in a lattice shape, but the first light shielding film 11 a is used as the capacitor line 300. As long as the function is fulfilled, it may be formed in a stripe shape. Furthermore, it may be configured such that a lattice-shaped non-opening region is formed by overlapping both light shielding films. In addition, in this embodiment, as shown in FIG. 5 in which the first light shielding film 11a and the built-in light shielding film 41 are extracted, both the first light shielding film 11a and the built-in light shielding film 41 are formed in a lattice shape and the first The light shielding film 11a is preferably configured so as not to protrude from the formation region of the built-in light shielding film 41 in plan view (that is, slightly smaller). At this time, it is further preferable that scanning lines, data lines, TFTs, and the like (not shown) between them are configured not to protrude from the formation region of the first light shielding film 11a in plan view. With this configuration, the incident light from the counter substrate 20 is reflected by the first light shielding film 11a (further, a scanning line, a data line, etc.) protruding from the formation region of the built-in light shielding film 41. Generation of internally reflected light and multiple reflected light inside the apparatus can be effectively prevented. If the built-in light-shielding film 41 is formed slightly larger than the first light-shielding film 11a in this way, the return light from the TFT array substrate 10 is part of the built-in light-shielding film 41 where the first light-shielding film 11a protrudes. Due to the reflection, a little internal reflection light and multiple reflection light are generated inside the electro-optical device. However, since the return light has a much lower light intensity than the incident light, the adverse effect of the internal reflection and the multiple reflected light due to the return light is less than that of the incident light. Therefore, the configuration of this embodiment is advantageous.
[0064]
In the present embodiment, since the first light shielding film 11a is used as the capacitor line 300 and the built-in light shielding film 41 is not used as the capacitor line 300, the built-in light shielding film 41 does not need to be conductive.
[0065]
(Second Embodiment)
Next, a second embodiment of the electro-optical device of the invention will be described with reference to FIG. FIG. 6 is a plan view of a pixel of the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. In FIG. 6, the same components as those in FIGS. 2 to 5 (first embodiment) are denoted by the same reference numerals, and the description thereof is omitted.
[0066]
As shown in FIG. 6, in the second embodiment, as compared with the first embodiment, the storage capacitor 70-2 as another example of the storage capacitor 70 shown in FIG. It is different in that it is formed not only in the overlapping region but also in the region along the scanning line 3a. More specifically, in the second embodiment, the first capacitor electrode 13-2 includes a portion extending along the scanning line 3a in addition to a portion overlapping the data line 6a (that is, substantially T-shaped in FIG. 6). The second capacitor electrode 33-2 is formed of a portion extending along the scanning line 3a in addition to a portion overlapping the data line 6a (that is, substantially L-shaped in FIG. 6). ing). The built-in light-shielding film 41 ′ corresponds to the contact hole ICNT so that the portion extending along the scanning line 3a is formed wide so as to hide the storage capacitor 70-2 and the contact hole ICNT can be formed. The place to do is bundled and formed. Furthermore, an island-like conductive layer made of the same film as the scanning line 3a or the first capacitor electrode 13-2 is disposed around the contact hole ICNT in order to compensate for a decrease in the light shielding performance at the constricted portion of the built-in light shielding film 41 ′. 3b is formed. The barrier layer 34 is disposed along the scanning line 3a. About another structure, it is the same as that of the case of 1st Embodiment.
[0067]
Therefore, according to the second embodiment, in addition to forming the first capacitor electrode 13-2 and the second capacitor electrode 33-2 on the TFT array substrate 10 in a three-dimensionally overlapping manner on the data line 6a, the scanning line By forming also in the region along 3a, a larger storage capacity can be obtained.
[0068]
(Third embodiment)
Next, a third embodiment of the electro-optical device according to the invention will be described with reference to FIGS. FIG. 7 is a plan view of a pixel on the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 8 is a cross-sectional view taken along line AA ′ of FIG. FIG. 8 is a cross-sectional view taken along the line BB ′ of FIG. In FIGS. 8 and 9, the scales of the layers and the members are different from each other in order to make the layers and the members large enough to be recognized on the drawings. In FIGS. 7 to 9, the same components as those in FIGS. 2 to 5 (first embodiment) are denoted by the same reference numerals, and the description thereof is omitted.
[0069]
As shown in FIGS. 7 to 9, in the third embodiment, a conductive built-in light shielding film on the upper side of the TFT 30 instead of the first light shielding film 11a on the lower side of the TFT 30 as compared with the first embodiment. 43 is used as the capacitor line 300 (see FIG. 1). Furthermore, the built-in light shielding film 43 is laminated not on the data line 6a but on the lower side of the data line 6a as in the case of the built-in light shielding film 41 in the first embodiment, and a contact is formed to open the contact hole ACNT. It is divided at the location corresponding to the hole ACNT. That is, the built-in light-shielding film 43 is not in a lattice shape but in a stripe shape including a main line portion extending along the scanning line 3a and a protruding portion protruding from the main line portion along the data line 6a (upward in FIG. 7). Is formed. Further, since the first capacitor electrode 13-3 is not interposed between the second capacitor electrode 33-3 and the built-in light shielding film 43 as the capacitor line 300, the second capacitor electrode 33-3 and the second capacitor electrode 33-3 are viewed in plan view. A storage capacitor 70-3 is also formed at a location where a contact hole BMCNT connecting the built-in light shielding film 43 (capacitor line 300) is opened. That is, as compared with the case of the first embodiment in which a storage capacitor cannot be formed at a location where the contact hole SCNT connecting the second capacitor electrode 33-1 and the first light shielding film 11a (capacitor line 300) is opened. The area of is increasing. About another structure, it is the same as that of the case of 1st Embodiment.
[0070]
As described above, according to the third embodiment, the first capacitor electrode 13-3 and the second capacitor electrode 33-3 are three-dimensionally superimposed on the data line 6a on the TFT array substrate 10 to thereby increase the storage capacitor. Is obtained.
[0071]
In the third embodiment, the built-in light shielding film 43 as the capacitor line 300 can be disposed above the data line 6a instead of below the data line 6a. In this case, it is not necessary to divide the built-in light shielding film 43 by avoiding the contact hole ACNT, and the light shielding performance can be improved by the lattice-shaped built-in light shielding film. On the other hand, the contact hole BMCNT may be opened outside the region where the data line 6a is formed.
[0072]
In the present embodiment, since the built-in light shielding film 43 is used as the capacitor line 300 and the first light shielding film 11a is not used as the capacitor line 300, the first light shielding film 11a does not need to be conductive.
[0073]
(Fourth embodiment)
Next, a fourth embodiment of the electro-optical device of the invention will be described with reference to FIG. FIG. 10 is a plan view of a pixel on the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. In FIG. 10, the same components as those in FIGS. 2 to 5 (first embodiment) or FIGS. 7 to 9 (third embodiment) are denoted by the same reference numerals, and the description thereof is omitted. .
[0074]
As shown in FIG. 10, in the fourth embodiment, as compared with the third embodiment, the storage capacitor 70-4 as another example of the storage capacitor 70 shown in FIG. It is different in that it is formed not only in the overlapping region but also in the region along the scanning line 3a. More specifically, in the fourth embodiment, the first capacitor electrode 13-4 includes a portion extending along the scanning line 3a in addition to a portion overlapping the data line 6a (that is, substantially T-shaped in FIG. 10). The second capacitor electrode 33-4 includes a portion extending along the scanning line 3a in addition to a portion overlapping the data line 6a (that is, formed in a substantially L shape in FIG. 10). ing). The built-in light shielding film 43 ′ corresponds to the contact hole ICNT so that the portion extending along the scanning line 3a is formed wide so as to hide the storage capacitor 70-4 and the contact hole ICNT can be formed. The place to do is bundled and formed. Further, an island-like conductive layer made of the same film as the scanning line 3a or the first capacitor electrode 13-4 is disposed around the contact hole ICNT in order to compensate for a decrease in the light shielding performance at the constricted portion of the built-in light shielding film 43 '. 3b is formed. About another structure, it is the same as that of the case of 3rd Embodiment.
[0075]
Therefore, according to the fourth embodiment, in addition to forming the first capacitor electrode 13-4 and the second capacitor electrode 33-4 on the TFT array substrate 10 in a three-dimensionally overlapping manner on the data line 6a, the scanning line By forming also in the region along 3a, a larger storage capacity can be obtained.
[0076]
Here, the electrical connection between the first capacitor electrode 13 (13-1 to 13-4) and the high-concentration drain region 1e in the first to fourth embodiments described above will be described with reference to FIG. . FIG. 11A is an enlarged cross-sectional view showing a portion related to the electrical connection in the B-B ′ cross section shown in FIG. 4 or FIG. 9.
[0077]
As shown in FIG. 11A, the first capacitor electrode 13 (13-1 to 13-4) is electrically connected to the high-concentration drain region 1e through the barrier layer 34, and is set to the pixel electrode potential. The Such a connection can be obtained relatively easily when the contact hole BCONT is formed by setting “the thickness of the barrier layer 34> the thickness of the insulating thin film 2 (gate insulating film)”.
[0078]
However, as shown in FIG. 11 (b), by forming a contact hole BCNT ′ in the insulating thin film 2 (gate insulating film) before forming the first capacitor electrode 13, the first capacitor electrode 13 and the high concentration are formed. The drain region 1e may be directly connected. For such connection, when the high concentration drain region 1e made of a polysilicon film or the like is exposed at the bottom of the contact hole BCNT ′, the surface oxidation of the high concentration drain region 1e can be an obstacle. Such an oxide film can be removed relatively easily by light etching with hydrofluoric acid. However, if light etching with hydrofluoric acid is performed on the insulating thin film 2 (gate insulating film), defects such as pinholes may occur. Therefore, as shown in FIG. Is electrically connected to the high-concentration drain region 1e through the barrier layer 34 in order to improve device reliability.
[0079]
Alternatively, as shown in FIG. 11C, the contact hole BCNT ′ is formed in the insulating thin film 2 (gate insulating film) before the first capacitor electrode 13 is formed, so that the first capacitor electrode 13 and the high concentration are formed. The first capacitor electrode 13 may be directly connected to the pixel electrode 9a without being directly connected to the drain region 1e and without relaying the barrier layer 34. That is, in the example shown in FIGS. 11A and 11B, the first capacitor electrode 13 is connected to the barrier layer 34 and the barrier layer 34 extended to the right in the drawing is formed by the contact hole ICNT. Although connected to the pixel electrode 9a (see FIGS. 4 and 9), in the example shown in FIG. 11C, the first capacitor electrode 13 itself is extended to the right in the figure, and the extended first electrode The first capacitor electrode 13 is connected to the pixel electrode 9a by a contact hole ICNT formed on the one capacitor electrode 13. In this case, the barrier layer 34 may be provided extending from the corner region of the substantially L-shaped second capacitor electrode 33-2 shown in FIG. 6, for example, and the dielectric film 42 in FIG. As a dielectric film interposed between the first capacitor electrode 13 and the barrier layer 34, a storage capacitor can be formed in this region.
[0080]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 12 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 13 is a cross-sectional view taken along the line H-H ′ of FIG. 12.
[0081]
In FIG. 12, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and an image display region made of the same or different material as the second light-shielding film 23, for example, in parallel with the inner side. A third light-shielding film 53 is provided as a frame that defines the periphery of 10a. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 13, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 12 is fixed to the TFT array substrate 10 by the sealing material 52.
[0082]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0083]
In each of the embodiments described above with reference to FIGS. 1 to 13, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, on a TAB (Tape Automated Bonding) substrate. The mounted LSI for driving may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, a TN mode, a VA (Vertically Aligned) mode, a PDLC (Polymer Dispersed Liquid Crystal) mode, and the like are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode and the normally white mode / normally black mode.
[0084]
Since the electro-optical device in each embodiment described above is applied to a projector, three electro-optical devices are respectively used as RGB light valves, and each light valve has a dichroic mirror for RGB color separation. The light of each color resolved through the light enters as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the second light shielding film 23 is not formed. In this way, the electro-optical device in each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector. Further, a microlens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. In this way, a bright electro-optical device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.
[0085]
The present invention is not limited to each of the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. An optical device is also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix pixels that form an image display region in an electro-optical device according to a first embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment.
FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 2;
4 is a cross-sectional view taken along line B-B ′ of FIG. 2;
FIG. 5 is a plan view of a pixel of a TFT array substrate in which a light shielding film in the first embodiment is extracted and shown.
6 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the second embodiment. FIG.
7 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the third embodiment. FIG.
FIG. 8 is a cross-sectional view taken along the line A-A ′ of FIG.
9 is a cross-sectional view taken along line B-B ′ of FIG.
FIG. 10 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device of the fourth embodiment.
11A and 11B are a cross-sectional view showing an example of electrical connection between the first capacitor electrode and the high-concentration drain region (FIG. 11A), and cross-sectional views showing other examples (FIGS. 11B and 11C). )).
FIG. 12 is a plan view of a TFT array substrate in the electro-optical device according to each embodiment as viewed from the counter substrate side together with the components formed on the TFT array substrate.
13 is a cross-sectional view taken along the line H-H ′ of FIG.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e ... High concentration drain region
2. Insulating thin film (gate insulating film)
3a ... scan line
4. First interlayer insulating film
6a ... Data line
7. Second interlayer insulating film
8 ... Third interlayer insulating film
9a: Pixel electrode
10 ... TFT array substrate
11a ... 1st light shielding film
12 ... Underlying insulating film
13 (13-1 to 13-4): First capacitor electrode
16 ... Alignment film
20 ... Counter substrate
21 ... Counter electrode
22 ... Alignment film
23. Second light shielding film
30 ... TFT
33 (33-1 to 33-4) ... second capacitor electrode
34 ... Barrier layer
41, 41 ', 43, 43' ... Built-in light shielding film
50 ... Liquid crystal layer
70 (70-1 to 70-4) ... Storage capacity
300 ... capacity line
SCNT, BCNT, ICNT, ACNT, BMCNT ... Contact hole

Claims

On the board
Crossing scan lines and data lines;
A thin film transistor provided corresponding to the intersection of the scanning line and the data line;
An intermediate conductive layer provided in a layer different from the semiconductor layer of the thin film transistor via an insulating film;
A pixel electrode connected to relay the intermediate conductive layer on the thin film transistor,
A storage capacitor disposed in a region overlapping the data line in plan view;
A conductive light shielding film that at least partially defines an opening area of the pixel and is formed so as to overlap the scanning line;
The storage capacitor is electrically connected to the thin film transistor and has a first capacitor electrode having a portion overlapping the light shielding film in plan view and a protruding portion protruding from the light shielding film toward the opening region ; A second capacitor electrode disposed opposite to the first capacitor electrode via a dielectric film and connected to the light-shielding film to have a fixed potential;
The electro-optical device, wherein the intermediate conductive layer is electrically connected to the first capacitor electrode at the protruding portion.

The electro-optical device according to claim 1, wherein the second capacitor electrode is disposed in a layer between the first capacitor electrode and the data line.

The light shielding film is composed of a lower shielding film of the conductive covering at least the channel region of and the thin film transistor is arranged on the lower layer side of the thin film tiger Njisuta on the substrate when viewed from the substrate side,
The lower-layer light-shielding film and the second capacitor electrode are connected to each other through a contact hole formed in a region where the first capacitor electrode is not formed in plan view. The electro-optical device according to 1 or 2.

4. The electro-optical device according to claim 3, further comprising an upper light-shielding film that at least partially defines an opening region of each pixel on an upper layer side of the thin film transistor.

5. The electro-optical device according to claim 4, wherein the upper light-shielding film is laminated on the substrate at an upper layer side than the data line and is formed in a lattice shape when seen in a plan view.

3. The electro-optical device according to claim 1, wherein the light shielding film includes a conductive upper light shielding film disposed on an upper layer side of the thin film transistor on the substrate.

The electro-optical device according to claim 6 , further comprising a lower light-shielding film that covers at least a channel region of the thin film transistor when viewed from the substrate side on a lower layer side of the thin film transistor.

The lower shielding film, the scanning lines, the data lines and the thin film transistor, according to claim 5 or 7, characterized in that the viewed in plan on the substrate does not protrude from the formation region of the upper light shielding film Electro-optic device.

The storage capacity, in addition to the region overlapping the data line in a plan view, any one of claims 1 to 8, characterized in that it is also partly located in an area along the scanning line The electro-optical device according to Item.

The light shielding film from the image display area are extended to the outside of the image display area, any one of claims 1 to 9, characterized in that it dropped to a fixed potential in the image display region outside The electro-optical device according to 1.

Projector characterized by comprising an electro-optical device according to any one of claims 1 to 10.