JP2000010120A - Liquid crystal device and electronic appliance - Google Patents
Liquid crystal device and electronic applianceInfo
- Publication number
- JP2000010120A JP2000010120A JP10176242A JP17624298A JP2000010120A JP 2000010120 A JP2000010120 A JP 2000010120A JP 10176242 A JP10176242 A JP 10176242A JP 17624298 A JP17624298 A JP 17624298A JP 2000010120 A JP2000010120 A JP 2000010120A
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding film
- liquid crystal
- crystal device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下適宜、TFTと称する)駆動によるアクティブマ
トリクス駆動方式の液晶装置及びこれを用いた電子機器
の技術分野に属し、特に、液晶プロジェクタ等に用いら
れる、TFTの下側に遮光膜を設けた形式の液晶装置及
びこれを用いた電子機器の技術分野に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an active matrix driving type liquid crystal device driven by a thin film transistor (hereinafter referred to as TFT), and an electronic apparatus using the same. The present invention belongs to the technical field of a liquid crystal device in which a light shielding film is provided below a TFT and an electronic device using the same.
【0002】[0002]
【従来の技術】従来、この種の液晶装置が液晶プロジェ
クタ等にライトバルブとして用いられる場合には、表示
画像の高品位化のために、以下に説明するような各種の
技術が採用されている。2. Description of the Related Art Conventionally, when a liquid crystal device of this type is used as a light valve in a liquid crystal projector or the like, various techniques described below are employed to improve the quality of a displayed image. .
【0003】第1に、液晶装置がライトバルブとして用
いられる場合には一般に、液晶層を挟んで液晶装置用基
板に対向配置される対向基板の側から投射光が入射され
る。ここで、投射光がTFTのa−Si(アモルファス
シリコン)膜やp−Si(ポリシリコン)膜から構成さ
れたチャネル形成用の領域に入射すると、この領域にお
いて光電変換効果により光電流が発生してしまい、TF
Tのトランジスタ特性が劣化する。このため、対向基板
には、各TFTに夫々対向する位置に、Cr(クロム)
などの金属材料や樹脂ブラックなどからブラックマトリ
クス或いはブラックマスクと呼ばれる遮光膜が形成され
るのが一般的である。尚、この遮光膜は、各画素の開口
領域(即ち、投射光が透過する領域)を規定することに
より、TFTのp−Si層に対する遮光の他に、コント
ラストの向上、色材の混色防止などの機能を果たしてい
る。[0003] First, when a liquid crystal device is used as a light valve, generally, projection light is incident from the side of a counter substrate which is disposed to face a liquid crystal device substrate with a liquid crystal layer interposed therebetween. Here, when the projection light is incident on a channel forming region formed of an a-Si (amorphous silicon) film or a p-Si (polysilicon) film of the TFT, a photocurrent is generated in this region by a photoelectric conversion effect. TF
The transistor characteristics of T deteriorate. For this reason, the opposing substrate is provided with Cr (chrome) at positions opposing each TFT.
In general, a light shielding film called a black matrix or a black mask is formed from a metal material such as resin or resin black. The light-shielding film defines an opening area of each pixel (that is, an area through which the projection light is transmitted), and thus, in addition to shielding the p-Si layer of the TFT, improves the contrast, prevents color mixture of the color material, and the like. Plays the function of.
【0004】ここで特に、この種の液晶装置において、
トップゲート構造(即ち、液晶装置用基板上においてゲ
ート電極がチャネルの上側に設けられた構造)を採る正
スタガ型又はコプラナー型のa−Si又はp−SiTF
Tを用いる場合には、投射光の一部が液晶プロジェクタ
内の投射光学系により戻り光として、液晶装置用基板の
側からTFTのチャネルに入射するのを防ぐ必要があ
る。同様に、投射光が通過する際の液晶装置用基板の表
面からの反射光や、更にカラー用に複数の液晶装置を組
み合わせて使用する場合の他の液晶装置から出射した後
に投射光学系を突き抜けてくる投射光の一部が、戻り光
として液晶装置用基板の側からTFTのチャネルに入射
するのを防ぐ必要もある。このために、特開平9−12
7497号公報、特公平3−52611号公報、特開平
3−125123号公報、特開平8−171101号公
報等に開示されたように、石英基板等からなる液晶装置
用基板上においてTFTに対向する位置(即ち、TFT
の下側)にも、例えば不透明な高融点金属から遮光膜を
形成する技術が採用されている。Here, in particular, in this type of liquid crystal device,
A positive staggered or coplanar a-Si or p-SiTF having a top gate structure (that is, a structure in which a gate electrode is provided above a channel on a liquid crystal device substrate).
When T is used, it is necessary to prevent a part of the projection light from being incident on the TFT channel from the liquid crystal device substrate side as return light by the projection optical system in the liquid crystal projector. Similarly, the reflected light from the surface of the liquid crystal device substrate when the projected light passes therethrough, or when the light is emitted from another liquid crystal device when a plurality of liquid crystal devices are used in combination for color, passes through the projection optical system after being emitted. It is also necessary to prevent some of the incoming projection light from entering the TFT channel from the liquid crystal device substrate side as return light. For this purpose, Japanese Patent Application Laid-Open No. 9-12
No. 7497, Japanese Patent Publication No. 3-52611, Japanese Patent Application Laid-Open No. 3-125123, Japanese Patent Application Laid-Open No. 8-171101, and the like, a TFT is opposed to a TFT on a liquid crystal device substrate such as a quartz substrate. Location (ie, TFT
For example, a technique of forming a light-shielding film from an opaque high-melting-point metal is also employed.
【0005】第2に、この種の液晶装置においては、走
査信号をゲート電極に印加することによりTFTをオン
(導通状態)として画素電極に画像信号を供給する時間
に対して、画素電極に電圧が保持される時間を長くする
ために、即ちデューティー比が小さくても十分な時間だ
け液晶駆動電圧を印加できるように、画素電極に対して
蓄積容量を付加する技術が採用されている。Second, in this type of liquid crystal device, when a scanning signal is applied to a gate electrode to turn on a TFT (conducting state) and supply an image signal to the pixel electrode, a voltage is applied to the pixel electrode. In order to extend the time during which the pixel electrode is held, that is, to apply the liquid crystal drive voltage for a sufficient time even when the duty ratio is small, a technique of adding a storage capacitor to the pixel electrode is adopted.
【0006】ここで、走査線に沿って形成された容量線
の一部を他方の蓄積容量電極として構成する方式が一般
化されている。或いは、各走査線にTFTを介して接続
された画素電極に対して、当該各走査線の前段の走査線
を容量線として代用して、蓄積容量を付加することも一
般化している。即ち、各画素のTFTのゲート絶縁膜を
延設して誘電体膜として用いて且つ画素電極に接続され
たソース又はドレイン領域を形成する半導体膜を延設し
て一方の蓄積容量電極とすると共に前段の走査線の一部
を延設して他方の蓄積容量電極として構成するのであ
る。この場合には、容量線を別途配線しないで済むた
め、製造上有利であり、装置構成の簡略化にも役立つ。Here, a system in which a part of a capacitance line formed along a scanning line is configured as the other storage capacitance electrode has been generalized. Alternatively, it is generalized to add a storage capacitor to a pixel electrode connected to each scanning line via a TFT by using a scanning line preceding the scanning line as a capacitance line. That is, the gate insulating film of the TFT of each pixel is extended and used as a dielectric film, and the semiconductor film forming the source or drain region connected to the pixel electrode is extended and used as one storage capacitor electrode. A part of the preceding scanning line is extended and configured as the other storage capacitor electrode. In this case, since it is not necessary to separately wire a capacitance line, this is advantageous in manufacturing and also helps to simplify the device configuration.
【0007】第3に、この種の液晶装置においては、表
示画面におけるフリッカ防止や直流電圧印加による液晶
劣化を防止するために、画像信号のフレームやフィール
ド単位で液晶印加電圧を反転したり、更に走査線毎、デ
ータ線毎又は画素毎に液晶印加電圧を反転する技術が採
用されている。Third, in this type of liquid crystal device, in order to prevent flicker on the display screen and to prevent deterioration of the liquid crystal due to the application of a DC voltage, the voltage applied to the liquid crystal is inverted for each frame or field of an image signal. A technique of inverting a liquid crystal applied voltage for each scanning line, each data line, or each pixel is employed.
【0008】これらの反転駆動方式のうち、データ線や
走査線に沿った液晶部分の配向不良の低減、画素部の開
口領域の確保、制御の容易さ等の観点から、少なくとも
データ線毎に液晶印加電圧の反転駆動を行う方式(以
下、走査線反転駆動方式)が主流となっている。[0008] Among these inversion driving methods, from the viewpoints of reducing the alignment defect of the liquid crystal portion along the data line and the scanning line, securing the opening area of the pixel portion, and facilitating the control, the liquid crystal is provided at least for each data line. A method of performing inversion driving of an applied voltage (hereinafter, a scanning line inversion driving method) is mainly used.
【0009】第4に、この種の液晶装置においては、所
定タイミングでデータ線に画像信号を書き込むデータ線
駆動回路における、データ線への書き込み負担を軽減す
るために、各データ線に対して水平帰線期間内に画像信
号に先行して所定電圧(例えば、中間調レベルに対応す
る画像信号の電圧)の所謂プリチャージ信号を印加す
る、即ちプリチャージを行う技術も採用されている。Fourth, in this type of liquid crystal device, in order to reduce the writing load on the data lines in a data line driving circuit for writing an image signal to the data lines at a predetermined timing, each data line is horizontal. A technique of applying a so-called precharge signal of a predetermined voltage (for example, a voltage of an image signal corresponding to a halftone level) prior to an image signal during a retrace period, that is, a technique of performing precharge is also employed.
【0010】特に、前述した走査線反転駆動方式の場合
には、データ線駆動回路は水平走査毎に逆極性の電圧を
持つデータ信号を供給する必要があるため、このプリチ
ャージは極めて重要となる。In particular, in the case of the above-described scanning line inversion driving method, the precharge is extremely important because the data line driving circuit needs to supply a data signal having a voltage of opposite polarity every horizontal scanning. .
【0011】以上説明したように、遮光膜をTFTの下
側にも設ける第1の技術、容量線や前段の走査線を利用
して蓄積容量を付加する第2の技術、走査線反転駆動方
式を行う第3の技術、プリチャージを行う第4の技術な
どを採用することにより、液晶装置を液晶プロジェクタ
のライトバルブとして用いて高品位の画像表示が可能と
なる。As described above, the first technique of providing a light-shielding film also below the TFT, the second technique of adding a storage capacitor using a capacitance line or a preceding scanning line, and a scanning line inversion driving method By employing the third technique for performing the pre-charging, the fourth technique for performing the pre-charging, and the like, it is possible to display a high-quality image using the liquid crystal device as a light valve of a liquid crystal projector.
【0012】[0012]
【発明が解決しようとする課題】液晶装置においては、
画質向上という一般的要請が強く、このために液晶装置
の駆動周波数を高めることが重要となるが、アクティブ
マトリクス駆動方式における時分割駆動に支障がないよ
うに駆動周波数を高めるためには、データ線や走査線或
いは容量線の抵抗や時定数を下げる必要がある。SUMMARY OF THE INVENTION In a liquid crystal device,
There is a strong demand for improved image quality, and it is important to increase the driving frequency of the liquid crystal device.However, in order to increase the driving frequency so as not to hinder time-division driving in the active matrix driving method, it is necessary to increase the data line. It is necessary to reduce the resistance and time constant of the scanning line or the capacitance line.
【0013】しかしながら、一般に走査線は、600℃
以上の高温プロセスの場合、耐熱性の問題から導電性の
ポリシリコン膜で形成されている。このため、同じ寸法
で配線を形成したとしても、アルミニウム(Al)膜と
いった金属膜と比較すれば、ポリシリコン膜は数100
倍以上抵抗が高くなる。したがって、対角2インチ以下
といった小型の液晶装置でも、走査線の信号遅延は無視
できなくなっており、これに応じて走査線の時定数は数
10μs程度になる場合がある。このため、走査線にお
ける比較的高い抵抗や大きな時定数が駆動周波数を上げ
る際の根本的な制約となってしまうという問題点があ
る。この問題点に対し、例えば走査線を低抵抗の金属膜
から形成することで対処しようとすると、走査線は画素
のTFTのゲート電極をも構成するので、該TFTの製
造プロセスにおける活性化アニール等の高温プロセスに
晒されるため、製造中に応力が発生して半導体膜、ゲー
ト絶縁膜、ゲート電極(走査線)等にクラックが入って
しまう。このため、この対処方法の実用化は極めて困難
である。また特に、前述のように前段の走査線を容量線
として用いる場合には、各走査線に次段の走査線の容量
線としての容量が付加されることになるので、各走査線
の時定数はより大きくなってしまうため、この問題はよ
り深刻となる。However, generally, the scanning line is at 600 ° C.
In the case of the above high-temperature process, it is formed of a conductive polysilicon film due to the problem of heat resistance. For this reason, even if wirings are formed with the same dimensions, the number of polysilicon films is several hundred as compared with a metal film such as an aluminum (Al) film.
The resistance is more than doubled. Therefore, even in a small liquid crystal device having a diagonal size of 2 inches or less, the signal delay of the scanning line cannot be ignored, and accordingly, the time constant of the scanning line may be about several tens μs. For this reason, there is a problem that a relatively high resistance and a large time constant in the scanning line are fundamental restrictions when increasing the driving frequency. If this problem is addressed by forming the scanning line from a low-resistance metal film, for example, the scanning line also constitutes the gate electrode of the TFT of the pixel. , A stress is generated during manufacturing, and cracks occur in the semiconductor film, the gate insulating film, the gate electrode (scanning line), and the like. Therefore, it is extremely difficult to put this coping method into practical use. In particular, when the preceding scanning line is used as a capacitance line as described above, the capacitance as the capacitance line of the next scanning line is added to each scanning line. This problem is exacerbated because は becomes larger.
【0014】更に前述のようにプリチャージを行う場合
には、特に水平帰線期間に対して相対的に走査線の時定
数が大きくなると、画素におけるTFTをオフにするタ
イミングが遅れるために、当該オフが遅れたTFTを介
して画素電極に、次段の走査線に係るプリチャージ信号
が書き込まれることにより、或いは、当該オフが遅れた
TFTを介して画素電極の電位に次段の走査線に係るプ
リチャージ信号の電位が引かれて次段の走査線に係るプ
リチャージが電位不足となるにより、縦クロストークが
発生してしまうという問題点がある。Further, when the precharge is performed as described above, especially when the time constant of the scanning line becomes relatively large with respect to the horizontal retrace period, the timing of turning off the TFT in the pixel is delayed. The precharge signal for the next scan line is written to the pixel electrode via the TFT whose turn-off is delayed, or the potential of the pixel electrode is changed to the potential of the pixel electrode via the TFT whose turn-off is delayed to the next scan line. There is a problem in that the potential of the precharge signal is pulled and the precharge for the next scanning line becomes insufficient in potential, thereby causing vertical crosstalk.
【0015】より具体的には、図28に示したように、
グレー(中間色)を背景として黒部分がハイコントラス
トで描かれた画像701を表示しようとする場合、第n
段目の走査線に対応する画素行上で他の画素に与えられ
る画像信号の電圧(ここでは、グレーに対応する電圧)
と部分的に異なる電圧(ここでは、黒に対応する電圧)
の画像信号が与えられると、このように走査線の時定数
が相対的に大きいことにより、第n−1段目の走査線の
ゲート電圧がオフ時の電位に安定する前に、即ち第n−
1段目の走査線に接続されたTFTがオフされる前に、
第n段目の走査線に係るプリチャージ信号が印加され
る。従って、第n−1段目の画素電極には、第n段目の
黒表示の電圧に引かれるプリチャージ信号が印加される
ため、図28に示すように、実際に表示される画像70
2においては、黒表示された画素の上側にある第n−1
段目の画素は、走査線反転駆動の場合には(グレー表示
ではなく)白表示とされてしまう。他方、第n段目の走
査線のゲート電圧がオフ時の電位に安定する前に、即ち
第n段目の走査線に接続されたTFTがオフされる前
に、第n+1段目の走査線に係るプリチャージ信号が印
加される。従って、第n+1段目の画素電極には、第n
段目の黒表示の電圧に引かれるプリチャージ信号が印加
されるため、実際に表示される画像702においては、
黒表示された画素の下側にある第n+1段目の画素は、
走査線反転駆動の場合には(グレー表示ではなく)白表
示とされてしまう。More specifically, as shown in FIG.
When an image 701 in which a black portion is drawn with high contrast with gray (intermediate color) as a background is to be displayed, the n-th image is displayed.
The voltage of the image signal (here, the voltage corresponding to gray) given to other pixels on the pixel row corresponding to the scanning line at the stage
And partially different voltage (here, the voltage corresponding to black)
Is given, the time constant of the scanning line is relatively large, so that the gate voltage of the (n−1) th scanning line is stabilized at the off-state potential, that is, the n-th scanning line −
Before the TFT connected to the first scanning line is turned off,
A precharge signal for the n-th scanning line is applied. Therefore, since a precharge signal that is reduced to the voltage of the n-th black display is applied to the (n−1) -th pixel electrode, as shown in FIG.
In (2), the (n-1) th pixel located above the pixel displayed in black
In the case of the scanning line inversion driving, the pixels at the lower stage are displayed in white (not gray). On the other hand, before the gate voltage of the n-th scanning line is stabilized at the off-state potential, that is, before the TFT connected to the n-th scanning line is turned off, the (n + 1) -th scanning line Is applied. Therefore, the (n + 1) th pixel electrode is
Since a precharge signal that is subtracted by the voltage of the black display at the stage is applied, in the image 702 that is actually displayed,
The (n + 1) th pixel below the pixel displayed in black is
In the case of the scanning line inversion drive, white display (not gray display) is performed.
【0016】以上のように、実際に表示される画像70
2においては、グレー表示されるべき背景には、黒表示
された画素の上下に白い縦クロストークが生じてしま
い、更に、その付近にも走査線の方向に沿って白からグ
レーに徐々に移行するグラデーションのクロストークが
生じてしまうのである。As described above, the actually displayed image 70
2, in the background to be displayed in gray, white vertical crosstalk occurs above and below the pixel displayed in black, and further, gradually transitions from white to gray in the vicinity of the pixel along the scanning line direction. Gradation crosstalk occurs.
【0017】この場合特に、黒表示すべき部分的に異な
る電圧の画像信号が与えられる時点が、各走査線毎の書
き込みの終了時点に近い時点である程、即ち、黒表示す
べき画素が、一本の走査線上で左右のうち一方側から走
査信号を供給する場合には他方側に近い画素である程或
いは両側から走査信号を供給する場合には中央に近い画
素である程、走査線のゲート電圧がオフ時の電位に安定
するより以前に、当該画素行における各画素への書き込
みが行われるため、上述の如き縦クロストークが顕著に
発生し易い。従って、画面全体として見れば、左右ムラ
(片側から走査線を駆動する場合)や中央ムラ(両側か
ら走査線を駆動する場合)といった画質品位の劣化を招
くという問題点がある。In this case, in particular, the point in time at which the image signal of a partially different voltage to be displayed in black is applied is closer to the end of the writing for each scanning line, that is, the pixel to be displayed in black is When the scanning signal is supplied from one of the left and right sides on one scanning line, the pixel closer to the other side or the pixel closer to the center when the scanning signal is supplied from both sides, Before the gate voltage is stabilized to the potential at the time of the OFF state, writing to each pixel in the pixel row is performed, so that the vertical crosstalk as described above is easily generated. Therefore, when viewed as a whole screen, there is a problem that deterioration in image quality such as left and right unevenness (when scanning lines are driven from one side) and center unevenness (when scanning lines are driven from both sides) is caused.
【0018】加えて、前述した容量線は、走査線と同様
のポリシリコン膜から形成される場合、走査線と同様に
抵抗や時定数が大きい。このため、複数のデータ線の下
を交差して配線された容量線における各データ線との容
量カップリングにより容量線の電位が揺れて、横クロス
トークやゴースト等による画像劣化が発生してしまうと
いう問題点もある。In addition, when the above-mentioned capacitance line is formed of the same polysilicon film as the scanning line, the capacitance and the time constant are large as in the case of the scanning line. For this reason, the potential of the capacitance line fluctuates due to the capacitance coupling with each data line in the capacitance line crossed under the plurality of data lines, and image degradation due to horizontal crosstalk, ghost, and the like occurs. There is also a problem.
【0019】より具体的には、図29に示したように、
グレーを背景として黒部分がハイコントラストで描かれ
た画像801を表示しようとする場合、このような容量
カップリングによる容量線の電位揺れが安定する前に、
当該画素行における各画素への書き込みが行われる。こ
のため、実際に表示される画像802においては、黒表
示すべき部分的に異なる電圧の画像信号が与えられた画
素の左右の画素における電圧不足を招いて、グレー表示
すべき行全体が白っぽくなるという現象、即ち、横クロ
ストークやゴースト等が発生するのである。More specifically, as shown in FIG.
When an image 801 in which a black portion is drawn with high contrast against a gray background is to be displayed, before the potential fluctuation of the capacitance line due to such capacitance coupling is stabilized,
Writing to each pixel in the pixel row is performed. Therefore, in the image 802 that is actually displayed, a voltage shortage occurs in the left and right pixels of the pixel to which the image signal of the partially different voltage to be displayed in black is applied, and the entire row to be displayed in gray becomes whitish. That is, horizontal crosstalk, ghost, and the like occur.
【0020】この場合も、前述の縦クロストークの場合
(図28参照)と同様に、黒表示すべき部分的に異なる
電圧の画像信号が与えられる時点が、各走査線毎の書き
込みの終了時点に近い時点である程、容量カップリング
による容量線の電位揺れが安定するより以前に、当該画
素行における各画素への書き込みが行われるため、横ク
ロストークやゴースト等が顕著に発生し易い。In this case, as in the case of the above-described vertical crosstalk (see FIG. 28), the point in time when an image signal of a partially different voltage to be displayed in black is given is the point in time of the end of writing for each scanning line. Since the writing to each pixel in the pixel row is performed before the fluctuation of the potential of the capacitance line due to the capacitance coupling is stabilized, the horizontal crosstalk, ghost, and the like are more likely to occur.
【0021】そして、以上説明したような縦クロストー
ク(図28参照)や横クロストーク(図29参照)等
は、所謂XGA、SXGA等の機種の液晶装置のように
駆動周波数が高くなると、相対的に走査線や容量線の時
定数が大きくなるために、発生し易くなってしまう。The above-described vertical crosstalk (see FIG. 28), horizontal crosstalk (see FIG. 29), and the like, when the driving frequency increases as in a liquid crystal device of a so-called XGA, SXGA, etc. Since the time constant of the scanning line and the capacitance line becomes large, it is likely to occur.
【0022】本発明は上述した問題点に鑑みなされたも
のであり、遮光膜を用いた比較的簡易な構成により、高
品質の画像表示が可能な液晶装置及び当該液晶装置を備
えた電子機器を提供することを課題とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a liquid crystal device capable of displaying a high-quality image with a relatively simple configuration using a light-shielding film, and an electronic apparatus including the liquid crystal device. The task is to provide.
【0023】[0023]
【課題を解決するための手段】本発明は、一対の基板間
に液晶が挟持されてなり、該一対の基板の一方の基板上
には、マトリクス状に配置された複数の画素電極と、該
複数の画素電極を夫々駆動する複数の薄膜トランジスタ
と、該複数の薄膜トランジスタに夫々接続されており相
交差する複数のデータ線及び複数の走査線と、前記複数
の薄膜トランジスタの少なくともチャネル領域を前記一
方の基板の側から見て夫々覆う位置に設けられている導
電性の遮光膜と、該遮光膜と前記薄膜トランジスタとの
間に介在する第1層間絶縁膜とを備え、前記走査線の少
なくとも一部は前記遮光膜と同一膜からなることを特徴
とする。According to the present invention, a liquid crystal is sandwiched between a pair of substrates, and a plurality of pixel electrodes arranged in a matrix on one of the pair of substrates. A plurality of thin film transistors respectively driving a plurality of pixel electrodes; a plurality of data lines and a plurality of scanning lines respectively connected to the plurality of thin film transistors and intersecting with each other; and at least a channel region of the plurality of thin film transistors is connected to the one substrate. A conductive light-shielding film provided at a position to cover each as viewed from the side, and a first interlayer insulating film interposed between the light-shielding film and the thin film transistor. It is characterized by being made of the same film as the light shielding film.
【0024】本発明のかかる構成によれば、薄膜トラン
ジスタのチャネル領域は、一方の基板の側から入射され
る戻り光等については、遮光膜により遮光されており、
薄膜トランジスタの戻り光等による特性劣化を防止でき
る。他方、走査線の少なくとも一部はこの導電性の遮光
膜と同一膜で形成されているので、走査線の抵抗を、導
電性の遮光膜の抵抗により顕著に低められる。例えば、
走査線をポリシリコン膜から形成し且つ遮光膜を導電性
の高融点金属膜から形成すれば、走査線の抵抗を、遮光
膜のシート抵抗により支配できる。即ち、走査線におけ
る大幅な低抵抗化が可能となる。According to the structure of the present invention, the channel region of the thin film transistor is shielded from the return light or the like incident from one of the substrates by the light shielding film.
It is possible to prevent deterioration of characteristics of the thin film transistor due to return light or the like. On the other hand, since at least a part of the scanning line is formed of the same film as the conductive light shielding film, the resistance of the scanning line can be significantly reduced by the resistance of the conductive light shielding film. For example,
If the scanning lines are formed from a polysilicon film and the light shielding film is formed from a conductive high melting point metal film, the resistance of the scanning lines can be controlled by the sheet resistance of the light shielding film. That is, the resistance of the scanning line can be significantly reduced.
【0025】以上の結果、低抵抗で小さい時定数の走査
線により複数の画素電極に走査信号が供給されるため、
液晶装置の駆動周波数を高めても、例えば前述の如き前
段の走査線に係るゲートがオフとならないうちにプリチ
ャージ信号が印加されたり、前段の走査線に係る画像信
号の電圧にプリチャージ信号が引かれたりすることに起
因する縦クロストーク(図28参照)は低減され、高品
位の画像表示が行える。As a result, a scanning signal is supplied to a plurality of pixel electrodes by a scanning line having a low resistance and a small time constant.
Even if the driving frequency of the liquid crystal device is increased, for example, the precharge signal is applied before the gate of the preceding scanning line is turned off as described above, or the precharge signal is applied to the voltage of the image signal of the preceding scanning line. Vertical crosstalk (see FIG. 28) due to the drawing is reduced, and high-quality image display can be performed.
【0026】本発明は、前記走査線が導電性のポリシリ
コン膜から形成されており、前記遮光膜は、前記ポリシ
リコン膜にコンタクトホールを介して電気的接続された
前記走査線の冗長配線及び中継配線のうち少なくとも一
つとして配設された第1遮光膜を有することを特徴とす
る。According to the present invention, the scanning line is formed of a conductive polysilicon film, and the light shielding film includes a redundant wiring of the scanning line electrically connected to the polysilicon film via a contact hole. It has a first light-shielding film provided as at least one of the relay wirings.
【0027】本発明のかかる構成によれば、第1遮光膜
は、導電性のポリシリコン膜から形成された走査線に対
して、コンタクトホールを介して電気的接続されている
ので、走査線の抵抗を導電性の遮光膜の抵抗により顕著
に低められ、走査線と第1遮光膜との間で確実に且つ信
頼性の高い電気的接続状態を実現できる。According to this structure of the present invention, the first light-shielding film is electrically connected to the scanning line formed of the conductive polysilicon film through the contact hole, so that the first light-shielding film can be connected to the scanning line. The resistance is significantly reduced by the resistance of the conductive light-shielding film, and a reliable and highly reliable electrical connection between the scanning line and the first light-shielding film can be realized.
【0028】本発明の冗長配線とは、走査線と例えばコ
ンタクトホールを介して並列に接続されることにより、
導通状態にある走査線との間に冗長的な電気的導通を更
に付与する配線をいい、中継配線とは、走査線と例えば
コンタクトホールを介して直列に接続されることによ
り、部分的に途切れた走査線との間を中継して走査線全
体の電気的導通を確保する配線をいう。従って、本発明
のかかる構成によれば走査線の抵抗を、第1遮光膜を構
成する導電性の遮光膜の抵抗により顕著に低められる。The redundant wiring of the present invention is connected in parallel with a scanning line through, for example, a contact hole,
Refers to wiring that further provides redundant electrical continuity with the scanning line that is in a conductive state.The relay wiring is partially disconnected by being connected in series with the scanning line, for example, through a contact hole. Means a wiring that relays between the scanning lines and ensures electrical continuity of the entire scanning line. Therefore, according to the configuration of the present invention, the resistance of the scanning line can be significantly reduced by the resistance of the conductive light-shielding film constituting the first light-shielding film.
【0029】これに加えて、特に第1遮光膜を冗長配線
として配設した場合には、異物等により走査線が途中で
断線しても、第1遮光膜が走査線の代わりになるので、
冗長構造が実現できる。In addition, especially when the first light-shielding film is provided as a redundant wiring, the first light-shielding film replaces the scanning line even if the scanning line is broken in the middle due to foreign matter or the like.
A redundant structure can be realized.
【0030】本発明は、前記遮光膜は、該走査線の冗長
配線、中継配線及び本体のうち少なくとも一つとして配
設された第1遮光膜と、該第1遮光膜から電気的絶縁さ
れており前記チャネル領域を覆う位置に設けられた前記
遮光膜の部分を含む第2遮光膜とを有することを特徴と
する。According to the present invention, the light shielding film is electrically insulated from the first light shielding film provided as at least one of the redundant wiring, the relay wiring and the main body of the scanning line. A second light shielding film including a portion of the light shielding film provided at a position covering the channel region.
【0031】本発明は、第2遮光膜が第1遮光膜から電
気的絶縁されているため、走査信号の電位により第1遮
光膜の電位が変動しても、第2遮光膜における電位は実
質的に殆ど又は全く変動せずに安定している。そして、
このように安定した第2遮光膜が、チャネル領域を覆う
位置、即ち画素の薄膜トランジスタの下側に設けられた
遮光膜の部分を含むので、画素の薄膜トランジスタの下
側に設けられた遮光膜の部分の電位が走査線の電位変動
によって変動することにより、薄膜トランジスタのトラ
ンジスタ特性を劣化させることを未然に防ぐことが可能
となる。According to the present invention, since the second light-shielding film is electrically insulated from the first light-shielding film, even if the potential of the first light-shielding film changes due to the potential of the scanning signal, the potential of the second light-shielding film is substantially changed. It is stable with little or no fluctuation. And
Since the stable second light-shielding film includes the position covering the channel region, that is, the portion of the light-shielding film provided below the thin film transistor of the pixel, the portion of the light-shielding film provided below the thin film transistor of the pixel It is possible to prevent the transistor characteristics of the thin film transistor from deteriorating due to the fluctuation of the potential of the thin film transistor due to the potential fluctuation of the scanning line.
【0032】本発明は、前記走査線は、前記走査線に沿
って並ぶ前記複数の薄膜トランジスタのゲート電極を夫
々含むと共に相互に分断された複数の島状配線部からな
り、前記第1遮光膜は、前記複数の島状配線部を相互に
電気的接続することを特徴とする。According to the present invention, the scanning line includes a plurality of island-shaped wiring portions each including gate electrodes of the plurality of thin film transistors arranged along the scanning line and separated from each other. The plurality of island-shaped wiring portions are electrically connected to each other.
【0033】本発明のかかる構成によれば、走査線をな
す複数の島状配線部は、走査線に沿って並ぶ複数の薄膜
トランジスタのゲート電極を夫々含むと共に相互に分断
されている。従って、この島状配線部だけでは走査信号
を各画素に供給不可能であるが、第1遮光膜により、こ
れらの島状配線部は相互に電気的接続されているので、
走査信号を各画素に供給可能となる。そして、このよう
に島状配線部を中継する第1遮光膜の抵抗の低さに応じ
て、走査線の抵抗を低められる。According to the configuration of the present invention, the plurality of island-shaped wiring portions forming the scanning line include the gate electrodes of the plurality of thin film transistors arranged along the scanning line and are separated from each other. Therefore, although it is impossible to supply a scanning signal to each pixel only by the island-shaped wiring portions, these island-shaped wiring portions are electrically connected to each other by the first light shielding film.
A scanning signal can be supplied to each pixel. The resistance of the scanning line can be reduced according to the low resistance of the first light-shielding film that relays the island-shaped wiring portion.
【0034】本発明は、前記遮光膜は、前記走査線の本
体として配設された第1遮光膜を有し、前記複数の薄膜
トランジスタは、前記第1遮光膜にコンタクトホールを
介して電気的接続された導電性のポリシリコン膜から形
成されたゲート電極を有することを特徴とする。According to the present invention, the light-shielding film has a first light-shielding film disposed as a main body of the scanning line, and the plurality of thin film transistors are electrically connected to the first light-shielding film via a contact hole. And a gate electrode formed from a conductive polysilicon film.
【0035】本発明のかかる構成によれば、ゲート電極
は、導電性のポリシリコン膜から形成されているので、
金属膜からゲート電極を形成する場合のように、活性化
アニール等の高温プロセス時に生じる応力により薄膜ト
ランジスタを構成する半導体膜、ゲート絶縁膜、金属膜
等が剥離する危険を回避できる。同時に、走査線の本体
として配設された導電性の遮光膜からなる第1遮光膜に
より、走査線の抵抗を低めることが可能となる。しか
も、複数の薄膜トランジスタは、第1遮光膜にコンタク
トホールを介して電気的接続されているので、ポリシリ
コン膜からなるゲート電極と遮光膜からなる走査線との
間で確実に且つ信頼性の高い電気的接続状態を実現でき
る。According to this structure of the present invention, since the gate electrode is formed from a conductive polysilicon film,
As in the case where a gate electrode is formed from a metal film, the risk of peeling of a semiconductor film, a gate insulating film, a metal film, and the like forming a thin film transistor due to stress generated during a high-temperature process such as activation annealing can be avoided. At the same time, the resistance of the scanning line can be reduced by the first light shielding film made of a conductive light shielding film provided as a main body of the scanning line. Moreover, since the plurality of thin film transistors are electrically connected to the first light-shielding film via the contact holes, reliable and highly reliable between the gate electrode made of the polysilicon film and the scanning line made of the light-shielding film. An electrical connection state can be realized.
【0036】本発明は、前記遮光膜及び前記走査線は、
前記複数の薄膜トランジスタの各々において、前記第1
層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル
領域を挟んで対向配置されると共にコンタクトホールを
介して相互に電気的接続された部分を夫々含むことを特
徴とする。According to the present invention, the light shielding film and the scanning line are
In each of the plurality of thin film transistors, the first
The semiconductor device is characterized in that the semiconductor device includes portions that are opposed to each other with the channel region interposed therebetween with an interlayer insulating film and a gate insulating film interposed therebetween and are electrically connected to each other through a contact hole.
【0037】本発明のかかる構成によれば、一方で、走
査線は、ゲート電極部がゲート絶縁膜を介してチャネル
領域に対向配置されて画素の薄膜トランジスタ(以下、
“第1のTFT”と称する)を構成する。他方で、チャ
ネル領域を覆う位置に設けられた遮光膜の部分は、第1
層間絶縁膜を介してチャネル領域に対向配置されるた
め、ゲート電極部となり、第2のTFTを構成する。そ
して、これら第1及び第2のTFTのゲート電極部は、
コンタクトホールを介して接続されているため、同一の
チャネル領域に対してダブルTFTの構造が得られる。
従って、第2のTFTにより第1のTFTをバックチャ
ネルにすることにより該第1のTFT即ち、画素の薄膜
トランジスタの特性向上を図ることが可能となる。尚、
第2のTFTのゲート絶縁膜である第1層間絶縁膜を薄
くすれば、第2のTFTの特性向上を図ることができ
る。According to the structure of the present invention, on the other hand, the scanning lines are arranged such that the gate electrode portion is arranged to face the channel region with the gate insulating film interposed therebetween, and the thin film transistor (hereinafter, referred to as the pixel) is formed.
(Referred to as “first TFT”). On the other hand, the portion of the light-shielding film provided at a position covering the channel region is the first light-shielding film.
Since it is arranged to face the channel region with the interlayer insulating film interposed therebetween, it becomes a gate electrode portion and forms a second TFT. The gate electrode portions of the first and second TFTs are
Since they are connected via the contact holes, a double TFT structure can be obtained for the same channel region.
Therefore, the characteristics of the first TFT, that is, the thin film transistor of the pixel can be improved by setting the first TFT as a back channel by the second TFT. still,
When the thickness of the first interlayer insulating film, which is the gate insulating film of the second TFT, is reduced, the characteristics of the second TFT can be improved.
【0038】本発明は、前記複数の走査線は夫々、次段
の走査線に前記薄膜トランジスタを介して接続された前
記画素電極に蓄積容量を付与するための一方の蓄積容量
電極として機能する部分を含むことを特徴とする。According to the present invention, each of the plurality of scanning lines has a portion functioning as one storage capacitance electrode for providing a storage capacitance to the pixel electrode connected to the next scanning line via the thin film transistor. It is characterized by including.
【0039】本発明のかかる構成によれば、走査線が含
む蓄積容量電極として機能する部分により、次段の走査
線に係る画素電極に蓄積容量が付与される。より具体的
には例えば、次段の走査線に係る画素の薄膜トランジス
タにおける画素電極に接続されたソース又はドレイン側
の半導体膜を延設して、第1の蓄積容量電極とする。そ
して、ゲート絶縁膜から延設された絶縁膜を誘電体膜と
して、第1の蓄積容量電極に、上述の走査線が含む蓄積
容量電極として機能する部分を対向させることにより、
前段の走査線を容量線として利用できる。このように構
成すると通常は、走査線に次段の画素の容量が付くため
に該走査線の時定数が大きくなるが、本発明では、遮光
膜を利用することにより走査線の時定数を小さくしてい
るため、このように前段の走査線を容量線として利用す
る構成としても、前述の如き走査線の時定数が大きいこ
とによる縦クロストーク等の画像劣化を低減できる。According to the configuration of the present invention, the storage capacitance is given to the pixel electrode related to the next scanning line by the portion functioning as the storage capacitance electrode included in the scanning line. More specifically, for example, a semiconductor film on the source or drain side connected to a pixel electrode in a thin film transistor of a pixel related to a next scanning line is provided as a first storage capacitor electrode. Then, by using the insulating film extended from the gate insulating film as a dielectric film, a portion functioning as a storage capacitor electrode included in the above-described scan line is opposed to the first storage capacitor electrode,
The preceding scanning line can be used as a capacitance line. With such a configuration, the time constant of the scanning line is generally increased because the capacitance of the next pixel is attached to the scanning line. However, in the present invention, the time constant of the scanning line is reduced by using a light shielding film. Therefore, even in the case where the preceding scanning line is used as the capacitance line, image deterioration such as vertical crosstalk due to a large time constant of the scanning line as described above can be reduced.
【0040】本発明は、前記複数の画素電極に対し蓄積
容量を夫々付与するために形成された容量線を更に備え
たことを特徴とする。The present invention is characterized in that the present invention further comprises a capacitance line formed for giving a storage capacitance to each of the plurality of pixel electrodes.
【0041】本発明のかかる構成によれば、容量線によ
り、複数の画素電極に対し蓄積容量が夫々付与される。
より具体的には例えば、画素の薄膜トランジスタにおけ
る画素電極に接続されたソース又はドレイン側の半導体
膜を延設して、第1の蓄積容量電極とする。そして、ゲ
ート絶縁膜から延設された絶縁膜を誘電体膜として、第
1の蓄積容量電極に、上述の容量線が含む蓄積容量電極
として機能する部分を対向させることにより、蓄積容量
を付与できる。According to the configuration of the present invention, the storage capacitance is provided to each of the plurality of pixel electrodes by the capacitance line.
More specifically, for example, a semiconductor film on a source or drain side connected to a pixel electrode in a thin film transistor of a pixel is extended to serve as a first storage capacitor electrode. The storage capacitance can be provided by using the insulating film extended from the gate insulating film as a dielectric film and making the portion functioning as the storage capacitance electrode included in the above-described capacitance line face the first storage capacitance electrode. .
【0042】本発明は、前記遮光膜は、前記走査線の冗
長配線、中継配線及び本体のうち少なくとも一つとして
配設された第1遮光膜と、該第1遮光膜から電気的絶縁
されており前記チャネル領域を覆う位置に設けられた前
記遮光膜の部分を含むと共に前記容量線を前記一方の基
板の側から見て夫々覆う位置に設けられた第2遮光膜と
を有し、前記容量線及び前記第2遮光膜は、定電位源に
接続されていることを特徴とする。According to the present invention, the light-shielding film is electrically insulated from the first light-shielding film provided as at least one of the redundant wiring, the relay wiring and the main body of the scanning line. A second light-shielding film including a portion of the light-shielding film provided at a position covering the channel region, and a second light-shielding film provided at a position respectively covering the capacitance line as viewed from the one substrate side; The line and the second light-shielding film are connected to a constant potential source.
【0043】本発明のかかる構成によれば、第2遮光膜
は、第1遮光膜から電気的絶縁され更に定電位源に接続
されているので、走査信号の電位により第1遮光膜の電
位が変動しても、第2遮光膜における電位は定電位に安
定している。そして、このように安定した第2遮光膜
が、画素の薄膜トランジスタの下側に設けられた遮光膜
の部分を含むので、画素の薄膜トランジスタの下側に設
けられた遮光膜の部分の電位が走査線の電位変動によっ
て変動することにより薄膜トランジスタのトランジスタ
特性を劣化させることを未然に防ぐことが可能となる。
他方、容量線も、定電位源に接続されているので、蓄積
容量電極として良好に機能し得る。そして、容量線及び
第2遮光膜は定電位源に接続されているので、定電位源
に至る両配線を部分的に共用することも可能となる。こ
の場合、定電位源の定電位としては、例えば接地電位に
等しくてもよい。According to this structure of the present invention, since the second light-shielding film is electrically insulated from the first light-shielding film and is connected to the constant potential source, the potential of the first light-shielding film is changed by the potential of the scanning signal. Even if it fluctuates, the potential at the second light-shielding film is stable at a constant potential. Since the stable second light-shielding film includes a portion of the light-shielding film provided below the thin-film transistor of the pixel, the potential of the light-shielding film provided below the thin-film transistor of the pixel is changed to the scanning line. It is possible to prevent the transistor characteristics of the thin film transistor from deteriorating due to the fluctuation due to the fluctuation in the potential.
On the other hand, since the capacitance line is also connected to the constant potential source, it can function well as a storage capacitance electrode. Since the capacitance line and the second light-shielding film are connected to the constant potential source, it is possible to partially share both wirings leading to the constant potential source. In this case, the constant potential of the constant potential source may be, for example, equal to the ground potential.
【0044】本発明は、前記定電位源は、当該液晶装置
を駆動するための周辺回路に供給される定電位源である
ことを特徴とする。The present invention is characterized in that the constant potential source is a constant potential source supplied to a peripheral circuit for driving the liquid crystal device.
【0045】本発明のかかる構成によれば、定電位源
は、走査線駆動回路、データ線駆動回路、対向電極など
の周辺回路に供給される、負電源、正電源等の定電位源
であるので、特別な電位配線や外部入力端子を設ける必
要なく、遮光膜及び容量線を定電位にできる。According to the configuration of the present invention, the constant potential source is a constant potential source such as a negative power supply or a positive power supply, which is supplied to peripheral circuits such as a scanning line driving circuit, a data line driving circuit, and a counter electrode. Therefore, it is not necessary to provide a special potential wiring or an external input terminal, and the light shielding film and the capacitance line can be set at a constant potential.
【0046】本発明は、前記第2遮光膜が、前記容量線
の冗長配線、中継配線及び本体の少なくとも一つとして
配設されてなることを特徴とする。According to the present invention, the second light-shielding film is provided as at least one of a redundant wiring, a relay wiring, and a main body of the capacitor line.
【0047】本発明はかかる構成により容量線の抵抗
を、導電性の遮光膜の抵抗により顕著に低められる。例
えば、容量線を走査線と同じポリシリコン膜から形成し
且つ遮光膜を導電性の高融点金属膜から形成すれば、容
量線の抵抗を、遮光膜のシート抵抗により支配できる。
即ち、容量線における大幅な低抵抗化が可能となる。According to the present invention, the resistance of the capacitance line can be remarkably reduced by the resistance of the conductive light-shielding film. For example, if the capacitance line is formed of the same polysilicon film as the scanning line and the light shielding film is formed of a conductive high melting point metal film, the resistance of the capacitance line can be controlled by the sheet resistance of the light shielding film.
That is, the resistance of the capacitance line can be significantly reduced.
【0048】以上の結果、低抵抗で小さい時定数の容量
線により複数の画素電極に蓄積容量が付加されるため、
液晶装置の駆動周波数を高めても、前述の如き容量線の
電位揺れに起因する横クロストーク(図29参照)は低
減され、高品位の画像表示が行える。また、冗長配線と
して配設した場合には、容量線が途中で断線しても、第
2遮光膜が容量線の代わりになるので、冗長構造が実現
できる。As a result, since the storage capacitance is added to the plurality of pixel electrodes by the low resistance and small time constant capacitance line,
Even if the driving frequency of the liquid crystal device is increased, the horizontal crosstalk (see FIG. 29) due to the fluctuation of the potential of the capacitance line as described above is reduced, and a high-quality image display can be performed. Further, in the case of disposing as a redundant wiring, even if the capacitance line is broken in the middle, the second light-shielding film substitutes for the capacitance line, so that a redundant structure can be realized.
【0049】本発明において、前記遮光膜は、前記走査
線の冗長配線、中継配線及び本体のうち少なくとも一つ
として配設された第1遮光膜と、該第1遮光膜から電気
的絶縁されており前記チャネル領域を覆う位置に設けら
れた前記遮光膜の部分を含むと共に前記容量線及び前記
複数のデータ線を前記一方の基板の側から見て夫々覆う
位置に網目状に設けられた第2遮光膜とを有することを
特徴とする。In the present invention, the light-shielding film is electrically insulated from the first light-shielding film provided as at least one of the redundant wiring, the relay wiring, and the main body of the scanning line. A second mesh-shaped portion including a portion of the light-shielding film provided at a position covering the channel region and covering the capacitance line and the plurality of data lines when viewed from the one substrate side; A light-shielding film.
【0050】本発明のかかる構成によれば、遮光膜が有
する第2遮光膜は、第1遮光膜から電気的絶縁されてい
るので、走査信号の電位により第1遮光膜の電位が変動
しても、第2遮光膜における電位は安定している。そし
て、このように安定した第2遮光膜が、画素の薄膜トラ
ンジスタの下側に設けられた遮光膜の部分を含むので、
画素の薄膜トランジスタの下側に設けられた遮光膜の部
分の電位が走査線の電位変動によって変動することによ
り薄膜トランジスタのトランジスタ特性を劣化させるこ
とを未然に防ぐことが可能となる。そして、第2遮光膜
は、チャネル領域を覆う位置に設けられた遮光膜の部分
を含むと共に網目状に設けられているので、第2遮光膜
により各画素部の開口領域を規定でき、第1遮光膜によ
り走査線の抵抗を低められる。According to this structure of the present invention, since the second light-shielding film of the light-shielding film is electrically insulated from the first light-shielding film, the potential of the first light-shielding film varies with the potential of the scanning signal. Also, the potential of the second light-shielding film is stable. Since the stable second light-shielding film includes the light-shielding film provided below the thin film transistor of the pixel,
It is possible to prevent the transistor characteristics of the thin film transistor from deteriorating due to the change in the potential of the light shielding film provided below the thin film transistor of the pixel due to the change in the potential of the scanning line. The second light-shielding film includes a light-shielding film portion provided at a position covering the channel region and is provided in a mesh shape. Therefore, the second light-shielding film can define an opening region of each pixel portion, and The resistance of the scanning line can be reduced by the light shielding film.
【0051】本発明は、前記遮光膜は、前記複数の走査
線を前記一方の基板の側から見て夫々覆う位置に縞状に
設けられていることを特徴とする。The present invention is characterized in that the light-shielding film is provided in a stripe shape at a position covering each of the plurality of scanning lines as viewed from the one substrate.
【0052】本発明のかかる構成によれば、遮光膜は、
複数の走査線を一方の基板の側から見て夫々覆う位置に
縞状に設けられているので、例えばコンタクトホールを
介して走査線と縞状の遮光膜とを電気的接続することに
より、遮光膜を、走査線に沿う中継配線或いは冗長配線
として配設することが可能となる。According to this structure of the present invention, the light shielding film
Since a plurality of scanning lines are provided in stripes at positions covering each of them when viewed from one substrate side, for example, by electrically connecting the scanning lines and the stripe-like light-shielding film via a contact hole, light-shielding is performed. The film can be provided as a relay wiring or a redundant wiring along the scanning line.
【0053】本発明は、前記遮光膜は、前記複数の走査
線を前記一方の基板の側から見て少なくとも部分的に夫
々覆う位置に島状に設けられていることを特徴とする。The present invention is characterized in that the light-shielding film is provided in an island shape at a position covering each of the plurality of scanning lines at least partially when viewed from the one substrate.
【0054】本発明のかかる構成によれば、遮光膜は、
複数の走査線を一方の基板の側から見て少なくとも部分
的に夫々覆う位置に島状に設けられているので、例えば
コンタクトホールを介して走査線と島状の遮光膜とを電
気的接続することにより、遮光膜を、走査線に沿う中継
配線或いは冗長配線として配設することが可能となる。According to this structure of the present invention, the light shielding film
Since the plurality of scanning lines are provided in an island shape at positions partially covering each of the scanning lines when viewed from one substrate side, for example, the scanning lines and the island-shaped light shielding film are electrically connected via a contact hole. This makes it possible to dispose the light shielding film as a relay wiring or a redundant wiring along the scanning line.
【0055】本発明は、前記遮光膜は、Ti、Cr、
W、Ta、Mo及びPdのうちの少なくとも一つを含む
ことを特徴とする。According to the present invention, the light shielding film is preferably made of Ti, Cr,
It includes at least one of W, Ta, Mo, and Pd.
【0056】本発明のかかる構成によれば、遮光膜は、
不透明な高融点金属であるTi、Cr、W、Ta、Mo
及びPdのうちの少なくとも一つを含む、例えば、金属
単体、合金、金属シリサイド等から構成されるため、液
晶装置用基板上の遮光膜形成工程の後に行われるTFT
形成工程における高温処理により、遮光膜が破壊された
り溶融しないようにできる。According to this structure of the present invention, the light shielding film is
Opaque refractory metals Ti, Cr, W, Ta, Mo
And at least one of Pd, for example, a simple substance of a metal, an alloy, and a metal silicide.
The high-temperature treatment in the formation step can prevent the light-shielding film from being broken or melted.
【0057】本発明の電子機器は、上記液晶装置を備え
たことを特徴とする。An electronic apparatus according to the present invention includes the above-mentioned liquid crystal device.
【0058】本発明のかかる構成によれば、電子機器
は、上述した本願発明の液晶装置を備えているため、冗
長構造により装置の信頼性が高く、縦クロストーク等の
表示劣化が低減されており且つ戻り光等に対する遮光性
能に優れた液晶装置により高品位の画像表示が可能とな
る。According to the configuration of the present invention, since the electronic apparatus includes the above-described liquid crystal device of the present invention, the reliability of the device is high due to the redundant structure, and display deterioration such as vertical crosstalk is reduced. A liquid crystal device which is excellent in light shielding performance against return light or the like enables high-quality image display.
【0059】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされよう。The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
【0060】[0060]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0061】(第1実施形態)本発明による液晶装置の
第1実施形態の構成及び動作について、図1から図4を
参照して説明する。図1は、液晶装置の画像形成領域を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。図2は、液晶装置
用基板の相隣接する複数の画素群の平面図であり、図3
は、図2のA−A’断面図であり、図4は、図2のB−
B’断面図である。尚、図3及び図4においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。(First Embodiment) The configuration and operation of a liquid crystal device according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image forming area of a liquid crystal device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on the liquid crystal device substrate.
FIG. 4 is a sectional view taken along line AA ′ of FIG. 2, and FIG.
It is B 'sectional drawing. In FIGS. 3 and 4, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawings.
【0062】図1において、本実施の形態による液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極9a及び画素電極9aを制御す
るためのTFT30とからなり、画像信号が供給される
データ線6aが当該TFT30のソースに電気的接続さ
れている。データ線6aに書き込む画像信号S1、S
2、…、Snは、この順に線順次に供給しても構わない
し、相隣接する複数のデータ線6a同士に対して、グル
ープ毎に供給するようにしても良い。また、TFT30
のゲートに走査線300aが電気的接続されており、所
定のタイミングで、走査線300aにパルス的に走査信
号G1、G2、…、Gmを、この順に線順次で印加する
ように構成されている。画素電極9aは、TFT30の
ドレインに電気的接続されており、TFT30を一定期
間だけそのスイッチを閉じることにより、データ線6a
から供給される画像信号S1、S2、…、Snを所定の
タイミングで書き込む。画素電極9aを介して液晶に書
き込まれた所定レベルの画像信号S1、S2、…、Sn
は、対向基板(後述する)に形成された対向電極(後述
する)との間で一定期間保持される。液晶は、印加され
る電圧レベルにより分子集合の配向や秩序が変化するこ
とにより、光を変調し、階調表示を可能にする。ここ
で、保持された画像信号がリークするのを防ぐために、
画素電極9と対向電極との間に形成される液晶容量と並
列に蓄積容量70を付加する。例えば、画素電極9aの
電圧は、ソース電圧が印加された時間よりも3桁も長い
時間だけ蓄積容量70により保持される。これにより、
保持特性は更に改善され、コントラスト比の高い液晶装
置が実現できる。尚、このように蓄積容量70を形成す
る方法としては、容量を形成するための配線である容量
線3bを設けても良いし、後述のように前段の走査線3
00aとの間で容量を形成しても良い(図12参照)。In FIG. 1, a plurality of pixels formed in a matrix and constituting an image display area of the liquid crystal device according to the present embodiment include a pixel electrode 9a and a TFT 30 for controlling the pixel electrode 9a. The data line 6a to which a signal is supplied is electrically connected to the source of the TFT 30. Image signals S1 and S written to data line 6a
2,..., Sn may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Also, the TFT 30
The scanning lines 300a are electrically connected to the gates, and the scanning signals G1, G2,..., Gm are applied to the scanning lines 300a in a pulsed manner in this order at a predetermined timing. . The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 for a certain period, the data line 6a
, And Sn supplied from the CPU are written at a predetermined timing. Image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal via the pixel electrodes 9a
Is maintained for a certain period of time between a counter electrode (to be described later) formed on a counter substrate (to be described later). The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. Here, in order to prevent the held image signal from leaking,
A storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9 and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time during which the source voltage is applied. This allows
The holding characteristics are further improved, and a liquid crystal device having a high contrast ratio can be realized. Incidentally, as a method of forming the storage capacitor 70 in this manner, a capacitor line 3b which is a wiring for forming a capacitor may be provided, or a scanning line 3 in a preceding stage as described later.
00a may be formed between the capacitor and the capacitor (see FIG. 12).
【0063】図2乃至図4において、液晶装置用基板1
0上には、マトリクス状に複数の透明な画素電極9a
(点線部9a’により輪郭が示されている)が設けられ
ており、画素電極9aの縦横の境界に各々沿ってデータ
線6a(ソース電極)、走査線300a(ゲート電極を
含む)及び容量線3bが設けられている。データ線6a
は、コンタクトホール5を介してポリシリコン膜等から
成る半導体層1aのうち後述のソース領域に電気的接続
されており、画素電極9aは、コンタクトホール8を介
して半導体層1aのうち後述のドレイン領域に電気的接
続されている。In FIG. 2 to FIG.
0, a plurality of transparent pixel electrodes 9a are arranged in a matrix.
(Indicated by a dotted line portion 9a ') are provided along the vertical and horizontal boundaries of the pixel electrode 9a, the data line 6a (source electrode), the scanning line 300a (including the gate electrode), and the capacitor line. 3b is provided. Data line 6a
Are electrically connected to a later-described source region of the semiconductor layer 1a made of a polysilicon film or the like via the contact hole 5, and the pixel electrode 9a is connected to a later-described drain of the semiconductor layer 1a via the contact hole 8. It is electrically connected to the area.
【0064】本実施の形態では特に、図中右上がりの斜
線で示した領域に、導電性の第2遮光膜11a及び第1
遮光膜11cが設けられている。In the present embodiment, the conductive second light-shielding film 11a and the first
The light shielding film 11c is provided.
【0065】第2遮光膜11aは、画素部において、半
導体層1aのチャネル領域(図中、右下がりの斜線領
域)を液晶装置用基板の側から見て各々重なる位置に設
けられている。The second light-shielding film 11a is provided in the pixel portion at a position where the channel region of the semiconductor layer 1a (a hatched region falling right in the figure) overlaps with each other when viewed from the liquid crystal device substrate side.
【0066】第1遮光膜11cは、画素部において、第
2遮光膜11aとは別個に設けられ、第2遮光膜11a
から電気的に絶縁されている。第1遮光膜11cは、走
査線300aを構成するポリシリコン膜からなる島状の
ゲート電極3aの中継配線として配設されている。即
ち、ポリシリコン膜からなると共に相互に分断された島
状のゲート電極3aは夫々、半導体層1aのうち後述の
チャネル領域(図2中右下りの斜線の領域)に対向する
ゲート電極を含むように配設されており、第1遮光膜1
1cは、走査線300a方向に沿って連なる複数のゲー
ト電極3aを相互にコンタクトホール18を介して電気
的接続するように配設されている。言い換えれば、各々
の段(行)について、コンタクトホール18により相互
に電気的接続された走査線300a方向に沿って連なる
複数のゲート電極3aと複数の第1遮光膜11cとから
1本の走査線300aが構成されており、この1本の走
査線300aを介して走査信号を各画素に供給可能とな
る。The first light shielding film 11c is provided separately from the second light shielding film 11a in the pixel portion.
Electrically insulated from The first light-shielding film 11c is provided as a relay wiring for the island-shaped gate electrode 3a made of a polysilicon film constituting the scanning line 300a. That is, the island-shaped gate electrodes 3a made of the polysilicon film and separated from each other include the gate electrodes facing the later-described channel region (the hatched region in the lower right portion in FIG. 2) of the semiconductor layer 1a. And the first light shielding film 1
1c is provided so as to electrically connect a plurality of gate electrodes 3a connected in the direction of the scanning line 300a to each other via the contact hole 18. In other words, for each stage (row), one scanning line is formed from the plurality of gate electrodes 3a and the plurality of first light-shielding films 11c that are connected in the direction of the scanning line 300a electrically connected to each other by the contact hole 18. A scanning signal 300a is provided, and a scanning signal can be supplied to each pixel via this one scanning line 300a.
【0067】次に、図3のA−A’断面図を更に参照し
てTFT30及びゲート電極3aを含む画素部分におけ
る構成を説明する。尚、図3では、液晶装置用基板10
に液晶を介して対向配置される対向基板20や液晶は省
略してあり、これらについては後述する。Next, the structure of the pixel portion including the TFT 30 and the gate electrode 3a will be described with reference to the sectional view taken along the line AA 'of FIG. In FIG. 3, the substrate 10 for the liquid crystal device is used.
The counter substrate 20 and the liquid crystal which are arranged to face each other via the liquid crystal are omitted, and these will be described later.
【0068】図3のA−A’断面図に示すように、液晶
装置は、石英基板等からなる液晶装置用基板10を備え
ている。液晶装置用基板10には、 ITO膜(インジ
ウム・ティン・オキサイド膜)などの透明導電性薄膜か
らなる画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施されたポリイミド
薄膜などの有機薄膜からなる配向膜16が設けられてい
る。As shown in the cross-sectional view taken along the line AA ′ of FIG. 3, the liquid crystal device includes a liquid crystal device substrate 10 made of a quartz substrate or the like. A pixel electrode 9a made of a transparent conductive thin film such as an ITO film (indium tin oxide film) is provided on the substrate 10 for a liquid crystal device.
An alignment film 16 made of an organic thin film such as a polyimide thin film subjected to a predetermined alignment process such as a rubbing process is provided.
【0069】液晶装置用基板10には、各画素電極9a
に隣接する位置に、各画素電極9aをスイッチング制御
する画素スイッチング用TFT30が設けられている。Each pixel electrode 9a is provided on the substrate 10 for a liquid crystal device.
A pixel switching TFT 30 for controlling switching of each pixel electrode 9a is provided at a position adjacent to the pixel electrode 9a.
【0070】画素スイッチング用TFT30に各々対向
する位置において液晶装置用基板10と各画素スイッチ
ング用TFT30との間には、第2遮光膜11aが設け
られている。このように第2遮光膜11aや第1遮光膜
11cを構成する導電性の遮光膜は、不透明な高融点金
属からなり、Ti、Cr、W、Ta、Mo及びPdのう
ちの少なくとも一つを含む金属単体、合金、金属シリサ
イド等から構成される。このような材料から構成すれ
ば、液晶装置用基板10上の第2遮光膜11aや第1遮
光膜11cの形成工程の後に行われる画素スイッチング
用TFT30の形成工程における高温処理により、第2
遮光膜11aや第1遮光膜11cが破壊されたり溶融し
ないようにできる。また、このような第2遮光膜11a
により液晶装置用基板10の側からの戻り光等が画素ス
イッチング用TFT30のチャネル領域1a’等に入射
する事態を未然に防ぐことができ、光電流の発生により
画素スイッチング用TFT30の特性が劣化することは
ない。A second light-shielding film 11a is provided between the liquid crystal device substrate 10 and each pixel switching TFT 30 at a position facing each of the pixel switching TFTs 30. As described above, the conductive light-shielding film constituting the second light-shielding film 11a and the first light-shielding film 11c is made of an opaque refractory metal, and is made of at least one of Ti, Cr, W, Ta, Mo, and Pd. It is composed of simple metals, alloys, metal silicides and the like. With such a material, the high-temperature processing in the step of forming the pixel switching TFT 30 performed after the step of forming the second light-shielding film 11a and the first light-shielding film 11c on the liquid crystal device substrate 10 can be performed.
The light-shielding film 11a and the first light-shielding film 11c can be prevented from being broken or melted. Also, such a second light-shielding film 11a
As a result, it is possible to prevent returning light from the liquid crystal device substrate 10 from entering the channel region 1a 'of the pixel switching TFT 30 or the like, and the characteristics of the pixel switching TFT 30 are degraded due to generation of a photocurrent. Never.
【0071】更に、第2遮光膜11aと複数の画素スイ
ッチング用TFT30との間には、第1層間絶縁膜12
が設けられている。第1層間絶縁膜12は、画素スイッ
チング用TFT30を構成する半導体層1aを第2遮光
膜11aから電気的絶縁するために設けられるものであ
る。更に、第1層間絶縁膜12は、液晶装置用基板10
の全面に形成されることにより、画素スイッチング用T
FT30のための下地膜としての機能をも有する。即
ち、液晶装置用基板10の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用TFT3
0の特性の劣化を防止する機能を有する。第1層間絶縁
膜12は、例えば、NSG(ノンドープトシリケートガ
ラス)、PSG(リンシリケートガラス)、BSG(ボ
ロンシリケートガラス)、BPSG(ボロンリンシリケ
ートガラス)などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第1層間絶縁膜12に
より、第2遮光膜11aが画素スイッチング用TFT3
0等を汚染する事態を未然に防ぐこともできる。Further, a first interlayer insulating film 12 is provided between the second light-shielding film 11a and the plurality of pixel switching TFTs 30.
Is provided. The first interlayer insulating film 12 is provided for electrically insulating the semiconductor layer 1a constituting the pixel switching TFT 30 from the second light-shielding film 11a. Further, the first interlayer insulating film 12 is formed on the substrate 10 for the liquid crystal device.
Are formed on the entire surface of the pixel switching T.
It also has a function as a base film for the FT 30. That is, the pixel switching TFT 3 may be roughened during polishing of the surface of the liquid crystal device substrate 10 or stains remaining after cleaning.
0 has the function of preventing the deterioration of the characteristic. The first interlayer insulating film 12 is made of, for example, a highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphosilicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or a silicon oxide film. , A silicon nitride film or the like. Due to the first interlayer insulating film 12, the second light-shielding film 11a is
It is also possible to prevent a situation where 0 or the like is contaminated.
【0072】本実施の形態では特に、第1遮光膜11c
は、ゲート電極3aの中継配線として配設されている。
即ち、図3に示すようにゲート電極3aと、第1遮光膜
11cがコンタクトホール18を介して電気的接続され
ている。このため、走査線300a(図1参照)の抵抗
を、第1遮光膜11cの抵抗により顕著に低められる。
ゲート電極3aは、例えばシート抵抗値が25Ω/□程
度のポリシリコン膜から形成されているので、対角1.
3インチや0.9インチ程度の小型の液晶装置の場合に
は、100〜200KΩ程度の抵抗を有するが、第1遮
光膜11cは、前述の如き高融点金属膜から形成されて
いるので、走査線300aにおける抵抗は、大幅に低く
される。例えば、第1遮光膜11cをタングステンシリ
サイドから構成すると、シート抵抗値が7〜8Ω/□程
度しかない。このような低抵抗化に応じて走査線300
aの時定数も、例えば1μs以下程度にまで小さくでき
る。そして、画像表示領域の両側から走査線を駆動する
構成(図示せず)をとれば更に、その半分の0.5μs
以下程度にまで小さくできる。このため、走査線の抵抗
や時定数が駆動周波数を上げる際の制約となることを回
避できる。さらに、第2遮光膜11aと第1遮光膜11
cとが絶縁されているため、走査線300aによって第
2遮光膜11aが変動することがない。従って、走査線
の電位変動による薄膜トランジスタのトランジスタ特性
の劣化を未然に防ぐことができる。In the present embodiment, in particular, the first light shielding film 11c
Are provided as relay wires for the gate electrode 3a.
That is, as shown in FIG. 3, the gate electrode 3a and the first light shielding film 11c are electrically connected via the contact hole 18. Therefore, the resistance of the scanning line 300a (see FIG. 1) is significantly reduced by the resistance of the first light shielding film 11c.
Since the gate electrode 3a is formed of, for example, a polysilicon film having a sheet resistance of about 25 Ω / □, the diagonal is 1.
In the case of a small liquid crystal device of about 3 inches or about 0.9 inches, the liquid crystal device has a resistance of about 100 to 200 KΩ. However, since the first light-shielding film 11c is formed of the high-melting point metal film as described above, the scanning is performed. The resistance at line 300a is greatly reduced. For example, when the first light shielding film 11c is made of tungsten silicide, the sheet resistance is only about 7 to 8 Ω / □. In response to such a low resistance, the scanning line 300
The time constant of a can also be reduced to, for example, about 1 μs or less. If a configuration (not shown) in which the scanning lines are driven from both sides of the image display area is employed, a further half, 0.5 μs
It can be reduced to the following level. For this reason, it is possible to avoid that the resistance and the time constant of the scanning line become restrictions when increasing the driving frequency. Further, the second light shielding film 11a and the first light shielding film 11
Since the second light shielding film 11a is not insulated from the second light shielding film 11a by the scanning line 300a. Therefore, it is possible to prevent the transistor characteristics of the thin film transistor from deteriorating due to the potential change of the scanning line.
【0073】次に、図4のB−B’断面図を参照してT
FT30及び蓄積容量70を含む画素部分における構成
を更に説明する。尚、図4には、液晶装置用基板10に
加えて、液晶装置用基板10に液晶50を介して対向配
置される対向基板20を示してある。Next, referring to the sectional view taken along the line BB 'of FIG.
The configuration of the pixel portion including the FT 30 and the storage capacitor 70 will be further described. In addition, FIG. 4 shows, in addition to the liquid crystal device substrate 10, an opposing substrate 20 that is arranged to face the liquid crystal device substrate 10 via the liquid crystal 50.
【0074】図4のB−B’断面図に示すように、液晶
装置は、液晶装置用基板10と、ガラスや石英からなる
透明な他方の基板の一例を構成する対向基板20とが対
向配置されている。対向基板20には、その全面に渡っ
てITO膜などの透明導電性薄膜からなる対向電極(共
通電極)21が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施されたポリイミド薄膜な
どの有機薄膜からなる配向膜22が設けられている。対
向基板20には、各画素の開口領域以外の領域に、第3
遮光膜23が設けられている。このため、対向基板20
の側から入射光が画素スイッチング用TFT30の少な
くとも半導体層1aのチャネル領域1a’に侵入を防ぐ
ことができる。As shown in the sectional view taken along the line BB ′ of FIG. 4, in the liquid crystal device, the liquid crystal device substrate 10 and the opposing substrate 20 constituting an example of the other transparent substrate made of glass or quartz are opposed to each other. Have been. The opposing substrate 20 is provided with an opposing electrode (common electrode) 21 made of a transparent conductive thin film such as an ITO film over the entire surface, and a predetermined alignment process such as a rubbing process is performed below the opposing electrode (common electrode). An alignment film 22 made of an organic thin film such as a polyimide thin film is provided. The counter substrate 20 has a third region in an area other than the opening area of each pixel.
A light-shielding film 23 is provided. Therefore, the opposing substrate 20
Of the pixel switching TFT 30 from at least the channel region 1a 'of the semiconductor layer 1a.
【0075】このように構成され、画素電極9aと対向
電極21とが対面するように配置された液晶装置用基板
10と対向基板20との間には、後述のシール材52
(図30及び図31参照)により囲まれた空間に液晶が
封入され、液晶層50が形成される。A sealing material 52 (to be described later) is provided between the liquid crystal device substrate 10 and the opposing substrate 20, which are configured as described above and in which the pixel electrode 9 a and the opposing electrode 21 face each other.
Liquid crystal is sealed in a space surrounded by (see FIGS. 30 and 31), and a liquid crystal layer 50 is formed.
【0076】本実施の形態では特にゲート絶縁膜2をゲ
ート電極3aに対向する位置から延設して誘電体膜とし
て用い、半導体層1aを延設して第1蓄積容量電極1f
とし、更にこれらに対向する容量線3bの一部を第2蓄
積容量電極とすることにより、蓄積容量70が構成され
ている。In this embodiment, in particular, the gate insulating film 2 is extended from a position facing the gate electrode 3a to be used as a dielectric film, and the semiconductor layer 1a is extended to form the first storage capacitor electrode 1f.
Further, a storage capacitor 70 is formed by using a part of the capacitor line 3b facing these as a second storage capacitor electrode.
【0077】これらの結果、データ線6a下の領域及び
ゲート電極3aに沿って液晶のディスクリネーションが
発生する領域(即ち、容量線3bが形成された領域)と
いう開口領域を外れたスペースを有効に利用して、画素
電極9aの蓄積容量を増やすことが出来る。As a result, a space outside the opening region, that is, the region under the data line 6a and the region where the liquid crystal disclination occurs along the gate electrode 3a (that is, the region where the capacitance line 3b is formed) is effective. To increase the storage capacitance of the pixel electrode 9a.
【0078】図4において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線300aの一部を構成するゲート電極3
a、ゲート電極3aからの電界によりチャネルが形成さ
れる半導体層1aのチャネル領域1a’、ゲート電極3
aと半導体層1aとを絶縁するゲート絶縁膜2、データ
線6a(ソース電極)、半導体層1aの低濃度ソース領
域(ソース側LDD領域)1b及び低濃度ドレイン領域
(ドレイン側LDD領域)1c、半導体層1aの高濃度
ソース領域1d並びに高濃度ドレイン領域1eを備えて
いる。高濃度ドレイン領域1eには、複数の画素電極9
aのうちの対応する一つが接続されている。ソース領域
1b及び1d並びにドレイン領域1c及び1eは後述の
ように、半導体層1aに対し、n型又はp型のチャネル
を形成するかに応じて所定濃度のn型用又はp型用のド
ーパントをドープすることにより形成されている。本実
施の形態では特にデータ線6aは、Al等の金属膜や金
属シリサイド等の合金膜などの遮光性の薄膜から構成さ
れている。また、ゲート電極3a、ゲート絶縁膜2及び
第1層間絶縁膜12の上には、高濃度ソース領域1dへ
通じるコンタクトホール5及び高濃度ドレイン領域1e
へ通じるコンタクトホール8が各々形成された第2層間
絶縁膜4が形成されている。コンタクトホール5を介し
て、データ線6aは高濃度ソース領域1dに電気的接続
されている。更に、データ線6a及び第2層間絶縁膜4
の上には、高濃度ドレイン領域1eへのコンタクトホー
ル8が形成された第3層間絶縁膜7が形成されている。
この高濃度ドレイン領域1eへのコンタクトホール8を
介して、画素電極9aは高濃度ドレイン領域1eに電気
的接続されている。前述の画素電極9aは、このように
構成された第3層間絶縁膜7の上面に設けられている。In FIG. 4, the pixel switching TFT
Reference numeral 30 denotes a gate electrode 3 which has an LDD (Lightly Doped Drain) structure and forms a part of the scanning line 300a.
a, a channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from the gate electrode 3a;
a, a gate insulating film 2 for insulating the semiconductor layer 1a from the semiconductor layer 1a, a data line 6a (source electrode), a lightly doped source region (source side LDD region) 1b and a lightly doped drain region (drain side LDD region) 1c of the semiconductor layer 1a, The semiconductor layer 1a includes a high-concentration source region 1d and a high-concentration drain region 1e. A plurality of pixel electrodes 9 are provided in the high-concentration drain region 1e.
The corresponding one of a is connected. As described later, the source regions 1b and 1d and the drain regions 1c and 1e are provided with a predetermined concentration of n-type or p-type dopants for the semiconductor layer 1a depending on whether an n-type or p-type channel is formed. It is formed by doping. In this embodiment, in particular, the data line 6a is formed of a light-shielding thin film such as a metal film of Al or the like or an alloy film of metal silicide or the like. On the gate electrode 3a, the gate insulating film 2, and the first interlayer insulating film 12, a contact hole 5 leading to the high-concentration source region 1d and a high-concentration drain region 1e are formed.
A second interlayer insulating film 4 is formed in which contact holes 8 are formed, respectively. The data line 6a is electrically connected to the high-concentration source region 1d via the contact hole 5. Further, the data line 6a and the second interlayer insulating film 4
A third interlayer insulating film 7 having a contact hole 8 to the high-concentration drain region 1e formed thereon.
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e via the contact hole 8 to the high-concentration drain region 1e. The above-described pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 configured as described above.
【0079】画素スイッチング用TFT30は、好まし
くは上述のようにLDD構造を持つが、低濃度ソース領
域1b及び低濃度ドレイン領域1cに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極3aをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のTFTであってもよい。The pixel switching TFT 30 preferably has the LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low-concentration source region 1b and the low-concentration drain region 1c. A self-aligned TFT in which impurity ions are implanted at a high concentration using 3a as a mask to form high-concentration source and drain regions in a self-aligned manner may be used.
【0080】また本実施の形態では、画素スイッチング
用TFT30のゲート電極3aをソース・ドレイン領域
1b及び1e間に1個のみ配置したシングルゲート構造
としたが、これらの間に2個以上のゲート電極を配置し
てもよい。この際、各々のゲート電極には同一の信号が
印加されるようにする。このようにデュアルゲート(ダ
ブルゲート)或いはトリプルゲート以上でTFTを構成
すれば、チャネルとソース・ドレイン領域接合部のリー
ク電流を防止でき、オフ時の電流を低減することができ
る。これらのゲート電極の少なくとも1個をLDD構造
或いはオフセット構造にすれば、更にオフ電流を低減で
き、安定したスイッチング素子を得ることができる。Further, in the present embodiment, a single gate structure in which only one gate electrode 3a of the pixel switching TFT 30 is arranged between the source / drain regions 1b and 1e has been described. May be arranged. At this time, the same signal is applied to each gate electrode. When a TFT is formed with a dual gate (double gate) or triple gate or more as described above, leakage current at the junction between the channel and the source / drain region can be prevented, and the off-state current can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-state current can be further reduced, and a stable switching element can be obtained.
【0081】ここで、一般には、半導体層1aのチャネ
ル領域1a’、低濃度ソース領域1b及び低濃度ドレイ
ン領域1c等のポリシリコン層は、光が入射するとポリ
シリコンが有する光電変換効果により光電流が発生して
しまい画素スイッチング用TFT30のトランジスタ特
性が劣化するが、本実施の形態では、ゲート電極3aを
上側から覆うようにデータ線6aがAl等の遮光性の金
属薄膜から形成されているので、少なくとも半導体層1
aのチャネル領域1a’及びLDD領域1b、1cへの
入射光の入射を効果的に防ぐことが出来る。また、前述
のように、画素スイッチング用TFT30の下側には、
第2遮光膜11aが設けられているので、少なくとも半
導体層1aのチャネル領域1a’及びLDD領域1b、
1cへの戻り光の入射を効果的に防ぐことが出来る。Here, in general, the polysilicon layers such as the channel region 1a ', the low-concentration source region 1b and the low-concentration drain region 1c of the semiconductor layer 1a have a photocurrent due to the photoelectric conversion effect of the polysilicon when light enters. Occurs, and the transistor characteristics of the pixel switching TFT 30 deteriorate. However, in the present embodiment, the data line 6a is formed of a light-shielding metal thin film such as Al so as to cover the gate electrode 3a from above. , At least the semiconductor layer 1
It is possible to effectively prevent the incident light from entering the channel region 1a 'and the LDD regions 1b and 1c. Also, as described above, below the pixel switching TFT 30,
Since the second light-shielding film 11a is provided, at least the channel region 1a 'and the LDD region 1b of the semiconductor layer 1a,
It is possible to effectively prevent the return light from being incident on 1c.
【0082】本実施の形態では、図2に示されるように
第2遮光膜11aがチャネル領域よりも大きめに、即ち
チャネル領域全体を覆うように形成すれば、チャネル領
域に戻り光が入射されるのを防ぐためにさらに効果的で
ある。In this embodiment, as shown in FIG. 2, if the second light-shielding film 11a is formed larger than the channel region, that is, so as to cover the entire channel region, return light is incident on the channel region. It is even more effective to prevent this.
【0083】(第2実施形態)図5を参照して本発明の
第2実施形態について説明する。図5は、液晶装置用基
板の相隣接する複数の画素群の平面図である。尚、図6
は図5のC−C’断面図である。図6においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。また、
図5及び図6において、第1実施形態と同じ構成要素に
は同じ参照符号を付し、また第1実施形態と異なる構成
のみ説明し同様な構成については省略する。(Second Embodiment) A second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a plan view of a plurality of pixel groups adjacent to each other on the liquid crystal device substrate. FIG.
FIG. 6 is a sectional view taken along the line CC ′ of FIG. 5. In FIG. 6, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawing. Also,
5 and 6, the same components as those of the first embodiment are denoted by the same reference numerals, and only the components different from those of the first embodiment will be described, and the similar components will be omitted.
【0084】図5及び図6に示すように第2実施形態で
は特に、第1遮光膜11c'は、走査線方向に沿って縞
状に配設されており、ポリシリコン膜からなるゲート電
極3aは、第1遮光膜11c'に重ねられている。即
ち、第1遮光膜11c'は、ゲート電極3aの冗長配線
として配設されていて、第1遮光膜11c'は、画素ス
イッチング用TFTの下側にも設けられている。つまり
走査線300bは走査電極3aと縞状の第1遮光膜11
c'とにより構成されている。As shown in FIGS. 5 and 6, in the second embodiment, in particular, the first light-shielding film 11c 'is arranged in stripes along the scanning line direction, and the gate electrode 3a made of a polysilicon film is formed. Are overlaid on the first light shielding film 11c '. That is, the first light shielding film 11c 'is provided as a redundant wiring for the gate electrode 3a, and the first light shielding film 11c' is also provided below the pixel switching TFT. That is, the scanning line 300b is connected to the scanning electrode 3a and the striped first light shielding film
c ′.
【0085】このため、縞状に形成された第1遮光膜1
1c'により画素スイッチング用TFT30に対する戻
り光を遮光しつつ、第1遮光膜11c'及びゲート電極
3aから構成される走査線300bの抵抗を第1遮光膜
11c'により低めることが可能である。従って、前述
の縦クロストーク(図28参照)を防止できる。しか
も、第1遮光膜11c'は、ゲート電極3aに対する冗
長構造をなすので、ゲート電極3aに断線や導通不良が
あったとしても、走査線300bが不良化するのを未然
に防ぐことも可能となる。これらの結果、第2実施形態
により、高品位の画像表示を実現できる。For this reason, the first light-shielding film 1 formed in a stripe shape
The resistance of the scanning line 300b including the first light-shielding film 11c 'and the gate electrode 3a can be reduced by the first light-shielding film 11c' while the return light to the pixel switching TFT 30 is shielded by 1c '. Therefore, the above-described vertical crosstalk (see FIG. 28) can be prevented. Moreover, since the first light-shielding film 11c 'has a redundant structure with respect to the gate electrode 3a, it is possible to prevent the scan line 300b from becoming defective even if the gate electrode 3a has a disconnection or conduction failure. Become. As a result, according to the second embodiment, high-quality image display can be realized.
【0086】尚、図5に示されるように、第1遮光膜1
1c'をチャネル領域1aと重なる位置において幅を太
くすることによりチャネル領域1aへの戻り光をより確
実に防止することが可能である。As shown in FIG. 5, the first light shielding film 1
By increasing the width of 1c 'at a position overlapping with the channel region 1a, it is possible to more reliably prevent light returning to the channel region 1a.
【0087】また、第2実施形態においては、ゲート電
極3aがゲート絶縁膜を介してチャネル領域に対向配置
されるTFT(第1のTFT)と,チャネル領域を覆う
位置に設けられた第1遮光膜11c'が第1層間絶縁膜
を介してチャネル領域に対向配置されたゲート電極とな
るTFT(第2のTFT)が形成されることになり、チ
ャネル領域を挟んで上下にゲート電極が形成されること
になる。従って、第1遮光膜11c'により第1のTF
Tをバックチャネルにすることにより該第1のTFT即
ち、画素の薄膜トランジスタの特性向上を図ることが可
能となる。尚、第2のTFTのゲート絶縁膜である第1
層間絶縁膜を薄くすれば、第2のTFTの特性向上を図
ることができる。In the second embodiment, the TFT (first TFT) in which the gate electrode 3a is opposed to the channel region with the gate insulating film interposed therebetween and the first light-shielding portion provided in a position covering the channel region A TFT (second TFT) which is a gate electrode in which the film 11c 'is opposed to the channel region via the first interlayer insulating film is formed, and gate electrodes are formed above and below the channel region. Will be. Therefore, the first TF is formed by the first light shielding film 11c '.
By using T as the back channel, the characteristics of the first TFT, that is, the thin film transistor of the pixel can be improved. The first TFT, which is the gate insulating film of the second TFT,
When the thickness of the interlayer insulating film is reduced, the characteristics of the second TFT can be improved.
【0088】(第3実施形態)本発明による液晶装置の
第3実施形態について、図7を参照して説明する。図7
は、液晶装置用基板の相隣接する複数の画素群の平面図
である。尚、図7において、図5に示した第2実施形態
と同じ構成要素には同じ参照符号を付し、第2実施形態
と異なる構成のみ説明する。(Third Embodiment) A third embodiment of the liquid crystal device according to the present invention will be described with reference to FIG. FIG.
FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other on a liquid crystal device substrate. In FIG. 7, the same components as those of the second embodiment shown in FIG. 5 are denoted by the same reference numerals, and only the configuration different from that of the second embodiment will be described.
【0089】第3実施形態は、ゲート電極3a’が第1
遮光膜11c'と同じく、走査線方向に沿って縞状に配
設されており、走査線300dが、これらのゲート電極
3a’及び第1遮光膜11c'から冗長的に構成されて
いる。尚、その他の点は図5に示した第2実施形態の場
合と同様である。In the third embodiment, the gate electrode 3a '
Like the light-shielding film 11c ', they are arranged in stripes along the scanning line direction, and the scanning line 300d is redundantly constituted by the gate electrode 3a' and the first light-shielding film 11c '. The other points are the same as in the case of the second embodiment shown in FIG.
【0090】このように第3実施形態によれば、第1遮
光膜11c'により走査線300dの低抵抗化を図るこ
とができるので、前述の縦クロストーク(図28参照)
等の発生を抑制でき、高品位の画像表示を実現できる。
そして、走査線300dにおける冗長構造により、ゲー
ト電極3a’及び第1遮光膜11c'が断線や導通不良
を起こしても、この一方とコンタクトホール18を介し
て電気的接続された他方の配線の存在により、走査線3
00dが不良化するのを未然に防ぐことも可能となる。As described above, according to the third embodiment, the resistance of the scanning line 300d can be reduced by the first light shielding film 11c ', so that the above-described vertical crosstalk (see FIG. 28).
Can be suppressed, and high-quality image display can be realized.
Due to the redundant structure of the scanning line 300d, even if the gate electrode 3a 'and the first light-shielding film 11c' cause disconnection or conduction failure, the presence of the other wiring electrically connected to one of them via the contact hole 18. Scan line 3
00d can be prevented from becoming defective.
【0091】尚、第3実施形態では、各走査線300d
毎に、一画素につき2個のコンタクトホール18が設け
られているが、この個数は3個以上又は1個でもよい
し、或いは、複数の画素につき1個であってもよい。コ
ンタクトホール18の数を増せば、両配線間における冗
長構造の度合いを高められ且つ低抵抗化でき、コンタク
トホール18の数を減らせば、コンタクトホール13を
開孔する工程や構造を簡単にできる。従って、第1遮光
膜11c'のシート抵抗、駆動周波数、要求される仕様
等を勘案しつつ、コンタクトホール18の個数の設定に
より、第1遮光膜11c'による走査線300dの低抵
抗化及び冗長構造による利益と、多数のコンタクトホー
ル13を開孔することによる製造上及び構造上の不利益
とを適度にバランスさせられるので、実践上大変有利で
ある。In the third embodiment, each scanning line 300d
For each pixel, two contact holes 18 are provided for one pixel, but the number may be three or more or one, or one for a plurality of pixels. If the number of contact holes 18 is increased, the degree of the redundant structure between the two wirings can be increased and the resistance can be reduced. If the number of contact holes 18 is reduced, the process and structure for opening the contact holes 13 can be simplified. Accordingly, by setting the number of the contact holes 18 in consideration of the sheet resistance, the driving frequency, the required specifications, and the like of the first light-shielding film 11c ', the resistance of the scanning line 300d by the first light-shielding film 11c' is reduced and the redundancy is reduced. Since the advantages of the structure and the disadvantages in manufacturing and structure due to the formation of a large number of contact holes 13 can be appropriately balanced, it is very advantageous in practice.
【0092】また、第3実施形態においても第2実施形
態と同様に第1遮光膜11c'が第2TFTのゲート電
極として機能することが可能であるため、第2実施形態
で述べた場合と同様な効果が得られる。Further, also in the third embodiment, the first light-shielding film 11c 'can function as the gate electrode of the second TFT as in the second embodiment, and thus is similar to the case described in the second embodiment. Effects can be obtained.
【0093】(第4実施形態)本発明による液晶装置の
第4実施形態について、図8を参照して説明する。図8
は、液晶装置用基板の相隣接する複数の画素群の平面図
である。尚、図8において、図3に示した第1実施形態
の場合と同じ構成要素には同じ参照符号を付し、第1実
施形態と異なる構成のみ説明する。(Fourth Embodiment) A fourth embodiment of the liquid crystal device according to the present invention will be described with reference to FIG. FIG.
FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other on a liquid crystal device substrate. In FIG. 8, the same components as those of the first embodiment shown in FIG. 3 are denoted by the same reference numerals, and only the configuration different from that of the first embodiment will be described.
【0094】図8に示すように第4実施形態では、半導
体膜501aからなる画素スイッチング用TFTのソー
ス領域に開孔されたコンタクトホール5’とドレイン領
域に開孔されたコンタクトホール8’との間の、図中右
下がりの斜線部で示された領域がチャネル領域である。
このチャネル領域に、ゲート絶縁膜を介して対向するゲ
ート電極503aがポリシリコン膜から構成され、この
ゲート電極503aの一端がコンタクトホール18’を
介して第1遮光膜11c''に電気的接続されている。本
実施形態では特に、第1遮光膜11c'が走査線の本体
として配設されるとともに、第1遮光膜11c''とは絶
縁された島状の第2遮光膜11a''が第1遮光膜11
c''と同時に同一膜によりチャネル領域下に形成されて
いる。また、容量線3b’は、これら二つのコンタクト
ホール8’及び5’を避けるように走査線本体たる第1
遮光膜11c''に沿って設けられている。As shown in FIG. 8, in the fourth embodiment, a contact hole 5 'opened in the source region and a contact hole 8' opened in the drain region of the pixel switching TFT composed of the semiconductor film 501a are formed. The region shown by the diagonally shaded portion at the lower right in the figure is the channel region.
A gate electrode 503a opposed to this channel region via a gate insulating film is formed of a polysilicon film, and one end of the gate electrode 503a is electrically connected to the first light-shielding film 11c '' through a contact hole 18 '. ing. In this embodiment, in particular, the first light-shielding film 11c 'is provided as the main body of the scanning line, and the island-shaped second light-shielding film 11a "insulated from the first light-shielding film 11c" is used as the first light-shielding film. Membrane 11
At the same time as c ″, the same film is formed below the channel region. The capacitance line 3b 'is connected to the first scanning line main body so as to avoid these two contact holes 8' and 5 '.
It is provided along the light shielding film 11c ''.
【0095】このように構成された液晶装置の第4実施
形態によれば、ゲート電極503aは、導電性のポリシ
リコン膜から形成されているので、金属膜からゲート電
極を形成する場合のように、活性化アニール等の高温プ
ロセス時に生じる応力により画素スイッチング用TFT
を構成する半導体膜、ゲート絶縁膜、金属膜等が剥離す
る危険を回避できる。同時に、走査線本体として配設さ
れた第1遮光膜11c''により、走査線の抵抗を低める
ことが可能となる。しかも、画素スイッチング用TFT
は、第1遮光膜11c''にコンタクトホール18’を介
して電気的接続されているので、ポリシリコン膜からな
るゲート電極503aと遮光膜からなる第1遮光膜11
c''との間で確実に且つ信頼性の高い電気的接続状態を
実現できる。According to the liquid crystal device according to the fourth embodiment, the gate electrode 503a is formed of a conductive polysilicon film. Therefore, as in the case where the gate electrode is formed of a metal film. TFT for pixel switching due to stress generated during high temperature processes such as activation annealing
Can be prevented from peeling off the semiconductor film, the gate insulating film, the metal film and the like constituting the semiconductor device. At the same time, the resistance of the scanning line can be reduced by the first light shielding film 11c ″ provided as the scanning line main body. Moreover, TFT for pixel switching
Is electrically connected to the first light-shielding film 11c '' via the contact hole 18 ', so that the gate electrode 503a made of a polysilicon film and the first light-shielding film 11
c '' can be reliably and reliably achieved.
【0096】これらの結果、第2遮光膜11a''により
画素スイッチング用TFTに対する戻り光を遮光しつ
つ、第1遮光膜11c''から構成される走査線の抵抗を
低めることにより、前述の縦クロストーク(図28参
照)を防止でき、高品位の画像表示を実現できる。さら
に、第2遮光膜11a''と第1遮光膜11c''とが絶縁
されているため、走査線本体である第1遮光膜11c''
によって第2遮光膜11a''が変動することがない。従
って、走査線の電位変動による薄膜トランジスタのトラ
ンジスタ特性の劣化を未然に防ぐことができる。As a result, while the return light to the pixel switching TFT is shielded by the second light-shielding film 11a '' and the resistance of the scanning line formed by the first light-shielding film 11c '' is reduced, the above-described vertical Crosstalk (see FIG. 28) can be prevented, and high-quality image display can be realized. Further, since the second light-shielding film 11a ″ and the first light-shielding film 11c ″ are insulated, the first light-shielding film 11c ″, which is the main scanning line, is provided.
Therefore, the second light-shielding film 11a ″ does not change. Therefore, it is possible to prevent the transistor characteristics of the thin film transistor from deteriorating due to the potential change of the scanning line.
【0097】第4実施形態の図8では、第2遮光膜11
a''が島状に形成されているが、例えば縞状に形成して
定電位源に接続するようにしてもよい。In FIG. 8 of the fourth embodiment, the second light shielding film 11
Although a ″ is formed in an island shape, it may be formed in, for example, a stripe shape and connected to a constant potential source.
【0098】上述の第1乃至第4実施形態では、いずれ
もチャネル領域への戻り光の防止と走査線の低抵抗化と
を同一の導電性遮光膜により実現するものである。上述
の実施形態を用いてさらに容量線の低抵抗化を実現する
ための変形例を説明する。In the first to fourth embodiments, the prevention of the return light to the channel region and the reduction of the resistance of the scanning line are realized by the same conductive light-shielding film. A modified example for further reducing the resistance of the capacitance line using the above embodiment will be described.
【0099】(第1実施形態の第1変形例)第1実施形
態の第1変形例について図9及び図10を用いて説明す
る。図9は、液晶装置用基板の相隣接する複数の画素群
の平面図であり、図10は、図9のD−D’断面図であ
る。第1変形例は第1実施形態と同様な構成については
説明を省略し、異なる構成のみ説明する。(First Modification of First Embodiment) A first modification of the first embodiment will be described with reference to FIGS. 9 and 10. FIG. FIG. 9 is a plan view of a plurality of pixel groups adjacent to each other on the liquid crystal device substrate, and FIG. 10 is a cross-sectional view taken along line DD ′ of FIG. In the first modified example, a description of the same configuration as that of the first embodiment will be omitted, and only a different configuration will be described.
【0100】第1変形例では、第2遮光膜11a'''
が、容量線3bに沿って形成され、第2遮光膜11
a'''及び容量線3bは定電位源に各々電気的接続され
ている。従って、第2遮光膜11a'''に対向配置され
る画素スイッチング用TFT30に対し第2遮光膜11
a'''の電位変動が悪影響を及ぼすのを防ぐことができ
る。また、容量線3bは、蓄積容量70の第2蓄積容量
電極として良好に機能し得る。この場合、図9及び図1
0に示されるように第2遮光膜11a'''は低電位源と
してコンタクトホール13を介して容量線3bに接続す
るようにしてもよい。あるいは、当該液晶装置を駆動す
るための周辺回路(例えば、走査線駆動回路、データ線
駆動回路等)に供給される定電位源等に接続してもよ
い。周辺回路等の電源を利用すれば、専用の電位配線や
外部入力端子を設ける必要なく、第2遮光膜11a'''
及び容量線3bを定電位にできる。(図示せず)そし
て、第2遮光膜11a'''と容量線3bとを、例えば画
像表示領域の端部において電気的接続し、両者の定電位
を同じにする構成を採れば、定電位源から両者への配線
を部分的に共用でき、構成の単純化が図れる。In the first modification, the second light shielding film 11a ″ ′
Are formed along the capacitor line 3b, and the second light shielding film 11
a '''and the capacitance line 3b are electrically connected to a constant potential source, respectively. Therefore, the second light-shielding film 11a is opposed to the pixel switching TFT 30 that is disposed to face the second light-shielding film 11a '''.
It is possible to prevent the potential variation of a '''from adversely affecting. Further, the capacitance line 3b can function well as a second storage capacitor electrode of the storage capacitor 70. In this case, FIG. 9 and FIG.
As shown by 0, the second light-shielding film 11a '''may be connected to the capacitor line 3b via the contact hole 13 as a low potential source. Alternatively, it may be connected to a constant potential source supplied to a peripheral circuit for driving the liquid crystal device (for example, a scan line driver circuit, a data line driver circuit, or the like). If a power supply such as a peripheral circuit is used, there is no need to provide a dedicated potential wiring or an external input terminal, and the second light-shielding film 11a '''
And the capacitance line 3b can be set at a constant potential. (Not shown) If the second light-shielding film 11a '''and the capacitance line 3b are electrically connected to each other, for example, at the end of the image display area, and the constant potentials of both are made equal, the constant potential Wiring from the source to both can be partially shared, and the configuration can be simplified.
【0101】図9及び図10に示されるように、容量線
3bと第2遮光膜11a'''とをコンタクトホール13
を介して接続させると、容量線3bは、高抵抗なポリシ
リコン膜から形成されているが、第2遮光膜11a'''
は低抵抗な導電性の高融点金属から形成されているの
で、容量線3bにおけるゲート電極3aに沿った方向の
抵抗は、大幅に低抵抗化される。例えば、第2遮光膜1
1a'''をWSiで形成した場合、ポリシリコン膜と比
較してシート抵抗値を1/3以下に低減することができ
る。As shown in FIGS. 9 and 10, the capacitor line 3b and the second light-shielding film 11a '''are connected to the contact hole 13a.
, The capacitor line 3b is formed of a high-resistance polysilicon film, but the second light-shielding film 11a ″ ′ is formed.
Is formed of a low-resistance conductive high-melting-point metal, the resistance of the capacitance line 3b in the direction along the gate electrode 3a is greatly reduced. For example, the second light shielding film 1
When 1a ″ ′ is formed of WSi, the sheet resistance can be reduced to 1 / or less as compared with the polysilicon film.
【0102】この結果、容量線3bの時定数について
も、第2遮光膜11a'''の存在により、例えば、十数
μ秒程度から数μ秒程度にまで小さくすることが出来
る。従って、データ線6aの下を交差して配線された容
量線3bにおける各データ線6aとの容量カップリング
により、容量線3bの電位が揺れることに起因した横ク
ロストークやゴースト等の発生を低減できる。即ち、図
29に示した画像802のような表示劣化の問題は起こ
らない。そして、特に当該液晶装置を前述のようにXG
A、SXGA等の駆動周波数の高い機種として構成して
も、容量線3bの時定数が十分に小さくされているた
め、やはり横クロストークやゴースト等の発生を低減で
きる。As a result, the time constant of the capacitance line 3b can be reduced, for example, from about ten and several microseconds to several microseconds due to the presence of the second light-shielding film 11a '''. Therefore, the occurrence of horizontal crosstalk, ghost, and the like due to the fluctuation of the potential of the capacitance line 3b is reduced by the capacitance coupling between the capacitance line 3b and the data line 6a in the capacitance line 3b crossed under the data line 6a. it can. That is, the problem of display deterioration as in the image 802 shown in FIG. 29 does not occur. In particular, as described above, the liquid crystal device is
Even when a device having a high driving frequency such as A, SXGA or the like is used, the time constant of the capacitance line 3b is sufficiently small, so that the occurrence of horizontal crosstalk, ghost, and the like can be reduced.
【0103】従って、このような横クロストークやゴー
スト等の防止のために、前述の如きデータ線6a毎や画
素毎に液晶駆動電圧の極性を反転させる方式を採用する
必要性は無く、逆に、液晶層50のディスクリネーショ
ンを低減することができ且つ画素開口率を高めるのに適
した、走査線300a毎に液晶駆動電圧を基準電圧に対
して反転させる走査線反転駆動方式(所謂1H反転駆動
方式)を採用できる。Therefore, in order to prevent such horizontal crosstalk and ghost, it is not necessary to adopt the method of inverting the polarity of the liquid crystal driving voltage for each data line 6a or each pixel as described above. A scanning line inversion driving method for inverting a liquid crystal driving voltage with respect to a reference voltage for each scanning line 300a (so-called 1H inversion), which can reduce disclination of the liquid crystal layer 50 and is suitable for increasing the pixel aperture ratio. Drive system) can be adopted.
【0104】また第1変形例においては、第2遮光膜1
1a'''は、チャネル領域を覆う位置に設けられた遮光
膜の部分を含むと共に容量線3bに沿って網目状に設け
られているので、第2遮光膜11a'''により各画素部
の開口領域を規定でき、第1遮光膜11cにより走査線
の抵抗を低められる。In the first modification, the second light shielding film 1
1a "" includes a portion of the light-shielding film provided at a position covering the channel region and is provided in a mesh shape along the capacitance line 3b. The opening area can be defined, and the resistance of the scanning line can be reduced by the first light shielding film 11c.
【0105】(第2実施形態の第2変形例)第2実施形
態の第2変形例を図11を用いて説明する。第2変形例
は第2実施形態と同様な構成を有し、異なる構成のみ説
明する。第2遮光膜11dは、画素スイッチング用TF
Tの下側を除く領域において容量線3bに重なるように
形成されている。また、容量線3bと第2遮光膜11d
とは、第1変形例の場合と同様に、コンタクトホール1
3を介して電気的接続してもよいし、他の定電位源に接
続してもよい。このように第2変形例では、走査線3a
の下に第1遮光膜11cを設けるとともに、第1遮光膜
11cとは絶縁された第2遮光膜11dが容量線3b下
に設けられているため、走査線と容量線の両方の低抵抗
化を実現できる。 従って、第1変形例の場合と同様
に、容量線3bの抵抗を第2遮光膜11dにより低める
ことにより、前述の横クロストーク(図29参照)を防
止することもできる。また、第2遮光膜11dと第1遮
光膜11cとは絶縁されているため、走査線の電位変動
により第2遮光膜11dが影響されることがない。これ
らの結果、第2変形例により、高品位の画像表示を実現
できる。(Second Modification of Second Embodiment) A second modification of the second embodiment will be described with reference to FIG. The second modification has a configuration similar to that of the second embodiment, and only different configurations will be described. The second light shielding film 11d is provided with a pixel switching TF.
It is formed so as to overlap with the capacitance line 3b in a region excluding the lower side of T. Further, the capacitance line 3b and the second light shielding film 11d
Means the contact hole 1 as in the case of the first modification.
3 or may be connected to another constant potential source. Thus, in the second modification, the scanning line 3a
Is provided below the first light shielding film 11c, and the second light shielding film 11d insulated from the first light shielding film 11c is provided below the capacitance line 3b, so that the resistance of both the scanning line and the capacitance line is reduced. Can be realized. Therefore, similarly to the case of the first modification, the above-mentioned horizontal crosstalk (see FIG. 29) can be prevented by lowering the resistance of the capacitor line 3b by the second light-shielding film 11d. Further, since the second light-shielding film 11d and the first light-shielding film 11c are insulated, the second light-shielding film 11d is not affected by the potential fluctuation of the scanning line. As a result, high-quality image display can be realized by the second modification.
【0106】尚、図示を省略するが、第3実施形態にお
いて、第2変形例と同様に第2遮光膜11dを容量線3
bに沿って形成することが可能であり、その場合は第2
変形例と同様な効果が得られる。Although not shown, in the third embodiment, similarly to the second modification, the second light-shielding film 11d is
b, in which case the second
The same effect as the modification can be obtained.
【0107】また、第4実施形態においても第2遮光膜
11a'を容量線3bに沿って形成し、さらには容量線
とコンタクトを介して接続するようにすれば、走査線と
容量線の両方の低抵抗化を実現できる。Also, in the fourth embodiment, if the second light-shielding film 11a 'is formed along the capacitor line 3b and is connected to the capacitor line via a contact, both the scanning line and the capacitor line are provided. Resistance can be reduced.
【0108】(第5実施形態)図12は、液晶装置用基
板の相隣接する複数の画素群の平面図である。尚、図1
2において、図2に示した第1実施形態の場合と同じ構
成要素には同じ参照符号を付し、第1実施形態と異なる
構成のみ説明する。(Fifth Embodiment) FIG. 12 is a plan view of a plurality of pixel groups adjacent to each other on a liquid crystal device substrate. FIG.
In FIG. 2, the same components as those of the first embodiment shown in FIG. 2 are denoted by the same reference numerals, and only the configuration different from that of the first embodiment will be described.
【0109】図12において、液晶装置用基板上には、
マトリクス状に複数の透明な画素電極9a(点線部9
a’により輪郭が示されている)が設けられており、画
素電極9aの縦横の境界に各々沿ってデータ線6a、走
査線300e(ゲート電極を含む)が設けられている。
即ち、本実施の形態では、第1乃至第4実施形態及びそ
の変形例のように容量線が設けられておらずに、前段
(第n−1段目)の走査線300eが(第n段目におけ
る)容量線として機能するように構成されている。より
具体的には、前段の走査線300eを構成するポリシリ
コン膜から延設された第2蓄積容量電極504と、画素
スイッチング用TFTのドレイン領域から延設された第
1蓄積容量電極1f”とが、画素スイッチング用TFT
のゲート絶縁膜から延設された絶縁膜(誘電体膜)を介
して対向配置されることにより蓄積容量が構成される。
そして、データ線6aは、コンタクトホール5を介して
ポリシリコン膜からなる半導体層1aのソース領域に電
気的接続されており、画素電極9aは、コンタクトホー
ル8”を介して半導体層1aのドレイン領域に電気的接
続されている。In FIG. 12, on a substrate for a liquid crystal device,
A plurality of transparent pixel electrodes 9a (dotted lines 9
a '), and a data line 6a and a scanning line 300e (including a gate electrode) are provided along the vertical and horizontal boundaries of the pixel electrode 9a.
That is, in the present embodiment, the capacitor line is not provided unlike the first to fourth embodiments and the modifications thereof, and the scanning line 300e of the preceding stage (the (n−1) th stage) is (the nth stage). It is configured to function as a capacitance line (in the eye). More specifically, a second storage capacitor electrode 504 extending from the polysilicon film forming the preceding scanning line 300e, and a first storage capacitor electrode 1f "extending from the drain region of the pixel switching TFT. Is a TFT for pixel switching
The storage capacitor is formed by opposing to each other via an insulating film (dielectric film) extending from the gate insulating film.
The data line 6a is electrically connected to the source region of the semiconductor layer 1a made of a polysilicon film via the contact hole 5, and the pixel electrode 9a is connected to the drain region of the semiconductor layer 1a via the contact hole 8 ". Is electrically connected to
【0110】導電性の遮光膜からなる第1遮光膜11e
は、図中右上がりの斜線で示した領域に配設されてお
り、即ち走査線300eに重ねて設けられている。走査
線300eは夫々、半導体層1aのチャネル領域(図1
2中右下りの斜線の領域)に対向するゲート電極を含む
ように配設されており、第1遮光膜11eは、ポリシリ
コン膜からなる走査線300eとコンタクトホール1
8”を介して各画素毎に電気的接続されることにより冗
長構造をなす。First light-shielding film 11e made of a conductive light-shielding film
Are arranged in a region indicated by oblique lines ascending rightward in the figure, that is, provided so as to overlap the scanning line 300e. Each of the scanning lines 300e is a channel region of the semiconductor layer 1a (FIG. 1).
2, the first light-shielding film 11e includes a scanning line 300e made of a polysilicon film and a contact hole 1e.
Each pixel is electrically connected to each other via 8 "to form a redundant structure.
【0111】このように第5実施形態によれば、前述の
高融点金属膜からなる第1遮光膜11eにより、走査線
300eは低抵抗化されると共に画素スイッチング用T
FTのチャネル領域に対する戻り光に対する遮光がなさ
れる。更に、画素スイッチング用TFTのゲート電極
は、導電性のポリシリコン膜から形成されているので、
金属膜からゲート電極を形成する場合のように、活性化
アニール等の高温プロセス時に生じる応力により薄膜ト
ランジスタを構成する半導体膜、ゲート絶縁膜、金属膜
等が剥離する危険を回避でき、信頼性の高い液晶装置の
製造が可能となる。As described above, according to the fifth embodiment, the resistance of the scanning line 300e is reduced and the pixel switching T is reduced by the first light-shielding film 11e made of the above-mentioned high-melting-point metal film.
The return light to the channel region of the FT is shielded. Furthermore, since the gate electrode of the pixel switching TFT is formed from a conductive polysilicon film,
As in the case where a gate electrode is formed from a metal film, the risk of peeling of a semiconductor film, a gate insulating film, a metal film, and the like forming a thin film transistor due to stress generated during a high-temperature process such as activation annealing can be avoided, and high reliability can be achieved. A liquid crystal device can be manufactured.
【0112】また、第5実施形態では、第1遮光膜11
eは、走査線300eに重ねられた部分からデータ線6
aに沿って延設された第3蓄積容量電極11e’を含む
ようにしてもよい。その場合、第1層間絶縁膜を介して
対向配置される第3蓄積容量電極11e’と第1蓄積容
量電極1f”とにより蓄積容量を増すことができる。更
に、第1遮光膜11eは、画素スイッチング用TFTの
チャネル領域に対向する部分が幅広に形成しても良い。
その場合、図12中右下がりの斜線で示されたチャネル
領域において、確実に戻り光に対する遮光が可能とな
る。In the fifth embodiment, the first light shielding film 11
e is the data line 6 from the portion superimposed on the scanning line 300e.
A third storage capacitor electrode 11 e ′ extending along “a” may be included. In this case, the storage capacitance can be increased by the third storage capacitor electrode 11e 'and the first storage capacitor electrode 1f "which are arranged to face each other with the first interlayer insulating film interposed therebetween. The portion of the switching TFT facing the channel region may be formed wider.
In this case, it is possible to reliably block the return light in the channel region indicated by the diagonally downward slanted lines in FIG.
【0113】(液晶装置の周辺回路の構成)上記の実施
形態及びそれらの変形例を用いて、液晶装置用基板10
上に周辺回路を形成した構成について、図13を用いて
説明する。(Configuration of Peripheral Circuit of Liquid Crystal Device) The liquid crystal device substrate 10 is manufactured by using the above-described embodiments and their modifications.
A structure in which a peripheral circuit is formed above is described with reference to FIG.
【0114】図13において、液晶装置は周辺回路とし
て、データ線6aを駆動するデータ線駆動回路101
と、走査線300aを駆動する走査線駆動回路104
と、複数のデータ線6aに所定電圧レベルのプリチャー
ジ信号NRSを画像信号S1、S2、…Snの供給に先
行して夫々供給するプリチャージ回路201と、画像信
号S1、S2、…Snをサンプリングして複数のデータ
線6aに夫々供給するサンプリング回路301とを備え
る。In FIG. 13, the liquid crystal device has a data line driving circuit 101 for driving data line 6a as a peripheral circuit.
And a scanning line driving circuit 104 for driving the scanning line 300a
, And a precharge circuit 201 for supplying a precharge signal NRS of a predetermined voltage level to the plurality of data lines 6a prior to the supply of the image signals S1, S2,... Sn, and sampling the image signals S1, S2,. And a sampling circuit 301 for supplying each of the plurality of data lines 6a.
【0115】走査線駆動回路104は、外部制御回路か
ら供給される電源、基準クロックCLY及びその反転ク
ロック等に基づいて、所定タイミングで走査線300a
に走査信号G1、G2、…、Gmをパルス的に線順次で
印加する。The scanning line driving circuit 104 scans the scanning line 300a at a predetermined timing based on the power supplied from the external control circuit, the reference clock CLY, its inverted clock, and the like.
, Gm are applied in a pulsed manner in a line-sequential manner.
【0116】データ線駆動回路101は、外部制御回路
から供給される電源、基準クロックCLX及びその反転
クロック等に基づいて、走査線駆動回路104が走査信
号G1、G2、…、Gmを印加するタイミングに合わせ
て、データ線35に画像信号を供給する。The data line driving circuit 101 is a timing at which the scanning line driving circuit 104 applies the scanning signals G1, G2,..., Gm based on the power supplied from the external control circuit, the reference clock CLX, its inverted clock, and the like. , An image signal is supplied to the data line 35.
【0117】プリチャージ回路201は、スイッチング
素子として、例えばTFT202を各データ線6a毎に
備えており、プリチャージ信号線204がTFT202
のドレイン又はソース電極に接続されており、プリチャ
ージ回路駆動信号線206がTFT202のゲート電極
に接続されている。そして、動作時には、プリチャージ
信号線204を介して、外部電源からプリチャージ信号
NRSを書き込むために必要な所定電圧の電源が供給さ
れ、プリチャージ回路駆動信号線206を介して、各デ
ータ線6aについて画像信号S1、S2、…、Snに先
行するタイミングでプリチャージ信号NRSを書き込む
ように、外部制御回路からプリチャージ回路駆動信号N
RGが供給される。プリチャージ回路201は、好まし
くは中間階調レベルの画像信号S1、S2、…、Snに
相当するプリチャージ信号NRS(画像補助信号)を供
給する。The precharge circuit 201 includes, for example, a TFT 202 as a switching element for each data line 6a.
, And a precharge circuit drive signal line 206 is connected to the gate electrode of the TFT 202. In operation, power of a predetermined voltage required for writing the precharge signal NRS is supplied from an external power supply via the precharge signal line 204, and each data line 6a is supplied via the precharge circuit drive signal line 206. From the external control circuit so as to write the precharge signal NRS at a timing preceding the image signals S1, S2,.
RG is supplied. The precharge circuit 201 preferably supplies a precharge signal NRS (image auxiliary signal) corresponding to the image signals S1, S2,.
【0118】サンプリング回路301は、TFT302
を各データ線6a毎に備えており、画像信号線304が
TFT302のソース電極に接続されており、サンプリ
ング回路駆動信号線306がTFT302のゲート電極
に接続されている。そして、画像信号線304を介し
て、画像信号S1、S2、…、Snが入力されると、こ
れらをサンプリングする。即ち、サンプリング回路駆動
信号線306を介してデータ線駆動回路101からサン
プリング回路駆動信号SH1、SH2、…、SHnが入
力されると、画像信号線304に供給される画像信号S
1、S2、…、Snをデータ線6aに順次印加する。The sampling circuit 301 includes a TFT 302
Is provided for each data line 6a, the image signal line 304 is connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. When the image signals S1, S2,..., Sn are input via the image signal line 304, they are sampled. That is, when the sampling circuit drive signals SH1, SH2,..., SHn are input from the data line drive circuit 101 via the sampling circuit drive signal line 306, the image signal S supplied to the image signal line 304
, Sn,..., Sn are sequentially applied to the data line 6a.
【0119】このように本実施の形態では、データ線6
aを一本毎に選択するように構成されているが、上述し
たようにデータ線6aを複数本毎にグループ毎に供給す
るようにしても良い。As described above, in the present embodiment, data line 6
Although the configuration is such that a is selected for each line, the data lines 6a may be supplied for each group in a plurality of lines as described above.
【0120】ここで、本実施の形態の液晶装置において
行われるプリチャージについて図14を参照して説明を
加える。Here, the precharge performed in the liquid crystal device of the present embodiment will be described with reference to FIG.
【0121】図14に示すように、データ線駆動回路1
01が有するシフトレジスタには、一画素当りの選択時
間t1(ドット周波数)を規定するクロック信号(CL
X)が水平走査の基準として入力されるが、転送スター
ト信号(DX)が入力されると、このシフトレジスタか
ら転送信号X1、X2、…が順次供給される。各水平走
査期間において、このような転送スタート信号(DX)
の入力に先行するタイミングで、プリチャージ回路駆動
信号(NRG)がプリチャージ回路201に供給され
る。より具体的には、垂直走査の基準とされるクロック
信号(CLY)がハイレベルとなると共に画像信号(V
ID)が信号の電圧中心値(VID中心)を基準として
極性反転した後、この極性反転からプリチャージをする
までのマージンである時間t3経過後に、プリチャージ
回路駆動信号(NRG)は、ハイレベルとされる。他
方、プリチャージ信号(NRS)は、画像信号(VI
D)の反転に対応して、水平帰線期間で画像信号(VI
D)と同極性の所定レベルとされる。従って、プリチャ
ージ回路駆動信号(NRG)がハイレベルとされる時間
t2において、プリチャージが行われる。そして、水平
帰線期間が終了して有効表示期間が始まる時点よりも時
間t4だけ前に、即ち、プリチャージが終了してから画
像信号(VID)が書き込まれるまでのマージンを時間
t4として、プリチャージ回路駆動信号(NRG)は、
ローレベルとされる。以上のように、プリチャージ回路
201は、各水平帰線期間において、プリチャージ信号
(NRS)を画像信号の供給に先行して複数のデータ線
6aに供給する。As shown in FIG. 14, data line driving circuit 1
01 has a clock signal (CL) that defines a selection time t1 (dot frequency) per pixel.
X) is input as a reference for horizontal scanning. When a transfer start signal (DX) is input, transfer signals X1, X2,... Are sequentially supplied from this shift register. In each horizontal scanning period, such a transfer start signal (DX)
The precharge circuit drive signal (NRG) is supplied to the precharge circuit 201 at a timing preceding the input of the precharge circuit. More specifically, the clock signal (CLY) used as the reference for vertical scanning becomes high level and the image signal (V
After the time t3, which is a margin from the polarity inversion to the precharge, elapses after the polarity is inverted with respect to the voltage center value of the signal (VID center), the precharge circuit drive signal (NRG) becomes high level. It is said. On the other hand, the precharge signal (NRS) is the image signal (VI
D), the image signal (VI
D) is a predetermined level having the same polarity as that of D). Therefore, at time t2 when the precharge circuit drive signal (NRG) is at the high level, precharge is performed. The margin before the end of the horizontal blanking period and the beginning of the effective display period by the time t4, that is, the margin from the end of the precharge to the writing of the image signal (VID) is set as the time t4. The charge circuit drive signal (NRG) is
Set to low level. As described above, in each horizontal blanking period, the precharge circuit 201 supplies the precharge signal (NRS) to the plurality of data lines 6a prior to the supply of the image signal.
【0122】本実施形態及び変形例は、上述のように第
1遮光膜11c(11c'、11c''、11e)により
走査線300aの抵抗及び時定数が小さくされているた
め、このようにプリチャージを行って駆動周波数を高め
る場合に特に有利である。In the present embodiment and the modification, the resistance and the time constant of the scanning line 300a are reduced by the first light-shielding films 11c (11c ', 11c'', 11e) as described above. It is particularly advantageous when charging is performed to increase the driving frequency.
【0123】即ち、図14において、水平帰線期間内に
プリチャージを行っているが、前段の走査線300aに
より画素スイッチング用TFTのゲートに印加される電
圧は、時間t3内でオフ電位に安定する必要がある。即
ち、第n段目の走査線に係るプリチャージは、第n−1
段目の走査線により第n−1段目のゲートがオフされて
から行われる必要がある。従って、時間t3が長くなる
ように各信号のタイミングを設定すれば、走査線300
aの時定数が大きくても良いようにも考えられる。しか
しながら、この時間t3を長くとると、今度は、時間t
5、t2、t4を短くする必要性が生じる。ここで、前
述したデータ線6aと容量線3bとの容量カップリング
による容量線3bの電位の揺れは、時間t5内で安定に
向かう。従って、時間t5を余り短くすると、容量線3
bの電位の揺れにより図29を用いて説明したような横
クロストーク等が発生してしまう。また、時間t2を短
くしたのでは、プリチャージの能力が低下してしまうか
或いは電荷供給能力の高いプリチャージ回路が必要とな
ってしまう。更に又、時間t4を短くしたのでは、プリ
チャージ信号と画像信号とが同時にデータ線6aに印加
されかねない。従って、プリチャージを良好に行うため
には、前段の走査線300aの電位がオフ電位に安定す
る時間t3を安易に長くすることは出来ない。しかる
に、本実施の形態によれば、第1遮光膜11cにより走
査線300aの抵抗を大幅に下げると共に時定数を大幅
に下げるので、前段の走査線300aの電位がオフ電位
に安定する時間も大幅に短縮される。このため、第n−
1段目のゲートがオフされる前に第n段目のプリチャー
ジが行われることや、第n−1段目の画像信号の電位に
第n段目の走査線300aにおけるプリチャージの電位
が引かれることはなくなる。これらの結果、液晶装置の
駆動周波数を高めてプリチャージを行っても、前述の如
き縦クロストーク(図28参照)は低減され、高品位の
画像表示が行える。That is, in FIG. 14, the precharge is performed during the horizontal blanking period, but the voltage applied to the gate of the pixel switching TFT by the preceding scanning line 300a is stabilized at the off potential within the time t3. There is a need to. That is, the precharge related to the n-th scanning line is the (n−1) -th scanning line.
This operation needs to be performed after the (n−1) th gate is turned off by the scanning line in the stage. Therefore, if the timing of each signal is set so that the time t3 becomes longer, the scanning line 300
It is considered that the time constant of a may be large. However, if this time t3 is lengthened, then time t3
5, t2, and t4 need to be shortened. Here, the fluctuation of the potential of the capacitance line 3b due to the capacitance coupling between the data line 6a and the capacitance line 3b is stabilized within the time t5. Therefore, if the time t5 is too short, the capacitance line 3
Due to the fluctuation of the potential b, horizontal crosstalk or the like as described with reference to FIG. 29 occurs. Further, if the time t2 is shortened, the precharge capability is reduced or a precharge circuit having a high charge supply capability is required. Furthermore, if the time t4 is shortened, the precharge signal and the image signal may be simultaneously applied to the data line 6a. Therefore, in order to perform the precharge satisfactorily, the time t3 at which the potential of the preceding scanning line 300a stabilizes at the OFF potential cannot be easily increased. However, according to the present embodiment, the resistance of the scanning line 300a is greatly reduced and the time constant is significantly reduced by the first light-shielding film 11c, so that the time required for the potential of the preceding scanning line 300a to stabilize at the off-potential is greatly increased. Is shortened to Therefore, the n-th
The precharge of the nth stage is performed before the gate of the first stage is turned off, or the potential of the precharge in the scan line 300a of the nth stage is changed to the potential of the image signal of the (n-1) th stage. It will not be pulled. As a result, even when the driving frequency of the liquid crystal device is increased to perform the precharge, the vertical crosstalk (see FIG. 28) as described above is reduced, and a high-quality image display can be performed.
【0124】(液晶装置の製造プロセス)次に以上のよ
うな構成を持つ液晶装置の製造プロセスとして、第1変
形例を例として図15から図18及び図19から図22
を参照して説明する。(Manufacturing Process of Liquid Crystal Device) Next, as a manufacturing process of the liquid crystal device having the above-described structure, FIGS. 15 to 18 and FIGS.
This will be described with reference to FIG.
【0125】尚、図15から図18は、液晶装置用基板
の図9のD−D’断面に対応させて示す工程図であり、
図19から図22は、液晶装置用基板の図9のE−E’
断面に対応させて示す工程図である。FIGS. 15 to 18 are process diagrams showing the liquid crystal device substrate corresponding to the section taken along line DD 'of FIG.
19 to 22 show the liquid crystal device substrate EE ′ of FIG.
It is a process drawing shown corresponding to a section.
【0126】また、前述した液晶装置の第1実施形態か
ら第4実施形態の製造プロセスは、第1変形例における
製造プロセスと比べて、工程(13)のコンタクトホー
ル13を開孔しない点(図15参照)及び容量線3bの
下に遮光膜を設けない点で異なり、他の工程については
同じであるため、その説明は省略する。The manufacturing process of the first to fourth embodiments of the liquid crystal device described above is different from the manufacturing process of the first modification in that the contact hole 13 in the step (13) is not opened (FIG. 15) and a point that no light-shielding film is provided below the capacitor line 3b. The other steps are the same, and thus the description thereof is omitted.
【0127】図15及び図19の工程の(1)に夫々示
すように、石英基板、ハードガラス等の液晶装置用基板
10をN2(窒素)等の不活性ガス雰囲気且つ約900
〜1300℃の高温でアニール処理し、後に実施される
高温プロセスにおける液晶装置用基板10に生じる歪み
が少なくなるように前処理しておく。即ち、製造プロセ
スにおける最高温で高温処理される温度に合わせて、事
前に液晶装置用基板10を同じ温度かそれ以上の温度で
熱処理しておく。As shown in the step (1) of FIG. 15 and FIG. 19, the substrate 10 for a liquid crystal device such as a quartz substrate or a hard glass is placed in an inert gas atmosphere such as N 2 (nitrogen) for about 900 minutes.
Annealing is performed at a high temperature of about 1300 ° C., and pre-processing is performed so that distortion generated in the liquid crystal device substrate 10 in a high temperature process performed later is reduced. That is, the liquid crystal device substrate 10 is preliminarily heat-treated at the same temperature or a higher temperature in accordance with the highest temperature of the manufacturing process.
【0128】このように処理された液晶装置用基板10
の全面に、Ti、Cr、W、Ta、Mo及びPd等の金
属や金属シリサイド等の金属合金膜を、スパッタによ
り、1000〜5000オングストローム程度の層厚、
好ましくは約2000オングストロームの層厚の遮光膜
11を形成する。The liquid crystal device substrate 10 thus treated
A metal such as Ti, Cr, W, Ta, Mo and Pd, or a metal alloy film such as a metal silicide, by sputtering, a layer thickness of about 1000 to 5000 angstroms,
Preferably, the light-shielding film 11 having a thickness of about 2000 angstroms is formed.
【0129】続いて、図15及び図19の工程の(2)
に夫々示すように、該形成された遮光膜11上をパター
ニングすることにより、第1遮光膜11c及び第2遮光
膜11a'''を形成する。Subsequently, (2) of the step of FIG. 15 and FIG.
As shown in FIG. 3, the first light-shielding film 11c and the second light-shielding film 11a '''are formed by patterning the formed light-shielding film 11.
【0130】次に図15及び図19の工程(3)に夫々
示すように、第1遮光膜11c及び第2遮光膜11
a'''の上に、NSG、PSG、BSG、BPSGなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第1層間絶縁膜12を形成する。この第1
層間絶縁膜12の層厚は、例えば、約5000〜200
00オングストロームとする。Next, as shown in step (3) of FIG. 15 and FIG. 19, respectively, the first light shielding film 11c and the second light shielding film 11c are formed.
A first interlayer insulating film 12 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed on a ″ ′. This first
The layer thickness of the interlayer insulating film 12 is, for example, about 5000 to 200
00 angstrom.
【0131】次に図15及び図19の工程(4)に夫々
示すように、第1層間絶縁膜12の上に、約450〜5
50℃、好ましくは約500℃の比較的低温環境中で、
流量約400〜600cc/minのモノシランガス、
ジシランガス等を用いた減圧CVD(例えば、圧力約2
0〜40PaのCVD)により、アモルファスシリコン
膜を形成する。その後、窒素雰囲気中で、約600〜7
00℃にて約1〜10時間、好ましくは、4〜6時間の
アニール処理を施することにより、ポリシリコン膜1を
約500〜2000オングストロームの厚さ、好ましく
は約1000オングストロームの厚さとなるまで固相成
長させる。Next, as shown in step (4) of FIGS. 15 and 19, about 450 to 5
In a relatively low temperature environment of 50 ° C., preferably about 500 ° C.,
Monosilane gas at a flow rate of about 400 to 600 cc / min,
Low pressure CVD using disilane gas or the like (for example, a pressure of about 2
An amorphous silicon film is formed by CVD (0 to 40 Pa). Then, in a nitrogen atmosphere, about 600 to 7
By performing an annealing treatment at 00 ° C. for about 1 to 10 hours, preferably 4 to 6 hours, the polysilicon film 1 is reduced to a thickness of about 500 to 2000 Å, preferably about 1000 Å. Perform solid phase growth.
【0132】この際、図10に示した画素スイッチング
用TFT30として、アモルファスシリコン膜を経ない
で、減圧CVD法等によりポリシリコン膜1を直接形成
しても良い。或いは、減圧CVD法等により堆積したポ
リシリコン膜にシリコンイオンを打ち込んで一旦非晶質
化(アモルファス化)し、その後アニール処理等により
再結晶化させてポリシリコン膜1を形成しても良い。At this time, as the pixel switching TFT 30 shown in FIG. 10, the polysilicon film 1 may be directly formed by a low pressure CVD method or the like without passing through the amorphous silicon film. Alternatively, the polysilicon film 1 may be formed by implanting silicon ions into a polysilicon film deposited by a low-pressure CVD method or the like to make the polysilicon film once amorphous (amorphized), and then recrystallize by annealing or the like.
【0133】次に図15及び図19の工程(5)に夫々
示すように、図7に示した如き所定パターンのチャネル
領域1a’を含む半導体層1aを形成する。即ち、特に
データ線6a下で容量線3bが形成される領域及びゲー
ト電極3aに沿って容量線3bが形成される領域には、
画素スイッチング用TFT30を構成する半導体層1a
から延設された第1蓄積容量電極(半導体層)1fを形
成する。Next, as shown in step (5) of FIG. 15 and FIG. 19, a semiconductor layer 1a including a channel region 1a ′ having a predetermined pattern as shown in FIG. 7 is formed. That is, in particular, in the region where the capacitance line 3b is formed below the data line 6a and in the region where the capacitance line 3b is formed along the gate electrode 3a,
Semiconductor layer 1a constituting pixel switching TFT 30
To form a first storage capacitor electrode (semiconductor layer) 1f extending from.
【0134】次に図15及び図19の工程(6)に夫々
示すように、画素スイッチング用TFT30を構成する
半導体層1aと共に第1蓄積容量電極1fを約900〜
1300℃の温度、好ましくは約1000℃の温度によ
り熱酸化することにより、約300オングストロームの
比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧
CVD法等により高温酸化シリコン膜(HTO膜)や窒
化シリコン膜を約500オングストロームの比較的薄い
厚さに堆積し、多層構造を持つ画素スイッチング用TF
T30のゲート絶縁膜2と共に容量形成用の絶縁膜2を
形成する。この結果、第1蓄積容量電極1fの厚さは、
約300〜1500オングストロームの厚さ、好ましく
は約350〜500オングストロームの厚さとなり、ゲ
ート絶縁膜2の厚さは、約200〜1500オングスト
ロームの厚さ、好ましくは約300〜1000オングス
トロームの厚さとなる。Next, as shown in step (6) of FIG. 15 and FIG. 19, the first storage capacitor electrode 1f together with the semiconductor layer 1a constituting the pixel switching TFT 30 is set to about 900 to
By performing thermal oxidation at a temperature of 1300 ° C., preferably at a temperature of about 1000 ° C., a relatively thin thermally oxidized silicon film of about 300 Å is formed, and a high-temperature silicon oxide film (HTO film) is formed by a low pressure CVD method or the like. ) And a silicon nitride film deposited to a relatively thin thickness of about 500 Å, and a pixel switching TF having a multilayer structure.
The insulating film 2 for capacitance formation is formed together with the gate insulating film 2 of T30. As a result, the thickness of the first storage capacitor electrode 1f is
The thickness is about 300 to 1500 Å, preferably about 350 to 500 Å, and the thickness of the gate insulating film 2 is about 200 to 1500 Å, preferably about 300 to 1000 Å. .
【0135】尚、図15の工程(6)において特に限定
されないが、第1蓄積容量電極1fとなる半導体層部分
に、例えば、リン(P)イオンをドーズ量約3×10
12/cm2でドープして、低抵抗化させてもよい。Although not particularly limited in the step (6) of FIG. 15, for example, phosphorus (P) ions are applied to the semiconductor layer portion serving as the first storage capacitor electrode 1f at a dose of about 3 × 10
The resistance may be reduced by doping at 12 / cm 2 .
【0136】次に、図15及び図19の工程(7)に夫
々示すように、第1層間絶縁膜12に第2遮光配線11
aに至るコンタクトホール13及び第1遮光膜11cに
至るコンタクトホール18を形成する。この際、反応性
エッチング、反応性イオンビームエッチングのような異
方性エッチングにより、コンタクトホール13及び18
等を開孔した方が、開孔形状をマスク形状とほぼ同じに
できるという利点がある。但し、ドライエッチングとウ
エットエッチングとを組み合わせて開孔すれば、これら
のコンタクトホール13及び18等をテーパ状にできる
ので、配線接続時の断線を防止できるという利点が得ら
れる。Next, as shown in step (7) of FIG. 15 and FIG. 19, the second light-shielding wiring 11 is formed on the first interlayer insulating film 12.
Then, a contact hole 13 reaching to a and a contact hole 18 reaching to the first light shielding film 11c are formed. At this time, contact holes 13 and 18 are formed by anisotropic etching such as reactive etching and reactive ion beam etching.
There is an advantage that the opening shape can be made substantially the same as the mask shape. However, if the holes are formed by a combination of dry etching and wet etching, these contact holes 13 and 18 can be tapered, so that there is an advantage that disconnection during wiring connection can be prevented.
【0137】次に図15及び図19の工程(8)に夫々
示すように、ポリシリコン層3を堆積した後、リン
(P)を熱拡散し、ポリシリコン膜3を導電化する。又
は、Pイオンをポリシリコン膜3の成膜と同時に導入し
たドープトシリコン膜を用いてもよい。Next, as shown in step (8) of FIG. 15 and FIG. 19, after the polysilicon layer 3 is deposited, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used.
【0138】次に、図16及び図20の工程(9)に夫
々示すように、図9に示した如き所定パターンのゲート
電極3aと共に容量線3bを形成する。これらのゲート
電極3a及び容量線3bの膜厚は夫々、例えば、約35
00オングストロームとされる。Next, as shown in step (9) of FIG. 16 and FIG. 20, respectively, a capacitance line 3b is formed together with the gate electrode 3a having a predetermined pattern as shown in FIG. The thickness of each of the gate electrode 3a and the capacitance line 3b is, for example, about 35.
00 angstroms.
【0139】次に図16及び図20の工程(10)に夫
々示すように、図11に示した画素スイッチング用TF
T30をLDD構造を持つnチャネル型のTFTとする
場合、半導体層1aに、先ず低濃度ソース領域1b及び
低濃度ドレイン領域1cを形成するために、ゲート電極
3aを拡散マスクとして、P(リン)などのV族元素の
ドーパント60を低濃度で(例えば、Pイオンを1〜3
×1013/cm2のドーズ量にて)ドープする。これ
によりゲート電極3a下の半導体層1aはチャネル領域
1a’となる。この不純物のドープにより容量線3b及
びゲート電極3aも低抵抗化される。Next, as shown in step (10) of FIG. 16 and FIG. 20, respectively, the pixel switching TF shown in FIG.
In the case where T30 is an n-channel TFT having an LDD structure, P (phosphorus) is formed using the gate electrode 3a as a diffusion mask in order to first form the low concentration source region 1b and the low concentration drain region 1c in the semiconductor layer 1a. Group V element dopant 60 at a low concentration (for example,
Doping (at a dose of × 10 13 / cm 2 ). Thereby, the semiconductor layer 1a under the gate electrode 3a becomes the channel region 1a '. The resistance of the capacitance line 3b and the gate electrode 3a is also reduced by the doping of the impurity.
【0140】続いて、図16及び図20の工程(11)
に夫々示すように、画素スイッチング用TFT30を構
成する高濃度ソース領域1b及び高濃度ドレイン領域1
cを形成するために、ゲート電極3aよりも幅の広いマ
スクでレジスト層62をゲート電極3a上に形成した
後、同じくPなどのV族元素のドーパント61を高濃度
で(例えば、Pイオンを1〜3×1015/cm2のド
ーズ量にて)ドープする。尚、例えば、低濃度のドープ
を行わずに、オフセット構造のTFTとしてもよく、ゲ
ート電極3aをマスクとして、Pイオン等を用いたイオ
ン注入技術によりセルフアライン型のTFTとしてもよ
い。Subsequently, the step (11) shown in FIGS.
As shown in FIG. 2, the high-concentration source region 1b and the high-concentration drain region 1
In order to form c, a resist layer 62 is formed on the gate electrode 3a with a mask wider than the gate electrode 3a. Doping (at a dose of 1-3 × 10 15 / cm 2 ). Note that, for example, a TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions or the like with the gate electrode 3a as a mask.
【0141】不純物のドープにより容量線3b及びゲー
ト電極3aも更に低抵抗化される。The resistance of the capacitance line 3b and the gate electrode 3a is further reduced by doping with impurities.
【0142】また、工程(10)及び工程(11)を再
度繰り返し、B(ボロン)イオンなどのIII族元素のド
ーパントを行うことにより、pチャネル型TFTを形成
することができる。これにより、nチャネル型TFT及
びpチャネル型TFTから構成される相補型構造を持つ
データ線駆動回路101及び走査線駆動回路104を液
晶装置用基板10上の周辺部に形成することが可能とな
る。このように、本実施の形態においては、画素スイッ
チング用TFT30の半導体層をポリシリコンで形成す
るので、画素スイッチング用TFT30の形成時にほぼ
同一工程で、データ線駆動回路101及び走査線駆動回
路104を形成することができ、製造上有利である。Further, by repeating the steps (10) and (11) again and performing a dopant of a group III element such as B (boron) ion, a p-channel TFT can be formed. This makes it possible to form the data line driving circuit 101 and the scanning line driving circuit 104 having a complementary structure composed of an n-channel TFT and a p-channel TFT in a peripheral portion on the liquid crystal device substrate 10. . As described above, in the present embodiment, since the semiconductor layer of the pixel switching TFT 30 is formed of polysilicon, the data line driving circuit 101 and the scanning line driving circuit 104 are formed in substantially the same process when the pixel switching TFT 30 is formed. It can be formed, which is advantageous in manufacturing.
【0143】次に図16及び図20の工程(12)に夫
々示すように、画素スイッチング用TFT30における
ゲート電極3aと共に容量線3b及びゲート電極3aを
覆うように、NSG、PSG、BSG、BPSGなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第2層間絶縁膜4を形成する。第2層間絶縁
膜4の層厚は、約5000〜15000オングストロー
ムが好ましい。Next, as shown in step (12) of FIG. 16 and FIG. 20, NSG, PSG, BSG, BPSG, and the like are formed so as to cover the capacitance line 3b and the gate electrode 3a together with the gate electrode 3a in the pixel switching TFT 30. A second interlayer insulating film 4 made of a silicate glass film, a silicon nitride film, a silicon oxide film, or the like is formed. The thickness of the second interlayer insulating film 4 is preferably about 5,000 to 15,000 angstroms.
【0144】次に図16の工程(13)に夫々示すよう
に、高濃度ソース領域1d及び高濃度ドレイン領域1e
を活性化するために約1000℃のアニール処理を20
分程度行った後、データ線31に対するコンタクトホー
ル5を形成する。また、ゲート電極3aや容量線3bを
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール5と同一の工程により第2層間絶縁膜
4に開孔する。Next, as shown in step (13) of FIG. 16, the high-concentration source region 1d and the high-concentration drain region 1e
Annealing at 1000 ° C for 20 minutes to activate
After about a minute, a contact hole 5 for the data line 31 is formed. Also, a contact hole for connecting the gate electrode 3a and the capacitance line 3b to a wiring (not shown) is provided.
The second interlayer insulating film 4 is opened in the same process as the contact hole 5.
【0145】次に図17及び図21の工程(14)に夫
々示すように、第2層間絶縁膜4の上に、遮光性のAl
等の低抵抗金属や金属シリサイド等を金属膜6として、
約1000〜5000オングストロームの厚さ、好まし
くは約3000オングストロームに堆積し、更に図16
及び図20の工程(15)に夫々示すように、データ線
6aを形成する。Next, as shown in step (14) of FIG. 17 and FIG. 21, a light-shielding Al is formed on the second interlayer insulating film 4.
A low-resistance metal such as a metal silicide or the like as the metal film 6.
Deposit about 1000-5000 Angstroms thick, preferably about 3000 Angstroms, and
Then, as shown in step (15) of FIG. 20, a data line 6a is formed.
【0146】次に図17及び図21の工程(16)に夫
々示すように、データ線6a(ソース電極)上を覆うよ
うに、例えば、NSG、PSG、BSG、BPSGなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第3層間絶縁膜7を形成する。第3層間絶
縁膜7の層厚は、約5000〜15000オングストロ
ームが好ましい。Next, as shown in step (16) of FIG. 17 and FIG. 21, for example, a silicate glass film such as NSG, PSG, BSG, BPSG, etc. is formed so as to cover the data line 6a (source electrode). A third interlayer insulating film 7 made of a silicon film, a silicon oxide film, or the like is formed. The thickness of the third interlayer insulating film 7 is preferably about 5,000 to 15,000 angstroms.
【0147】次に図18の工程(17)に示すように、
画素スイッチング用TFT30において、画素電極9a
と高濃度ドレイン領域1eとを電気的接続するためのコ
ンタクトホール8を形成する。Next, as shown in step (17) of FIG.
In the pixel switching TFT 30, the pixel electrode 9a
A contact hole 8 for electrically connecting the high-concentration drain region 1e to the high concentration drain region 1e is formed.
【0148】次に図17及び図21の工程(18)に夫
々示すように、第3層間絶縁膜7の上に、ITO膜等の
透明導電性薄膜9を、約500〜2000オングストロ
ームの厚さに堆積し、更に図16及び図20の工程(1
9)に夫々示すように、画素電極9aを形成する。尚、
当該液晶装置を反射型の液晶装置に用いる場合には、A
l等の反射率の高い不透明な材料から画素電極9aを形
成してもよい。Next, as shown in step (18) of FIG. 17 and FIG. 21, a transparent conductive thin film 9 such as an ITO film is formed on the third interlayer insulating film 7 to a thickness of about 500 to 2,000 angstroms. 16 and FIG. 20 and FIG.
As shown in 9), a pixel electrode 9a is formed. still,
When the liquid crystal device is used for a reflection type liquid crystal device, A
The pixel electrode 9a may be formed from an opaque material having a high reflectance such as l.
【0149】続いて、画素電極9aの上にポリイミド系
の配向膜の塗布液を塗布した後、ラビング処理を施すこ
と等により、配向膜16(図10参照)が形成される。Subsequently, after applying a coating liquid for a polyimide-based alignment film on the pixel electrode 9a, a rubbing treatment or the like is performed to form an alignment film 16 (see FIG. 10).
【0150】他方、図10に示した対向基板20につい
ては、ガラス基板等が先ず用意され、画素毎に形成され
た第3遮光膜23、及び後述のように画像表示領域と該
画像表示領域外とを仕切るための周辺見切りとしての第
4遮光膜(図22及び図23参照)が、例えば金属クロ
ムをスパッタした後、パターニングされる。尚、第3遮
光膜23及び第4遮光膜53は、Cr、Ni、Alなど
の金属材料の他、カーボンやTiをフォトレジストに分
散した樹脂ブラックなどの材料から形成してもよい。On the other hand, as for the counter substrate 20 shown in FIG. 10, a glass substrate or the like is first prepared, a third light-shielding film 23 formed for each pixel, and an image display area and an area outside the image display area as described later. A fourth light-shielding film (see FIGS. 22 and 23) serving as a peripheral partition for partitioning the metal is patterned by, for example, sputtering metal chromium. The third light-shielding film 23 and the fourth light-shielding film 53 may be formed of a material such as resin black in which carbon or Ti is dispersed in a photoresist, in addition to a metal material such as Cr, Ni, or Al.
【0151】その後、対向基板20の全面にITO等の
透明導電性薄膜を、約500〜2000オングストロー
ムの厚さに堆積することにより、対向電極21を形成す
る。更に、対向電極21上に配向膜22(図10参照)
が形成される。Thereafter, a counter electrode 21 is formed by depositing a transparent conductive thin film of ITO or the like on the entire surface of the counter substrate 20 to a thickness of about 500 to 2,000 angstroms. Further, an alignment film 22 is formed on the counter electrode 21 (see FIG. 10).
Is formed.
【0152】最後に、上述のように各層が形成された液
晶装置用基板10と対向基板20とは、配向膜16及び
22(図10参照)が対面するようにシール材により貼
り合わされ、真空吸引等により、両基板間の空間に、例
えば複数種類のネマティック液晶を混合してなる液晶が
吸引されて、所定層厚の液晶層50が形成される。Finally, the liquid crystal device substrate 10 and the opposing substrate 20 on which the respective layers are formed as described above are bonded together with a sealing material so that the alignment films 16 and 22 (see FIG. 10) face each other. For example, the liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked into the space between the two substrates, and the liquid crystal layer 50 having a predetermined thickness is formed.
【0153】以上により、図9に示した液晶装置の第1
変形例が製造される。As described above, the first liquid crystal device shown in FIG.
A variant is manufactured.
【0154】(液晶装置の全体構成)以上のように構成
された液晶装置の各実施の形態の全体構成を図23及び
図24を参照して説明する。尚、図23は、液晶装置用
基板10をその上に形成された各構成要素と共に対向基
板20の側から見た平面図であり、図24は、対向基板
20を含めて示す図23のH−H’断面図である。(Overall Configuration of Liquid Crystal Device) The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. Note that FIG. 23 is a plan view of the liquid crystal device substrate 10 together with the components formed thereon viewed from the counter substrate 20 side. FIG. It is -H 'sectional drawing.
【0155】図23において、液晶装置用基板10の上
には、シール材52がその縁に沿って設けられており、
その内側に並行して、前述のように周辺見切りとして
の、例えば第3遮光膜23と同じ或いは異なる材料から
成る遮光性の第4遮光膜53が設けられている。シール
材52の外側の領域には、データ線駆動回路101及び
実装端子102が液晶装置用基板10の一辺に沿って設
けられており、走査線駆動回路104が、この一辺に隣
接する2辺に沿って設けられている。ゲート電極3aに
供給される走査信号遅延が問題にならないのならば、走
査線駆動回路104は片側だけでも良いことは言うまで
もない。また、データ線駆動回路101を画像表示領域
の辺に沿って両側に配列してもよい。例えば奇数列のデ
ータ線6aは画像表示領域の一方の辺に沿って配設され
たデータ線駆動回路から画像信号を供給し、偶数列のデ
ータ線は前記画像表示領域の反対側の辺に沿って配設さ
れたデータ線駆動回路から画像信号を供給するようにし
てもよい。この様にデータ線6aを櫛歯状に駆動するよ
うにすれば、データ線駆動回路の占有面積を拡張するこ
とができるため、複雑な回路を構成することが可能とな
る。更に液晶装置用基板10の残る一辺には、画像表示
領域の両側に設けられた走査線駆動回路104間をつな
ぐための複数の配線105が設けられている。また、対
向基板20のコーナー部の少なくとも1箇所において
は、液晶装置用基板10と対向基板20との間で電気的
導通をとるための導通材106が設けられている。そし
て、図24に示すように、図23に示したシール材52
とほぼ同じ輪郭を持つ対向基板20が当該シール材52
により液晶装置用基板10に固着されている。In FIG. 23, a sealing material 52 is provided on the liquid crystal device substrate 10 along the edge thereof.
In parallel to the inside, a fourth light-shielding film 53 made of the same or different material as the third light-shielding film 23 is provided as a peripheral parting as described above. In a region outside the sealing material 52, a data line driving circuit 101 and a mounting terminal 102 are provided along one side of the liquid crystal device substrate 10, and a scanning line driving circuit 104 is provided on two sides adjacent to this one side. It is provided along. If the delay of the scanning signal supplied to the gate electrode 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 6a supply image signals from a data line driving circuit arranged along one side of the image display area, and the even-numbered data lines extend along the opposite side of the image display area. The image signal may be supplied from a data line driving circuit disposed in the same manner. If the data lines 6a are driven in a comb-tooth shape in this manner, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be formed. Further, on one remaining side of the liquid crystal device substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided. In at least one of the corners of the opposing substrate 20, a conductive material 106 for establishing electrical conduction between the liquid crystal device substrate 10 and the opposing substrate 20 is provided. Then, as shown in FIG. 24, the sealing material 52 shown in FIG.
The counter substrate 20 having substantially the same contour as that of the sealing material 52
To the liquid crystal device substrate 10.
【0156】以上説明した各実施の形態における液晶装
置は、カラー液晶プロジェクタに適用されるため、3枚
の液晶装置がRGB用のライトバルブとして各々用いら
れ、各パネルには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施の形態では、対
向基板20に、カラーフィルタは設けられていない。し
かしながら、第3遮光膜23の形成されていない画素電
極9aに対向する所定領域にRGBのカラーフィルタを
その保護膜と共に、対向基板20上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
の形態における液晶装置を適用できる。更に、対向基板
20上に1画素1個対応するようにマイクロレンズを形
成してもよい。このようにすれば、入射光の集光効率を
向上することで、明るい液晶装置が実現できる。更にま
た、対向基板20上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、RGB色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。Since the liquid crystal device in each of the embodiments described above is applied to a color liquid crystal projector, three liquid crystal devices are respectively used as light valves for RGB, and each panel has an RGB color separation device. The light of each color decomposed via the dichroic mirror is respectively incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the opposing substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the third light-shielding film 23 is not formed.
In this way, the liquid crystal device according to each embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. In this case, a bright liquid crystal device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color liquid crystal device can be realized.
【0157】以上説明した各実施の形態における液晶装
置では、従来と同様に入射光を対向基板20の側から入
射することとしたが、画素スイッチングTFTの下側に
遮光膜を設けているので、液晶装置用基板10の側から
入射光を入射し、対向基板20の側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層1aのチャネル領域1
a’及びLDD領域1b、1cに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、液晶装置用基板10の裏面側での
反射を防止するために、反射防止用のAR被膜された偏
光板を別途配置したり、ARフィルムを貼り付ける必要
があった。しかし、各実施の形態では、液晶装置用基板
10の表面と半導体層1aの少なくともチャネル領域1
a’及びLDD領域1b、1cとの間に遮光膜が形成さ
れているため、このようなAR被膜された偏光板やAR
フィルムを用いたり、液晶装置用基板10そのものをA
R処理した基板を使用する必要が無くなる。従って、各
実施の形態によれば、材料コストを削減でき、また偏光
板貼り付け時に、ごみ、傷等により、歩留まりを落とす
ことがなく大変有利である。また、耐光性が優れている
ため、明るい光源を使用したり、偏光ビームスプリッタ
により偏光変換して、光利用効率を向上させても、光に
よるクロストーク等の画質劣化を生じない。In the liquid crystal device according to each of the embodiments described above, incident light is incident from the side of the counter substrate 20 as in the related art. However, since the light shielding film is provided below the pixel switching TFT, The incident light may be incident from the liquid crystal device substrate 10 side and may be emitted from the counter substrate 20 side. That is, even if the liquid crystal device is attached to the liquid crystal projector in this way, the channel region 1 of the semiconductor layer 1a
Light can be prevented from entering the a ′ and the LDD regions 1b and 1c, and a high-quality image can be displayed. Here, conventionally, in order to prevent reflection on the back surface side of the liquid crystal device substrate 10, it has been necessary to separately arrange a polarizing plate coated with an anti-reflection AR coating or to attach an AR film. However, in each embodiment, the surface of the liquid crystal device substrate 10 and at least the channel region 1 of the semiconductor layer 1a are formed.
Since a light-shielding film is formed between a ′ and the LDD regions 1b and 1c, such an AR-coated polarizing plate or AR
If a film is used or the liquid crystal device substrate 10
There is no need to use a substrate that has been R-processed. Therefore, according to each of the embodiments, the material cost can be reduced, and the yield is not significantly reduced due to dust, scratches or the like at the time of attaching the polarizing plate, which is very advantageous. In addition, since light resistance is excellent, even if a bright light source is used or polarization conversion is performed by a polarizing beam splitter to improve light use efficiency, image quality deterioration such as crosstalk due to light does not occur.
【0158】(電子機器)次に、以上詳細に説明した各
実施の形態における液晶装置を備えた電子機器実施形態
について図25から図27を参照して説明する。(Electronic Apparatus) Next, an embodiment of an electronic apparatus including the liquid crystal device according to each of the above-described embodiments will be described with reference to FIGS.
【0159】先ず図25に、上述の各実施の形態におけ
る液晶装置に等しく構成された液晶装置100を備えた
電子機器の概略構成を示す。First, FIG. 25 shows a schematic configuration of an electronic apparatus provided with a liquid crystal device 100 configured similarly to the liquid crystal device in each of the above embodiments.
【0160】図25において、電子機器は、表示情報出
力源1000、表示情報処理回路1002、駆動回路1
004、液晶装置100、クロック発生回路1008並
びに電源回路1010を備えて構成されている。表示情
報出力源1000は、ROM(Read Only Memory)、R
AM(Random Access Memory)、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路1008からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路1002に出力する。表示情報処理回
路1002は、増幅・極性反転回路、相展開回路、ロー
テーション回路、ガンマ補正回路、クランプ回路等の周
知の各種処理回路を含んで構成されており、クロック信
号に基づいて入力された表示情報からデジタル信号を順
次生成し、クロック信号CLKと共に駆動回路1004に
出力する。駆動回路1004は、液晶装置100を駆動
する。電源回路1010は、上述の各回路に所定電源を
供給する。尚、液晶装置100を構成する液晶装置用基
板の上に、駆動回路1004を搭載してもよく、これに
加えて表示情報処理回路1002を搭載してもよい。In FIG. 25, the electronic equipment includes a display information output source 1000, a display information processing circuit 1002, and a drive circuit 1.
004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory),
It includes a memory such as an AM (Random Access Memory), an optical disk device, and a tuning circuit that tunes and outputs an image signal, and displays display information such as an image signal in a predetermined format based on a clock signal from a clock generation circuit 1008. Output to the information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. Digital signals are sequentially generated from the information and output to the driving circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the driver circuit 1004 may be mounted on a liquid crystal device substrate included in the liquid crystal device 100, and in addition, a display information processing circuit 1002 may be mounted.
【0161】次に図26及び図27に、このように構成
された電子機器の具体例を各々示す。Next, FIG. 26 and FIG. 27 show specific examples of the electronic apparatus configured as described above.
【0162】図26において、電子機器の一例たる液晶
プロジェクタ1100は、上述した駆動回路1004が
液晶装置用基板上に搭載された液晶装置100を含む液
晶モジュールを3個用意し、各々RGB用のライトバル
ブ100R、100G及び100Bとして用いたプロジ
ェクタとして構成されている。液晶プロジェクタ110
0では、メタルハライドランプ等の白色光源のランプユ
ニット1102から投射光が発せられると、3枚のミラ
ー1106及び2枚のダイクロイックミラー1108に
よって、RGBの3原色に対応する光成分R、G、Bに
分けられ、各色に対応するライトバルブ100R、10
0G及び100Bに各々導かれる。この際特にB光は、
長い光路による光損失を防ぐために、入射レンズ112
2、リレーレンズ1123及び出射レンズ1124から
なるリレーレンズ系1121を介して導かれる。そし
て、ライトバルブ100R、100G及び100Bによ
り各々変調された3原色に対応する光成分は、ダイクロ
イックプリズム1112により再度合成された後、投射
レンズ1114を介してスクリーン1120にカラー画
像として投射される。In FIG. 26, a liquid crystal projector 1100, which is an example of an electronic apparatus, prepares three liquid crystal modules each including the liquid crystal device 100 in which the above-described drive circuit 1004 is mounted on a liquid crystal device substrate. The projector is used as the bulbs 100R, 100G, and 100B. LCD projector 110
At 0, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 convert light components R, G, and B corresponding to the three primary colors of RGB. Light valves 100R and 10 corresponding to each color
0G and 100B respectively. At this time, especially the B light
To prevent light loss due to long optical paths, the input lens 112
2. The light is guided through a relay lens system 1121 including a relay lens 1123 and an emission lens 1124. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are combined again by the dichroic prism 1112, and then projected as a color image on the screen 1120 via the projection lens 1114.
【0163】本実施の形態では特に、遮光膜がTFTの
下側にも設けられているため、当該液晶装置100から
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際の液晶装置用基板の表面
からの反射光、他の液晶装置から出射した後にダイクロ
イックプリズム1112を突き抜けてくる投射光の一部
等が、戻り光として液晶装置用基板の側から入射して
も、画素電極のスイッチング用のTFT等のチャネル領
域に対する遮光を十分に行うことができる。このため、
小型化に適したプリズムを投射光学系に用いても、各液
晶装置の液晶装置用基板とプリズムとの間において、戻
り光防止用のAR(Anti−Reflection)
フィルムを貼り付けたり、偏光板にAR被膜処理を施し
たりすることが不要となるので、構成を小型且つ簡易化
する上で大変有利である。In this embodiment, in particular, since the light-shielding film is also provided below the TFT, the reflected light and the projected light by the projection optical system in the liquid crystal projector based on the light projected from the liquid crystal device 100 pass through. The reflected light from the surface of the liquid crystal device substrate, the part of the projected light that passes through the dichroic prism 1112 after being emitted from another liquid crystal device, etc., is incident on the liquid crystal device substrate side as return light. Also, it is possible to sufficiently shield a channel region such as a switching TFT of a pixel electrode from light. For this reason,
Even if a prism suitable for miniaturization is used in the projection optical system, an AR (anti-reflection) for preventing return light is provided between the liquid crystal device substrate and the prism of each liquid crystal device.
Since there is no need to attach a film or apply an AR coating treatment to the polarizing plate, it is very advantageous in reducing the size and simplifying the configuration.
【0164】さらに、本実施形態は、遮光膜によりチャ
ネル領域への戻り光を防ぐことができるため、液晶装置
に戻り光防止処理を施した偏光板を直接貼りつけず、偏
光板を液晶装置から離して形成するようにしてもよい。
より具体的には、一方の偏光板(図示せず)をダイクロ
イックプリズム1112に貼り付けることが可能であ
る。このように、偏光板をプリズムユニットに貼り付け
ることにより、偏光板の熱は、プリズムユニットあるい
はレンズで吸収されるため、液晶装置の温度上昇を防ぐ
ことができる。また、このような構成の場合、液晶装置
と偏光板との間を離して形成することができるため、液
晶装置と偏光板との間には空気層ができる。そこでプリ
ズムユニットの上側あるいは下側の一方に冷却手段(図
示せず)を設け、冷却手段から液晶装置と偏光手段との
間に冷風等の送風を送り込むことにより、液晶装置の温
度上昇をさらに防ぐことができ、液晶装置の温度上昇に
よる誤動作を防ぐことができる。Further, in this embodiment, since the light returning to the channel region can be prevented by the light-shielding film, the polarizing plate which has been subjected to the anti-backlight treatment is not directly attached to the liquid crystal device, and the polarizing plate is removed from the liquid crystal device. It may be formed apart.
More specifically, one polarizing plate (not shown) can be attached to dichroic prism 1112. By attaching the polarizing plate to the prism unit in this manner, the heat of the polarizing plate is absorbed by the prism unit or the lens, so that a rise in the temperature of the liquid crystal device can be prevented. In addition, in such a configuration, since the liquid crystal device and the polarizing plate can be formed separately, an air layer is formed between the liquid crystal device and the polarizing plate. Therefore, a cooling means (not shown) is provided on one of the upper side and the lower side of the prism unit, and a cooling air or the like is sent between the liquid crystal device and the polarizing means from the cooling means to further prevent the temperature of the liquid crystal device from rising. Accordingly, a malfunction due to a temperature rise of the liquid crystal device can be prevented.
【0165】図27において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ(PC)1200は、上述した液晶装置100が
トップカバーケース内に備えられており、更にCPU、
メモリ、モデム等を収容すると共にキーボード1202
が組み込まれた本体1204を備えている。In FIG. 27, a laptop personal computer (PC) 1200 for multimedia, which is another example of electronic equipment, includes the above-described liquid crystal device 100 in a top cover case, and further includes a CPU,
The keyboard 1202 accommodates a memory, a modem, and the like.
Is provided.
【0166】以上図26及び図27を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション(EWS)、携帯電
話、テレビ電話、POS端末、タッチパネルを備えた装
置等などが図25に示した電子機器の例として挙げられ
る。In addition to the electronic devices described with reference to FIGS. 26 and 27, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, an engineering machine, etc. A workstation (EWS), a mobile phone, a videophone, a POS terminal, a device including a touch panel, and the like are examples of the electronic device illustrated in FIG.
【0167】以上説明したように、本実施の形態によれ
ば、信頼性が高く、縦クロストーク(図28参照)、横
クロストークやゴースト等(図29参照)の表示劣化が
低減されており且つ戻り光等に対する遮光性能に優れた
液晶装置により高品位の画像表示が可能な各種の電子機
器を実現できる。As described above, according to the present embodiment, the reliability is high, and the display deterioration such as vertical crosstalk (see FIG. 28), horizontal crosstalk and ghost (see FIG. 29) is reduced. In addition, various electronic devices capable of displaying high-quality images can be realized by a liquid crystal device having excellent light-shielding performance against return light and the like.
【図1】第1実施形態における画像形成領域を構成する
マトリクス状の複数の画素に設けられた各種素子、配線
等の等価回路である。FIG. 1 is an equivalent circuit of various elements, wiring, and the like provided in a plurality of pixels in a matrix forming an image forming area according to a first embodiment.
【図2】第1実施形態の相隣接する複数の画素群の平面
図である。FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other in the first embodiment.
【図3】図2のA−A’断面図である。FIG. 3 is a sectional view taken along line A-A 'of FIG.
【図4】図2のB−B’断面図である。FIG. 4 is a sectional view taken along line B-B 'of FIG.
【図5】第2実施形態の相隣接する複数の画素群の平面
図である。FIG. 5 is a plan view of a plurality of pixel groups adjacent to each other in the second embodiment.
【図6】図5のC−C’断面図である。6 is a sectional view taken along line C-C 'of FIG.
【図7】第3実施形態の相隣接する複数の画素群の平面
図である。FIG. 7 is a plan view of a plurality of pixel groups adjacent to each other in the third embodiment.
【図8】第4実施形態の相隣接する複数の画素群の平面
図である。FIG. 8 is a plan view of a plurality of pixel groups adjacent to each other in the fourth embodiment.
【図9】第1実施形態の第1変形例における相隣接する
複数の画素群の平面図である。FIG. 9 is a plan view of a plurality of pixel groups adjacent to each other in a first modified example of the first embodiment.
【図10】図9のD−D’断面図である。FIG. 10 is a sectional view taken along line D-D 'of FIG.
【図11】第2実施形態の第2変形例における相隣接す
る複数の画素群の平面図である。FIG. 11 is a plan view of a plurality of pixel groups adjacent to each other in a second modification of the second embodiment.
【図12】第5実施形態の相隣接する複数の画素群の平
面図である。FIG. 12 is a plan view of a plurality of pixel groups adjacent to each other in the fifth embodiment.
【図13】液晶装置の実施形態における液晶装置用基板
上の周辺回路を示すブロック図である。FIG. 13 is a block diagram illustrating peripheral circuits on a liquid crystal device substrate in an embodiment of the liquid crystal device.
【図14】プリチャージに係わる各種信号のタイミング
チャートである。FIG. 14 is a timing chart of various signals related to precharge.
【図15】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のD−D’断面部分について順を追って
示す工程図(その1)である。FIG. 15 is a process diagram (part 1) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line DD ′ of FIG. 9;
【図16】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のD−D’断面部分について順を追って
示す工程図(その2)である。FIG. 16 is a process diagram (part 2) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line DD ′ of FIG. 9;
【図17】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のD−D’断面部分について順を追って
示す工程図(その3)である。FIG. 17 is a process view (part 3) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line DD ′ of FIG. 9;
【図18】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のD−D’断面部分について順を追って
示す工程図(その4)である。FIG. 18 is a process view (part 4) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line DD ′ of FIG. 9;
【図19】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のE−E’断面部分について順を追って
示す工程図(その1)である。FIG. 19 is a process diagram (part 1) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the EE ′ cross-sectional portion of FIG. 9;
【図20】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のE−E’断面部分について順を追って
示す工程図(その2)である。20 is a process diagram (part 2) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line EE ′ of FIG. 9;
【図21】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のE−E’断面部分について順を追って
示す工程図(その3)である。FIG. 21 is a process diagram (part 3) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the EE ′ cross-sectional portion of FIG. 9;
【図22】液晶装置の第1実施形態の第1変形例の製造
プロセスを図9のE−E’断面部分について順を追って
示す工程図(その4)である。FIG. 22 is a process diagram (part 4) for sequentially illustrating the manufacturing process of the first modification of the first embodiment of the liquid crystal device with respect to the section taken along line EE ′ of FIG. 9;
【図23】液晶装置の各実施の形態における液晶装置用
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。FIG. 23 is a plan view of a liquid crystal device substrate according to each embodiment of the liquid crystal device, together with components formed thereon, as viewed from a counter substrate side.
【図24】図22のH−H’断面図である。24 is a sectional view taken along the line H-H 'of FIG.
【図25】本発明による電子機器実施形態の概略構成を
示すブロック図である。FIG. 25 is a block diagram illustrating a schematic configuration of an electronic device embodiment according to the present invention.
【図26】電子機器の一例としての液晶プロジェクタを
示す断面図である。FIG. 26 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
【図27】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。FIG. 27 is a front view illustrating a personal computer as another example of the electronic apparatus.
【図28】縦クロストークによる表示劣化を説明するた
めの概念図である。FIG. 28 is a conceptual diagram for explaining display deterioration due to vertical crosstalk.
【図29】横クロストークによる表示劣化を説明するた
めの概念図である。FIG. 29 is a conceptual diagram for explaining display deterioration due to horizontal crosstalk.
1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域(ソース側LDD領域) 1c…低濃度ドレイン領域(ドレイン側LDD領域) 1d…高濃度ソース領域 1e…高濃度ドレイン領域 1f〜1f”…第1蓄積容量電極 2…ゲート絶縁膜 3a…ゲート電極 3b、3b’…容量線(第2蓄積容量電極) 4…第2層間絶縁膜 5…コンタクトホール 6a…データ線(ソース電極) 6b…定電位線 7…第3層間絶縁膜 8〜8”…コンタクトホール 9a…画素電極 10…液晶装置用基板 11a、11a'、11a''、11a'''、11d…第2
遮光膜 11c、11c'、11c''、11e…第1遮光膜 12…第1層間絶縁膜 13…コンタクトホール 18…コンタクトホール 20…対向基板 21…対向電極 23…第3遮光膜 30…TFT 50…液晶層 52…シール材 53…第4遮光膜 70…蓄積容量 101…データ線駆動回路 104…走査線駆動回路 201…プリチャージ回路 301…サンプリング回路 300a〜300e…走査線 501…半導体膜 503a…ゲート電極 504…第2蓄積容量電極1a: semiconductor layer 1a ': channel region 1b: low-concentration source region (source-side LDD region) 1c: low-concentration drain region (drain-side LDD region) 1d: high-concentration source region 1e: high-concentration drain region 1f to 1f " First storage capacitor electrode 2 ... Gate insulating film 3a ... Gate electrode 3b, 3b '... Capacitance line (second storage capacitor electrode) 4 ... Second interlayer insulating film 5 ... Contact hole 6a ... Data line (source electrode) 6b ... Constant Potential line 7 Third interlayer insulating film 8-8 ″ Contact hole 9a Pixel electrode 10 Liquid crystal device substrate 11a, 11a ′, 11a ″, 11a ′ ″, 11d second
Light-shielding films 11c, 11c ', 11c'', 11e: First light-shielding film 12: First interlayer insulating film 13: Contact hole 18: Contact hole 20: Counter substrate 21: Counter electrode 23: Third light-shielding film 30: TFT 50 ... Liquid crystal layer 52 ... Seal material 53 ... Fourth light shielding film 70 ... Storage capacitor 101 ... Data line drive circuit 104 ... Scan line drive circuit 201 ... Precharge circuit 301 ... Sampling circuits 300a to 300e ... Scan line 501 ... Semiconductor film 503a ... Gate electrode 504: second storage capacitor electrode
フロントページの続き Fターム(参考) 2H091 FA34Y FB08 FC02 FC26 FC29 FD04 FD12 FD23 GA03 GA11 GA13 HA07 LA12 LA13 LA18 MA07 2H092 JA25 JA29 JA33 JA35 JA36 JA38 JA42 JA43 JA44 JA46 JB01 JB13 JB23 JB27 JB32 JB36 JB38 JB53 JB54 JB56 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 KB23 KB25 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA27 MA31 MA34 MA35 MA37 MA41 NA01 NA22 NA25 NA27 NA28 PA06 PA09 QA07 RA05 Continued on the front page F term (reference) 2H091 FA34Y FB08 FC02 FC26 FC29 FD04 FD12 FD23 GA03 GA11 GA13 HA07 LA12 LA13 LA18 MA07 2H092 JA25 JA29 JA33 JA35 JA36 JA38 JA42 JA43 JA44 JA46 JB01 JB13 JB23 JB27 JB32 JB36 JBJ J39 KA07 KA12 KA16 KA18 KA22 KB05 KB14 KB23 KB25 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA27 MA31 MA34 MA35 MA37 MA41 NA01 NA22 NA25 NA27 NA28 PA06 PA09 QA07 RA05
Claims (16)
該一対の基板の一方の基板上には、マトリクス状に配置
された複数の画素電極と、該複数の画素電極を夫々駆動
する複数の薄膜トランジスタと、該複数の薄膜トランジ
スタに夫々接続されており相交差する複数のデータ線及
び複数の走査線と、前記複数の薄膜トランジスタの少な
くともチャネル領域を前記一方の基板の側から見て夫々
覆う位置に設けられている導電性の遮光膜と、該遮光膜
と前記薄膜トランジスタとの間に介在する第1層間絶縁
膜とを備え、 前記走査線の少なくとも一部は前記遮光膜と同一膜から
なることを特徴とする液晶装置。A liquid crystal is sandwiched between a pair of substrates,
On one substrate of the pair of substrates, a plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors each driving the plurality of pixel electrodes, and a plurality of thin film transistors connected to the plurality of thin film transistors, respectively, A plurality of data lines and a plurality of scanning lines, and a conductive light-shielding film provided at a position covering at least a channel region of the plurality of thin-film transistors as viewed from the one substrate side; A first interlayer insulating film interposed between the thin film transistor and a thin film transistor, wherein at least a part of the scanning line is formed of the same film as the light shielding film.
から形成されており、前記遮光膜は、前記ポリシリコン
膜にコンタクトホールを介して電気的接続された前記走
査線の冗長配線及び中継配線のうち少なくとも一つとし
て配設された第1遮光膜を有することを特徴とする請求
項1に記載の液晶装置。2. The scanning line is formed of a conductive polysilicon film, and the light shielding film is a redundant wiring and a relay of the scanning line electrically connected to the polysilicon film via a contact hole. 2. The liquid crystal device according to claim 1, further comprising a first light-shielding film provided as at least one of the wirings.
中継配線及び本体のうち少なくとも一つとして配設され
た第1遮光膜と、該第1遮光膜から電気的絶縁されてお
り少なくとも前記チャネル領域を覆う位置に設けられた
前記遮光膜からなる第2遮光膜とを有することを特徴と
する請求項1又は2に記載の液晶装置。3. The light-shielding film includes: a redundant wiring of the scanning line;
A second light shielding film provided as at least one of the relay wiring and the main body, and a second light shielding film electrically insulated from the first light shielding film and provided at a position covering at least the channel region. The liquid crystal device according to claim 1, further comprising a light shielding film.
記複数の薄膜トランジスタのゲート電極を夫々含むと共
に相互に分断された複数の島状配線部からなり、前記第
1遮光膜は、前記複数の島状配線部を相互に電気的接続
することを特徴とする請求項2又は3に記載の液晶装
置。4. The scanning line includes a plurality of island-shaped wiring portions that include gate electrodes of the plurality of thin film transistors arranged along the scanning line and are separated from each other. The liquid crystal device according to claim 2, wherein the plurality of island-shaped wiring portions are electrically connected to each other.
配設された第1遮光膜を有し、前記複数の薄膜トランジ
スタは、前記第1遮光膜にコンタクトホールを介して電
気的接続された導電性のポリシリコン膜から形成された
ゲート電極を有することを特徴とする請求項1又は3に
記載の液晶装置。5. The light-shielding film has a first light-shielding film provided as a main body of the scanning line, and the plurality of thin film transistors are electrically connected to the first light-shielding film via a contact hole. 4. The liquid crystal device according to claim 1, further comprising a gate electrode formed of a conductive polysilicon film.
の薄膜トランジスタの各々において、前記第1層間絶縁
膜及びゲート絶縁膜を夫々介して前記チャネル領域を挟
んで対向配置されると共にコンタクトホールを介して相
互に電気的接続された部分を夫々含むことを特徴とする
請求項1に記載の液晶装置。6. The light-shielding film and the scanning line are opposed to each other across the channel region via the first interlayer insulating film and the gate insulating film in each of the plurality of thin film transistors, and a contact hole is formed. The liquid crystal device according to claim 1, wherein the liquid crystal device includes portions that are electrically connected to each other.
に前記薄膜トランジスタを介して接続された前記画素電
極に蓄積容量を付与するための一方の蓄積容量電極とし
て機能する部分を含むことを特徴とする請求項1から6
のいずれか一項に記載の液晶装置。7. Each of the plurality of scanning lines includes a portion functioning as one storage capacitance electrode for providing a storage capacitance to the pixel electrode connected to the next scanning line via the thin film transistor. 7. The method according to claim 1, wherein
The liquid crystal device according to claim 1.
々付与するために形成された容量線を更に備えたことを
特徴とする請求項1から6のいずれか一項に記載の液晶
装置。8. The liquid crystal device according to claim 1, further comprising a capacitance line formed to provide a storage capacitance to each of the plurality of pixel electrodes.
中継配線及び本体のうち少なくとも一つとして配設され
た第1遮光膜と、該第1遮光膜から電気的絶縁されてお
り前記チャネル領域を覆う位置に設けられた前記遮光膜
の部分を含むと共に前記容量線を前記一方の基板の側か
ら見て夫々覆う位置に設けられた第2遮光膜とを有し、 前記容量線及び前記第2遮光膜は、定電位源に接続され
ていることを特徴とする請求項8に記載の液晶装置。9. The light-shielding film includes: a redundant wiring for the scanning line;
A first light-shielding film provided as at least one of the relay wiring and the main body, and a portion of the light-shielding film electrically insulated from the first light-shielding film and provided at a position covering the channel region; A second light shielding film provided at a position covering each of the capacitance lines as viewed from the one substrate side, wherein the capacitance line and the second light shielding film are connected to a constant potential source. The liquid crystal device according to claim 8, wherein:
するための周辺回路に供給される定電位源であることを
特徴とする請求項9に記載の液晶装置。10. The liquid crystal device according to claim 9, wherein the constant potential source is a constant potential source supplied to a peripheral circuit for driving the liquid crystal device.
配線、中継配線及び本体の少なくとも一つとして配設さ
れてなることを特徴とする請求項8から10のいずれか
一項に記載の液晶装置。11. The device according to claim 8, wherein the second light shielding film is provided as at least one of a redundant wiring, a relay wiring, and a main body of the capacitance line. Liquid crystal device.
線、中継配線及び本体のうち少なくとも一つとして配設
された第1遮光膜と、該第1遮光膜から電気的絶縁され
ており前記チャネル領域を覆う位置に設けられた前記遮
光膜の部分を含むと共に前記容量線及び前記複数のデー
タ線を前記一方の基板の側から見て夫々覆う位置に網目
状に設けられた第2遮光膜とを有することを特徴とする
請求項8に記載の液晶装置。12. The light-shielding film is electrically insulated from a first light-shielding film provided as at least one of a redundant wiring, a relay wiring and a main body of the scanning line, and the first light-shielding film. A second light-shielding film that includes a portion of the light-shielding film provided at a position covering the channel region and is provided in a mesh shape at a position covering the capacitance line and the plurality of data lines when viewed from the one substrate side, respectively; 9. The liquid crystal device according to claim 8, comprising:
記一方の基板の側から見て夫々覆う位置に縞状に設けら
れていることを特徴とする請求項1から4のいずれか一
項に記載の液晶装置。13. The light-shielding film according to claim 1, wherein the light-shielding film is provided in a stripe shape at a position covering each of the plurality of scanning lines as viewed from the one substrate. A liquid crystal device according to the item.
記一方の基板の側から見て少なくとも部分的に夫々覆う
位置に島状に設けられていることを特徴とする請求項1
から4のいずれか一項に記載の液晶装置。14. The light-shielding film according to claim 1, wherein the light-shielding film is provided in an island shape at a position at least partially covering each of the plurality of scanning lines as viewed from the one substrate.
5. The liquid crystal device according to any one of items 1 to 4.
a、Mo及びPdのうちの少なくとも一つを含むことを
特徴とする請求項1から14のいずれか一項に記載の液
晶装置。15. The light-shielding film is made of Ti, Cr, W, T
The liquid crystal device according to claim 1, wherein the liquid crystal device includes at least one of a, Mo, and Pd.
載の液晶装置を備えたことを特徴とする電子機器。16. An electronic apparatus comprising the liquid crystal device according to claim 1. Description:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17624298A JP3736122B2 (en) | 1998-06-23 | 1998-06-23 | Liquid crystal device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17624298A JP3736122B2 (en) | 1998-06-23 | 1998-06-23 | Liquid crystal device and electronic device |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002303236A Division JP3782054B2 (en) | 2002-10-17 | 2002-10-17 | Liquid crystal device and electronic device |
JP2002303237A Division JP3791482B2 (en) | 2002-10-17 | 2002-10-17 | Liquid crystal device and electronic device |
JP2005107127A Division JP3791541B2 (en) | 2005-04-04 | 2005-04-04 | Liquid crystal device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000010120A true JP2000010120A (en) | 2000-01-14 |
JP3736122B2 JP3736122B2 (en) | 2006-01-18 |
Family
ID=16010138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17624298A Expired - Lifetime JP3736122B2 (en) | 1998-06-23 | 1998-06-23 | Liquid crystal device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3736122B2 (en) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001305581A (en) * | 2000-04-24 | 2001-10-31 | Seiko Epson Corp | Electrooptical device |
JP2001313397A (en) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its forming method |
JP2001337349A (en) * | 2000-05-23 | 2001-12-07 | Samsung Electronics Co Ltd | Thin film transistor substrate for liquid crystal display device, and its repairing method |
JP2002198537A (en) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
JP2002372925A (en) * | 2001-04-11 | 2002-12-26 | Sony Corp | Display device |
US6610997B2 (en) | 2000-03-17 | 2003-08-26 | Seiko Epson Corporation | Electro-optical device |
KR100449772B1 (en) * | 2000-04-19 | 2004-09-22 | 세이코 엡슨 가부시키가이샤 | Electrooptical device, manufacturing method for manufacturing electrooptical device, and electronic equipment |
KR100458993B1 (en) * | 2000-04-11 | 2004-12-03 | 닛뽕덴끼 가부시끼가이샤 | Liquid crystal display device and liquid crystal projector apparatus |
KR100525859B1 (en) * | 2002-02-12 | 2005-11-02 | 세이코 엡슨 가부시키가이샤 | Electro-opticalal device and electronic equipment |
US7027109B2 (en) | 2001-08-03 | 2006-04-11 | Nec Corporation | TFT array substrate and active-matrix addressing liquid-crystal display device |
JP2006243753A (en) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | Substrate device, optoelectronic device, and electronic instrument |
US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
JP2006309253A (en) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2008097024A (en) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | Electrooptical substrate, electrooptical device including the same, and electronic apparatus |
US7491609B2 (en) | 2004-08-26 | 2009-02-17 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
JP2011242786A (en) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Display device and projector |
US8138555B2 (en) | 2000-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP2012194560A (en) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US8487315B2 (en) | 2000-04-12 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Illumination apparatus |
US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
US9459502B2 (en) | 2013-05-27 | 2016-10-04 | Japan Display Inc. | Liquid crystal display device |
-
1998
- 1998-06-23 JP JP17624298A patent/JP3736122B2/en not_active Expired - Lifetime
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8399884B2 (en) | 2000-02-22 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2017123482A (en) * | 2000-02-22 | 2017-07-13 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US8704233B2 (en) | 2000-02-22 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2001313397A (en) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its forming method |
JP2016029729A (en) * | 2000-02-22 | 2016-03-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US6610997B2 (en) | 2000-03-17 | 2003-08-26 | Seiko Epson Corporation | Electro-optical device |
US6809338B2 (en) | 2000-03-17 | 2004-10-26 | Seiko Epson Corporation | Electro-optical device |
KR100458993B1 (en) * | 2000-04-11 | 2004-12-03 | 닛뽕덴끼 가부시끼가이샤 | Liquid crystal display device and liquid crystal projector apparatus |
US7123323B2 (en) | 2000-04-11 | 2006-10-17 | Nec Corporation | Liquid crystal display device with conductive light shielding film and contact holes |
US8829529B2 (en) | 2000-04-12 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Illumination apparatus |
US9704996B2 (en) | 2000-04-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8487315B2 (en) | 2000-04-12 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Illumination apparatus |
KR100449772B1 (en) * | 2000-04-19 | 2004-09-22 | 세이코 엡슨 가부시키가이샤 | Electrooptical device, manufacturing method for manufacturing electrooptical device, and electronic equipment |
JP4496600B2 (en) * | 2000-04-24 | 2010-07-07 | セイコーエプソン株式会社 | Electro-optical device and projector |
JP2001305581A (en) * | 2000-04-24 | 2001-10-31 | Seiko Epson Corp | Electrooptical device |
JP2001337349A (en) * | 2000-05-23 | 2001-12-07 | Samsung Electronics Co Ltd | Thin film transistor substrate for liquid crystal display device, and its repairing method |
JP4733844B2 (en) * | 2000-05-23 | 2011-07-27 | 三星電子株式会社 | Thin film transistor substrate for liquid crystal display device and repair method thereof |
US7929069B2 (en) | 2000-05-23 | 2011-04-19 | Samsung Electronics Co., Ltd. | Thin film transistor substrate for a liquid crystal display |
JP2006309253A (en) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
JP4684170B2 (en) * | 2000-06-28 | 2011-05-18 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
US7514302B2 (en) | 2000-06-28 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2017161924A (en) * | 2000-09-29 | 2017-09-14 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
JP2002198537A (en) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
US8138555B2 (en) | 2000-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
US8551796B2 (en) | 2000-09-29 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP2016212433A (en) * | 2000-09-29 | 2016-12-15 | 株式会社半導体エネルギー研究所 | Display device, display module, and electronic appliance |
JP2014150262A (en) * | 2000-09-29 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
JP2002372925A (en) * | 2001-04-11 | 2002-12-26 | Sony Corp | Display device |
US7027109B2 (en) | 2001-08-03 | 2006-04-11 | Nec Corporation | TFT array substrate and active-matrix addressing liquid-crystal display device |
US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100525859B1 (en) * | 2002-02-12 | 2005-11-02 | 세이코 엡슨 가부시키가이샤 | Electro-opticalal device and electronic equipment |
US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
US7491609B2 (en) | 2004-08-26 | 2009-02-17 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
JP2006243753A (en) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | Substrate device, optoelectronic device, and electronic instrument |
JP2008097024A (en) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | Electrooptical substrate, electrooptical device including the same, and electronic apparatus |
JP2011242786A (en) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Display device and projector |
JP2012194560A (en) * | 2012-04-25 | 2012-10-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9459502B2 (en) | 2013-05-27 | 2016-10-04 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP3736122B2 (en) | 2006-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736122B2 (en) | Liquid crystal device and electronic device | |
US6999150B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
JP3684578B2 (en) | Liquid crystal device and electronic device | |
US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
JP3381718B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP3744227B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP2000081636A (en) | Electrooptical device and its manufacture and electronic instrument | |
JP3551778B2 (en) | Electro-optical device, substrate for electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP3674356B2 (en) | Electro-optical device and manufacturing method thereof, TFT array substrate, and electronic apparatus | |
JPH11265162A (en) | Electro-optical device and electronic equipment | |
JP3690119B2 (en) | Liquid crystal device and projection display device | |
JP2003045966A (en) | Thin film semiconductor device, electro-optical device, projection liquid crystal display device using the same and electronic equipment | |
JP4371089B2 (en) | Liquid crystal device and display device using the same | |
JP3769970B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP3791482B2 (en) | Liquid crystal device and electronic device | |
JP3791541B2 (en) | Liquid crystal device and electronic device | |
JP4013401B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP3782054B2 (en) | Liquid crystal device and electronic device | |
JP3697964B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP3788086B2 (en) | Electro-optical device and display device using the same | |
JP3680848B2 (en) | Substrate using thin film transistor, liquid crystal device, and electronic device | |
JP4400239B2 (en) | Electro-optical device and electronic apparatus | |
JP2001075123A (en) | Electrooptical device, its manufacture and electronic equipment | |
JP2004102256A (en) | Electro-optical device and electronic appliance | |
JP4185620B2 (en) | Electro-optical device and projection display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |