New! View global litigation for patent families

JP2000010120A - Liquid crystal device and electronic appliance - Google Patents

Liquid crystal device and electronic appliance

Info

Publication number
JP2000010120A
JP2000010120A JP17624298A JP17624298A JP2000010120A JP 2000010120 A JP2000010120 A JP 2000010120A JP 17624298 A JP17624298 A JP 17624298A JP 17624298 A JP17624298 A JP 17624298A JP 2000010120 A JP2000010120 A JP 2000010120A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
scanning
crystal
liquid
device
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17624298A
Other languages
Japanese (ja)
Other versions
JP3736122B2 (en )
Inventor
Masao Muraide
正夫 村出
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To enable high-quality image display by relatively simple constitution using light shielding films with a liquid crystal device of a type provided with these light shielding film on the lower side of TFTs. SOLUTION: This liquid crystal device has a liquid crystal layer held between a pair of substrates and pixel electrodes 9a disposed in a matrix form on the substrate for the liquid crystal device. The island-shaped first light shielding films 11c consisting of a high melting metal lined up in a scanning line direction are respectively electrically connected via contact holes (18) to island-shaped scanning line pats 3a likewise lined up in the scanning line direction, by which one scanning line (300a) is formed. As a result, the resistance of the scanning lines is lowered.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ(以下適宜、TFTと称する)駆動によるアクティブマトリクス駆動方式の液晶装置及びこれを用いた電子機器の技術分野に属し、特に、液晶プロジェクタ等に用いられる、TFTの下側に遮光膜を設けた形式の液晶装置及びこれを用いた電子機器の技術分野に属する。 BACKGROUND OF THE INVENTION The present invention relates to a thin film transistor (hereinafter appropriately referred to as a TFT) belonging to the liquid crystal device and the art of electronic device using the active matrix drive method using the drive, in particular, used for a liquid crystal projector or the like belongs to a technical field of an electronic apparatus using the format liquid crystal device and which of provided with a light shielding film on the lower side of the TFT.

【0002】 [0002]

【従来の技術】従来、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には、表示画像の高品位化のために、以下に説明するような各種の技術が採用されている。 Conventionally, when this type of liquid crystal device is used as a light valve for a liquid crystal projector or the like, for the high quality of display images, are employed various techniques such as described below .

【0003】第1に、液晶装置がライトバルブとして用いられる場合には一般に、液晶層を挟んで液晶装置用基板に対向配置される対向基板の側から投射光が入射される。 [0003] First, the liquid crystal device is generally when used as a light valve, the projection light from a counter substrate disposed to face the substrate for a liquid crystal device across the liquid crystal layer is incident. ここで、投射光がTFTのa−Si(アモルファスシリコン)膜やp−Si(ポリシリコン)膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、TF Here, when the projection light is incident on the region of the channel formation composed of a-Si (amorphous silicon) film or p-Si (polysilicon) film of TFT, a photoelectric current is generated by photoelectric conversion effect in this region would be, TF
Tのトランジスタ特性が劣化する。 Transistor characteristics of the T is degraded. このため、対向基板には、各TFTに夫々対向する位置に、Cr(クロム) Therefore, the counter substrate, respectively opposite positions to each TFT, Cr (chromium)
などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。 It is common shielding film of a metal material or a resin black such called a black matrix or a black mask is formed. 尚、この遮光膜は、各画素の開口領域(即ち、投射光が透過する領域)を規定することにより、TFTのp−Si層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。 Incidentally, the light shielding film, by defining the aperture region of each pixel (i.e., the region where the projected light is transmitted), in addition to shielding the p-Si layer of the TFT, improving contrast, color material color mixing preventing such It plays a function.

【0004】ここで特に、この種の液晶装置において、 [0004] Here, in particular, in the liquid crystal device of this kind,
トップゲート構造(即ち、液晶装置用基板上においてゲート電極がチャネルの上側に設けられた構造)を採る正スタガ型又はコプラナー型のa−Si又はp−SiTF Top gate structure (i.e., the gate electrode structure provided on the upper side of the channel in the liquid crystal device on the substrate for) the positive stagger type or coplanar take a-Si or p-SiTF
Tを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、液晶装置用基板の側からTFTのチャネルに入射するのを防ぐ必要がある。 In the case of using the T, a part of the projection light as return light by the projection optical system in a liquid crystal projector, it is necessary to prevent the incident from the side of the substrate for a liquid crystal device in the channel of the TFT. 同様に、投射光が通過する際の液晶装置用基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光として液晶装置用基板の側からTFTのチャネルに入射するのを防ぐ必要もある。 Similarly, the reflected light and from the liquid crystal device for surface of the substrate as it passes the projection light, penetrating the projection optical system after further emitted from another liquid crystal device when using a combination of a plurality of liquid crystal devices for color come part of the projection light, it is also necessary to prevent the incident from the side of the substrate for a liquid crystal device in the channel of the TFT as returned light. このために、特開平9−12 To this end, JP-A-9-12
7497号公報、特公平3−52611号公報、特開平3−125123号公報、特開平8−171101号公報等に開示されたように、石英基板等からなる液晶装置用基板上においてTFTに対向する位置(即ち、TFT 7497, JP-Kokoku 3-52611, JP-A No. 3-125123 discloses, as disclosed in JP-A-8-171101 Patent Publication, facing the TFT in a liquid crystal device for a substrate made from quartz substrate, or the like position (ie, TFT
の下側)にも、例えば不透明な高融点金属から遮光膜を形成する技術が採用されている。 Even lower) of, for example, technology for forming a light-shielding film from an opaque refractory metal is employed.

【0005】第2に、この種の液晶装置においては、走査信号をゲート電極に印加することによりTFTをオン(導通状態)として画素電極に画像信号を供給する時間に対して、画素電極に電圧が保持される時間を長くするために、即ちデューティー比が小さくても十分な時間だけ液晶駆動電圧を印加できるように、画素電極に対して蓄積容量を付加する技術が採用されている。 [0005] Second, in the liquid crystal device of this kind, for the time to supply image signals to the pixel electrodes TFT as ON (conductive state) by applying a scanning signal to the gate electrode, the voltage to the pixel electrode There in order to lengthen the time to be maintained, i.e. so that the duty ratio can be applied only liquid crystal driving voltage sufficient time be small, additional techniques are employed to the storage capacitor for the pixel electrode.

【0006】ここで、走査線に沿って形成された容量線の一部を他方の蓄積容量電極として構成する方式が一般化されている。 [0006] Here, a method of constituting a part of the capacitor line formed along the scanning line as the other storage capacitor electrode are generalized. 或いは、各走査線にTFTを介して接続された画素電極に対して、当該各走査線の前段の走査線を容量線として代用して、蓄積容量を付加することも一般化している。 Alternatively, for the pixel electrode that is connected via the TFT to the scanning line, by substituting a previous scan line of each of the scanning lines as a capacitor line, and also generalized adding storage capacity. 即ち、各画素のTFTのゲート絶縁膜を延設して誘電体膜として用いて且つ画素電極に接続されたソース又はドレイン領域を形成する半導体膜を延設して一方の蓄積容量電極とすると共に前段の走査線の一部を延設して他方の蓄積容量電極として構成するのである。 That, together with and the source or connected to the pixel electrode and one of the storage capacitor electrode to extend the semiconductor film to form a drain region is used as a dielectric film and extending the gate insulating film of the pixel TFT and extending a portion of the previous scan line is to configure as the other storage capacitor electrode. この場合には、容量線を別途配線しないで済むため、製造上有利であり、装置構成の簡略化にも役立つ。 In this case, since it is not necessary to separately wire the capacitor line is advantageous for production also helps simplify the apparatus configuration.

【0007】第3に、この種の液晶装置においては、表示画面におけるフリッカ防止や直流電圧印加による液晶劣化を防止するために、画像信号のフレームやフィールド単位で液晶印加電圧を反転したり、更に走査線毎、データ線毎又は画素毎に液晶印加電圧を反転する技術が採用されている。 Thirdly, in the liquid crystal device of this type, in order to prevent the liquid crystal deterioration due to flicker prevention and DC voltage application in the display screen, or by inverting the voltage applied to the liquid crystal in a frame or field unit of the image signal, further each scan line, the inversion technique is employed a liquid crystal applied voltage to the data line or per each pixel.

【0008】これらの反転駆動方式のうち、データ線や走査線に沿った液晶部分の配向不良の低減、画素部の開口領域の確保、制御の容易さ等の観点から、少なくともデータ線毎に液晶印加電圧の反転駆動を行う方式(以下、走査線反転駆動方式)が主流となっている。 [0008] Among these inversion driving method, liquid crystal orientation defect reduction of the liquid crystal portion along the data lines and scanning lines, ensuring the opening region of the pixel portion, in view of easiness of control, at least every data line method of performing inversion driving of the applied voltage (hereinafter, scan line inversion driving method) has become the mainstream.

【0009】第4に、この種の液晶装置においては、所定タイミングでデータ線に画像信号を書き込むデータ線駆動回路における、データ線への書き込み負担を軽減するために、各データ線に対して水平帰線期間内に画像信号に先行して所定電圧(例えば、中間調レベルに対応する画像信号の電圧)の所謂プリチャージ信号を印加する、即ちプリチャージを行う技術も採用されている。 [0009] Fourthly, in the liquid crystal device of this type, the data line driving circuit for writing the image signal to the data line at a predetermined timing, in order to reduce the write load on the data line, horizontal with respect to the data lines predetermined voltage prior to the image signal within the blanking period (for example, the voltage of the image signal corresponding to the gray level) is applied to so-called pre-charge signal, i.e., a technique for precharging has also been adopted.

【0010】特に、前述した走査線反転駆動方式の場合には、データ線駆動回路は水平走査毎に逆極性の電圧を持つデータ信号を供給する必要があるため、このプリチャージは極めて重要となる。 [0010] Particularly, in the case of scan line inversion driving method described above, since the data line driving circuit is required to supply a data signal having a reverse polarity voltage every horizontal scan, the pre-charge is extremely important .

【0011】以上説明したように、遮光膜をTFTの下側にも設ける第1の技術、容量線や前段の走査線を利用して蓄積容量を付加する第2の技術、走査線反転駆動方式を行う第3の技術、プリチャージを行う第4の技術などを採用することにより、液晶装置を液晶プロジェクタのライトバルブとして用いて高品位の画像表示が可能となる。 [0011] As described above, the first technology, a capacitor line and the front stage of the second technique using a scan line adds storage capacity to provide, as an opening to the lower side of the TFT, the scanning line inversion driving method third technique performing, by adopting the like fourth technique for precharging, a high-quality image display becomes possible by using the liquid crystal device as a light valve of a liquid crystal projector.

【0012】 [0012]

【発明が解決しようとする課題】液晶装置においては、 The object of the invention is to be Solved in the liquid crystal device,
画質向上という一般的要請が強く、このために液晶装置の駆動周波数を高めることが重要となるが、アクティブマトリクス駆動方式における時分割駆動に支障がないように駆動周波数を高めるためには、データ線や走査線或いは容量線の抵抗や時定数を下げる必要がある。 Strong general demand that image quality, it is possible to increase the driving frequency of the liquid crystal device for this is important, in order to increase the driving frequency so as not interfere with the time division drive in the active matrix driving method, the data line and it is necessary to lower the resistance and time constant of the scanning lines or the capacitor line.

【0013】しかしながら、一般に走査線は、600℃ [0013] However, in general, the scanning lines, 600 ° C.
以上の高温プロセスの場合、耐熱性の問題から導電性のポリシリコン膜で形成されている。 For more high temperature process, and is formed of a polysilicon layer of the conductive heat-resistant problem. このため、同じ寸法で配線を形成したとしても、アルミニウム(Al)膜といった金属膜と比較すれば、ポリシリコン膜は数100 Therefore, even when forming a wiring of the same size, when compared with the metal film such as aluminum (Al) film, a polysilicon film is number 100
倍以上抵抗が高くなる。 More than double resistance is high. したがって、対角2インチ以下といった小型の液晶装置でも、走査線の信号遅延は無視できなくなっており、これに応じて走査線の時定数は数10μs程度になる場合がある。 Therefore, even a small liquid crystal device of such a diagonal 2 inches or less, the signal delay of the scanning lines are no longer negligible, the time constant of the scanning lines in response to this sometimes becomes about several 10 [mu] s. このため、走査線における比較的高い抵抗や大きな時定数が駆動周波数を上げる際の根本的な制約となってしまうという問題点がある。 Therefore, there is a problem that a relatively high resistance and large time constant in the scan line becomes a fundamental limitation when raising the driving frequency. この問題点に対し、例えば走査線を低抵抗の金属膜から形成することで対処しようとすると、走査線は画素のTFTのゲート電極をも構成するので、該TFTの製造プロセスにおける活性化アニール等の高温プロセスに晒されるため、製造中に応力が発生して半導体膜、ゲート絶縁膜、ゲート電極(走査線)等にクラックが入ってしまう。 For this problem, for example, a scanning line seeks to address by forming a low resistance metal film, since the scanning line constitutes also a gate electrode of the pixel of the TFT, activation annealing in the manufacturing process of the TFT due to exposure to high temperature processes, the semiconductor film stress is generated during manufacture, the gate insulating film, thereby cracked to the gate electrode (scanning line) and the like. このため、この対処方法の実用化は極めて困難である。 Therefore, practical application of this workaround is extremely difficult. また特に、前述のように前段の走査線を容量線として用いる場合には、各走査線に次段の走査線の容量線としての容量が付加されることになるので、各走査線の時定数はより大きくなってしまうため、この問題はより深刻となる。 In particular, when used as a capacitor line of the previous scan line as described above, it means that the capacitance of the capacitor line of the next scanning line in each scanning line is added, the time constant of the scanning lines because becomes larger, this problem becomes more serious.

【0014】更に前述のようにプリチャージを行う場合には、特に水平帰線期間に対して相対的に走査線の時定数が大きくなると、画素におけるTFTをオフにするタイミングが遅れるために、当該オフが遅れたTFTを介して画素電極に、次段の走査線に係るプリチャージ信号が書き込まれることにより、或いは、当該オフが遅れたTFTを介して画素電極の電位に次段の走査線に係るプリチャージ信号の電位が引かれて次段の走査線に係るプリチャージが電位不足となるにより、縦クロストークが発生してしまうという問題点がある。 [0014] When the further precharging as described above, especially the time constant of the relative scanning lines becomes large with respect to the horizontal blanking interval, because the timing of turning off the TFT is delayed in the pixel, the off the pixel electrodes through the delay was TFT, by a precharge signal related to the next scanning line is written, or to the next scan line to the potential of the pixel electrode through the TFT to which the off is delayed drawn potential of the precharge signal precharge according to the next scan line of the more becomes insufficient potential, there is a problem that vertical cross talk is generated.

【0015】より具体的には、図28に示したように、 [0015] More specifically, as shown in FIG. 28,
グレー(中間色)を背景として黒部分がハイコントラストで描かれた画像701を表示しようとする場合、第n If the black portion gray (neutral) as a background to be displayed the image 701 drawn in high contrast, the n
段目の走査線に対応する画素行上で他の画素に与えられる画像信号の電圧(ここでは、グレーに対応する電圧) Voltage of the image signal applied to the other pixels on the pixel row corresponding to the stage of the scanning lines (here, a voltage corresponding to gray)
と部分的に異なる電圧(ここでは、黒に対応する電圧) And partially different voltages (here, voltage corresponding to black)
の画像信号が与えられると、このように走査線の時定数が相対的に大きいことにより、第n−1段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第n− When an image signal is given by the constant is relatively large when such scanning line, before the gate voltage of the n-1 stage scanning line is stabilized in potential during off, i.e. the n -
1段目の走査線に接続されたTFTがオフされる前に、 Before connected TFT in the first-stage scanning line are turned off,
第n段目の走査線に係るプリチャージ信号が印加される。 Precharge signal according to the n-th stage scanning line is applied. 従って、第n−1段目の画素電極には、第n段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、図28に示すように、実際に表示される画像70 Therefore, the first n-1 stage of the pixel electrodes, for precharging signal is pulled to black display in the voltage of the n-th stage is applied, as shown in FIG. 28, an image 70 which is actually displayed
2においては、黒表示された画素の上側にある第n−1 In 2, the n-1 located at the upper side of the pixel that is a black display
段目の画素は、走査線反転駆動の場合には(グレー表示ではなく)白表示とされてしまう。 Pixels of th stage, when the scan line inversion driving would be a (rather than gray) white display. 他方、第n段目の走査線のゲート電圧がオフ時の電位に安定する前に、即ち第n段目の走査線に接続されたTFTがオフされる前に、第n+1段目の走査線に係るプリチャージ信号が印加される。 On the other hand, before the gate voltage of the n-th stage of the scan line is stabilized in potential during off, i.e. before the connected TFT is turned off to the n-th scanning line, the (n + 1) stage of the scan line precharge signal according to is applied. 従って、第n+1段目の画素電極には、第n Therefore, the first n + 1 stage pixel electrode, the n
段目の黒表示の電圧に引かれるプリチャージ信号が印加されるため、実際に表示される画像702においては、 Since the precharge signal is pulled to black display in the voltage of th stage is applied, an image 702 which is actually displayed,
黒表示された画素の下側にある第n+1段目の画素は、 The first n + 1 stage of the pixels at the bottom of pixels displaying black,
走査線反転駆動の場合には(グレー表示ではなく)白表示とされてしまう。 When the scan line inversion driving would be a (rather than gray) white display.

【0016】以上のように、実際に表示される画像70 [0016] As described above, the image 70 which is actually displayed
2においては、グレー表示されるべき背景には、黒表示された画素の上下に白い縦クロストークが生じてしまい、更に、その付近にも走査線の方向に沿って白からグレーに徐々に移行するグラデーションのクロストークが生じてしまうのである。 In 2, the background to be grayed will occur white vertical crosstalk and below the pixel that is black display, further gradually shifts to gray from white along the direction of the scanning lines in the vicinity of the it is the cross-talk of the gradient occurs to.

【0017】この場合特に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、即ち、黒表示すべき画素が、一本の走査線上で左右のうち一方側から走査信号を供給する場合には他方側に近い画素である程或いは両側から走査信号を供給する場合には中央に近い画素である程、走査線のゲート電圧がオフ時の電位に安定するより以前に、当該画素行における各画素への書き込みが行われるため、上述の如き縦クロストークが顕著に発生し易い。 [0017] Particularly, in this case, when the applied image signals of different voltages to partially be black display, the larger is the time close to the end of the writing of each scan line, i.e., pixels to be black display, extent when supplying a scanning signal from one side of the left and right with a single scanning line is a pixel closer to the center in the case of supplying the scanning signals from the or each side extent is the pixel closer to the other side, the scanning lines prior to the gate voltage to stabilize the potential at the time of off, since the writing into the pixels in the pixel row is performed easily such as described above vertical crosstalk is remarkably generated. 従って、画面全体として見れば、左右ムラ(片側から走査線を駆動する場合)や中央ムラ(両側から走査線を駆動する場合)といった画質品位の劣化を招くという問題点がある。 Therefore, if you look at the entire screen, thereby leading to deterioration of image quality such as (when driving the scanning lines from both sides) and central irregularity (when driving the scan lines from one side) lateral unevenness.

【0018】加えて、前述した容量線は、走査線と同様のポリシリコン膜から形成される場合、走査線と同様に抵抗や時定数が大きい。 [0018] In addition, the aforementioned capacitor line, if it is formed of the same polysilicon film and the scanning line, is large similarly resistance and time constant and scanning lines. このため、複数のデータ線の下を交差して配線された容量線における各データ線との容量カップリングにより容量線の電位が揺れて、横クロストークやゴースト等による画像劣化が発生してしまうという問題点もある。 Therefore, shaking the potential of the capacitor line due to capacitive coupling between each data line in the capacitor lines arranged to intersect the bottom of the plurality of data lines, an image degradation due to horizontal crosstalk or ghost like occurs there is also a problem.

【0019】より具体的には、図29に示したように、 [0019] More specifically, as shown in FIG. 29,
グレーを背景として黒部分がハイコントラストで描かれた画像801を表示しようとする場合、このような容量カップリングによる容量線の電位揺れが安定する前に、 If the black portion of the gray background is to display the image 801 drawn in high contrast, before the potential fluctuation of the capacitor line by such capacitive coupling is stable,
当該画素行における各画素への書き込みが行われる。 Writing to each pixel in the pixel row is performed. このため、実際に表示される画像802においては、黒表示すべき部分的に異なる電圧の画像信号が与えられた画素の左右の画素における電圧不足を招いて、グレー表示すべき行全体が白っぽくなるという現象、即ち、横クロストークやゴースト等が発生するのである。 Therefore, in the image 802 which is actually displayed, inviting insufficient voltage of the left and right pixels of the pixel given image signals of different voltages to partially be black display, the entire line to be grayed becomes whitish phenomenon, that is, horizontal crosstalk or ghost or the like is to occur.

【0020】この場合も、前述の縦クロストークの場合(図28参照)と同様に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、容量カップリングによる容量線の電位揺れが安定するより以前に、当該画素行における各画素への書き込みが行われるため、横クロストークやゴースト等が顕著に発生し易い。 [0020] In this case, as in the case of the above-described vertical crosstalk (see FIG. 28), when given an image signal of a different voltage to partially be black display, the end of the writing of each scan line extent a point close to, prior to the potential fluctuation of the capacitor line due to capacitive coupling is stabilized, since the writing into the pixels in the pixel row is performed, the horizontal crosstalk or ghost or the like is remarkably easily generated.

【0021】そして、以上説明したような縦クロストーク(図28参照)や横クロストーク(図29参照)等は、所謂XGA、SXGA等の機種の液晶装置のように駆動周波数が高くなると、相対的に走査線や容量線の時定数が大きくなるために、発生し易くなってしまう。 [0021] Then, above described vertical crosstalk as described (see FIG. 28) and horizontal cross-talk (see Fig. 29) or the like, so-called XGA, the drive frequency so that the liquid crystal device model SXGA or the like is high, the relative to to the time constant of the scanning lines and capacitor lines increases, it becomes likely to occur.

【0022】本発明は上述した問題点に鑑みなされたものであり、遮光膜を用いた比較的簡易な構成により、高品質の画像表示が可能な液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。 [0022] The present invention has been made in view of the problems described above, a relatively simple configuration using the light-shielding film, an electronic apparatus including the liquid crystal device and the liquid crystal device capable of high-quality image display it is an object of the present invention to provide.

【0023】 [0023]

【課題を解決するための手段】本発明は、一対の基板間に液晶が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記複数の薄膜トランジスタの少なくともチャネル領域を前記一方の基板の側から見て夫々覆う位置に設けられている導電性の遮光膜と、該遮光膜と前記薄膜トランジスタとの間に介在する第1層間絶縁膜とを備え、前記走査線の少なくとも一部は前記遮光膜と同一膜からなることを特徴とする。 Means for Solving the Problems The present invention relates to a liquid crystal is interposed between a pair of substrates, on one substrate of the pair of substrates, a plurality of pixel electrodes arranged in a matrix, the a plurality of thin film transistors and a plurality of data lines and a plurality of scan lines that are mutually intersect are respectively connected to the plurality of thin film transistors, the one substrate to at least the channel region of the plurality of thin film transistors respectively driving the plurality of pixel electrodes a conductive light shielding film provided in each cover position when viewed from the side, and a first interlayer insulating film interposed between the thin film transistor and the light shielding film, at least a portion of the scanning line the characterized by comprising the light-shielding film of the same film.

【0024】本発明のかかる構成によれば、薄膜トランジスタのチャネル領域は、一方の基板の側から入射される戻り光等については、遮光膜により遮光されており、 According to the configuration of the invention, the channel region of the thin film transistor, for returning light or the like entering from the side of one substrate are shielded by the light shielding film,
薄膜トランジスタの戻り光等による特性劣化を防止できる。 It can prevent characteristic deterioration due to the thin film transistor of the return light and the like. 他方、走査線の少なくとも一部はこの導電性の遮光膜と同一膜で形成されているので、走査線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。 On the other hand, at least a portion of the scan line because it is formed by a light shielding film and the same film of the conductive, the resistance of the scan lines, is significantly reduced by the resistance of the conductive light shielding film. 例えば、 For example,
走査線をポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、走査線の抵抗を、遮光膜のシート抵抗により支配できる。 By forming the formed and light-shielding film scanning lines of a polysilicon film of a conductive refractory metal film, the resistance of the scanning line can be governed by the sheet resistance of the light-shielding film. 即ち、走査線における大幅な低抵抗化が可能となる。 That is, significant reduction in resistance scanning lines becomes possible.

【0025】以上の結果、低抵抗で小さい時定数の走査線により複数の画素電極に走査信号が供給されるため、 [0025] As a result, since the scan signal is supplied to the plurality of pixel electrodes by the scan line time constant small with low resistance,
液晶装置の駆動周波数を高めても、例えば前述の如き前段の走査線に係るゲートがオフとならないうちにプリチャージ信号が印加されたり、前段の走査線に係る画像信号の電圧にプリチャージ信号が引かれたりすることに起因する縦クロストーク(図28参照)は低減され、高品位の画像表示が行える。 Even by increasing the drive frequency of the liquid crystal device, for example, or a precharge signal is applied while the gates of the above-mentioned previous scan line is not off, the pre-charge signal to a voltage of an image signal according to the previous scan line vertical crosstalk (see FIG. 28) that result from or pulled is reduced, it can be performed a high-quality image display.

【0026】本発明は、前記走査線が導電性のポリシリコン膜から形成されており、前記遮光膜は、前記ポリシリコン膜にコンタクトホールを介して電気的接続された前記走査線の冗長配線及び中継配線のうち少なくとも一つとして配設された第1遮光膜を有することを特徴とする。 The invention, the scanning lines are formed of a conductive polysilicon film, the light-shielding film, said scanning line redundancy line and electrically connected through a contact hole in said polysilicon film and having a first light-shielding film which is disposed as at least one of the relay wiring.

【0027】本発明のかかる構成によれば、第1遮光膜は、導電性のポリシリコン膜から形成された走査線に対して、コンタクトホールを介して電気的接続されているので、走査線の抵抗を導電性の遮光膜の抵抗により顕著に低められ、走査線と第1遮光膜との間で確実に且つ信頼性の高い電気的接続状態を実現できる。 According to the configuration of [0027] the present invention, the first light shielding film, the scanning lines formed of a conductive polysilicon film, since they are electrically connected through a contact hole, the scan line resistance remarkably be reduced by the resistance of the conductive light shielding film and the electrical connection reliably and reliable between the scan line and the first light-shielding film can be realized.

【0028】本発明の冗長配線とは、走査線と例えばコンタクトホールを介して並列に接続されることにより、 The redundant wiring of the present invention, by being connected in parallel through the scanning line and, for example, contact hole,
導通状態にある走査線との間に冗長的な電気的導通を更に付与する配線をいい、中継配線とは、走査線と例えばコンタクトホールを介して直列に接続されることにより、部分的に途切れた走査線との間を中継して走査線全体の電気的導通を確保する配線をいう。 Refers to further impart wiring redundant electrical conduction between the scan lines in the conductive state, and the relay wiring, by being connected in series with the scanning lines, for example, via a contact hole, partially broken relayed between the scanning lines means a wiring to ensure electrical continuity of the entire scan line. 従って、本発明のかかる構成によれば走査線の抵抗を、第1遮光膜を構成する導電性の遮光膜の抵抗により顕著に低められる。 Thus, the resistance of the scan lines according to the structure according the present invention, is significantly reduced by the resistance of the conductive light shielding film which constitutes the first light shielding film.

【0029】これに加えて、特に第1遮光膜を冗長配線として配設した場合には、異物等により走査線が途中で断線しても、第1遮光膜が走査線の代わりになるので、 [0029] In addition to this, especially when arranged first light-shielding film as a redundant wiring, be broken scan line in the middle by a foreign object or the like, since the first light shielding film made, instead of the scanning lines,
冗長構造が実現できる。 Redundant structure can be realized.

【0030】本発明は、前記遮光膜は、該走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含む第2遮光膜とを有することを特徴とする。 [0030] The present invention, the light shielding film, redundant wiring of the scanning line, a first light-shielding film which is disposed as at least one of the relay wiring and the body, is electrically insulated from the first light shielding film and having a second light-shielding film including a portion of the light-shielding film provided at a position covering the cage the channel region.

【0031】本発明は、第2遮光膜が第1遮光膜から電気的絶縁されているため、走査信号の電位により第1遮光膜の電位が変動しても、第2遮光膜における電位は実質的に殆ど又は全く変動せずに安定している。 [0031] The present invention, since the second light-shielding film is electrically insulated from the first light-shielding film, the potential of the first light-shielding film by the potential of the scanning signal is varied, the potential at the second light shielding film is substantially It is stable in with little or no change basis. そして、 And,
このように安定した第2遮光膜が、チャネル領域を覆う位置、即ち画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより、薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。 Thus stable second light-shielding film, position covering the channel region, that is, including the portions of the light shielding film provided on the lower side of the pixel of the thin-film transistor, part of the light-shielding film provided on the lower side of the thin film transistor in the pixel by the potential of fluctuates by the potential variation of the scanning line can prevent degrading the transistor characteristic of the thin film transistor.

【0032】本発明は、前記走査線は、前記走査線に沿って並ぶ前記複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断された複数の島状配線部からなり、前記第1遮光膜は、前記複数の島状配線部を相互に電気的接続することを特徴とする。 [0032] The present invention, the scan line becomes a gate electrode of said plurality of thin film transistors arranged along the scanning line from the plurality of island-shaped wiring portion which are separated from one another with containing respectively the first light shielding film , characterized by mutually electrically connecting a plurality of island-shaped wiring portion.

【0033】本発明のかかる構成によれば、走査線をなす複数の島状配線部は、走査線に沿って並ぶ複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断されている。 According to the configuration of [0033] the present invention, a plurality of island-shaped wiring portion which forms the scan lines are divided into one another with a plurality of gate electrodes of the thin film transistors arranged along the scanning lines including respectively. 従って、この島状配線部だけでは走査信号を各画素に供給不可能であるが、第1遮光膜により、これらの島状配線部は相互に電気的接続されているので、 Thus, although only the island-shaped wiring portion is not supplied to the scanning signal to each pixel, the first light shielding film, since these islands wiring portion are electrically connected to each other,
走査信号を各画素に供給可能となる。 The scan signal can be supplied to each pixel. そして、このように島状配線部を中継する第1遮光膜の抵抗の低さに応じて、走査線の抵抗を低められる。 And thus in accordance with the low level of resistance of the first light-shielding film for relaying the island-like wiring portions are lowering the resistance of the scan lines.

【0034】本発明は、前記遮光膜は、前記走査線の本体として配設された第1遮光膜を有し、前記複数の薄膜トランジスタは、前記第1遮光膜にコンタクトホールを介して電気的接続された導電性のポリシリコン膜から形成されたゲート電極を有することを特徴とする。 The present invention, the light-shielding film has a first light-shielding film which is disposed as the body of the scanning lines, the plurality of thin film transistors electrically connected through a contact hole in the first light-shielding film and having a gate electrode formed from electrically conductive polysilicon film.

【0035】本発明のかかる構成によれば、ゲート電極は、導電性のポリシリコン膜から形成されているので、 According to the configuration of [0035] the present invention, the gate electrode, because it is formed from a conductive polysilicon film,
金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。 As in the case of forming a gate electrode of a metal film, a semiconductor film constituting the thin film transistor due to the stress generated during a high temperature process such as activation annealing, the gate insulating film, the risk of metal film or the like is peeled off can be avoided. 同時に、走査線の本体として配設された導電性の遮光膜からなる第1遮光膜により、走査線の抵抗を低めることが可能となる。 At the same time, the first light-shielding film consisting disposed electrically conductive light shielding film as the body of the scanning lines, it is possible to lower the resistance of the scan lines. しかも、複数の薄膜トランジスタは、第1遮光膜にコンタクトホールを介して電気的接続されているので、ポリシリコン膜からなるゲート電極と遮光膜からなる走査線との間で確実に且つ信頼性の高い電気的接続状態を実現できる。 Moreover, a plurality of thin film transistors, since they are electrically connected through a contact hole in the first light-shielding film, reliably and reliable between the scan line and the gate electrode made of a polysilicon film made of a light-shielding film It can realize the electrical connection state.

【0036】本発明は、前記遮光膜及び前記走査線は、 The present invention, the light shielding film and the scanning line,
前記複数の薄膜トランジスタの各々において、前記第1 In each of the plurality of thin film transistors, the first
層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル領域を挟んで対向配置されると共にコンタクトホールを介して相互に電気的接続された部分を夫々含むことを特徴とする。 An interlayer insulating film and the gate insulating film each via in, characterized in that mutually include people respectively electrically connected portion via the contact hole while being opposed across the channel region.

【0037】本発明のかかる構成によれば、一方で、走査線は、ゲート電極部がゲート絶縁膜を介してチャネル領域に対向配置されて画素の薄膜トランジスタ(以下、 According to the configuration of [0037] the present invention, while the scan lines, the pixel gate electrode portion is opposed to the channel region through a gate insulating film the thin film transistor (hereinafter,
“第1のTFT”と称する)を構成する。 Designated "first TFT") constituting the. 他方で、チャネル領域を覆う位置に設けられた遮光膜の部分は、第1 On the other hand, part of the light-shielding film provided at a position covering the channel region, the first
層間絶縁膜を介してチャネル領域に対向配置されるため、ゲート電極部となり、第2のTFTを構成する。 Because it is opposed to the channel region through an interlayer insulating film becomes a gate electrode portion, it constitutes the second of the TFT. そして、これら第1及び第2のTFTのゲート電極部は、 Then, the gate electrode portions of the first and second TFT,
コンタクトホールを介して接続されているため、同一のチャネル領域に対してダブルTFTの構造が得られる。 Because it is connected through a contact hole, the structure of the double TFT is obtained for the same channel region.
従って、第2のTFTにより第1のTFTをバックチャネルにすることにより該第1のTFT即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。 Thus, the first TFT i.e. by the first back-channel TFT by the second TFT, we are possible to improve the characteristics of the thin film transistor in the pixel. 尚、 still,
第2のTFTのゲート絶縁膜である第1層間絶縁膜を薄くすれば、第2のTFTの特性向上を図ることができる。 Thinner first interlayer insulating film is a gate insulating film of the second TFT, we are possible to improve the characteristics of the second of the TFT.

【0038】本発明は、前記複数の走査線は夫々、次段の走査線に前記薄膜トランジスタを介して接続された前記画素電極に蓄積容量を付与するための一方の蓄積容量電極として機能する部分を含むことを特徴とする。 The present invention, the plurality of scanning lines respectively, a portion functioning as one storage capacitor electrode for applying a storage capacitor to the pixel electrode connected via the thin film transistor to the next scan line characterized in that it contains.

【0039】本発明のかかる構成によれば、走査線が含む蓄積容量電極として機能する部分により、次段の走査線に係る画素電極に蓄積容量が付与される。 According to the configuration of [0039] the present invention, the portion functioning as the storage capacitor electrode scanning line includes storage capacitor is applied to the pixel electrode according to the next scan line. より具体的には例えば、次段の走査線に係る画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第1の蓄積容量電極とする。 More specifically, for example, a source or connected to the pixel electrode in the thin film transistor of a pixel according to the next scan line to extend the semiconductor film on the drain side, the first storage capacitor electrode. そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第1の蓄積容量電極に、上述の走査線が含む蓄積容量電極として機能する部分を対向させることにより、 Then, an insulating film that extends from the gate insulating film as a dielectric film, a first storage capacitor electrode, by facing the portion functioning as the storage capacitor electrode above the scan line comprises,
前段の走査線を容量線として利用できる。 The previous scan line can be used as a capacitor line. このように構成すると通常は、走査線に次段の画素の容量が付くために該走査線の時定数が大きくなるが、本発明では、遮光膜を利用することにより走査線の時定数を小さくしているため、このように前段の走査線を容量線として利用する構成としても、前述の如き走査線の時定数が大きいことによる縦クロストーク等の画像劣化を低減できる。 Normal to this structure, although the time constant of the scanning lines in order to stick the capacity of the next pixel in the scan line is large, in the present invention, reduce the time constant of the scanning line by utilizing the light-shielding film because you are, be configured to be utilized in this way the previous scan line as a capacitor line, it is possible to reduce the image deterioration such as vertical crosstalk due to large time constant of the above-mentioned scanning line.

【0040】本発明は、前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を更に備えたことを特徴とする。 The present invention is characterized further by comprising the formed capacitor lines to respectively impart storage capacitor to said plurality of pixel electrodes.

【0041】本発明のかかる構成によれば、容量線により、複数の画素電極に対し蓄積容量が夫々付与される。 According to the configuration of [0041] the present invention, the capacitor line, the storage capacity for a plurality of pixel electrodes are respectively applied.
より具体的には例えば、画素の薄膜トランジスタにおける画素電極に接続されたソース又はドレイン側の半導体膜を延設して、第1の蓄積容量電極とする。 More specifically, for example, also a source connected to the pixel electrode in the thin film transistor of the pixel to extend the semiconductor film on the drain side, the first storage capacitor electrode. そして、ゲート絶縁膜から延設された絶縁膜を誘電体膜として、第1の蓄積容量電極に、上述の容量線が含む蓄積容量電極として機能する部分を対向させることにより、蓄積容量を付与できる。 Then, an insulating film that extends from the gate insulating film as a dielectric film, a first storage capacitor electrode, by facing the portion functioning as the storage capacitor electrode capacitance line described above include, can impart storage capacitor .

【0042】本発明は、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線を前記一方の基板の側から見て夫々覆う位置に設けられた第2遮光膜とを有し、前記容量線及び前記第2遮光膜は、定電位源に接続されていることを特徴とする。 [0042] The present invention, the light shielding film, redundant wiring of the scanning line, a first light-shielding film which is disposed as at least one of the relay wiring and the body, is electrically insulated from the first light shielding film and a second light-shielding film provided the capacitance line respectively covering position when viewed from the side of the one substrate together include portions of the light shielding film provided at a position covering the cage the channel region, the capacity line and the second light-shielding film is characterized by being connected to the constant potential source.

【0043】本発明のかかる構成によれば、第2遮光膜は、第1遮光膜から電気的絶縁され更に定電位源に接続されているので、走査信号の電位により第1遮光膜の電位が変動しても、第2遮光膜における電位は定電位に安定している。 [0043] according according to the configuration of the present invention, the second light shielding film, because it is connected to the electrically insulated further constant potential source from the first light-shielding film, the potential of the first light-shielding film by the potential of the scanning signal be varied, the potential at the second light shielding film is stable to the constant potential. そして、このように安定した第2遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。 Then, thus stable second light-shielding film, because it includes a portion of the light blocking film provided on the lower side of the thin film transistor of the pixel, the potential of the portion of the light blocking film provided on the lower side of the thin film transistor of the pixel scanning lines of it is possible prevent degrading the transistor characteristic of the thin film transistor by varying the potential variation.
他方、容量線も、定電位源に接続されているので、蓄積容量電極として良好に機能し得る。 On the other hand, the capacitance line also, because it is connected to the constant potential source, may function well as a storage capacitor electrode. そして、容量線及び第2遮光膜は定電位源に接続されているので、定電位源に至る両配線を部分的に共用することも可能となる。 Then, the capacitance line and the second light shielding film is connected to a constant potential source, it is possible to share the both lines leading to a constant potential source partially. この場合、定電位源の定電位としては、例えば接地電位に等しくてもよい。 In this case, the constant potential of the constant potential source, for example may be equal to the ground potential.

【0044】本発明は、前記定電位源は、当該液晶装置を駆動するための周辺回路に供給される定電位源であることを特徴とする。 [0044] The present invention, the constant potential source, characterized in that it is a constant potential source supplied to the peripheral circuit for driving the liquid crystal device.

【0045】本発明のかかる構成によれば、定電位源は、走査線駆動回路、データ線駆動回路、対向電極などの周辺回路に供給される、負電源、正電源等の定電位源であるので、特別な電位配線や外部入力端子を設ける必要なく、遮光膜及び容量線を定電位にできる。 According to the configuration of [0045] the present invention, the constant potential source, the scanning line driving circuit, the data line driving circuit is supplied to the peripheral circuits such as the counter electrode, is a negative supply, constant potential source, such as a positive power source because, without the need to provide a special potential wiring or external input terminals can be a light-shielding film and the capacitance line at a constant potential.

【0046】本発明は、前記第2遮光膜が、前記容量線の冗長配線、中継配線及び本体の少なくとも一つとして配設されてなることを特徴とする。 [0046] The present invention, the second light-shielding film, redundant wiring of the capacitance line, characterized by comprising disposed as at least one relay wiring and the body.

【0047】本発明はかかる構成により容量線の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。 [0047] The present invention is the resistance of the capacitor line by this configuration is significantly reduced by the resistance of the conductive light shielding film. 例えば、容量線を走査線と同じポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、容量線の抵抗を、遮光膜のシート抵抗により支配できる。 For example, by forming a and light shielding film to form a capacitor line from the same polysilicon film as the scanning line of a conductive refractory metal film, the resistance of the capacitor line can be governed by the sheet resistance of the light-shielding film.
即ち、容量線における大幅な低抵抗化が可能となる。 In other words, it is possible to greatly reduce the resistance of the capacitance line.

【0048】以上の結果、低抵抗で小さい時定数の容量線により複数の画素電極に蓄積容量が付加されるため、 [0048] As a result, since the storage capacitance is added to the plurality of pixel electrodes by the capacitance line time constant small with low resistance,
液晶装置の駆動周波数を高めても、前述の如き容量線の電位揺れに起因する横クロストーク(図29参照)は低減され、高品位の画像表示が行える。 Even by increasing the drive frequency of the liquid crystal device, the transverse cross-talk due to the potential fluctuation of the foregoing such as capacitance lines (see FIG. 29) is reduced, it can be performed a high-quality image display. また、冗長配線として配設した場合には、容量線が途中で断線しても、第2遮光膜が容量線の代わりになるので、冗長構造が実現できる。 Furthermore, when arranged as a redundant wiring be disconnected prematurely capacitor line, since the second light-shielding film made instead of the capacitor line, a redundant structure can be realized.

【0049】本発明において、前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線及び前記複数のデータ線を前記一方の基板の側から見て夫々覆う位置に網目状に設けられた第2遮光膜とを有することを特徴とする。 [0049] In the present invention, the light-shielding film, redundant wiring of the scanning line, a first light-shielding film which is disposed as at least one of the relay wiring and the body, is electrically insulated from the first light shielding film cage said second provided reticulated the capacitor lines and the plurality of data lines respectively covering position when viewed from the side of the one substrate together include portions of the light shielding film provided at a position covering the channel region and having a light shielding film.

【0050】本発明のかかる構成によれば、遮光膜が有する第2遮光膜は、第1遮光膜から電気的絶縁されているので、走査信号の電位により第1遮光膜の電位が変動しても、第2遮光膜における電位は安定している。 [0050] according according to the configuration of the present invention, the second light-shielding film having the light shielding film, because it is electrically insulated from the first light-shielding film, the potential of the scan signal potential of the first light-shielding film is fluctuated also, the potential at the second light shielding film is stable. そして、このように安定した第2遮光膜が、画素の薄膜トランジスタの下側に設けられた遮光膜の部分を含むので、 Then, thus stable second light-shielding film, because it includes a portion of the light blocking film provided on the lower side of the thin film transistor of the pixel,
画素の薄膜トランジスタの下側に設けられた遮光膜の部分の電位が走査線の電位変動によって変動することにより薄膜トランジスタのトランジスタ特性を劣化させることを未然に防ぐことが可能となる。 It is possible prevent degrading the transistor characteristic of the thin film transistor by the potential of the portion of the light blocking film provided on the lower side of the pixel of the thin film transistor is changed by the potential variation of the scanning line. そして、第2遮光膜は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に網目状に設けられているので、第2遮光膜により各画素部の開口領域を規定でき、第1遮光膜により走査線の抵抗を低められる。 The second light shielding film, so provided in a mesh shape with containing portions of the light shielding film provided at a position covering the channel region, can define an aperture region of each pixel portion by the second light-shielding film, the first It is reduced the resistance of the scanning line by the light-shielding film.

【0051】本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て夫々覆う位置に縞状に設けられていることを特徴とする。 [0051] The present invention, the light-shielding film is characterized in that provided in stripes of said plurality of scanning lines respectively covering position when viewed from the side of the one substrate.

【0052】本発明のかかる構成によれば、遮光膜は、 According to the configuration of [0052] the present invention, the light shielding film,
複数の走査線を一方の基板の側から見て夫々覆う位置に縞状に設けられているので、例えばコンタクトホールを介して走査線と縞状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。 Since it is provided in stripes a plurality of scan lines respectively covering position when viewed from one side of the substrate, for example, by electrically connecting and the stripe-shaped light shielding film scanning lines through the contact holes, shielding the film, it is possible to arrange the relay wiring or redundancy line along the scanning line.

【0053】本発明は、前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられていることを特徴とする。 [0053] The present invention, the light-shielding film is characterized in that provided in an island shape the plurality of scanning lines at least in part on the respective cover position when viewed from the side of the one substrate.

【0054】本発明のかかる構成によれば、遮光膜は、 According to the configuration of [0054] the present invention, the light shielding film,
複数の走査線を一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられているので、例えばコンタクトホールを介して走査線と島状の遮光膜とを電気的接続することにより、遮光膜を、走査線に沿う中継配線或いは冗長配線として配設することが可能となる。 Since it is provided a plurality of scan lines in an island shape to at least partially respectively covering position when viewed from the side of one substrate, for example, electrically connecting the light-shielding film of the scanning line and the island shape through the contact hole by the light shielding film, it is possible to dispose a relay wiring or redundancy line along the scanning line.

【0055】本発明は、前記遮光膜は、Ti、Cr、 [0055] The present invention, the light shielding film, Ti, Cr,
W、Ta、Mo及びPdのうちの少なくとも一つを含むことを特徴とする。 W, Ta, characterized in that it comprises at least one of Mo and Pd.

【0056】本発明のかかる構成によれば、遮光膜は、 According to the configuration of [0056] the present invention, the light shielding film,
不透明な高融点金属であるTi、Cr、W、Ta、Mo An opaque refractory metal Ti, Cr, W, Ta, Mo
及びPdのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、液晶装置用基板上の遮光膜形成工程の後に行われるTFT And at least one of Pd, for example, elemental metals, alloys, because it is composed of a metal silicide or the like, TFT performed after the light-shielding film forming process on a substrate for a liquid crystal device
形成工程における高温処理により、遮光膜が破壊されたり溶融しないようにできる。 By high-temperature treatment in the formation process, the light shielding film can be prevented from melting or being destroyed.

【0057】本発明の電子機器は、上記液晶装置を備えたことを特徴とする。 [0057] Electronic equipment of the present invention is characterized by comprising the liquid crystal device.

【0058】本発明のかかる構成によれば、電子機器は、上述した本願発明の液晶装置を備えているため、冗長構造により装置の信頼性が高く、縦クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能となる。 [0058] according according to the configuration of the present invention, an electronic apparatus is provided with the liquid crystal device of the present invention described above, reliable devices Redundant structure, the display degradation of the vertical crosstalk is reduced high-quality image display becomes possible by cage and return liquid crystal device having excellent light shielding performance against light or the like.

【0059】本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。 [0059] These effects and other advantages of the present invention will become more apparent from the embodiments described below.

【0060】 [0060]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the accompanying drawings.

【0061】(第1実施形態)本発明による液晶装置の第1実施形態の構成及び動作について、図1から図4を参照して説明する。 [0061] The configuration and operation of the First Embodiment The first embodiment of the liquid crystal device according to the present invention will be described with reference to FIGS. 図1は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。 1, various elements in a plurality of pixels formed in a matrix constituting the image forming area of ​​the liquid crystal device, an equivalent circuit of the wiring or the like. 図2は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図3 Figure 2 is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device, FIG. 3
は、図2のA−A'断面図であり、図4は、図2のB− Is a A-A 'sectional view of figure 2, Figure 4 is shown in FIG. 2 B-
B'断面図である。 B 'is a cross-sectional view. 尚、図3及び図4においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 In FIG. 3 and FIG. 4, for a size capable of being identified layers and members in the drawings are different scales for each layer and each member.

【0062】図1において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極9a及び画素電極9aを制御するためのTFT30とからなり、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的接続されている。 [0062] In FIG. 1, a plurality of pixels formed in a matrix constituting an image display region of the liquid crystal device according to this embodiment, consists of TFT30 Metropolitan for controlling the pixel electrode 9a and the pixel electrodes 9a, the image data lines 6a to which a signal is supplied is electrically connected to the source of the TFT 30. データ線6aに書き込む画像信号S1、S Image signal S1 is written to the data lines 6a, S
2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。 2, ..., Sn are to may be supplied line-sequentially in that order, to a plurality of adjacent data lines 6a phase, it may be supplied to each group. また、TFT30 In addition, TFT30
のゲートに走査線300aが電気的接続されており、所定のタイミングで、走査線300aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。 Scanning lines 300a to the gate are electrically connected, at a predetermined timing pulses to the scanning signals G1, G2 to the scanning lines 300a, ..., and Gm, and is configured to apply in this order in a line sequential manner . 画素電極9aは、TFT30のドレインに電気的接続されており、TFT30を一定期間だけそのスイッチを閉じることにより、データ線6a Pixel electrodes 9a are electrically connected to the drain of the TFT 30, by closing the switch TFT 30 a predetermined period, the data line 6a
から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。 Image signals S1, S2 supplied from, ..., writes Sn at a predetermined timing. 画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Sn Predetermined level of the image signal S1 is written to the liquid crystal through the pixel electrodes 9a, S2, ..., Sn
は、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。 Is held for a predetermined period between the counter electrode formed on the counter substrate (described later) (below). 液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。 Liquid crystal, by alignment or order of molecular association is changed by an applied voltage level, modulating the light, to enable gradation display. ここで、保持された画像信号がリークするのを防ぐために、 Here, in order to image signals held prevent leakage,
画素電極9と対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。 A storage capacitor 70 is added in parallel to liquid crystal capacitors formed between the pixel electrode 9 and the counter electrode. 例えば、画素電極9aの電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量70により保持される。 For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 3 orders of magnitude longer than the time for which the source voltage is applied. これにより、 As a result,
保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。 Retention characteristics are further improved, the contrast ratio of high liquid crystal device can be realized. 尚、このように蓄積容量70を形成する方法としては、容量を形成するための配線である容量線3bを設けても良いし、後述のように前段の走査線3 As a method of forming such a storage capacitor 70, it may be provided the capacity line 3b is a wiring for forming the capacitor, the pre-stage as described later scan lines 3
00aとの間で容量を形成しても良い(図12参照)。 It may be formed capacitance between 00a (see FIG. 12).

【0063】図2乃至図4において、液晶装置用基板1 [0063] In FIGS. 2 to 4, the liquid crystal device substrate 1
0上には、マトリクス状に複数の透明な画素電極9a On 0, the plurality in a matrix transparent pixel electrodes 9a
(点線部9a'により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a(ソース電極)、走査線300a(ゲート電極を含む)及び容量線3bが設けられている。 And (indicated contour by dotted lines 9a ') is provided (including gate electrode) each along with the data line 6a (source electrode), the scanning line 300a in the vertical and horizontal boundaries of the pixel electrode 9a and the capacitor lines 3b is provided. データ線6a Data lines 6a
は、コンタクトホール5を介してポリシリコン膜等から成る半導体層1aのうち後述のソース領域に電気的接続されており、画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気的接続されている。 Via the contact hole 5 is electrically connected to the source region of the later of the semiconductor layer 1a made of a polysilicon film or the like, the pixel electrodes 9a, the drain below the semiconductor layer 1a through a contact hole 8 and it is electrically connected to the region.

【0064】本実施の形態では特に、図中右上がりの斜線で示した領域に、導電性の第2遮光膜11a及び第1 [0064] Particularly in this embodiment, the region shown by oblique lines in the figure right-up, the second light-shielding film 11a and the first conductive
遮光膜11cが設けられている。 Shielding film 11c is provided.

【0065】第2遮光膜11aは、画素部において、半導体層1aのチャネル領域(図中、右下がりの斜線領域)を液晶装置用基板の側から見て各々重なる位置に設けられている。 [0065] The second light-shielding film 11a, in the pixel unit, (in the figure, the hatched area of ​​the right edge) the channel region of the semiconductor layer 1a are provided to the respective positions overlapping when viewed from the side of the substrate for a liquid crystal device.

【0066】第1遮光膜11cは、画素部において、第2遮光膜11aとは別個に設けられ、第2遮光膜11a [0066] The first light-blocking film 11c is, in the pixel portion, and the second light-shielding film 11a provided separately, the second light-shielding film 11a
から電気的に絶縁されている。 It is electrically insulated from. 第1遮光膜11cは、走査線300aを構成するポリシリコン膜からなる島状のゲート電極3aの中継配線として配設されている。 The first light-blocking film 11c is disposed as a relay wiring of the island-shaped gate electrode 3a made of a polysilicon film constituting the scanning line 300a. 即ち、ポリシリコン膜からなると共に相互に分断された島状のゲート電極3aは夫々、半導体層1aのうち後述のチャネル領域(図2中右下りの斜線の領域)に対向するゲート電極を含むように配設されており、第1遮光膜1 That is, the island-like gate electrodes 3a which are separated from one another with a polysilicon film respectively to include opposing gate electrode to the channel region below the semiconductor layer 1a (the hatched area in FIG. 2 downhill) It is disposed in the first light-shielding film 1
1cは、走査線300a方向に沿って連なる複数のゲート電極3aを相互にコンタクトホール18を介して電気的接続するように配設されている。 1c is disposed so as to electrically connect a plurality of gate electrodes 3a contiguous along the scanning lines 300a direction mutually through a contact hole 18. 言い換えれば、各々の段(行)について、コンタクトホール18により相互に電気的接続された走査線300a方向に沿って連なる複数のゲート電極3aと複数の第1遮光膜11cとから1本の走査線300aが構成されており、この1本の走査線300aを介して走査信号を各画素に供給可能となる。 In other words, for each stage (row), one scanning line from the first light-shielding film 11c plurality of gate electrodes 3a and a plurality of continuous along the scanning lines 300a direction electrically connected to each other by the contact hole 18 300a is configured, it can be supplied to the scan signals to the pixels through the one scan line 300a.

【0067】次に、図3のA−A'断面図を更に参照してTFT30及びゲート電極3aを含む画素部分における構成を説明する。 Next, the configuration of the pixel portion including the further reference to TFT30, and the gate electrode 3a A-A 'sectional view of FIG. 尚、図3では、液晶装置用基板10 In FIG. 3, the liquid crystal device substrate 10
に液晶を介して対向配置される対向基板20や液晶は省略してあり、これらについては後述する。 The counter substrate 20 and a liquid crystal disposed to face each other via the liquid crystal is not shown, for these will be described later.

【0068】図3のA−A'断面図に示すように、液晶装置は、石英基板等からなる液晶装置用基板10を備えている。 [0068] As shown in A-A 'sectional view of FIG. 3, the liquid crystal device includes a liquid crystal device substrate 10 made of quartz substrate, or the like. 液晶装置用基板10には、 ITO膜(インジウム・ティン・オキサイド膜)などの透明導電性薄膜からなる画素電極9aが設けられており、その上側には、 The liquid crystal device substrate 10, pixel electrodes 9a formed of transparent conductive thin film such as an ITO film (Indium Tin Oxide film) is provided on its upper side,
ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜16が設けられている。 Alignment film 16 subjected to a predetermined alignment process such as rubbing treatment, comprises an organic thin film such as a polyimide thin film having been subjected is provided.

【0069】液晶装置用基板10には、各画素電極9a [0069] For the liquid crystal device substrate 10, pixel electrodes 9a
に隣接する位置に、各画素電極9aをスイッチング制御する画素スイッチング用TFT30が設けられている。 At a position adjacent, the pixel switching TFT30 controlling switching each pixel electrode 9a is provided on.

【0070】画素スイッチング用TFT30に各々対向する位置において液晶装置用基板10と各画素スイッチング用TFT30との間には、第2遮光膜11aが設けられている。 [0070] During the in each opposing positions to pixel switching TFT30 the liquid crystal device substrate 10 and the pixel switching TFT30 is provided with second light-shielding film 11a. このように第2遮光膜11aや第1遮光膜11cを構成する導電性の遮光膜は、不透明な高融点金属からなり、Ti、Cr、W、Ta、Mo及びPdのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等から構成される。 Such conductive light shielding film which constitutes the second light-shielding film 11a and the first light shielding film 11c is made of an opaque refractory metal, Ti, Cr, W, Ta, at least one of Mo and Pd elemental metal including an alloy composed of a metal silicide. このような材料から構成すれば、液晶装置用基板10上の第2遮光膜11aや第1遮光膜11cの形成工程の後に行われる画素スイッチング用TFT30の形成工程における高温処理により、第2 By configuring of such a material, the high-temperature treatment in the process of forming the pixel switching TFT30 performed after the second light-shielding film 11a and the step of forming the first light-shielding film 11c on the liquid crystal device substrate 10, the second
遮光膜11aや第1遮光膜11cが破壊されたり溶融しないようにできる。 Shading film 11a and the first light shielding film 11c can be prevented from melting or being destroyed. また、このような第2遮光膜11a Also, such a second light-shielding film 11a
により液晶装置用基板10の側からの戻り光等が画素スイッチング用TFT30のチャネル領域1a'等に入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用TFT30の特性が劣化することはない。 Return light and the like from the side of the liquid crystal device substrate 10 can be prevented a situation that is incident on the channel region 1a 'or the like of the pixel switching TFT 30, the characteristics of the pixel switching TFT 30 is deteriorated by the generation of photocurrent by it is not.

【0071】更に、第2遮光膜11aと複数の画素スイッチング用TFT30との間には、第1層間絶縁膜12 [0071] Further, between the second light-shielding film 11a and a plurality of pixel switching TFT 30, a first interlayer insulating film 12
が設けられている。 It is provided. 第1層間絶縁膜12は、画素スイッチング用TFT30を構成する半導体層1aを第2遮光膜11aから電気的絶縁するために設けられるものである。 The first interlayer insulating film 12 is provided in order to electrically insulate the semiconductor layer 1a constituting the pixel switching TFT30 from the second light-shielding film 11a. 更に、第1層間絶縁膜12は、液晶装置用基板10 Further, the first interlayer insulating film 12, the liquid crystal device substrate 10
の全面に形成されることにより、画素スイッチング用T By being formed on the entire surface, T pixel switching
FT30のための下地膜としての機能をも有する。 Also it has a function as a base film for the FT30. 即ち、液晶装置用基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT3 That is, roughening during polishing of the surface of the liquid crystal device substrate 10 and, for pixel switching in dirt remaining after washing TFT3
0の特性の劣化を防止する機能を有する。 It has the function of preventing the degradation of the 0 properties. 第1層間絶縁膜12は、例えば、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。 The first interlayer insulating film 12 is, for example, NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), highly insulating glass such as BPSG (borophosphosilicate glass) or a silicon oxide film , a silicon nitride film. 第1層間絶縁膜12により、第2遮光膜11aが画素スイッチング用TFT3 The first interlayer insulating film 12, the second light-shielding film 11a is a pixel switching TFT3
0等を汚染する事態を未然に防ぐこともできる。 0, or the like can also prevent a situation in which the contamination of the.

【0072】本実施の形態では特に、第1遮光膜11c [0072] Particularly in the present embodiment, the first light shielding film 11c
は、ゲート電極3aの中継配線として配設されている。 It is disposed as a relay wiring of the gate electrodes 3a.
即ち、図3に示すようにゲート電極3aと、第1遮光膜11cがコンタクトホール18を介して電気的接続されている。 That is, the gate electrode 3a as shown in FIG. 3, the first light shielding film 11c is electrically connected through a contact hole 18. このため、走査線300a(図1参照)の抵抗を、第1遮光膜11cの抵抗により顕著に低められる。 Therefore, the resistance of the scan lines 300a (see FIG. 1), is significantly reduced by the resistance of the first light shielding film 11c.
ゲート電極3aは、例えばシート抵抗値が25Ω/□程度のポリシリコン膜から形成されているので、対角1. The gate electrode 3a has, for example, the sheet resistance value is formed from the 25 [Omega] / □ extent of the polysilicon film, one diagonal.
3インチや0.9インチ程度の小型の液晶装置の場合には、100〜200KΩ程度の抵抗を有するが、第1遮光膜11cは、前述の如き高融点金属膜から形成されているので、走査線300aにおける抵抗は、大幅に低くされる。 If 3-inch and about 0.9 inches small liquid crystal device has the resistance of about 100~200Keiomega, the first light shielding film 11c is because it is formed from the aforementioned such high-melting-point metal film, scanning resistance on line 300a is significantly lower. 例えば、第1遮光膜11cをタングステンシリサイドから構成すると、シート抵抗値が7〜8Ω/□程度しかない。 For example, when the first light shielding film 11c consist of tungsten silicide, sheet resistance 7~8Ω / □ extent only. このような低抵抗化に応じて走査線300 Scan line in accordance with such a low resistance 300
aの時定数も、例えば1μs以下程度にまで小さくできる。 The time constant of a can also be reduced to, for example, about 1μs or less. そして、画像表示領域の両側から走査線を駆動する構成(図示せず)をとれば更に、その半分の0.5μs Then, further Taking configured to drive the scanning lines from both sides of the image display region (not shown), the half 0.5μs
以下程度にまで小さくできる。 It can be reduced to a level below. このため、走査線の抵抗や時定数が駆動周波数を上げる際の制約となることを回避できる。 Therefore, the resistance and the time constant of the scanning lines can be prevented from the constraints on increasing the driving frequency. さらに、第2遮光膜11aと第1遮光膜11 Further, the second light-shielding film 11a and the first light-shielding film 11
cとが絶縁されているため、走査線300aによって第2遮光膜11aが変動することがない。 Since the c are insulated, the second light-shielding film 11a by the scanning line 300a does not vary. 従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。 Therefore, the deterioration of the transistor characteristics of the thin film transistor according to the potential variation of the scanning line can be prevented.

【0073】次に、図4のB−B'断面図を参照してT Next, with reference to the B-B 'sectional view of FIG. 4 T
FT30及び蓄積容量70を含む画素部分における構成を更に説明する。 Further explaining the structure of the pixel portion including the FT30 and a storage capacitor 70. 尚、図4には、液晶装置用基板10に加えて、液晶装置用基板10に液晶50を介して対向配置される対向基板20を示してある。 Incidentally, in FIG. 4, in addition to the liquid crystal device substrate 10, there is shown a counter substrate 20 disposed to face each other through a liquid crystal 50 in the liquid crystal device substrate 10.

【0074】図4のB−B'断面図に示すように、液晶装置は、液晶装置用基板10と、ガラスや石英からなる透明な他方の基板の一例を構成する対向基板20とが対向配置されている。 [0074] As shown in B-B 'sectional view of FIG. 4, the liquid crystal device includes a liquid crystal device substrate 10, and a counter substrate 20 which constitutes an example of a transparent other substrate made of glass or quartz opposed It is. 対向基板20には、その全面に渡ってITO膜などの透明導電性薄膜からなる対向電極(共通電極)21が設けられており、その下側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などの有機薄膜からなる配向膜22が設けられている。 The counter substrate 20, its has opposing electrode (common electrode) 21 made of a transparent conductive thin film such as an ITO film over the entire surface is provided, on its lower side, a predetermined alignment treatment facilities such as rubbing treatment, alignment film 22 is provided comprising an organic thin film such as a polyimide thin films. 対向基板20には、各画素の開口領域以外の領域に、第3 The counter substrate 20, a region other than the opening area of ​​each pixel, the third
遮光膜23が設けられている。 Shielding film 23 is provided. このため、対向基板20 Therefore, the counter substrate 20
の側から入射光が画素スイッチング用TFT30の少なくとも半導体層1aのチャネル領域1a'に侵入を防ぐことができる。 Incident light from the side can be prevented from entering at least the channel region 1a of the semiconductor layer 1a 'of the pixel switching TFT30 of.

【0075】このように構成され、画素電極9aと対向電極21とが対面するように配置された液晶装置用基板10と対向基板20との間には、後述のシール材52 [0075] Thus configured, between the liquid crystal device substrate 10 and the counter substrate 20 disposed so as to face the pixel electrode 9a and the counter electrode 21, described later sealant 52
(図30及び図31参照)により囲まれた空間に液晶が封入され、液晶層50が形成される。 Liquid crystal is sealed in a space surrounded by (see FIGS. 30 and 31), the liquid crystal layer 50 is formed.

【0076】本実施の形態では特にゲート絶縁膜2をゲート電極3aに対向する位置から延設して誘電体膜として用い、半導体層1aを延設して第1蓄積容量電極1f [0076] The particular gate insulating film 2 in this embodiment is extended from a position opposite to the gate electrode 3a used as a dielectric film, a first storage capacitor electrode 1f and extending the semiconductor layer 1a
とし、更にこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。 And then, further by a part of the capacitor line 3b opposed to these second storage capacitor electrode, the storage capacitor 70 is formed.

【0077】これらの結果、データ線6a下の領域及びゲート電極3aに沿って液晶のディスクリネーションが発生する領域(即ち、容量線3bが形成された領域)という開口領域を外れたスペースを有効に利用して、画素電極9aの蓄積容量を増やすことが出来る。 [0077] These results, regions disclination of the liquid crystal is generated along the region and the gate electrode 3a under the data line 6a (i.e., a region where the capacitor line 3b are formed) a space outside the opening area of ​​effective using the can increase the storage capacity of the pixel electrodes 9a.

【0078】図4において、画素スイッチング用TFT [0078] In FIG. 4, the pixel switching TFT
30は、LDD(Lightly Doped Drain)構造を有しており、走査線300aの一部を構成するゲート電極3 30, LDD (Lightly Doped Drain) has a structure, a gate electrode 3 constituting a part of the scanning line 300a
a、ゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a'、ゲート電極3 a, a channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from the gate electrode 3a', a gate electrode 3
aと半導体層1aとを絶縁するゲート絶縁膜2、データ線6a(ソース電極)、半導体層1aの低濃度ソース領域(ソース側LDD領域)1b及び低濃度ドレイン領域(ドレイン側LDD領域)1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。 The gate insulating film 2 for insulating the a and the semiconductor layer 1a, the data line 6a (source electrode), lightly doped source region (source side LDD region) of the semiconductor layer 1a 1b and the lightly doped drain region (the drain-side LDD region) 1c, and a heavily doped source region 1d and the heavily doped drain region 1e of the semiconductor layer 1a. 高濃度ドレイン領域1eには、複数の画素電極9 The heavily doped drain region 1e, a plurality of pixel electrodes 9
aのうちの対応する一つが接続されている。 Corresponding one of the a is connected. ソース領域1b及び1d並びにドレイン領域1c及び1eは後述のように、半導体層1aに対し、n型又はp型のチャネルを形成するかに応じて所定濃度のn型用又はp型用のドーパントをドープすることにより形成されている。 Source region 1b and 1d and the drain region 1c and 1e, as described below, to the semiconductor layer 1a, a dopant for n-type or p-type having a predetermined concentration, depending on whether an n-type or p-type channel It is formed by doping. 本実施の形態では特にデータ線6aは、Al等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。 In particular the data lines 6a in this embodiment is composed of light-shielding thin film such as an alloy film such as a metal film or a metal silicide such as Al. また、ゲート電極3a、ゲート絶縁膜2及び第1層間絶縁膜12の上には、高濃度ソース領域1dへ通じるコンタクトホール5及び高濃度ドレイン領域1e Further, the gate electrodes 3a, on the gate insulating film 2 and the first interlayer insulating film 12, a contact hole 5 and the heavily doped drain region 1e leading to the heavily doped source region 1d
へ通じるコンタクトホール8が各々形成された第2層間絶縁膜4が形成されている。 The second interlayer insulating film 4 in which the contact holes 8 are each formed leading to is formed. コンタクトホール5を介して、データ線6aは高濃度ソース領域1dに電気的接続されている。 Via the contact hole 5, the data line 6a is electrically connected to the heavily doped source region 1d. 更に、データ線6a及び第2層間絶縁膜4 Furthermore, the data lines 6a and the second interlayer insulating film 4
の上には、高濃度ドレイン領域1eへのコンタクトホール8が形成された第3層間絶縁膜7が形成されている。 Above the third interlayer insulating film 7 a contact hole 8 to the high-concentration drain region 1e are formed is formed.
この高濃度ドレイン領域1eへのコンタクトホール8を介して、画素電極9aは高濃度ドレイン領域1eに電気的接続されている。 Via the contact hole 8 to the high-concentration drain region 1e, the pixel electrode 9a is electrically connected to the heavily doped drain region 1e. 前述の画素電極9aは、このように構成された第3層間絶縁膜7の上面に設けられている。 Pixel electrodes 9a described above, is provided on the upper surface of the third interlayer insulating film 7 thus constructed.

【0079】画素スイッチング用TFT30は、好ましくは上述のようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極3aをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。 [0079] pixel switching TFT30 preferably but has an LDD structure as described above, may have an offset structure in which the lightly doped source region 1b and the lightly doped drain region 1c are not implanted impurity ions, the gate electrode 3a high concentration implanting impurity ions at a mask, may be a self-aligned type TFT forming the self-aligned manner heavily doped source and drain regions.

【0080】また本実施の形態では、画素スイッチング用TFT30のゲート電極3aをソース・ドレイン領域1b及び1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。 [0080] In the present embodiment, although a single gate structure in which only one gate electrode 3a of the pixel switching TFT30 between the source and drain regions 1b and 1e, 2 or more gate electrodes in between them the may be arranged. この際、各々のゲート電極には同一の信号が印加されるようにする。 In this case, the respective gate electrodes of the to same signal is applied. このようにデュアルゲート(ダブルゲート)或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。 By configuring in this way the TFT with the dual gate (double gate), or a triple gate or more, it is possible to prevent leakage of the channel and the source and drain regions joints, it is possible to reduce the current during off. これらのゲート電極の少なくとも1個をLDD構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。 If at least one of the gate electrodes to the LDD structure or offset structure can further be reduced OFF current, obtain a stable switching element.

【0081】ここで、一般には、半導体層1aのチャネル領域1a'、低濃度ソース領域1b及び低濃度ドレイン領域1c等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用TFT30のトランジスタ特性が劣化するが、本実施の形態では、ゲート電極3aを上側から覆うようにデータ線6aがAl等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1 [0081] Here, in general, a channel region 1a 'of the semiconductor layer 1a', the lightly doped source region 1b and the polysilicon layer, such as a lightly doped drain region 1c, the light current by the photoelectric conversion effect of polysilicon has When light enters Although but deterioration of the transistor characteristics of the to cause pixel switching TFT30 generation, in this embodiment, since the data line 6a to cover the gate electrodes 3a from the upper side is formed from a light blocking metal film such as Al at least the semiconductor layer 1
aのチャネル領域1a'及びLDD領域1b、1cへの入射光の入射を効果的に防ぐことが出来る。 a channel region 1a 'and the LDD region 1b, and the incident of the incident light to 1c effectively prevent it can. また、前述のように、画素スイッチング用TFT30の下側には、 Further, as described above, the lower side of the pixel switching TFT30 is
第2遮光膜11aが設けられているので、少なくとも半導体層1aのチャネル領域1a'及びLDD領域1b、 Since the second light-shielding film 11a is provided, at least the semiconductor layer 1a channel region 1a 'and the LDD regions 1b,
1cへの戻り光の入射を効果的に防ぐことが出来る。 Effectively prevent it is possible incident of return light to 1c.

【0082】本実施の形態では、図2に示されるように第2遮光膜11aがチャネル領域よりも大きめに、即ちチャネル領域全体を覆うように形成すれば、チャネル領域に戻り光が入射されるのを防ぐためにさらに効果的である。 [0082] In this embodiment, the second light-shielding film 11a as shown in FIG. 2 is a larger than the channel region, i.e. be formed so as to cover the entire channel region, the light returns to the channel region is incident it is more effective to prevent the.

【0083】(第2実施形態)図5を参照して本発明の第2実施形態について説明する。 [0083] (Second Embodiment) A second embodiment of the present invention with reference to FIG. 5 will be described. 図5は、液晶装置用基板の相隣接する複数の画素群の平面図である。 Figure 5 is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device. 尚、図6 Incidentally, FIG. 6
は図5のC−C'断面図である。 Is C-C 'sectional view of FIG. 図6においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 6, to a size capable of recognizing the layers and members in the drawings are different scales for each layer and each member. また、 Also,
図5及び図6において、第1実施形態と同じ構成要素には同じ参照符号を付し、また第1実施形態と異なる構成のみ説明し同様な構成については省略する。 5 and 6, the same components as the first embodiment are denoted by the same reference numerals, and will be omitted same configuration described only different configurations the first embodiment.

【0084】図5及び図6に示すように第2実施形態では特に、第1遮光膜11c'は、走査線方向に沿って縞状に配設されており、ポリシリコン膜からなるゲート電極3aは、第1遮光膜11c'に重ねられている。 [0084] Figure 5 and in particular in the second embodiment, as shown in FIG. 6, the first light shielding film 11c 'is arranged in stripes along the scanning line direction, a gate electrode 3a made of a polysilicon film It is superimposed on the first light-shielding film 11c '. 即ち、第1遮光膜11c'は、ゲート電極3aの冗長配線として配設されていて、第1遮光膜11c'は、画素スイッチング用TFTの下側にも設けられている。 That is, the first light shielding film 11c 'is being provided as a redundant wiring of the gate electrodes 3a, the first light shielding film 11c' is also provided on the lower side of the pixel switching TFT. つまり走査線300bは走査電極3aと縞状の第1遮光膜11 In other words, when a scanning line 300b scan electrodes 3a and stripe-shaped first light-shielding film 11
c'とにより構成されている。 It is composed of a c '.

【0085】このため、縞状に形成された第1遮光膜1 [0085] Therefore, the first light shielding film formed in stripes 1
1c'により画素スイッチング用TFT30に対する戻り光を遮光しつつ、第1遮光膜11c'及びゲート電極3aから構成される走査線300bの抵抗を第1遮光膜11c'により低めることが可能である。 'While shielding the returned light for pixel switching TFT30, the first light shielding film 11c' 1c is a resistance and a scanning line 300b composed of the gate electrode 3a can be lowered by the first light shielding film 11c '. 従って、前述の縦クロストーク(図28参照)を防止できる。 Therefore, it is possible to prevent the above-mentioned vertical crosstalk (see FIG. 28). しかも、第1遮光膜11c'は、ゲート電極3aに対する冗長構造をなすので、ゲート電極3aに断線や導通不良があったとしても、走査線300bが不良化するのを未然に防ぐことも可能となる。 Moreover, the first light shielding film 11c 'is so form a redundant structure for the gate electrode 3a, even if disconnection or poor conduction to the gate electrode 3a, and can also prevent the scan lines 300b are distressed Become. これらの結果、第2実施形態により、高品位の画像表示を実現できる。 These results, the second embodiment can realize a high-quality image display.

【0086】尚、図5に示されるように、第1遮光膜1 [0086] Incidentally, as shown in FIG. 5, the first light-shielding film 1
1c'をチャネル領域1aと重なる位置において幅を太くすることによりチャネル領域1aへの戻り光をより確実に防止することが可能である。 It is possible to more reliably prevent the return light to the channel region 1a by the 1c 'thickening the width at a position overlapping with the channel region 1a.

【0087】また、第2実施形態においては、ゲート電極3aがゲート絶縁膜を介してチャネル領域に対向配置されるTFT(第1のTFT)と,チャネル領域を覆う位置に設けられた第1遮光膜11c'が第1層間絶縁膜を介してチャネル領域に対向配置されたゲート電極となるTFT(第2のTFT)が形成されることになり、チャネル領域を挟んで上下にゲート電極が形成されることになる。 [0087] In the second embodiment, a TFT (first TFT) having a gate electrode 3a is opposed to the channel region through a gate insulating film, a first light-shielding provided in a position to cover the channel region will be a TFT layer 11c 'becomes the gate electrode disposed opposite to the channel region through the first interlayer insulating film (second TFT) is formed, a gate electrode is formed on the upper and lower sides of the channel region It becomes Rukoto. 従って、第1遮光膜11c'により第1のTF Accordingly, the first TF by the first light shielding film 11c '
Tをバックチャネルにすることにより該第1のTFT即ち、画素の薄膜トランジスタの特性向上を図ることが可能となる。 First TFT by the T on the back channel words, it is possible to improve the characteristics of the thin film transistor in the pixel. 尚、第2のTFTのゲート絶縁膜である第1 Incidentally, the a gate insulating film of the second TFT 1
層間絶縁膜を薄くすれば、第2のTFTの特性向上を図ることができる。 Thinner interlayer insulating film, it is possible to improve the characteristics of the second of the TFT.

【0088】(第3実施形態)本発明による液晶装置の第3実施形態について、図7を参照して説明する。 [0088] The Third Embodiment The third embodiment of the liquid crystal device according to the present invention will be described with reference to FIG. 図7 Figure 7
は、液晶装置用基板の相隣接する複数の画素群の平面図である。 Is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device. 尚、図7において、図5に示した第2実施形態と同じ構成要素には同じ参照符号を付し、第2実施形態と異なる構成のみ説明する。 Incidentally, in FIG. 7 are denoted by the same reference numerals to the same components as the second embodiment shown in FIG. 5, illustrating only the configuration different from the second embodiment.

【0089】第3実施形態は、ゲート電極3a'が第1 [0089] The third embodiment, the gate electrodes 3a 'the first
遮光膜11c'と同じく、走査線方向に沿って縞状に配設されており、走査線300dが、これらのゲート電極3a'及び第1遮光膜11c'から冗長的に構成されている。 Shielding film 11c 'and likewise are arranged in stripes along the scanning line direction, the scanning line 300d is, the gate electrodes 3a' are redundantly configured from, and the first light shielding film 11c '. 尚、その他の点は図5に示した第2実施形態の場合と同様である。 Incidentally, the other points are the same as in the second embodiment shown in FIG.

【0090】このように第3実施形態によれば、第1遮光膜11c'により走査線300dの低抵抗化を図ることができるので、前述の縦クロストーク(図28参照) [0090] According to the third embodiment, it is possible to reduce the resistance of the scanning line 300d by the first light shielding film 11c ', the aforementioned vertical crosstalk (see FIG. 28)
等の発生を抑制でき、高品位の画像表示を実現できる。 Generation etc. can be suppressed, it can be realized high-quality image display.
そして、走査線300dにおける冗長構造により、ゲート電極3a'及び第1遮光膜11c'が断線や導通不良を起こしても、この一方とコンタクトホール18を介して電気的接続された他方の配線の存在により、走査線3 By redundant structure in the scanning lines 300d, even the gate electrodes 3a 'and the first light shielding film 11c' is causing a disconnection or poor conduction, the presence of electrically connected the other wiring through the one and the contact hole 18 Accordingly, the scanning lines 3
00dが不良化するのを未然に防ぐことも可能となる。 00d it is possible is prevented from being distressed.

【0091】尚、第3実施形態では、各走査線300d [0091] In the third embodiment, the scanning lines 300d
毎に、一画素につき2個のコンタクトホール18が設けられているが、この個数は3個以上又は1個でもよいし、或いは、複数の画素につき1個であってもよい。 Each, although the two contact holes 18 per one pixel are provided, to the number may be three or more or one, or may be one per a plurality of pixels. コンタクトホール18の数を増せば、両配線間における冗長構造の度合いを高められ且つ低抵抗化でき、コンタクトホール18の数を減らせば、コンタクトホール13を開孔する工程や構造を簡単にできる。 If Maze the number of contact holes 18, can and low resistance enhanced the degree of redundancy structure in between both lines, if reducing the number of contact holes 18 can be a process and structure of the contact hole 13 easily. 従って、第1遮光膜11c'のシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、コンタクトホール18の個数の設定により、第1遮光膜11c'による走査線300dの低抵抗化及び冗長構造による利益と、多数のコンタクトホール13を開孔することによる製造上及び構造上の不利益とを適度にバランスさせられるので、実践上大変有利である。 Therefore, the first light-shielding film 11c 'sheet resistance, the driving frequency of, taking into account the required specifications, by setting the number of the contact hole 18, the first light shielding film 11c' low resistance and redundancy of the scanning line 300d by and benefits of structure, since it is reasonably to balance the disadvantages of manufacturing and structural due to opening multiple contact hole 13, which is in practice very advantageous.

【0092】また、第3実施形態においても第2実施形態と同様に第1遮光膜11c'が第2TFTのゲート電極として機能することが可能であるため、第2実施形態で述べた場合と同様な効果が得られる。 [0092] Further, since the first light shielding film 11c in the third embodiment as in the second embodiment 'is capable of functioning as a gate electrode of the two-TFT, as in the case described in the second embodiment such effects can be obtained.

【0093】(第4実施形態)本発明による液晶装置の第4実施形態について、図8を参照して説明する。 [0093] The Fourth Embodiment The fourth embodiment of the liquid crystal device according to the present invention will be described with reference to FIG. 図8 Figure 8
は、液晶装置用基板の相隣接する複数の画素群の平面図である。 Is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device. 尚、図8において、図3に示した第1実施形態の場合と同じ構成要素には同じ参照符号を付し、第1実施形態と異なる構成のみ説明する。 In FIG. 8, the same reference numerals to the same components as in the first embodiment shown in FIG. 3 will be described and only different configurations from the first embodiment.

【0094】図8に示すように第4実施形態では、半導体膜501aからなる画素スイッチング用TFTのソース領域に開孔されたコンタクトホール5'とドレイン領域に開孔されたコンタクトホール8'との間の、図中右下がりの斜線部で示された領域がチャネル領域である。 [0094] In the fourth embodiment, as shown in FIG. 8, a semiconductor film composed pixel contact hole 5 that has been opened in the source region of the switching TFT from 501a of 'the contact hole 8 which is opened in the drain region' between, region shown by the hatched portion in the figure right down is a channel region.
このチャネル領域に、ゲート絶縁膜を介して対向するゲート電極503aがポリシリコン膜から構成され、このゲート電極503aの一端がコンタクトホール18'を介して第1遮光膜11c''に電気的接続されている。 This channel region, a gate electrode 503a opposing each other via the gate insulating film is composed of a polysilicon film, one end of the gate electrode 503a is electrically connected to a '' first light shielding film 11c via the 'contact hole 18 ing. 本実施形態では特に、第1遮光膜11c'が走査線の本体として配設されるとともに、第1遮光膜11c''とは絶縁された島状の第2遮光膜11a''が第1遮光膜11 Particularly in this embodiment, 'together it is provided as the body of the scanning lines, the first light shielding film 11c' first light shielding film 11c 'second light-shielding film 11a shaped island insulated from the' 'first shielding film 11
c''と同時に同一膜によりチャネル領域下に形成されている。 It is formed under the channel region of the same film at the same time c ''. また、容量線3b'は、これら二つのコンタクトホール8'及び5'を避けるように走査線本体たる第1 Furthermore, capacitor lines 3b ', these two contact holes 8' first serving scan line body so as to avoid and 5 '1
遮光膜11c''に沿って設けられている。 It is provided along the light shielding film 11c ''.

【0095】このように構成された液晶装置の第4実施形態によれば、ゲート電極503aは、導電性のポリシリコン膜から形成されているので、金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により画素スイッチング用TFT [0095] According to the fourth embodiment of the thus constituted liquid crystal device, the gate electrode 503a is so formed of a conductive polysilicon film, as in the case of forming the gate electrode metal film , TFT for pixel switching by the stress generated during a high temperature process such as activation annealing
を構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避できる。 Semiconductor film constituting the gate insulating film, the risk of metal film or the like is peeled off can be avoided. 同時に、走査線本体として配設された第1遮光膜11c''により、走査線の抵抗を低めることが可能となる。 At the same time, the first light shielding film 11c arranged as a scan line body '', it is possible to lower the resistance of the scan lines. しかも、画素スイッチング用TFT In addition, the pixel switching TFT
は、第1遮光膜11c''にコンタクトホール18'を介して電気的接続されているので、ポリシリコン膜からなるゲート電極503aと遮光膜からなる第1遮光膜11 Because it is electrically connected via the 'contact hole 18 to the' first light shielding film 11c ', the first light-shielding film 11 to be the gate electrode 503a made of a polysilicon film of a light-shielding film
c''との間で確実に且つ信頼性の高い電気的接続状態を実現できる。 Reliably and with high electrical connection reliability can be realized with the c ''.

【0096】これらの結果、第2遮光膜11a''により画素スイッチング用TFTに対する戻り光を遮光しつつ、第1遮光膜11c''から構成される走査線の抵抗を低めることにより、前述の縦クロストーク(図28参照)を防止でき、高品位の画像表示を実現できる。 [0096] These results, 'while shielding the return light to the TFT pixel switching, the first light shielding film 11c' second light-shielding film 11a 'by lowering the resistance of the formed scanning lines from' vertical above can prevent crosstalk (see FIG. 28), it can be realized high-quality image display. さらに、第2遮光膜11a''と第1遮光膜11c''とが絶縁されているため、走査線本体である第1遮光膜11c'' Further, the second light-shielding film 11a 'and the first light shielding film 11c' for 'and is insulated, the first light shielding film 11c is a scanning line body' '
によって第2遮光膜11a''が変動することがない。 The second light-shielding film 11a '' does not vary by. 従って、走査線の電位変動による薄膜トランジスタのトランジスタ特性の劣化を未然に防ぐことができる。 Therefore, the deterioration of the transistor characteristics of the thin film transistor according to the potential variation of the scanning line can be prevented.

【0097】第4実施形態の図8では、第2遮光膜11 [0097] In Figure 8 of the fourth embodiment, the second light-shielding film 11
a''が島状に形成されているが、例えば縞状に形成して定電位源に接続するようにしてもよい。 While a '' is formed in an island shape, for example, formed in stripes may be connected to the constant potential source.

【0098】上述の第1乃至第4実施形態では、いずれもチャネル領域への戻り光の防止と走査線の低抵抗化とを同一の導電性遮光膜により実現するものである。 [0098] In the first to fourth embodiments described above, both of which realizes a reduction in the resistance of the scan lines and the prevention of return light to the channel region of the same conductive light shielding film. 上述の実施形態を用いてさらに容量線の低抵抗化を実現するための変形例を説明する。 Further illustrating a modified example for realizing the resistance of the capacitor line by using the above embodiment.

【0099】(第1実施形態の第1変形例)第1実施形態の第1変形例について図9及び図10を用いて説明する。 [0099] will be described with reference to FIGS. 9 and 10 (First Modification of First Embodiment) A first modification of the first embodiment. 図9は、液晶装置用基板の相隣接する複数の画素群の平面図であり、図10は、図9のD−D'断面図である。 Figure 9 is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device, FIG. 10 is a D-D 'sectional view of FIG. 第1変形例は第1実施形態と同様な構成については説明を省略し、異なる構成のみ説明する。 The first modification will be omitted for the same configuration as the first embodiment will be described only different configurations.

【0100】第1変形例では、第2遮光膜11a''' [0100] In the first modification, the second light-shielding film 11a '' '
が、容量線3bに沿って形成され、第2遮光膜11 But it is formed along the capacitor line 3b, the second light-shielding film 11
a'''及び容量線3bは定電位源に各々電気的接続されている。 a '' 'and the capacitor line 3b are respectively electrically connected to the constant potential source. 従って、第2遮光膜11a'''に対向配置される画素スイッチング用TFT30に対し第2遮光膜11 Thus, for pixel switching TFT30 disposed opposite to the second light-shielding film 11a '' 'the second light-shielding film 11
a'''の電位変動が悪影響を及ぼすのを防ぐことができる。 The potential variation of a '' 'it is possible to prevent the adverse effects. また、容量線3bは、蓄積容量70の第2蓄積容量電極として良好に機能し得る。 Further, the capacitor line 3b may well serve as a second storage capacitor electrode of the storage capacitor 70. この場合、図9及び図1 In this case, FIG. 9 and FIG. 1
0に示されるように第2遮光膜11a'''は低電位源としてコンタクトホール13を介して容量線3bに接続するようにしてもよい。 The second light shielding film 11a as shown in 0 '' 'may be connected to the capacitor line 3b through the contact hole 13 as a low potential source. あるいは、当該液晶装置を駆動するための周辺回路(例えば、走査線駆動回路、データ線駆動回路等)に供給される定電位源等に接続してもよい。 Alternatively, the peripheral circuits for driving the liquid crystal device (e.g., the scanning line driving circuit, the data line driving circuit) may be connected to the constant potential source, etc. to be supplied to. 周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第2遮光膜11a''' By using the power source for peripheral circuits, without the need to provide a dedicated potential wiring or external input terminals, the second light-shielding film 11a '' '
及び容量線3bを定電位にできる。 And it can be the capacity line 3b at a constant potential. (図示せず)そして、第2遮光膜11a'''と容量線3bとを、例えば画像表示領域の端部において電気的接続し、両者の定電位を同じにする構成を採れば、定電位源から両者への配線を部分的に共用でき、構成の単純化が図れる。 (Not shown) and a second light-shielding film 11a '' 'and a capacitor line 3b, for example, electrical connections at the ends of the image display area, taking the structure that the same both constant potential, the constant potential source wiring to both partly be shared from, thereby simplifies the configuration.

【0101】図9及び図10に示されるように、容量線3bと第2遮光膜11a'''とをコンタクトホール13 [0102] As shown in FIGS. 9 and 10, the capacitance line 3b and the second light-shielding film 11a '' 'and a contact hole 13
を介して接続させると、容量線3bは、高抵抗なポリシリコン膜から形成されているが、第2遮光膜11a''' When the connected via a capacitor line 3b is formed from a high resistance polysilicon film, the second light-shielding film 11a '' '
は低抵抗な導電性の高融点金属から形成されているので、容量線3bにおけるゲート電極3aに沿った方向の抵抗は、大幅に低抵抗化される。 Since being formed from a low resistance conductive refractory metal, the direction of the resistance along the gate electrode 3a in the capacitance line 3b is greatly lower resistance. 例えば、第2遮光膜1 For example, the second light-shielding film 1
1a'''をWSiで形成した場合、ポリシリコン膜と比較してシート抵抗値を1/3以下に低減することができる。 When forming a 1a '' 'in WSi, it is possible to reduce the sheet resistance value 1/3 below in comparison with the polysilicon film.

【0102】この結果、容量線3bの時定数についても、第2遮光膜11a'''の存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来る。 [0102] Consequently, for the time constant of the capacitor line 3b, the presence of the second light-shielding film 11a '' ', for example, can be reduced from ten and several μ seconds to a few μ seconds. 従って、データ線6aの下を交差して配線された容量線3bにおける各データ線6aとの容量カップリングにより、容量線3bの電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。 Therefore, reducing the capacitive coupling between each data line 6a in the capacitance line 3b wired to cross under the data line 6a, the occurrence of horizontal crosstalk or ghost or the like due to shaking the potential of the capacitor line 3b it can. 即ち、図29に示した画像802のような表示劣化の問題は起こらない。 That is, the problem of display degradation such as an image 802 shown in FIG. 29 does not occur. そして、特に当該液晶装置を前述のようにXG Then, XG particularly as the liquid crystal device described above
A、SXGA等の駆動周波数の高い機種として構成しても、容量線3bの時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。 A, be configured as a model high driving frequency SXGA such, since the time constant of the capacitor line 3b are sufficiently small, can also reduce the occurrence of horizontal crosstalk and ghost.

【0103】従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線6a毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層50のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線300a毎に液晶駆動電圧を基準電圧に対して反転させる走査線反転駆動方式(所謂1H反転駆動方式)を採用できる。 [0103] Therefore, for the prevention of such such horizontal crosstalk or ghost, the need to employ a method of inverting the polarity of the liquid crystal drive voltage for each such data lines 6a or each pixel of the foregoing without, conversely , it is possible to reduce the disclination of the liquid crystal layer 50 and adapted to improve the pixel aperture ratio, the scan line inversion driving method of inverting each scan line 300a and the liquid crystal drive voltage to a reference voltage (so-called 1H inversion driving method) can be adopted.

【0104】また第1変形例においては、第2遮光膜1 [0104] In the first modification, the second light-shielding film 1
1a'''は、チャネル領域を覆う位置に設けられた遮光膜の部分を含むと共に容量線3bに沿って網目状に設けられているので、第2遮光膜11a'''により各画素部の開口領域を規定でき、第1遮光膜11cにより走査線の抵抗を低められる。 1a '' ', since provided in a mesh shape along the capacitive line 3b with includes a portion of the light-shielding film provided at a position covering the channel region, the second light-shielding film 11a' '' by the respective pixel portions You can define an opening area, and lowering the resistance of the scanning line by the first light shielding film 11c.

【0105】(第2実施形態の第2変形例)第2実施形態の第2変形例を図11を用いて説明する。 [0105] The second modification of the (second modification of the second embodiment) The second embodiment will be described with reference to FIG. 11. 第2変形例は第2実施形態と同様な構成を有し、異なる構成のみ説明する。 The second variation has the same configuration as the second embodiment will be described only different configurations. 第2遮光膜11dは、画素スイッチング用TF The second light shielding film 11d is, TF pixel switching
Tの下側を除く領域において容量線3bに重なるように形成されている。 It is formed so as to overlap the capacitor line 3b in a region excluding the lower T. また、容量線3bと第2遮光膜11d Also, the capacitance line 3b and the second light-shielding film 11d
とは、第1変形例の場合と同様に、コンタクトホール1 And, as in the case of the first modification, the contact hole 1
3を介して電気的接続してもよいし、他の定電位源に接続してもよい。 3 may be electrically connected via may be connected to another constant potential source. このように第2変形例では、走査線3a Thus, in the second modification, the scanning line 3a
の下に第1遮光膜11cを設けるとともに、第1遮光膜11cとは絶縁された第2遮光膜11dが容量線3b下に設けられているため、走査線と容量線の両方の低抵抗化を実現できる。 The first light-blocking film 11c is provided on the bottom of the second order light shielding film 11d is provided under the capacitor line 3b, the resistance of the both scanning line and the capacitor line and the first light shielding film 11c is insulated It can be realized. 従って、第1変形例の場合と同様に、容量線3bの抵抗を第2遮光膜11dにより低めることにより、前述の横クロストーク(図29参照)を防止することもできる。 Therefore, as in the first modification, by lowering the resistance of the capacitor line 3b by the second light-shielding film 11d, it can be prevented aforementioned horizontal crosstalk (see FIG. 29). また、第2遮光膜11dと第1遮光膜11cとは絶縁されているため、走査線の電位変動により第2遮光膜11dが影響されることがない。 Moreover, because it is insulated from the second light-shielding film 11d and the first light shielding film 11c, it is never second light-shielding film 11d is affected by the potential variation of the scanning line. これらの結果、第2変形例により、高品位の画像表示を実現できる。 These results, the second modification can be realized high-quality image display.

【0106】尚、図示を省略するが、第3実施形態において、第2変形例と同様に第2遮光膜11dを容量線3 [0106] Although not shown, in the third embodiment, the second light-shielding film 11d capacitance line as in the second modified example 3
bに沿って形成することが可能であり、その場合は第2 It is possible to form along the b, when the second
変形例と同様な効果が得られる。 Same effect as variation is obtained.

【0107】また、第4実施形態においても第2遮光膜11a'を容量線3bに沿って形成し、さらには容量線とコンタクトを介して接続するようにすれば、走査線と容量線の両方の低抵抗化を実現できる。 [0107] Further, both the fourth be formed along a second light-shielding layer 11a 'to the capacitor line 3b in the embodiment, furthermore if to connect via a capacitor line and a contact, the scanning line and the capacitor line It is possible to realize a reduction in the resistance of the.

【0108】(第5実施形態)図12は、液晶装置用基板の相隣接する複数の画素群の平面図である。 [0108] (Fifth Embodiment) FIG. 12 is a plan view of a plurality of pixel groups adjacent to each of the substrate for a liquid crystal device. 尚、図1 Incidentally, FIG. 1
2において、図2に示した第1実施形態の場合と同じ構成要素には同じ参照符号を付し、第1実施形態と異なる構成のみ説明する。 In 2, the same reference numerals to the same components as in the first embodiment shown in FIG. 2, illustrating only the different configuration as the first embodiment.

【0109】図12において、液晶装置用基板上には、 [0109] In FIG. 12, the liquid crystal device for a substrate,
マトリクス状に複数の透明な画素電極9a(点線部9 A matrix on a plurality of transparent pixel electrodes 9a (the dotted line portion 9
a'により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線300e(ゲート電極を含む)が設けられている。 a 'and contours are shown) are provided by, the data line 6a, the scanning line 300e (including gate electrode) are provided along the vertical and horizontal boundaries of the pixel electrodes 9a.
即ち、本実施の形態では、第1乃至第4実施形態及びその変形例のように容量線が設けられておらずに、前段(第n−1段目)の走査線300eが(第n段目における)容量線として機能するように構成されている。 That is, in this embodiment, as in no capacitance line is provided in the first to fourth embodiments and the modified example, the preceding stage scanning line 300e of (the (n-1) stage) is (n-th stage It is configured to function as eyes in) capacitor line. より具体的には、前段の走査線300eを構成するポリシリコン膜から延設された第2蓄積容量電極504と、画素スイッチング用TFTのドレイン領域から延設された第1蓄積容量電極1f”とが、画素スイッチング用TFT More specifically, the second storage capacitor electrode 504 which extends from the polysilicon film constituting the previous scan line 300e, a first storage capacitor electrode 1f "extending from the drain region of the pixel switching TFT There, a pixel switching TFT
のゲート絶縁膜から延設された絶縁膜(誘電体膜)を介して対向配置されることにより蓄積容量が構成される。 Storage capacitor by being oppositely arranged with the extended by an insulating film (dielectric film) from the gate insulating film is formed.
そして、データ線6aは、コンタクトホール5を介してポリシリコン膜からなる半導体層1aのソース領域に電気的接続されており、画素電極9aは、コンタクトホール8”を介して半導体層1aのドレイン領域に電気的接続されている。 Then, the data line 6a through the contact hole 5 is electrically connected to the source region of the semiconductor layer 1a made of a polysilicon film, the pixel electrode 9a, the drain region of the semiconductor layer 1a through a contact hole 8 " It is electrically connected to the.

【0110】導電性の遮光膜からなる第1遮光膜11e [0110] The first light-shielding film 11e made of a conductive light shielding film
は、図中右上がりの斜線で示した領域に配設されており、即ち走査線300eに重ねて設けられている。 Is arranged in an area indicated by oblique lines in the figure right-up, that is provided to overlap the scanning line 300e. 走査線300eは夫々、半導体層1aのチャネル領域(図1 Scan lines 300e are respectively the channel region of the semiconductor layer 1a (Fig. 1
2中右下りの斜線の領域)に対向するゲート電極を含むように配設されており、第1遮光膜11eは、ポリシリコン膜からなる走査線300eとコンタクトホール1 It is arranged to include a gate electrode opposed to shaded areas) in 2 downhill, the first light shielding film 11e, the scanning lines 300e made of a polysilicon film and the contact hole 1
8”を介して各画素毎に電気的接続されることにより冗長構造をなす。 Forming a redundant structure by being electrically connected to each pixel via the 8 ".

【0111】このように第5実施形態によれば、前述の高融点金属膜からなる第1遮光膜11eにより、走査線300eは低抵抗化されると共に画素スイッチング用T [0111] According to the fifth embodiment, the first light shielding film 11e made of a refractory metal film described above, the scanning line 300e is T pixel switching with the low resistance
FTのチャネル領域に対する戻り光に対する遮光がなされる。 Shielding for returning light to the channel region of the FT is performed. 更に、画素スイッチング用TFTのゲート電極は、導電性のポリシリコン膜から形成されているので、 Furthermore, the gate electrode of the pixel switching TFT, because it is formed of a conductive polysilicon film,
金属膜からゲート電極を形成する場合のように、活性化アニール等の高温プロセス時に生じる応力により薄膜トランジスタを構成する半導体膜、ゲート絶縁膜、金属膜等が剥離する危険を回避でき、信頼性の高い液晶装置の製造が可能となる。 As in the case of forming a gate electrode of a metal film, it avoids the risk of the semiconductor film, a gate insulating film of the thin film transistor due to the stress generated during a high temperature process such as activation annealing, metal film or the like is peeled off, reliable manufacturing a liquid crystal device is made possible.

【0112】また、第5実施形態では、第1遮光膜11 [0112] In the fifth embodiment, the first light shielding film 11
eは、走査線300eに重ねられた部分からデータ線6 e, the data lines from the superposed portion to the scanning line 300e 6
aに沿って延設された第3蓄積容量電極11e'を含むようにしてもよい。 It may include a third storage capacitor electrode 11e 'which extends along a. その場合、第1層間絶縁膜を介して対向配置される第3蓄積容量電極11e'と第1蓄積容量電極1f”とにより蓄積容量を増すことができる。更に、第1遮光膜11eは、画素スイッチング用TFTのチャネル領域に対向する部分が幅広に形成しても良い。 In that case, it is possible to increase the storage capacity by a third storage capacitor electrode 11e 'and the first storage capacitor electrode 1f "disposed to face each other through the first interlayer insulating film. Furthermore, the first light shielding film 11e, the pixel a portion facing the channel region of the switching TFT may be widely formed.
その場合、図12中右下がりの斜線で示されたチャネル領域において、確実に戻り光に対する遮光が可能となる。 In that case, in the channel region indicated by hatching in FIG. 12 in the downward-sloping, shielding is possible for return to reliably light.

【0113】(液晶装置の周辺回路の構成)上記の実施形態及びそれらの変形例を用いて、液晶装置用基板10 [0113] (Configuration of the peripheral circuit of the liquid crystal device) using the embodiments and modifications thereof described above, the liquid crystal device substrate 10
上に周辺回路を形成した構成について、図13を用いて説明する。 Structure forming the peripheral circuit above will be described with reference to FIG.

【0114】図13において、液晶装置は周辺回路として、データ線6aを駆動するデータ線駆動回路101 [0114] In FIG. 13, the liquid crystal device as a peripheral circuit, the data line driving circuit for driving the data lines 6a 101
と、走査線300aを駆動する走査線駆動回路104 When, the scanning line driving circuit for driving the scanning lines 300a 104
と、複数のデータ線6aに所定電圧レベルのプリチャージ信号NRSを画像信号S1、S2、…Snの供給に先行して夫々供給するプリチャージ回路201と、画像信号S1、S2、…Snをサンプリングして複数のデータ線6aに夫々供給するサンプリング回路301とを備える。 Sampling the, the plurality of image signals S1 precharge signal NRS predetermined voltage level to the data line 6a, S2, ... Sn each for supplying a precharge circuit 201 prior to the supply of the image signals S1, S2, a ... Sn and a respective supplying sampling circuit 301 into a plurality of data lines 6a and.

【0115】走査線駆動回路104は、外部制御回路から供給される電源、基準クロックCLY及びその反転クロック等に基づいて、所定タイミングで走査線300a [0115] scan line driver circuit 104, power supplied from the external control circuit, based on the reference clock CLY and the inverted clock etc., the scanning line at a predetermined timing 300a
に走査信号G1、G2、…、Gmをパルス的に線順次で印加する。 Scanning signals G1, G2, the ..., is applied in a pulsed manner a line sequentially Gm.

【0116】データ線駆動回路101は、外部制御回路から供給される電源、基準クロックCLX及びその反転クロック等に基づいて、走査線駆動回路104が走査信号G1、G2、…、Gmを印加するタイミングに合わせて、データ線35に画像信号を供給する。 [0116] The data line driving circuit 101, power supplied from the external control circuit, based on the reference clock CLX and its inverted clock, etc., the scanning line drive circuit 104 scanning signal G1, G2, ..., the timing of applying a Gm together, an image signal is supplied to the data line 35.

【0117】プリチャージ回路201は、スイッチング素子として、例えばTFT202を各データ線6a毎に備えており、プリチャージ信号線204がTFT202 [0117] Precharge circuit 201 as a switching element, for example, comprise a TFT202 for each of the data lines 6a, the precharge signal line 204 is TFT202
のドレイン又はソース電極に接続されており、プリチャージ回路駆動信号線206がTFT202のゲート電極に接続されている。 Of which is connected to the drain or source electrode, a precharge circuit driving signal line 206 is connected to the gate electrode of the TFT 202. そして、動作時には、プリチャージ信号線204を介して、外部電源からプリチャージ信号NRSを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線206を介して、各データ線6aについて画像信号S1、S2、…、Snに先行するタイミングでプリチャージ信号NRSを書き込むように、外部制御回路からプリチャージ回路駆動信号N At the time of operation, through the precharge signal line 204, the power supply of a predetermined voltage necessary for writing a precharge signal NRS is supplied from an external power source, through the precharge circuit driving signal line 206, the data lines 6a image signals S1 for, S2, ..., to write the precharge signal NRS at a timing preceding the Sn, the precharge circuit driving signal N from an external control circuit
RGが供給される。 RG is supplied. プリチャージ回路201は、好ましくは中間階調レベルの画像信号S1、S2、…、Snに相当するプリチャージ信号NRS(画像補助信号)を供給する。 The precharge circuit 201 is preferably the image signals S1, S2 of the grayscale levels, ..., and supplies a precharge signal NRS (image auxiliary signal) corresponding to Sn.

【0118】サンプリング回路301は、TFT302 [0118] sampling circuit 301, TFT302
を各データ線6a毎に備えており、画像信号線304がTFT302のソース電極に接続されており、サンプリング回路駆動信号線306がTFT302のゲート電極に接続されている。 The equipped for each of the data lines 6a, the image signal line 304 is connected to the source electrode of the TFT 302, the sampling circuit driving signal line 306 is connected to the gate electrode of the TFT 302. そして、画像信号線304を介して、画像信号S1、S2、…、Snが入力されると、これらをサンプリングする。 Then, via the image signal line 304, the image signals S1, S2, ..., when Sn is input, the sampling them. 即ち、サンプリング回路駆動信号線306を介してデータ線駆動回路101からサンプリング回路駆動信号SH1、SH2、…、SHnが入力されると、画像信号線304に供給される画像信号S That is, the sampling circuit driving signal line 306 sampling circuit driving signal from the data line driving circuit 101 via SH1, SH2, ..., the SHn is input, an image signal S supplied to the image signal line 304
1、S2、…、Snをデータ線6aに順次印加する。 1, S2, ..., sequentially applies the Sn to the data lines 6a.

【0119】このように本実施の形態では、データ線6 [0119] In the embodiments thus present, the data lines 6
aを一本毎に選択するように構成されているが、上述したようにデータ線6aを複数本毎にグループ毎に供給するようにしても良い。 It is configured to select a per single, may be supplied to each group of data lines 6a for each plurality, as described above.

【0120】ここで、本実施の形態の液晶装置において行われるプリチャージについて図14を参照して説明を加える。 [0120] Here, the precharge performed in the liquid crystal device of this embodiment with reference to FIG. 14 added description.

【0121】図14に示すように、データ線駆動回路1 [0121] As shown in FIG. 14, the data line driving circuit 1
01が有するシフトレジスタには、一画素当りの選択時間t1(ドット周波数)を規定するクロック信号(CL The shift register 01 has a clock signal defining the selected time per pixel t1 (dot frequency) (CL
X)が水平走査の基準として入力されるが、転送スタート信号(DX)が入力されると、このシフトレジスタから転送信号X1、X2、…が順次供給される。 Although X) is input as a reference for horizontal scanning, the transfer start signal (DX) is inputted, the transfer signal from the shift register X1, X2, ... are sequentially supplied. 各水平走査期間において、このような転送スタート信号(DX) In each horizontal scanning period, such transfer start signal (DX)
の入力に先行するタイミングで、プリチャージ回路駆動信号(NRG)がプリチャージ回路201に供給される。 At a timing preceding the input, precharge circuit driving signal (NRG) is supplied to the precharge circuit 201. より具体的には、垂直走査の基準とされるクロック信号(CLY)がハイレベルとなると共に画像信号(V More specifically, the image signal together with a clock signal that is a reference for vertical scanning (CLY) becomes high level (V
ID)が信号の電圧中心値(VID中心)を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間t3経過後に、プリチャージ回路駆動信号(NRG)は、ハイレベルとされる。 After the ID) has polarity inversion voltage center value of the signal (VID center) as the reference, from the polarity inversion after time t3 has elapsed is a margin until the precharge, the precharge circuit driving signal (NRG) is a high level It is. 他方、プリチャージ信号(NRS)は、画像信号(VI On the other hand, the precharge signal (NRS), the image signal (VI
D)の反転に対応して、水平帰線期間で画像信号(VI In response to the inversion of D), the image signal in the horizontal blanking period (VI
D)と同極性の所定レベルとされる。 D) to be the same polarity of a predetermined level. 従って、プリチャージ回路駆動信号(NRG)がハイレベルとされる時間t2において、プリチャージが行われる。 Thus, at time t2 the precharge circuit driving signal (NRG) is set to the high level, the precharge is performed. そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間t4だけ前に、即ち、プリチャージが終了してから画像信号(VID)が書き込まれるまでのマージンを時間t4として、プリチャージ回路駆動信号(NRG)は、 Then, before a time period t4 than the time when the horizontal blanking period begins effective display period ends, that is, the margin from the precharge is completed until the image signal (VID) is written as a time t4, pre charge circuit driving signal (NRG) is
ローレベルとされる。 Is a low level. 以上のように、プリチャージ回路201は、各水平帰線期間において、プリチャージ信号(NRS)を画像信号の供給に先行して複数のデータ線6aに供給する。 As described above, the precharge circuit 201 in each horizontal blanking period, and supplies the plurality of data lines 6a prior to the precharge signal (NRS) to the supply of the image signals.

【0122】本実施形態及び変形例は、上述のように第1遮光膜11c(11c'、11c''、11e)により走査線300aの抵抗及び時定数が小さくされているため、このようにプリチャージを行って駆動周波数を高める場合に特に有利である。 [0122] The present embodiment and modification, the first light-shielding film 11c as described above (11c ', 11c' ', 11e) because the resistance and the time constant of the scanning lines 300a are reduced by thus pre it is particularly advantageous when increasing the driving frequency by performing a charge.

【0123】即ち、図14において、水平帰線期間内にプリチャージを行っているが、前段の走査線300aにより画素スイッチング用TFTのゲートに印加される電圧は、時間t3内でオフ電位に安定する必要がある。 [0123] That is, in FIG. 14, but after precharging during the horizontal blanking period, the voltage applied to the gate of the pixel switching TFT by previous scan lines 300a, stable clear potential within the time t3 There is a need to. 即ち、第n段目の走査線に係るプリチャージは、第n−1 That is, the pre-charge of the n-th stage of the scan line is the (n-1)
段目の走査線により第n−1段目のゲートがオフされてから行われる必要がある。 The n-1 stage gate needs to be done after being turned off by the stage of the scan line. 従って、時間t3が長くなるように各信号のタイミングを設定すれば、走査線300 Therefore, by setting the timing of each signal such that the time t3 is longer, the scanning lines 300
aの時定数が大きくても良いようにも考えられる。 And a large time constant of a may be considered as may be. しかしながら、この時間t3を長くとると、今度は、時間t However, taking longer this time t3, in turn, time t
5、t2、t4を短くする必要性が生じる。 5, t2, need arises to shorten the t4. ここで、前述したデータ線6aと容量線3bとの容量カップリングによる容量線3bの電位の揺れは、時間t5内で安定に向かう。 Here, fluctuation of the potential of the capacitor line 3b by capacitive coupling between the data lines 6a and the capacitor line 3b as described above are stable toward within the time t5. 従って、時間t5を余り短くすると、容量線3 Therefore, shortening too time t5, the capacitor line 3
bの電位の揺れにより図29を用いて説明したような横クロストーク等が発生してしまう。 Horizontal crosstalk as described with reference to FIG. 29 is generated by fluctuation of b potential. また、時間t2を短くしたのでは、プリチャージの能力が低下してしまうか或いは電荷供給能力の高いプリチャージ回路が必要となってしまう。 Further, than short for time t2, higher pre-charge circuit of or charge supply capability ability of the pre-charge is reduced is required. 更に又、時間t4を短くしたのでは、プリチャージ信号と画像信号とが同時にデータ線6aに印加されかねない。 Furthermore, than short for time t4, the precharge signal and an image signal it could be applied to the data lines 6a at the same time. 従って、プリチャージを良好に行うためには、前段の走査線300aの電位がオフ電位に安定する時間t3を安易に長くすることは出来ない。 Therefore, in order to perform the precharge well, the potential of the previous scan line 300a can not be easily increase the time t3 to stabilize the OFF potential. しかるに、本実施の形態によれば、第1遮光膜11cにより走査線300aの抵抗を大幅に下げると共に時定数を大幅に下げるので、前段の走査線300aの電位がオフ電位に安定する時間も大幅に短縮される。 However, according to this embodiment, since significantly reduce the time constant together with the first light shielding film 11c greatly reduce the resistance of the scan lines 300a, the time in which the potential of the previous scan line 300a is stabilized off potential significantly It is shortened to. このため、第n− Thus, the n-
1段目のゲートがオフされる前に第n段目のプリチャージが行われることや、第n−1段目の画像信号の電位に第n段目の走査線300aにおけるプリチャージの電位が引かれることはなくなる。 Before the first-stage gate is turned off and the n-th stage precharging is performed, the potential of the precharge in the n-th stage of the scanning lines 300a to the potential of the n-1 stage of the image signal drawn is it will not. これらの結果、液晶装置の駆動周波数を高めてプリチャージを行っても、前述の如き縦クロストーク(図28参照)は低減され、高品位の画像表示が行える。 These results, even if the pre-charge to increase the driving frequency of the liquid crystal device, above-mentioned vertical crosstalk (see FIG. 28) is reduced, it can be performed a high-quality image display.

【0124】(液晶装置の製造プロセス)次に以上のような構成を持つ液晶装置の製造プロセスとして、第1変形例を例として図15から図18及び図19から図22 [0124] As a manufacturing process of the liquid crystal device having the configuration described next above (the manufacturing process of the liquid crystal device), from 18 and 19 from FIG. 15 of the first modification as an example Figure 22
を参照して説明する。 With reference to the description.

【0125】尚、図15から図18は、液晶装置用基板の図9のD−D'断面に対応させて示す工程図であり、 [0125] Incidentally, FIGS. 15 to 18 are process drawings showing in correspondence with the D-D 'cross section in the substrate for a liquid crystal device 9,
図19から図22は、液晶装置用基板の図9のE−E' FIGS. 19 22, E-E of the substrate for a liquid crystal device 9 '
断面に対応させて示す工程図である。 It is a process diagram illustrating in correspondence to the cross section.

【0126】また、前述した液晶装置の第1実施形態から第4実施形態の製造プロセスは、第1変形例における製造プロセスと比べて、工程(13)のコンタクトホール13を開孔しない点(図15参照)及び容量線3bの下に遮光膜を設けない点で異なり、他の工程については同じであるため、その説明は省略する。 [0126] Further, the manufacturing process of the fourth embodiment from the first embodiment of the liquid crystal device described above, as compared with the manufacturing process in the first modified example, that it does not the contact hole 13 of the step (13) (FIG. except that there is not provided a light shielding film under the 15 reference) and the capacitor line 3b, because for the other steps are the same, description thereof will be omitted.

【0127】図15及び図19の工程の(1)に夫々示すように、石英基板、ハードガラス等の液晶装置用基板10をN (窒素)等の不活性ガス雰囲気且つ約900 [0127] Figure 15 and as shown respectively (1) in the process of FIG. 19, a quartz substrate, an inert gas atmosphere and about 900, such as a N 2 for the liquid crystal device substrate 10 of the hard glass (nitrogen)
〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおける液晶装置用基板10に生じる歪みが少なくなるように前処理しておく。 Annealed at a high temperature of to 1300 ° C., keep pretreated as strain occurring in the liquid crystal device substrate 10 is reduced in a high-temperature process to be performed later. 即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に液晶装置用基板10を同じ温度かそれ以上の温度で熱処理しておく。 That is, in accordance with the temperature being high-temperature treatment at the highest temperature in the manufacturing process in advance by heat-treating the substrate for the liquid crystal device 10 at the same temperature or a higher temperature beforehand.

【0128】このように処理された液晶装置用基板10 [0128] The liquid crystal device substrate 10 which has been processed in this way
の全面に、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタにより、1000〜5000オングストローム程度の層厚、 The entire surface, Ti, Cr, W, Ta, a metal alloy film such as a metal or metal silicide such as Mo and Pd, by sputtering, on the order of 1000 to 5000 Å thickness of,
好ましくは約2000オングストロームの層厚の遮光膜11を形成する。 Preferably forms a light-shielding film 11 having a thickness of about 2000 Angstroms.

【0129】続いて、図15及び図19の工程の(2) [0129] Subsequently, in the step of FIG. 15 and FIG. 19 (2)
に夫々示すように、該形成された遮光膜11上をパターニングすることにより、第1遮光膜11c及び第2遮光膜11a'''を形成する。 In as indicated respectively by patterning the upper light shielding film 11 which is the formation, to form the first light shielding film 11c and the second light-shielding film 11a '' '.

【0130】次に図15及び図19の工程(3)に夫々示すように、第1遮光膜11c及び第2遮光膜11 [0130] next, as shown respectively step (3) of FIG. 15 and FIG. 19, the first light shielding film 11c and the second light-shielding film 11
a'''の上に、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜12を形成する。 Over a '' ', forming NSG, PSG, BSG, silicate glass film such as BPSG, a first interlayer insulating film 12 made of a silicon nitride film or a silicon oxide film or the like. この第1 The first
層間絶縁膜12の層厚は、例えば、約5000〜200 The thickness of the interlayer insulating film 12 is, for example, about 5000 to 200
00オングストロームとする。 And 00 angstroms.

【0131】次に図15及び図19の工程(4)に夫々示すように、第1層間絶縁膜12の上に、約450〜5 [0131] next, as shown respectively step (4) of FIG. 15 and FIG. 19, on the first interlayer insulating film 12, about 450-5
50℃、好ましくは約500℃の比較的低温環境中で、 50 ° C., preferably at a relatively low temperature environment of about 500 ° C.,
流量約400〜600cc/minのモノシランガス、 A flow rate of about 400~600cc / min of monosilane gas,
ジシランガス等を用いた減圧CVD(例えば、圧力約2 Reduced pressure CVD using disilane gas or the like (e.g., a pressure of about 2
0〜40PaのCVD)により、アモルファスシリコン膜を形成する。 The CVD of 0~40Pa), an amorphous silicon film. その後、窒素雰囲気中で、約600〜7 Then, in a nitrogen atmosphere, about 600-7
00℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜1を約500〜2000オングストロームの厚さ、好ましくは約1000オングストロームの厚さとなるまで固相成長させる。 About 1 to 10 hours at 00 ° C., preferably up to, by Hodokosuru annealing of 4-6 hours, a polysilicon film about one 500-2000 Angstroms thick, preferably a thickness of about 1000 Angstroms to solid-phase growth.

【0132】この際、図10に示した画素スイッチング用TFT30として、アモルファスシリコン膜を経ないで、減圧CVD法等によりポリシリコン膜1を直接形成しても良い。 [0132] At this time, as pixel switching TFT30 shown in FIG. 10, not through the amorphous silicon film, a polysilicon film 1 may be directly formed by low pressure CVD or the like. 或いは、減圧CVD法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化(アモルファス化)し、その後アニール処理等により再結晶化させてポリシリコン膜1を形成しても良い。 Alternatively, a low pressure CVD method once amorphized by implanting silicon ions into the polysilicon film deposited by such (amorphization), it was recrystallized by subsequent annealing treatment or the like be formed polysilicon film 1.

【0133】次に図15及び図19の工程(5)に夫々示すように、図7に示した如き所定パターンのチャネル領域1a'を含む半導体層1aを形成する。 [0133] next, as shown respectively step (5) of FIG. 15 and FIG. 19, to form the semiconductor layer 1a including the channel region 1a 'of such a predetermined pattern as shown in FIG. 即ち、特にデータ線6a下で容量線3bが形成される領域及びゲート電極3aに沿って容量線3bが形成される領域には、 That, in particular regions capacitor line 3b along the regions and the gate electrode 3a capacitance line 3b is formed under the data line 6a is formed,
画素スイッチング用TFT30を構成する半導体層1a The semiconductor layer 1a constituting the pixel switching TFT30
から延設された第1蓄積容量電極(半導体層)1fを形成する。 Forming a first storage capacitor electrode (semiconductor layer) 1f extended from.

【0134】次に図15及び図19の工程(6)に夫々示すように、画素スイッチング用TFT30を構成する半導体層1aと共に第1蓄積容量電極1fを約900〜 [0134] next, as shown respectively step (6) of FIG. 15 and FIG. 19, about the first storage capacitor electrode 1f with the semiconductor layer 1a constituting the pixel switching TFT 30 900 to
1300℃の温度、好ましくは約1000℃の温度により熱酸化することにより、約300オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜を約500オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用TF 1300 ° C. of temperature, preferably by thermal oxidation by a temperature of about 1000 ° C., to form a relatively thin thermal silicon oxide film of about 300 Å, further high-temperature silicon oxide film by low pressure CVD method or the like (HTO film ) and the silicon nitride film is deposited to a relatively thin thickness of approximately 500 angstroms, TF pixel switching having a multilayer structure
T30のゲート絶縁膜2と共に容量形成用の絶縁膜2を形成する。 A gate insulating film 2 of T30 forming the insulating film 2 for capacitive formation. この結果、第1蓄積容量電極1fの厚さは、 As a result, the thickness of the first storage capacitor electrode 1f is
約300〜1500オングストロームの厚さ、好ましくは約350〜500オングストロームの厚さとなり、ゲート絶縁膜2の厚さは、約200〜1500オングストロームの厚さ、好ましくは約300〜1000オングストロームの厚さとなる。 Thickness of about 300-1500 Å, preferably of a thickness of about 350 to 500 Angstroms, the thickness of the gate insulating film 2 has a thickness of about 200 to 1,500 angstroms, preferably a thickness of about 300 to 1000 Angstroms .

【0135】尚、図15の工程(6)において特に限定されないが、第1蓄積容量電極1fとなる半導体層部分に、例えば、リン(P)イオンをドーズ量約3×10 [0135] Although not particularly limited in the step of FIG. 15 (6), the semiconductor layer portion to be the first storage capacitor electrode 1f, for example, phosphorus (P) a dose of about 3 × 10 ions
12 /cm でドープして、低抵抗化させてもよい。 Doped with 12 / cm 2, it may be low resistance.

【0136】次に、図15及び図19の工程(7)に夫々示すように、第1層間絶縁膜12に第2遮光配線11 [0136] Next, the as shown respectively step (7) of FIG. 15 and FIG. 19, the second light-blocking wiring on the first interlayer insulating film 12 11
aに至るコンタクトホール13及び第1遮光膜11cに至るコンタクトホール18を形成する。 Forming a contact hole 18 reaching the contact hole 13 and the first light shielding film 11c leading to a. この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13及び18 In this case, reactive ion etching, by anisotropic etching such as reactive ion beam etching, contact holes 13 and 18
等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。 Better to opening the like, and has the advantage of an opening shape substantially the same as the mask shape. 但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール13及び18等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。 However, if aperture combination of dry etching and wet etching, it is possible to the contact holes 13 and 18 such as in a tapered shape, the advantage that disconnection during wire connection can be prevented is obtained.

【0137】次に図15及び図19の工程(8)に夫々示すように、ポリシリコン層3を堆積した後、リン(P)を熱拡散し、ポリシリコン膜3を導電化する。 [0137] next, as shown respectively step (8) of FIG. 15 and FIG. 19, after depositing a polysilicon layer 3, phosphorous (P) was thermally diffused, a is conductive polysilicon film 3. 又は、Pイオンをポリシリコン膜3の成膜と同時に導入したドープトシリコン膜を用いてもよい。 Or it may be used a doped silicon film introduced simultaneously with the formation of the polysilicon film 3 and P ions.

【0138】次に、図16及び図20の工程(9)に夫々示すように、図9に示した如き所定パターンのゲート電極3aと共に容量線3bを形成する。 [0138] Next, the as shown respectively step (9) of FIG. 16 and FIG. 20, to form the capacitor line 3b with the gate electrodes 3a in a predetermined pattern such as shown in FIG. これらのゲート電極3a及び容量線3bの膜厚は夫々、例えば、約35 The film thickness of the gate electrodes 3a and the capacitor line 3b are each, for example, about 35
00オングストロームとされる。 Are 00 angstroms.

【0139】次に図16及び図20の工程(10)に夫々示すように、図11に示した画素スイッチング用TF [0139] next, as shown respectively step (10) of FIG. 16 and FIG. 20, TF pixel switching shown in FIG. 11
T30をLDD構造を持つnチャネル型のTFTとする場合、半導体層1aに、先ず低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、ゲート電極3aを拡散マスクとして、P(リン)などのV族元素のドーパント60を低濃度で(例えば、Pイオンを1〜3 T30 case of the n-channel type TFT with an LDD structure, the semiconductor layer 1a, first to form a lightly doped source region 1b and the lightly doped drain region 1c, and the gate electrode 3a as a diffusion mask, P (phosphorus) dopant 60 of the V group element such low concentration (e.g., 1-3 P ions
×10 13 /cm のドーズ量にて)ドープする。 × at 10 13 / cm 2 dose) to dope. これによりゲート電極3a下の半導体層1aはチャネル領域1a'となる。 Thus, a semiconductor layer 1a under the gate electrode 3a serves as a channel region 1a '. この不純物のドープにより容量線3b及びゲート電極3aも低抵抗化される。 Capacitance line 3b and the gate electrode 3a by doping of the impurities are low resistance.

【0140】続いて、図16及び図20の工程(11) [0140] Subsequently, in FIG. 16 and FIG. 20 step (11)
に夫々示すように、画素スイッチング用TFT30を構成する高濃度ソース領域1b及び高濃度ドレイン領域1 As shown respectively in a high concentration source region 1b and the heavily doped drain region constituting the pixel switching TFT 30 1
cを形成するために、ゲート電極3aよりも幅の広いマスクでレジスト層62をゲート電極3a上に形成した後、同じくPなどのV族元素のドーパント61を高濃度で(例えば、Pイオンを1〜3×10 15 /cm のドーズ量にて)ドープする。 To form the c, after the resist layer 62 with a wide mask width than the gate electrode 3a is formed on the gate electrode 3a, again a dopant 61 of the V group element such as P at a high concentration (e.g., the P ions 1-3 at a dose of × 10 15 / cm 2) is doped. 尚、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、ゲート電極3aをマスクとして、Pイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。 Incidentally, for example, without a low concentration of doping may be TFT of offset structure, the gate electrode 3a as a mask, may be self-aligned type TFT by an ion implantation technique using the P ions.

【0141】不純物のドープにより容量線3b及びゲート電極3aも更に低抵抗化される。 [0141] capacitor line 3b by doping of impurities and the gate electrode 3a is also further lower resistance.

【0142】また、工程(10)及び工程(11)を再度繰り返し、B(ボロン)イオンなどのIII族元素のドーパントを行うことにより、pチャネル型TFTを形成することができる。 [0142] Furthermore, repeating the steps (10) and the step (11) again, by performing B (boron) dopant group III element such as ion, it is possible to form the p-channel type TFT. これにより、nチャネル型TFT及びpチャネル型TFTから構成される相補型構造を持つデータ線駆動回路101及び走査線駆動回路104を液晶装置用基板10上の周辺部に形成することが可能となる。 Thus, it is possible to form a data line driving circuit 101 and the scanning line driving circuit 104 having a complementary structure composed of n-channel type TFT and p-channel type TFT in the peripheral portion of the liquid crystal device substrate 10 . このように、本実施の形態においては、画素スイッチング用TFT30の半導体層をポリシリコンで形成するので、画素スイッチング用TFT30の形成時にほぼ同一工程で、データ線駆動回路101及び走査線駆動回路104を形成することができ、製造上有利である。 Thus, in this embodiment, since a semiconductor layer of the pixel switching TFT 30 of polysilicon, at substantially the same steps in the formation of the pixel switching TFT 30, the data line driving circuit 101 and the scanning line driving circuit 104 It can be formed, which is advantageous for production.

【0143】次に図16及び図20の工程(12)に夫々示すように、画素スイッチング用TFT30におけるゲート電極3aと共に容量線3b及びゲート電極3aを覆うように、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜4を形成する。 [0143] next, as shown respectively step (12) of FIG. 16 and FIG. 20, to cover the capacitance line 3b and the gate electrode 3a with the gate electrode 3a in the pixel switching TFT 30, NSG, PSG, BSG, BPSG, etc. silicate glass film, a second interlayer insulating film 4 made of a silicon nitride film or a silicon oxide film or the like. 第2層間絶縁膜4の層厚は、約5000〜15000オングストロームが好ましい。 The thickness of the second interlayer insulating film 4 is preferably from about 5,000 to 15,000 Angstroms.

【0144】次に図16の工程(13)に夫々示すように、高濃度ソース領域1d及び高濃度ドレイン領域1e [0144] next, as shown respectively the step of FIG. 16 (13), the high-concentration source region 1d and the heavily doped drain region 1e
を活性化するために約1000℃のアニール処理を20 The annealing treatment of about 1000 ° C. in order to activate the 20
分程度行った後、データ線31に対するコンタクトホール5を形成する。 After partial extent, to form a contact hole 5 to the data line 31. また、ゲート電極3aや容量線3bを図示しない配線と接続するためのコンタクトホールも、 Also, a contact hole for connecting the wiring (not shown) of the gate electrode 3a and the capacitive line 3b,
コンタクトホール5と同一の工程により第2層間絶縁膜4に開孔する。 To apertures in the second interlayer insulating film 4 by the contact hole 5 and the same step.

【0145】次に図17及び図21の工程(14)に夫々示すように、第2層間絶縁膜4の上に、遮光性のAl [0145] next, as shown respectively step (14) of FIG. 17 and FIG. 21, on the second interlayer insulating film 4, light shielding Al
等の低抵抗金属や金属シリサイド等を金属膜6として、 The low resistance metal or metal silicide such as a metal film 6 and the like,
約1000〜5000オングストロームの厚さ、好ましくは約3000オングストロームに堆積し、更に図16 About 1000-5000 Angstroms thick, preferably deposited about 3000 Å, further 16
及び図20の工程(15)に夫々示すように、データ線6aを形成する。 And as shown respectively step (15) in FIG. 20, to form the data line 6a.

【0146】次に図17及び図21の工程(16)に夫々示すように、データ線6a(ソース電極)上を覆うように、例えば、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜7を形成する。 [0146] next, as shown respectively step (16) of FIG. 17 and FIG. 21, to cover the data line 6a (source electrode) above, for example, NSG, PSG, BSG, silicate glass film such as BPSG, nitride a third interlayer insulating film 7 made of silicon film and a silicon oxide film or the like. 第3層間絶縁膜7の層厚は、約5000〜15000オングストロームが好ましい。 The thickness of the third interlayer insulating film 7 is preferably from about 5,000 to 15,000 Angstroms.

【0147】次に図18の工程(17)に示すように、 [0147] Then, as shown in step of FIG. 18 (17),
画素スイッチング用TFT30において、画素電極9a In the pixel switching TFT 30, the pixel electrode 9a
と高濃度ドレイン領域1eとを電気的接続するためのコンタクトホール8を形成する。 And forming a contact hole 8 for electrically connecting the heavily doped drain region 1e.

【0148】次に図17及び図21の工程(18)に夫々示すように、第3層間絶縁膜7の上に、ITO膜等の透明導電性薄膜9を、約500〜2000オングストロームの厚さに堆積し、更に図16及び図20の工程(1 [0148] next, as shown respectively step (18) of FIG. 17 and FIG. 21, on the third interlayer insulating film 7, a transparent conductive thin film 9 such as ITO film, a thickness of about 500 to 2000 Angstroms deposited, further in FIG. 16 and FIG. 20 step (1
9)に夫々示すように、画素電極9aを形成する。 As shown respectively in 9), to form the pixel electrode 9a. 尚、 still,
当該液晶装置を反射型の液晶装置に用いる場合には、A When using the liquid crystal device in the reflection type liquid crystal device, A
l等の反射率の高い不透明な材料から画素電極9aを形成してもよい。 An opaque material having high reflectance, such as l may be formed pixel electrodes 9a.

【0149】続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、ラビング処理を施すこと等により、配向膜16(図10参照)が形成される。 [0149] Subsequently, after applying the coating liquid for alignment film of polyimide on the pixel electrode 9a, by such rubbed alignment film 16 (see FIG. 10) is formed.

【0150】他方、図10に示した対向基板20については、ガラス基板等が先ず用意され、画素毎に形成された第3遮光膜23、及び後述のように画像表示領域と該画像表示領域外とを仕切るための周辺見切りとしての第4遮光膜(図22及び図23参照)が、例えば金属クロムをスパッタした後、パターニングされる。 [0150] On the other hand, the counter substrate 20 shown in FIG. 10, a glass substrate or the like is first prepared, the third light shielding film 23, and the image display area and the image display region outside as described below is formed for each pixel fourth light blocking film serving as a peripheral partition for partitioning bets (see FIGS. 22 and 23), after sputtering for example, a metal chromium is patterned. 尚、第3遮光膜23及び第4遮光膜53は、Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。 The third light-blocking film 23 and the fourth light blocking film 53, Cr, Ni, other metal materials such as Al, may be formed of carbon or Ti of a material such dispersed resin black photoresist.

【0151】その後、対向基板20の全面にITO等の透明導電性薄膜を、約500〜2000オングストロームの厚さに堆積することにより、対向電極21を形成する。 [0151] Then, a transparent conductive thin film of ITO or the like on the entire surface of the counter substrate 20, by depositing a thickness of about 500 to 2000 Angstroms, to form a counter electrode 21. 更に、対向電極21上に配向膜22(図10参照) Further, the alignment film 22 on the counter electrode 21 (see FIG. 10)
が形成される。 There is formed.

【0152】最後に、上述のように各層が形成された液晶装置用基板10と対向基板20とは、配向膜16及び22(図10参照)が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。 [0152] Finally, the liquid crystal device substrate 10 and the counter substrate 20 each layer is formed as described above, bonded with a sealing material such that the orientation films 16 and 22 (see FIG. 10) are face to face, vacuum suction or the like by, in the space between the two substrates, liquid crystal, for example by mixing a plurality of types of nematic liquid crystal are attracted, the liquid crystal layer 50 of a predetermined thickness is formed.

【0153】以上により、図9に示した液晶装置の第1 [0153] Thus, the first liquid crystal device shown in FIG. 9
変形例が製造される。 Modification is fabricated.

【0154】(液晶装置の全体構成)以上のように構成された液晶装置の各実施の形態の全体構成を図23及び図24を参照して説明する。 [0154] will be described with reference to FIGS. 23 and 24 the overall configuration of the embodiments of the constructed liquid crystal device as described above (overall configuration of a liquid crystal device). 尚、図23は、液晶装置用基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図24は、対向基板20を含めて示す図23のH−H'断面図である。 Incidentally, FIG. 23 is a plan view from the side of the counter substrate 20 together with the respective components formed of the liquid crystal device substrate 10 thereon, Fig. 24, H of Figure 23 illustrating including the counter substrate 20 -H 'is a cross-sectional view.

【0155】図23において、液晶装置用基板10の上には、シール材52がその縁に沿って設けられており、 [0155] In FIG. 23, on the liquid crystal device substrate 10 is provided with a sealing material 52 along its edge,
その内側に並行して、前述のように周辺見切りとしての、例えば第3遮光膜23と同じ或いは異なる材料から成る遮光性の第4遮光膜53が設けられている。 In parallel to its inner side, and as a peripheral partition, for example, the fourth light shielding film 53 made of the same or different material as the third light-blocking film 23 is provided as described above. シール材52の外側の領域には、データ線駆動回路101及び実装端子102が液晶装置用基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。 Outside of the sealing material 52, the data line driving circuit 101 and mounting terminals 102 are provided along one side of the liquid crystal device substrate 10, the scanning line driver circuit 104, two sides adjacent to the one side along it is provided. ゲート電極3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。 If delay of scanning signals supplied to the gate electrode 3a is not a problem, the scanning line driving circuit 104 may be only one side. また、データ線駆動回路101を画像表示領域の辺に沿って両側に配列してもよい。 It may also be arranged on both sides along the data line driving circuit 101 to the sides of the image display area. 例えば奇数列のデータ線6aは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。 For example, the data lines 6a in the odd-numbered columns supplies image signals from along one edge arranged data line driving circuit of the image display area, the data lines in the even-numbered rows along the opposite side of the image display area image signal from the provided data line driving circuit Te may be supplied. この様にデータ線6aを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。 By this way the data line 6a to drive in a comb shape, it is possible to extend the area occupied by the data line driving circuit, it is possible to configure a complicated circuit. 更に液晶装置用基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。 More the remaining side of the liquid crystal device substrate 10, a plurality of wires 105 for connecting the scanning line driving circuits 104 provided on both sides of the image display region is provided. また、対向基板20のコーナー部の少なくとも1箇所においては、液晶装置用基板10と対向基板20との間で電気的導通をとるための導通材106が設けられている。 Further, in at least one location of the corners of the counter substrate 20, conductive material 106 for electrically connecting between the liquid crystal device substrate 10 and the counter substrate 20 is provided. そして、図24に示すように、図23に示したシール材52 Then, as shown in FIG. 24, the sealing member shown in FIG. 23 52
とほぼ同じ輪郭を持つ対向基板20が当該シール材52 When the counter substrate 20 is the sealing material 52 having substantially the same contour
により液晶装置用基板10に固着されている。 It is secured to the liquid crystal device substrate 10 by.

【0156】以上説明した各実施の形態における液晶装置は、カラー液晶プロジェクタに適用されるため、3枚の液晶装置がRGB用のライトバルブとして各々用いられ、各パネルには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。 [0156] The liquid crystal device in each embodiment described above, to be applied to a color liquid crystal projector, three liquid crystal devices are used respectively as the light valve for RGB, for each RGB color separation for each panel dichroic each decomposed through the dichroic mirror color light is to be respectively incident as projection light. 従って、各実施の形態では、対向基板20に、カラーフィルタは設けられていない。 Thus, in the embodiments, the opposing substrate 20, color filters are not provided. しかしながら、第3遮光膜23の形成されていない画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。 However, the RGB color filters the protective film in a predetermined region facing the pixel electrode 9a not formed with the third light shielding film 23 may be formed on the counter substrate 20.
このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。 In this way, it can be applied to a liquid crystal device in each embodiment in the color liquid crystal device, such as a direct view type or a reflective type color liquid crystal television other than the liquid crystal projector. 更に、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。 Furthermore, it may be formed microlenses so as to correspond to one pixel on the counter substrate 20. このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。 In this way, by improving the condensing efficiency of the incident light, a bright liquid crystal device can be realized. 更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。 Furthermore, on the counter substrate 20, to deposit an interference layer having different refractive indexes several layers, by utilizing the interference of light, it may be formed dichroic filter that creates RGB color. このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。 According to the dichroic filter with the opposite substrate, a brighter color liquid crystal device can be realized.

【0157】以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板20の側から入射することとしたが、画素スイッチングTFTの下側に遮光膜を設けているので、液晶装置用基板10の側から入射光を入射し、対向基板20の側から出射するようにしても良い。 [0157] In the liquid crystal device in each embodiment described above, it is assumed that incident similar to the conventional incident light from the side of the counter substrate 20, since is provided a light shielding film on the lower side of the pixel switching TFT, incident light incident from the side of the liquid crystal device substrate 10 may be emitted from the side of the counter substrate 20. 即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層1aのチャネル領域1 That is, even if fitted with a liquid crystal device in the liquid crystal projector in this manner, the channel region of the semiconductor layer 1a 1
a'及びLDD領域1b、1cに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。 a 'and the LDD regions 1b, it is possible to prevent the light enters the 1c, it is possible to display a high-quality image. ここで、従来は、液晶装置用基板10の裏面側での反射を防止するために、反射防止用のAR被膜された偏光板を別途配置したり、ARフィルムを貼り付ける必要があった。 Here, conventionally, in order to prevent reflection on the back surface side of the liquid crystal device substrate 10, separately or arranged polarizing plates AR coating for preventing reflection, it is necessary to paste the AR film. しかし、各実施の形態では、液晶装置用基板10の表面と半導体層1aの少なくともチャネル領域1 However, in the embodiments, at least the channel region of the surface of the semiconductor layer 1a of the liquid crystal device substrate 10 1
a'及びLDD領域1b、1cとの間に遮光膜が形成されているため、このようなAR被膜された偏光板やAR a 'and the LDD regions 1b, since the light-shielding film is formed between 1c, such AR coatings polarizing plates and AR
フィルムを用いたり、液晶装置用基板10そのものをA Or a film, the liquid crystal device substrate 10 itself A
R処理した基板を使用する必要が無くなる。 Necessary to use a substrate that R processing is eliminated. 従って、各実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。 Therefore, according to the embodiments can reduce the material cost and the time of pasting the polarizing plate, dust, by scratches or the like, it is very advantageous without compromising yield. また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。 Moreover, since the light resistance is excellent, or use a bright light source, it converts the polarization by the polarization beam splitter, also to improve the light utilization efficiency does not result in image quality deterioration such as crosstalk due to light.

【0158】(電子機器)次に、以上詳細に説明した各実施の形態における液晶装置を備えた電子機器実施形態について図25から図27を参照して説明する。 [0158] (Electronic Equipment) Next, description with reference to FIG. 27 from FIG. 25 for an electronic apparatus embodiment with a liquid crystal device in each embodiment described above in detail.

【0159】先ず図25に、上述の各実施の形態における液晶装置に等しく構成された液晶装置100を備えた電子機器の概略構成を示す。 [0159] First, FIG. 25 shows a schematic configuration of an electronic apparatus including the liquid crystal device 100 is made equal to the liquid crystal device in the above-described embodiments.

【0160】図25において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1 [0160] In FIG. 25, the electronic device includes a display information output source 1000, display information processing circuit 1002, a drive circuit 1
004、液晶装置100、クロック発生回路1008並びに電源回路1010を備えて構成されている。 004, the liquid crystal device 100 is configured to include a clock generation circuit 1008 and the power supply circuit 1010. 表示情報出力源1000は、ROM(Read Only Memory)、R Display information output source 1000, ROM (Read Only Memory), R
AM(Random Access Memory)、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。 AM (Random Access Memory), comprises memory such as an optical disk device, a tuning circuit for outputting tuned video signal, based on the clock signal from the clock generating circuit 1008, display information such as an image signal of a predetermined format and outputs it to the information processing circuit 1002. 表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路1004に出力する。 Display information processing circuit 1002, polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit is configured to include various known processing circuits such as clamping circuits, display input based on the clock signal sequentially generating a digital signal from the information, and outputs to the drive circuit 1004 together with the clock signal CLK. 駆動回路1004は、液晶装置100を駆動する。 Drive circuit 1004 drives the liquid crystal device 100. 電源回路1010は、上述の各回路に所定電源を供給する。 Power supply circuit 1010 supplies a predetermined power to each circuit described above. 尚、液晶装置100を構成する液晶装置用基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。 Incidentally, on the substrate for a liquid crystal device constituting the liquid crystal device 100 may be equipped with a driving circuit 1004 may be mounted a display information processing circuit 1002 in addition to this.

【0161】次に図26及び図27に、このように構成された電子機器の具体例を各々示す。 [0161] Next in FIGS. 26 and 27 respectively show a specific example of the thus constructed electronic apparatus.

【0162】図26において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004が液晶装置用基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、各々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。 [0162] In FIG. 26, which is an example liquid crystal projector 1100 of the electronic device, a driving circuit 1004 described above is prepared three liquid crystal module including a liquid crystal device 100 mounted on a substrate for a liquid crystal device, each light for RGB valve 100R, and is configured as a projector using as 100G and 100B. 液晶プロジェクタ110 The liquid crystal projector 110
0では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、10 In 0, when projection light is emitted from a white light source lamp unit 1102, by three mirrors 1106 and two dichroic mirrors 1108, light components R corresponding to the three primary colors of RGB, G, and B divided the light valves 100R, 10 corresponding to each color
0G及び100Bに各々導かれる。 Each guided to 0G and 100B. この際特にB光は、 In this case in particular, the B light,
長い光路による光損失を防ぐために、入射レンズ112 In order to prevent light loss due to a long optical path, the incident lens 112
2、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。 2, is guided through a relay lens system 1121 including an relay lens 1123 and an exit lens 1124. そして、ライトバルブ100R、100G及び100Bにより各々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。 The light components corresponding to three primary colors which are respectively modulated by the light valves 100R, 100G, and 100B, after being re-synthesized by the dichroic prism 1112, and projected as a color image onto a screen 1120 through a projection lens 1114.

【0163】本実施の形態では特に、遮光膜がTFTの下側にも設けられているため、当該液晶装置100からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際の液晶装置用基板の表面からの反射光、他の液晶装置から出射した後にダイクロイックプリズム1112を突き抜けてくる投射光の一部等が、戻り光として液晶装置用基板の側から入射しても、画素電極のスイッチング用のTFT等のチャネル領域に対する遮光を十分に行うことができる。 [0163] Particularly in this embodiment, since the light shielding film is also provided on the lower side of the TFT, light reflected by the projection optical system in the liquid crystal projector based on the projection light from the liquid crystal device 100, the projection light passes reflected light from the surface of the substrate for the liquid crystal device at the time of, or the like part of the projection light that penetrates the dichroic prism 1112 after emitted from another liquid crystal device, incident from the side of the substrate for a liquid crystal device as a return light also, it is possible to perform sufficient light shielding to the channel region of the TFT or the like for switching the pixel electrode. このため、 For this reason,
小型化に適したプリズムを投射光学系に用いても、各液晶装置の液晶装置用基板とプリズムとの間において、戻り光防止用のAR(Anti−Reflection) It is used a prism which is suitable for miniaturization to the projection optical system, between the liquid crystal device substrate and the prism of each liquid crystal device, AR for the return light prevention (Anti-Reflection)
フィルムを貼り付けたり、偏光板にAR被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。 Or paste film, because the polarizing plate may or subjected to AR coating treatment becomes unnecessary, it is very advantageous in reducing the size and simplifying the structure.

【0164】さらに、本実施形態は、遮光膜によりチャネル領域への戻り光を防ぐことができるため、液晶装置に戻り光防止処理を施した偏光板を直接貼りつけず、偏光板を液晶装置から離して形成するようにしてもよい。 [0164] Further, this embodiment, since it is possible to prevent the return light to the channel region by the light-shielding film is not adhered to polarizing plates having been subjected to the returning light preventing process to the liquid crystal device directly, the polarizing plate from the liquid crystal device it may be formed apart.
より具体的には、一方の偏光板(図示せず)をダイクロイックプリズム1112に貼り付けることが可能である。 More specifically, it is possible to paste one of the polarizing plates (not shown) to the dichroic prism 1112. このように、偏光板をプリズムユニットに貼り付けることにより、偏光板の熱は、プリズムユニットあるいはレンズで吸収されるため、液晶装置の温度上昇を防ぐことができる。 Thus, by adhering the polarizing plate to a prism unit, the heat of the polarizing plate is absorbed by the prism unit or a lens, it is possible to prevent the temperature rise of the liquid crystal device. また、このような構成の場合、液晶装置と偏光板との間を離して形成することができるため、液晶装置と偏光板との間には空気層ができる。 Moreover, in the case of such a configuration, it is possible to form a distance between the liquid crystal device and the polarizing plate, between the liquid crystal device and the polarizing plate can air layer. そこでプリズムユニットの上側あるいは下側の一方に冷却手段(図示せず)を設け、冷却手段から液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。 So it provided one cooling means of the upper or lower side of the prism unit (not shown), by feeding the blowing of cold air or the like between the cooling means and the liquid crystal device and the polarizing means further prevents the temperature rise of the liquid crystal device it can, it is possible to prevent a malfunction due to the temperature rise of the liquid crystal device.

【0165】図27において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ(PC)1200は、上述した液晶装置100がトップカバーケース内に備えられており、更にCPU、 [0165] In FIG. 27, a personal computer (PC) 1200 of another example serving multimedia laptop electronic device, a liquid crystal device 100 is provided in the top cover case described above, further CPU,
メモリ、モデム等を収容すると共にキーボード1202 Keyboard 1202 accommodates memory, a modem, etc.
が組み込まれた本体1204を備えている。 It includes a body 1204 that is incorporated.

【0166】以上図26及び図27を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図25に示した電子機器の例として挙げられる。 [0166] or in addition to the electronic apparatus described with reference to FIGS. 26 and 27, a liquid crystal television, a view finder type or monitor direct view type video tape recorder, a car navigation system, an electronic organizer, a calculator, a word processor, engineering workstation (EWS), cellular phones, videophones, POS terminals, and devices or the like having a touch panel and the like as examples of an electronic device shown in FIG. 25.

【0167】以上説明したように、本実施の形態によれば、信頼性が高く、縦クロストーク(図28参照)、横クロストークやゴースト等(図29参照)の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた液晶装置により高品位の画像表示が可能な各種の電子機器を実現できる。 [0167] As described above, according to this embodiment, high reliability, (see FIG. 28) vertical crosstalk, the display degradation of the horizontal crosstalk or ghost like (see FIG. 29) is reduced and the return can be realized various electronic apparatuses capable of high quality image display by excellent liquid crystal device in the light-shielding performance against light or the like.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。 [1] matrix various elements provided in the plurality of pixels constituting the image formation region in the first embodiment, an equivalent circuit of the wiring or the like.

【図2】第1実施形態の相隣接する複数の画素群の平面図である。 2 is a plan view of a plurality of pixel groups adjacent to each of the first embodiment.

【図3】図2のA−A'断面図である。 3 is a A-A 'sectional view of figure 2.

【図4】図2のB−B'断面図である。 4 is a B-B 'sectional view of FIG.

【図5】第2実施形態の相隣接する複数の画素群の平面図である。 5 is a plan view of a plurality of pixel groups adjacent to each of the second embodiment.

【図6】図5のC−C'断面図である。 6 is a C-C 'sectional view of FIG.

【図7】第3実施形態の相隣接する複数の画素群の平面図である。 7 is a plan view of a plurality of pixel groups adjacent to each of the third embodiment.

【図8】第4実施形態の相隣接する複数の画素群の平面図である。 8 is a plan view of a plurality of pixel groups adjacent to each of the fourth embodiment.

【図9】第1実施形態の第1変形例における相隣接する複数の画素群の平面図である。 9 is a plan view of a plurality of pixel groups adjacent to each of the first modification of the first embodiment.

【図10】図9のD−D'断面図である。 10 is a D-D 'sectional view of FIG.

【図11】第2実施形態の第2変形例における相隣接する複数の画素群の平面図である。 11 is a plan view of a plurality of pixel groups adjacent phases in the second modification of the second embodiment.

【図12】第5実施形態の相隣接する複数の画素群の平面図である。 12 is a plan view of a plurality of pixel groups adjacent to each of the fifth embodiment.

【図13】液晶装置の実施形態における液晶装置用基板上の周辺回路を示すブロック図である。 13 is a block diagram showing a peripheral circuit on the substrate for a liquid crystal device in an embodiment of the liquid crystal device.

【図14】プリチャージに係わる各種信号のタイミングチャートである。 14 is a timing chart of various signals relating to the pre-charge.

【図15】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のD−D'断面部分について順を追って示す工程図(その1)である。 15 is a process diagram showing step-by-step for D-D 'cross section of FIG. 9 the manufacturing process of the first modification of the first embodiment of the liquid crystal device (Part 1).

【図16】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のD−D'断面部分について順を追って示す工程図(その2)である。 16 is a process diagram showing step-by-step for D-D 'cross section of FIG. 9 the manufacturing process of the first modification of the first embodiment of the liquid crystal device (Part 2).

【図17】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のD−D'断面部分について順を追って示す工程図(その3)である。 17 is a process diagram showing step-by-step for D-D 'cross section of FIG. 9 the manufacturing process of the first modification of the first embodiment of the liquid crystal device (Part 3).

【図18】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のD−D'断面部分について順を追って示す工程図(その4)である。 18 is a first process drawing showing a step-by-step for D-D 'cross section of FIG. 9 the manufacturing process of the first modification of the embodiment of the liquid crystal device (Part 4).

【図19】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のE−E'断面部分について順を追って示す工程図(その1)である。 19 is a process diagram of manufacturing process of the first modification is shown sequentially for E-E 'cross section of FIG. 9 in the first embodiment of the liquid crystal device (Part 1).

【図20】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のE−E'断面部分について順を追って示す工程図(その2)である。 Figure 20 is a process diagram of a manufacturing process of the first modification is shown sequentially for E-E 'cross section of FIG. 9 in the first embodiment of the liquid crystal device (Part 2).

【図21】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のE−E'断面部分について順を追って示す工程図(その3)である。 21 is a process diagram of manufacturing process of the first modification is shown sequentially for E-E 'cross section of FIG. 9 in the first embodiment of the liquid crystal device (Part 3).

【図22】液晶装置の第1実施形態の第1変形例の製造プロセスを図9のE−E'断面部分について順を追って示す工程図(その4)である。 FIG. 22 is a process diagram of manufacturing process of the first modification is shown sequentially for E-E 'cross section of FIG. 9 in the first embodiment of the liquid crystal device (Part 4).

【図23】液晶装置の各実施の形態における液晶装置用基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。 23 is a plan view from the side of the counter substrate together with the components formed a substrate for a liquid crystal device thereon in each embodiment of the liquid crystal device.

【図24】図22のH−H'断面図である。 Is H-H 'sectional view of FIG. 24 FIG. 22.

【図25】本発明による電子機器実施形態の概略構成を示すブロック図である。 It is a block diagram showing a schematic configuration of an electronic apparatus embodiment according to Figure 25 the present invention.

【図26】電子機器の一例としての液晶プロジェクタを示す断面図である。 26 is a cross-sectional view showing a liquid crystal projector as an example of an electronic apparatus.

【図27】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。 27 is a front view showing a personal computer as another example of electronic equipment.

【図28】縦クロストークによる表示劣化を説明するための概念図である。 28 is a conceptual diagram for explaining a display deterioration due to vertical crosstalk.

【図29】横クロストークによる表示劣化を説明するための概念図である。 29 is a conceptual diagram for explaining a display deterioration due to horizontal crosstalk.

【符号の説明】 DESCRIPTION OF SYMBOLS

1a…半導体層 1a'…チャネル領域 1b…低濃度ソース領域(ソース側LDD領域) 1c…低濃度ドレイン領域(ドレイン側LDD領域) 1d…高濃度ソース領域 1e…高濃度ドレイン領域 1f〜1f”…第1蓄積容量電極 2…ゲート絶縁膜 3a…ゲート電極 3b、3b'…容量線(第2蓄積容量電極) 4…第2層間絶縁膜 5…コンタクトホール 6a…データ線(ソース電極) 6b…定電位線 7…第3層間絶縁膜 8〜8”…コンタクトホール 9a…画素電極 10…液晶装置用基板 11a、11a'、11a''、11a'''、11d…第2 1a ... semiconductor layer 1a '... channel region 1b ... lightly doped source region (source side LDD region) 1c ... lightly doped drain region (the drain-side LDD region) 1d ... high-concentration source region 1e ... high-concentration drain region 1f~1f "... the first storage capacitor electrode 2 ... gate insulating film 3a ... gate electrode 3b, 3b '... capacitor line (second storage capacitor electrode) 4: second interlayer insulating film 5 ... contact hole 6a ... data line (source electrode) 6b ... constant potential lines 7 third interlayer insulating film 8 to 8 "... contact hole 9a ... pixel electrode 10 ... liquid crystal device substrate 11a, 11a ', 11a' ', 11a' '', 11d ... second
遮光膜 11c、11c'、11c''、11e…第1遮光膜 12…第1層間絶縁膜 13…コンタクトホール 18…コンタクトホール 20…対向基板 21…対向電極 23…第3遮光膜 30…TFT 50…液晶層 52…シール材 53…第4遮光膜 70…蓄積容量 101…データ線駆動回路 104…走査線駆動回路 201…プリチャージ回路 301…サンプリング回路 300a〜300e…走査線 501…半導体膜 503a…ゲート電極 504…第2蓄積容量電極 Shielding film 11c, 11c ', 11c' ', 11e ... first shielding film 12 ... first interlayer insulating film 13 ... contact hole 18 ... contact hole 20 ... facing substrate 21 ... counter electrode 23 ... third light-blocking film 30 ... TFT 50 ... liquid crystal layer 52 ... sealing member 53 ... fourth light blocking film 70 ... storage capacitor 101 ... the data line driving circuit 104 ... scan line driver circuit 201 ... precharge circuit 301 ... the sampling circuit 300a through 300e ... scanning lines 501 ... semiconductor film 503a ... the gate electrode 504 ... second storage capacitor electrode

フロントページの続き Fターム(参考) 2H091 FA34Y FB08 FC02 FC26 FC29 FD04 FD12 FD23 GA03 GA11 GA13 HA07 LA12 LA13 LA18 MA07 2H092 JA25 JA29 JA33 JA35 JA36 JA38 JA42 JA43 JA44 JA46 JB01 JB13 JB23 JB27 JB32 JB36 JB38 JB53 JB54 JB56 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 KB23 KB25 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA27 MA31 MA34 MA35 MA37 MA41 NA01 NA22 NA25 NA27 NA28 PA06 PA09 QA07 RA05 Front page of the continued F-term (reference) 2H091 FA34Y FB08 FC02 FC26 FC29 FD04 FD12 FD23 GA03 GA11 GA13 HA07 LA12 LA13 LA18 MA07 2H092 JA25 JA29 JA33 JA35 JA36 JA38 JA42 JA43 JA44 JA46 JB01 JB13 JB23 JB27 JB32 JB36 JB38 JB53 JB54 JB56 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KA22 KB05 KB14 KB23 KB25 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA27 MA31 MA34 MA35 MA37 MA41 NA01 NA22 NA25 NA27 NA28 PA06 PA09 QA07 RA05

Claims (16)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 一対の基板間に液晶が挟持されてなり、 1. A liquid crystal is interposed between a pair of substrates,
    該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記複数の薄膜トランジスタの少なくともチャネル領域を前記一方の基板の側から見て夫々覆う位置に設けられている導電性の遮光膜と、該遮光膜と前記薄膜トランジスタとの間に介在する第1層間絶縁膜とを備え、 前記走査線の少なくとも一部は前記遮光膜と同一膜からなることを特徴とする液晶装置。 On one substrate of the pair of substrates, a plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors respectively driving the pixel electrodes of the plurality of phase are respectively connected to the plurality of thin film transistors intersection wherein a plurality of data lines and a plurality of scan lines, wherein a plurality of at least a channel region when viewed from the side of the one substrate of conductive provided respectively covering position the light shielding film of the thin film transistor, the light-shielding film that and a first interlayer insulating film interposed between the thin film transistor, at least a portion of the scanning line liquid crystal device characterized by comprising the light shielding film and the same film.
  2. 【請求項2】 前記走査線は、導電性のポリシリコン膜から形成されており、前記遮光膜は、前記ポリシリコン膜にコンタクトホールを介して電気的接続された前記走査線の冗長配線及び中継配線のうち少なくとも一つとして配設された第1遮光膜を有することを特徴とする請求項1に記載の液晶装置。 Wherein said scanning lines are formed of a conductive polysilicon film, the light-shielding film, redundant wiring and relay electrical connected to said scanning lines via a contact hole in said polysilicon film the liquid crystal device according to claim 1, characterized in that it comprises a first light-shielding film which is disposed at least as one of the wires.
  3. 【請求項3】 前記遮光膜は、前記走査線の冗長配線、 Wherein the light shielding film, redundant wiring of the scanning line,
    中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており少なくとも前記チャネル領域を覆う位置に設けられた前記遮光膜からなる第2遮光膜とを有することを特徴とする請求項1又は2に記載の液晶装置。 A first light-shielding film which is disposed as at least one of the relay wiring and the body, the second consisting of the light-shielding film provided at a position covering at least the channel region is electrically insulated from the first light shielding film the liquid crystal device according to claim 1 or 2, characterized in that it has a light-shielding film.
  4. 【請求項4】 前記走査線は、該走査線に沿って並ぶ前記複数の薄膜トランジスタのゲート電極を夫々含むと共に相互に分断された複数の島状配線部からなり、前記第1遮光膜は、前記複数の島状配線部を相互に電気的接続することを特徴とする請求項2又は3に記載の液晶装置。 Wherein said scanning lines becomes a gate electrode of said plurality of thin film transistors arranged along the scanning line from the plurality of island-shaped wiring portion which are separated from each other with including respectively said first light-shielding film, the the liquid crystal device according to claim 2 or 3, characterized in that electrically connects a plurality of island-shaped wiring portion to each other.
  5. 【請求項5】 前記遮光膜は、前記走査線の本体として配設された第1遮光膜を有し、前記複数の薄膜トランジスタは、前記第1遮光膜にコンタクトホールを介して電気的接続された導電性のポリシリコン膜から形成されたゲート電極を有することを特徴とする請求項1又は3に記載の液晶装置。 Wherein said light shielding film has a first light-shielding film which is disposed as the body of the scanning lines, the plurality of thin film transistors, which are electrically connected through a contact hole in the first light-shielding film the liquid crystal device according to claim 1 or 3, characterized in that a conductive gate electrode formed of a polysilicon film.
  6. 【請求項6】 前記遮光膜及び前記走査線は、前記複数の薄膜トランジスタの各々において、前記第1層間絶縁膜及びゲート絶縁膜を夫々介して前記チャネル領域を挟んで対向配置されると共にコンタクトホールを介して相互に電気的接続された部分を夫々含むことを特徴とする請求項1に記載の液晶装置。 Wherein said light shielding film and the scanning line, in each of the plurality of thin film transistors, the contact hole while being opposed each other across the channel region of the first interlayer insulating film and the gate insulating film each via in the liquid crystal device according to claim 1, wherein the cross to the electrical connection portion comprises respective through.
  7. 【請求項7】 前記複数の走査線は夫々、次段の走査線に前記薄膜トランジスタを介して接続された前記画素電極に蓄積容量を付与するための一方の蓄積容量電極として機能する部分を含むことを特徴とする請求項1から6 Wherein said plurality of scan lines that includes a portion functioning as one storage capacitor electrode for applying a respective storage capacitor to the pixel electrode connected via the thin film transistor to the next scan line from claim 1, wherein 6
    のいずれか一項に記載の液晶装置。 The liquid crystal device according to any one of.
  8. 【請求項8】 前記複数の画素電極に対し蓄積容量を夫々付与するために形成された容量線を更に備えたことを特徴とする請求項1から6のいずれか一項に記載の液晶装置。 8. A liquid crystal device according to any one of claims 1 to 6, further comprising a capacitor lines formed to respectively impart storage capacitor to said plurality of pixel electrodes.
  9. 【請求項9】 前記遮光膜は、前記走査線の冗長配線、 Wherein said light shielding film, redundant wiring of the scanning line,
    中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線を前記一方の基板の側から見て夫々覆う位置に設けられた第2遮光膜とを有し、 前記容量線及び前記第2遮光膜は、定電位源に接続されていることを特徴とする請求項8に記載の液晶装置。 A first light-shielding film which is disposed as at least one of the relay wiring and the body, the containing portion of the light-shielding film provided at a position covering said channel region being electrically insulated from the first light shielding film and a second light-shielding film provided the capacitance line respectively covering position when viewed from the side of the one substrate, the capacitance line and the second light-shielding film, that it is connected to a constant potential source the liquid crystal device according to claim 8, characterized.
  10. 【請求項10】 前記定電位源は、当該液晶装置を駆動するための周辺回路に供給される定電位源であることを特徴とする請求項9に記載の液晶装置。 Wherein said constant potential source, the liquid crystal device according to claim 9, characterized in that a constant potential source supplied to the peripheral circuit for driving the liquid crystal device.
  11. 【請求項11】 前記第2遮光膜は、前記容量線の冗長配線、中継配線及び本体の少なくとも一つとして配設されてなることを特徴とする請求項8から10のいずれか一項に記載の液晶装置。 Wherein said second light-shielding film, redundant wiring of the capacitance line, according to claims 8, characterized in that disposed as at least one relay wiring and the body in any one of 10 liquid crystal device.
  12. 【請求項12】 前記遮光膜は、前記走査線の冗長配線、中継配線及び本体のうち少なくとも一つとして配設された第1遮光膜と、該第1遮光膜から電気的絶縁されており前記チャネル領域を覆う位置に設けられた前記遮光膜の部分を含むと共に前記容量線及び前記複数のデータ線を前記一方の基板の側から見て夫々覆う位置に網目状に設けられた第2遮光膜とを有することを特徴とする請求項8に記載の液晶装置。 12. The light-shielding film, redundant wiring of the scanning line, a first light-shielding film which is disposed as at least one of the relay wiring and the body are electrically insulated from the first light shielding film wherein the second light shielding film provided in a mesh shape of the capacitor lines and the plurality of data lines respectively covering position when viewed from the side of the one substrate together include portions of the light shielding film provided at a position covering the channel region the liquid crystal device according to claim 8, characterized in that it comprises and.
  13. 【請求項13】 前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て夫々覆う位置に縞状に設けられていることを特徴とする請求項1から4のいずれか一項に記載の液晶装置。 Wherein said light shielding film is any one of 4 claims 1, characterized in that provided in stripes of said plurality of scanning lines respectively covering position when viewed from the side of the one substrate the liquid crystal device according to claim.
  14. 【請求項14】 前記遮光膜は、前記複数の走査線を前記一方の基板の側から見て少なくとも部分的に夫々覆う位置に島状に設けられていることを特徴とする請求項1 14. The light-shielding film, according to claim 1, characterized in that provided in an island shape to at least partially respectively covering position to look at the plurality of scanning lines from the side of the one substrate
    から4のいずれか一項に記載の液晶装置。 The liquid crystal device according to any one of 4.
  15. 【請求項15】 前記遮光膜は、Ti、Cr、W、T 15. The light-shielding film, Ti, Cr, W, T
    a、Mo及びPdのうちの少なくとも一つを含むことを特徴とする請求項1から14のいずれか一項に記載の液晶装置。 a, the liquid crystal device according to any one of claims 1, characterized in that it comprises at least one of Mo and Pd 14.
  16. 【請求項16】 請求項1から15のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。 16. An electronic apparatus comprising the liquid crystal device according to any one of claims 1 to 15.
JP17624298A 1998-06-23 1998-06-23 A liquid crystal device and an electronic apparatus Active JP3736122B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17624298A JP3736122B2 (en) 1998-06-23 1998-06-23 A liquid crystal device and an electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17624298A JP3736122B2 (en) 1998-06-23 1998-06-23 A liquid crystal device and an electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000010120A true true JP2000010120A (en) 2000-01-14
JP3736122B2 JP3736122B2 (en) 2006-01-18

Family

ID=16010138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17624298A Active JP3736122B2 (en) 1998-06-23 1998-06-23 A liquid crystal device and an electronic apparatus

Country Status (1)

Country Link
JP (1) JP3736122B2 (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305581A (en) * 2000-04-24 2001-10-31 Seiko Epson Corp Electrooptical device
JP2001313397A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
JP2001337349A (en) * 2000-05-23 2001-12-07 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device, and its repairing method
JP2002198537A (en) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2002372925A (en) * 2001-04-11 2002-12-26 Sony Corp Display device
US6610997B2 (en) 2000-03-17 2003-08-26 Seiko Epson Corporation Electro-optical device
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2006243753A (en) * 2006-05-19 2006-09-14 Seiko Epson Corp Substrate device, optoelectronic device, and electronic instrument
US7119391B2 (en) 2002-08-19 2006-10-10 Seiko Epson Corporation System and method of manufacturing a substrate device
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes
JP2006309253A (en) * 2000-06-28 2006-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US7163848B2 (en) 2000-06-28 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2008097024A (en) * 2007-11-22 2008-04-24 Seiko Epson Corp Electrooptical substrate, electrooptical device including the same, and electronic apparatus
US7491609B2 (en) 2004-08-26 2009-02-17 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US7582903B2 (en) 2002-11-14 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2011242786A (en) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd Display device and projector
US8138555B2 (en) 2000-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2012194560A (en) * 2012-04-25 2012-10-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US8487315B2 (en) 2000-04-12 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Illumination apparatus
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9459502B2 (en) 2013-05-27 2016-10-04 Japan Display Inc. Liquid crystal display device

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001313397A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2016029729A (en) * 2000-02-22 2016-03-03 株式会社半導体エネルギー研究所 Semiconductor device
US8704233B2 (en) 2000-02-22 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8399884B2 (en) 2000-02-22 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6610997B2 (en) 2000-03-17 2003-08-26 Seiko Epson Corporation Electro-optical device
US6809338B2 (en) 2000-03-17 2004-10-26 Seiko Epson Corporation Electro-optical device
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes
US8487315B2 (en) 2000-04-12 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Illumination apparatus
US8829529B2 (en) 2000-04-12 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Illumination apparatus
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4496600B2 (en) * 2000-04-24 2010-07-07 セイコーエプソン株式会社 Electro-optical device and a projector
JP2001305581A (en) * 2000-04-24 2001-10-31 Seiko Epson Corp Electrooptical device
JP4733844B2 (en) * 2000-05-23 2011-07-27 三星電子株式会社Samsung Electronics Co.,Ltd. TFT substrate and repair method for a liquid crystal display device
JP2001337349A (en) * 2000-05-23 2001-12-07 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device, and its repairing method
US7929069B2 (en) 2000-05-23 2011-04-19 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display
US7514302B2 (en) 2000-06-28 2009-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7163848B2 (en) 2000-06-28 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006309253A (en) * 2000-06-28 2006-11-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP4684170B2 (en) * 2000-06-28 2011-05-18 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8551796B2 (en) 2000-09-29 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2014150262A (en) * 2000-09-29 2014-08-21 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2002198537A (en) * 2000-09-29 2002-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US8138555B2 (en) 2000-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2016212433A (en) * 2000-09-29 2016-12-15 株式会社半導体エネルギー研究所 Display device, display module, and electronic appliance
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
JP2002372925A (en) * 2001-04-11 2002-12-26 Sony Corp Display device
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7119391B2 (en) 2002-08-19 2006-10-10 Seiko Epson Corporation System and method of manufacturing a substrate device
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7582903B2 (en) 2002-11-14 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7491609B2 (en) 2004-08-26 2009-02-17 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2006243753A (en) * 2006-05-19 2006-09-14 Seiko Epson Corp Substrate device, optoelectronic device, and electronic instrument
JP2008097024A (en) * 2007-11-22 2008-04-24 Seiko Epson Corp Electrooptical substrate, electrooptical device including the same, and electronic apparatus
JP2011242786A (en) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd Display device and projector
JP2012194560A (en) * 2012-04-25 2012-10-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US9459502B2 (en) 2013-05-27 2016-10-04 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date Type
JP3736122B2 (en) 2006-01-18 grant

Similar Documents

Publication Publication Date Title
US5446562A (en) Liquid crystal display device with transparent conductive film between pixel electrodes and signal or scanning lines
US6232142B1 (en) Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
US6162654A (en) Display and method of producing the display
US5182620A (en) Active matrix display device
US6433841B1 (en) Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6657230B1 (en) Electro-optical device having a symmetrically located contact hole and method of producing the same
US5724107A (en) Liquid crystal display with transparent storage capacitors for holding electric charges
US5886365A (en) Liquid crystal display device having a capacitator in the peripheral driving circuit
US6344885B1 (en) Liquid crystal display device
US6521913B1 (en) Electro-optical device and electronic equipment
US5091337A (en) Method of manufacturing amorphous-silicon thin-film transistors
US6569717B1 (en) Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device
US6531993B1 (en) Active matrix type display device
US6765637B2 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
US6556265B1 (en) LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6583830B2 (en) Electrooptical device, projection-type display apparatus, and method for manufacturing the electrooptical device
US20020118322A1 (en) Substrate for a liquid crystal device, liquid crystal device and projection type display device
US20020036818A1 (en) Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film
JPH11202295A (en) Driving circuit for electro-optical device, electro-optical device, and electronic equipment
US20010043175A1 (en) Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US6703997B2 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JPH1048663A (en) The liquid crystal display device
US20040119075A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2004004553A (en) Liquid crystal display panel and driving circuit
US6528822B2 (en) Electro-optical device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050906

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051017

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350