JP3769970B2 - Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP3769970B2
JP3769970B2 JP06353599A JP6353599A JP3769970B2 JP 3769970 B2 JP3769970 B2 JP 3769970B2 JP 06353599 A JP06353599 A JP 06353599A JP 6353599 A JP6353599 A JP 6353599A JP 3769970 B2 JP3769970 B2 JP 3769970B2
Authority
JP
Japan
Prior art keywords
light
shielding film
light shielding
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06353599A
Other languages
Japanese (ja)
Other versions
JP2000258797A (en
Inventor
良一 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP06353599A priority Critical patent/JP3769970B2/en
Publication of JP2000258797A publication Critical patent/JP2000258797A/en
Application granted granted Critical
Publication of JP3769970B2 publication Critical patent/JP3769970B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に遮光膜が形成された液晶装置等の電気光学装置、電気光学装置の製造方法及び電子機器の技術分野に属し、特に、該遮光膜のうちトランジスタのチャネル領域に対応する部分の膜厚が厚くされた電気光学装置、電気光学装置の製造方法及び電気機器の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶装置等の電気光学装置が液晶プロジェクタ等にライトバルブとして用いられる場合には、例えば液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（クロム）などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。この遮光膜は、各画素の開口領域（即ち、投射光が透過する領域）を規定することにより、ＴＦＴのｐ−Ｓｉ層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００３】
この種の液晶装置等においては、特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。同様に、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光としてＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要もある。このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、遮光膜を形成した液晶装置を提案している。
【０００４】
ところで、このような遮光膜においては、ＴＦＴのチャネルに入射するのを防ぎ、更に製造時の高温プロセスにおいて支障が生じないようにするため、例えばその材料として不透明な高融点金属の材料が用いられ、またその厚さは２００ｎｍ程度とされる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のように比較的厚い高融点材料が用いられる遮光膜はその内部に応力を保有し、その上部に配置されているＴＦＴに対して悪影響を与える、という課題がある。具体的には、ＴＦＴにも応力がかかり、所望のトランジスタ特性、例えば所望のしきい値電圧（Ｖｔｈ）が得られない、といった課題がある。
【０００６】
そこで、例えば遮光膜の厚さをＴＦＴに対して悪影響を与えない程度に薄くすることが考えられるが、それでは十分な遮光性が得られず、光電流の発生によりＴＦＴのトランジスタ特性が劣化することになる。
【０００７】
しかも、このような遮光膜は、通常、ＴＦＴに対して電気的な悪影響を与えないようにするために定電位源に接続されるが、かかる接続は遮光膜を定電位にとるための位置、例えば容量線の近くまで延在させてコンタクトホールを介して行われているため、遮光膜の面積も大きくなり、これによりＴＦＴにかかる応力も大きくなる、という課題がある。
【０００８】
本発明はかかる課題を解決するためになされたもので、遮光膜の所望の遮光性を維持したままトランジスタにかかる応力を低減し、所望のトランジスタ特性を得ることができる電気光学装置、電気光学装置の製造方法及び電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置は、基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に延設されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた不透明な高融点金属からなる遮光膜とを有する電気光学装置であって、前記遮光膜のうち少なくとも前記トランジスタのチャネル領域に対向する部分の厚さは、前記各データ線の間に形成された前記遮光膜の厚さと比べて厚いことを特徴とする。
【００１０】
本発明のかかる構成によれば、遮光膜のうち少なくともトランジスタのチャネル領域に対向する部分の厚さは厚いので、十分な遮光性が得られ、光電流が発生することはなくなる。一方、遮光膜のうちトランジスタのチャネル領域を覆う位置の部分以外の他の部分の厚さは薄いので、遮光膜全体として厚さが厚い部分の面積が小さくなり、遮光膜内に保有する応力を小さくすることできる。従って、トランジスタにかかる応力が小さくなり、所望のトランジスタ特性が得られる。よって、本発明によれば、遮光膜の所望の遮光性を維持したままトランジスタにかかる応力を低減し、所望のトランジスタ特性を得ることができるようになる。
【００１１】
本発明の電気光学装置の一の態様では、前記遮光膜のうち厚い部分の厚さは２００ｎｍ〜４００ｎｍであり、遮光膜のうち他の部分の厚さは５０ｎｍ〜２００ｎｍであることを特徴とする。ここで、遮光膜のうち厚い部分の厚さが２００ｎｍよりも小さいと所望の遮光性が得られず、一方遮光膜のうち厚い部分の厚さが４００ｎｍよりも大きいと上層において凹凸の悪影響が生じる。また、遮光膜のうち他の部分の厚さが５０ｎｍよりも小さいと遮光膜を定電位とするための導電性が得られず、他の部分の厚さが２００ｎｍよりも大きいとトランジスタにかかる応力が大きくなり、トランジスタ特性に影響を与える。
【００１２】
本発明の電気光学装置の一の態様では、前記遮光膜はＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含むことを特徴とする。この態様によれば、遮光膜は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、例えば、金属単体、合金、金属シリサイド等から構成されるため、例えばＴＦＴアレイ基板上の遮光膜形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光膜が破壊されたり溶融しないようにできる。
【００１３】
また前記基板上に、前記各データ線と交差する複数の容量線が更に設けられており、前記遮光膜は、前段あるいは後段の容量線に電気的接続されていることを特徴とする。
【００１４】
前記基板上に、前記各データ線と交差する複数の走査線が更に設けられており、前記遮光膜は、前記各データ線の間であって前記各走査線に対向する位置には設けられていないことを特徴とする。
【００１７】
本発明の電気光学装置の製造方法は、基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に延設されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた不透明な高融点金属からなる遮光膜とを有する電気光学装置を製造する方法であって、少なくとも前記トランジスタのチャネル領域に対向するように前記遮光膜としての不透明な高融点金属からなる第１層を島状に形成する工程と、前記第１層の上に形成されるとともに前記各データ線と交差する方向に延設された前記遮光膜としての不透明な高融点金属からなる第２層を形成する工程とを備え、前記遮光膜のうち少なくとも前記トランジスタのチャネル領域に対向する部分の厚さは、前記各データ線の間に形成された前記遮光膜の厚さと比べて厚いことを特徴とする。
本発明のかかる製造方法によれば、遮光膜を構成する第１層及び第２層を選択性のいらないエッチングにより形成できるので、厚さの異なる遮光膜を容易に形成することができる。
【００２０】
本発明の電気光学装置の製造方法は、基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に形成されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた遮光膜とを有する電気光学装置を製造する方法であって、少なくとも前記トランジスタのチャネル領域に対向するように、第１の厚さの前記遮光膜を形成する工程と、少なくとも前記トランジスタのチャネル領域を覆う部分以外の部分において、前記第１の厚さよりも薄い第２の厚さとなるように前記遮光膜を選択的に除去する工程とを具備することを特徴とする。
【００２１】
本発明のかかる製造方法によれば、例えば第１の層及び第２の層を形成するための材料の蒸着を１回の工程で行うことができるので、工程数をそれ程増やさずに厚さの異なる遮光膜を形成することができる。従って、本発明では、前記第１の層と前記第２の層とは、同一の材料からなることが好ましい態様であり、前遮光膜はＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含むことがより好ましい態様である。また、前記第１の厚さは２００ｎｍ〜４００ｎｍであり、前記第２の層の厚さは５０ｎｍ〜２００ｎｍであることがより好ましい態様である。
【００２２】
本発明の電子機器は、光源と、該光源から出射される光が入射されて画像情報に対応した変調を施す、上記の電気光学装置または上記の製造方法により製造された電気光学装置を有するライトバルブと、前記ライトバルブにより変調された光を投射する投射手段とを具備することを特徴とする。
【００２３】
本発明のかかる構成によれば、ライトバルブが所望のトランジスタ特性を持つ電気光学装置により構成されているので、正確に変調された光を投射することが可能となる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
（電気光学装置の第１実施形態の構成）
本発明による電気光学装置の一形態である液晶装置の構成について、図１から図５を参照して説明する。図１は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。図４は、該液晶装置における遮光膜の近傍の構造を概念的に示した斜視図である。尚、図３及び図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図２及び図４おいて、Ｘ方向とは走査線と平行する方向を示し、Ｙ方向とはデータ線と平行する方向を示す。
【００２６】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９aを制御するためのＴＦＴ３０からなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施の形態では特に、このような蓄積容量７０を形成するために、後述の如く導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００２７】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００２８】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００２９】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３０】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３１】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３２】
対向基板２０には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３３】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３４】
図２に示すように、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、図４にも示すように、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴ３０をＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部２０１と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部２０２とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部２０２の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施の形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の定電位源としての容量線３ｂに電気的接続され、これにより定電位が確保されるようになっている。
【００３５】
また、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。
【００３６】
更に、図３及び図４に示すように、第１遮光膜１１ａは、少なくともＴＦＴ３０のチャネル領域１ａ’に対向する位置の部分２０３の厚さは、他の部分の厚さと比べて厚くされいている。例えば、厚い部分２０３の厚さは２００ｎｍ〜４００ｎｍが好ましく、他の部分の厚さは５０ｎｍ〜２００ｎｍが好ましい。
【００３７】
このように本実施形態の液晶装置によれば、第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。また、第１遮光膜１１ａのうち少なくともＴＦＴ３０のチャネル領域１ａ’に対向する位置の部分２０３の厚さは厚いので、十分な遮光性が得られ、光電流が発生することは皆無となり、その一方で、第１遮光膜１１ａ’のうちＴＦＴ３０のチャネル領域１ａ’に対向する位置の部分２０３以外の他の部分の厚さは薄いので、第１遮光膜１１ａ’全体として厚さが厚い部分の面積が小さくなり、第１遮光膜１１ａ’内に保有する応力を小さくすることできる。従って、ＴＦＴ３０にかかる応力が小さくなり、しきい値電圧等のトランジスタ特性を所望のものとすることができる。
【００３８】
また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００３９】
本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００４０】
更に、蓄積容量７０においては、図２及び図３から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図３の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施の形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００４１】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００４２】
本実施の形態では、各容量線３ｂと、第１遮光膜１１ａとが夫々、コンタクトホール１３を介して電気的接続されている。このため、容量線３ｂの抵抗を、第１遮光膜１１ａの抵抗により顕著に低められる。本実施の形態では、容量線３ｂは、高抵抗なポリシリコン膜から形成されているので、対角１．３インチや０．９インチ程度の小型の液晶装置の場合でも、数１００ＫΩ程度の抵抗を有するが、第１遮光膜１１ａは、導電性の高融点金属膜から形成されているので、容量線３ｂにおける走査線３ａに沿った方向の抵抗は、大幅に低抵抗化される。例えば、遮光膜１１ａをＷＳｉで形成した場合、シート抵抗がポリシリコン膜の１／３以下に低減できる。
【００４３】
この結果、容量線３ｂの時定数についても、第１遮光膜１１ａの存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来るので、容量線３ｂの電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。即ち、灰色を背景として黒部分がハイコントラストで描かれた画像を表示しようとする場合、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が各走査線毎の書き込みの終了時点に近い時点であっても、画像のような表示劣化の問題は起こらない。そして、特に当該液晶装置をＸＧＡ、ＳＸＧＡ等の駆動周波数の高い機種として構成しても、容量線３ｂの時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。
【００４４】
従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線６ａ毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層５０のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線３ａ毎に液晶に印加される駆動電圧を反転させる走査線反転駆動方式（所謂１Ｈ反転駆動方式）を採用できる。
【００４５】
本実施の形態では特に、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、遮光膜１１ａ及び容量線３ｂを定電位にできる。
【００４６】
また、図２及び図３に示したように、本実施の形態では、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して（後述の第３実施形態参照）、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００４７】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部２０１から突出した突出部２０２にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明している。従ってこの場合、どれだけ突出部２０２の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００４８】
更に、第１遮光膜１１ａは、チャネル領域１ａ’を覆う位置を除き、走査線３ａに対向する位置には形成されていない。従って、第１遮光膜１１ａと各走査線３ａとの間の容量カップリングが実践上殆ど又は全く生じないので、走査線３ａにおける電位変動により、第１遮光膜１１ａにおける電位揺れが発生することはなく、その結果、容量線３ｂにおける電位揺れも発生しない。
【００４９】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００５０】
ここで、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００５１】
更に、本実施の形態では特に、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
【００５２】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分２０１は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域に対向する位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能を発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００５３】
本実施の形態では特に、容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００５４】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００５５】
また、本実施の形態では特に、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００５６】
再び、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施の形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００５７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５８】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５９】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００６０】
尚、上記実施形態における液晶装置では、第１遮光膜１１ａを１層の不透明な高融点金属から構成したが、図５に示すように、第１遮光膜１１のうちＴＦＴ３０のチャネル領域１ａ’に対応する厚い部分２０３を不透明な高融点金属からなる第１の層２０４及び導電体、例えばポリシリコンからなる第２の層２０５により構成し、第１遮光膜１１のうち厚い部分２０３以外の他の部分をポリシリコンからなる第２の層２０５により構成してもよい。ここで、不透明な高融点金属からなる第１の層２０４としては、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。
【００６１】
そして、上記実施形態では、第１遮光層１１ａのうちＴＦＴ３０のチャネル領域１ａ’に対応する厚い部分２０３以外の薄い部分を厚い部分２０３と同一の不透明な高融点金属から構成したため、この部分における導電性を低下させ、第１遮光層１１ａを定電位に維持することが困難にことも考えられる。これに対して、第１遮光層１１ａを図５に示したような２層構造とすることにより、第１遮光膜１１ａのうち厚い部分２０３以外の部分が薄くなった場合でも例えば第２の層２０５を第１層２０４よりも導電性の高い材料を用いることで第１遮光膜１１ａの遮光性を維持しつつ第１遮光膜１１ａを定電位とすることを確保することができる。
【００６２】
次に、別の実施形態を説明する。
【００６３】
図６はこの実施形態に係る第１遮光層１１ａの構成を示す概略断面図である。
【００６４】
図６に示すように、第１遮光膜１１ａは、分断溝２０６により複数に分断された遮光層２０７を有する。遮光層２０７は、第１遮光層１１ａのうちＴＦＴ３０のチャネル領域１ａ’に対応する部分２０３の他、他の部分に形成されている。そして、これら島状に分断された遮光層２０７間の分断溝２０６を埋め、更にこれら遮光層２０７を覆うように導電体、例えばポリシリコンからなる導電層２０８が形成されている。
【００６５】
ここで、遮光層２０７は、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。
【００６６】
本実施形態によれば、遮光性を有するが高融点金属であるために応力をより強く保有する遮光層２０７が分断溝２０６により複数に島状に分断されているので、第１遮光膜１１ａからＴＦＴ３０にかかる応力を分散させることができる。これにより、第１遮光膜１１ａの遮光性を維持したままＴＦＴ３０にかかる応力を低減し、所望のトランジスタ特性を得ることができる。また、分断された遮光層２０７間は導電層２０８により導通されているので、第１遮光膜１１ａを定電位とすることを確保することができる。
【００６７】
（液晶装置の第１実施形態の製造プロセス）
次に、以上のような構成を持つ液晶装置の第１実施形態の製造プロセスについて、図７から図１１を参照して説明する。尚、図７から図１１は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００６８】
図７の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００６９】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、５０〜２００ｎｍ程度の層厚、好ましくは約 １８０〜２００ ｎｍの層厚の遮光膜１１を形成する。
【００７０】
続いて工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのうち厚い部分２０３のパターン（図３及び図４参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａのうち厚い部分２０３の第１層を形成する。
【００７１】
次に、工程（３）に示すように、再びＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１５０〜２００ｎｍ程度の層厚、好ましくは約４０〜６０ｎｍの層厚の遮光膜１１を形成する。
【００７２】
続いて、工程（４）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２及び図４参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａのうち厚い部分２０３の第２層及び残りの薄い部分を形成する。
【００７３】
このように本実施形態の製造方法によれば、厚さの異なる部分を有する第１遮光膜１１ａを形成する際に、まず厚い部分２０３に薄い部分との厚さの差分だけ遮光膜１１を形成し、その後第１遮光膜１１ａに対応するパターンの遮光膜１１を形成するようにしているので、厚さの異なる部分を有する第１遮光膜１１ａを選択性のいらないエッチングにより形成できる。
【００７４】
次に図８の工程（５）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５００〜２０００ｎｍとする。
【００７５】
次に工程（６）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。
【００７６】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００７７】
次に工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００７８】
次に工程（８）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する（図３参照）。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３００〜１５０ｎｍの厚さ、好ましくは約３５０〜５０ｎｍの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５０ｎｍの厚さ、好ましくは約３００〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００７９】
尚、工程（８）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【００８０】
次に、工程（９）において、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００８１】
次に工程（１０）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００８２】
次に、図９の工程（１１）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ及び走査線３ａの層厚は、例えば、約３５０ｎｍとされる。
【００８３】
次に工程（１２）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素の不純物イオン６０を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００８４】
続いて、工程（１３）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン６１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００８５】
この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００８６】
また、工程（１２）及び工程（１３）を再度繰り返し、Ｂ（ボロン）イオンなどのIII族元素の不純物イオンを行うことにより、ｐチャネル型ＴＦＴを形成することができる。これにより、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路及び走査線駆動回路を液晶装置用基板１０上の周辺部に形成することが可能となる。このように、本実施の形態において画素スイッチング用ＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路及び走査線駆動回路を形成することができ、製造上有利である。
【００８７】
次に工程（１４）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましい。
【００８８】
次に工程（１５）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【００８９】
次に図１０の工程（１６）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積し、更に工程（１７）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００９０】
次に工程（１８）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましい。
【００９１】
次に図１１の工程（１９）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００９２】
次に工程（２０）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２１）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９３】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【００９４】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の周辺見切りとしての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９５】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００９６】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００９７】
尚、図７の工程（１）〜（４）に代えて例えば図１２に示すように第１遮光膜１１ａを形成してもよい。ここで、図１２は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９８】
即ち、図１２の工程（１）に示すように、遮光膜１１のち第１層をポリシリコンにより形成する。
【００９９】
続いて工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２及び図４参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａの第１層を形成する。
【０１００】
次に、工程（３）に示すように、第１遮光膜１１ａの第１層上であって、第１遮光膜１１ａのうち厚い部分２０３（図３及び図４参照）に対応する位置にＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜からなる第１遮光膜１１ａの第２層を選択的なエッチングにより形成する。従って、異なる材料からなる２層構造の第１遮光膜１１ａを容易に形成することができる。
【０１０１】
また、図７の工程（１）〜（４）に代えて例えば図１３に示すように第１遮光膜１１ａを形成してもよい。ここで、図１３は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【０１０２】
即ち、図１３の工程（１）に示すように、ＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、遮光膜１１のち第１層を形成する。
【０１０３】
続いて工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２及び図４参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【０１０４】
次に、工程（３）に示すように、第１遮光膜１１ａのうち厚い部分２０３（図３及び図４参照）に対応する位置以外の部分を選択的なエッチングにより薄くする。従って、厚さの異なる２層構造の第１遮光膜１１ａを１回の蒸着で形成することができる。
【０１０５】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施の形態の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、対向基板２０を含めて示す図１４のＨ−Ｈ’断面図である。
【０１０６】
図１４において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０７】
以上図１から図１５を参照して説明した各実施の形態における液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１０８】
以上説明した各実施の形態における液晶装置は、カラー液晶プロジェクタ（投射型表示装置）に適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１０９】
以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１１０】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【０１１１】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１７を参照して説明する。図１７において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１１２】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１１３】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１１４】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１１５】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１１６】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１１７】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１１８】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１１９】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１２０】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１２１】
また、本実施の形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１７に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１２２】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１２３】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態における液晶装置の画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】図１に示した液晶装置のデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】本実施形態の液晶装置における遮光層の近傍の構造を概念的に示した斜視図である。
【図５】本発明の他の実施形態における液晶装置の遮光膜の概略断面図である。
【図６】本発明の更に別の実施形態における液晶装置の遮光膜の概略断面図である。
【図７】本発明の一実施形態における液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図８】本発明の一実施形態における液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図９】本発明の一実施形態における液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１０】本発明の一実施形態における液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１１】本発明の一実施形態における液晶装置の製造プロセスを順を追って示す工程図（その５）である。
【図１２】本発明の他の実施形態における液晶装置の製造プロセスを順を追って示す工程図である。
【図１３】本発明の更に別の実施形態における液晶装置の製造プロセスを順を追って示す工程図である。
【図１４】液晶装置の各実施の形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ’断面図である。
【図１６】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
３ａ…走査線
３ｂ…容量線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１３…コンタクトホール
３０…ＴＦＴ
２０１…本線部
２０２…突出部
２０３…第１遮光膜１１ａのうち厚い部分
２０４…第１の層
２０５…第２の層
２０６…分断溝
２０７…遮光層
２０８…導電層[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field of an electro-optical device such as a liquid crystal device in which a light-shielding film is formed on a substrate, a method for manufacturing the electro-optical device, and an electronic apparatus, and particularly corresponds to a channel region of a transistor in the light-shielding film. The present invention belongs to a technical field of an electro-optical device, a method of manufacturing an electro-optical device, and an electrical apparatus in which the thickness of the portion is increased.
[0002]
[Prior art]
Conventionally, when an electro-optical device such as a liquid crystal device of this type is used as a light valve in a liquid crystal projector or the like, for example, projection light is incident from the side of the counter substrate that is opposed to the TFT array substrate with the liquid crystal layer interposed therebetween. The Here, when the projection light is incident on a channel formation region composed of an a-Si (amorphous silicon) film or a p-Si (polysilicon) film of a TFT, a photocurrent is generated in this region due to a photoelectric conversion effect. As a result, the transistor characteristics of the TFT deteriorate. Therefore, a light shielding film called a black matrix or a black mask is generally formed on the counter substrate at a position facing each TFT from a metal material such as Cr (chromium) or resin black. This light shielding film defines the opening area of each pixel (that is, the area through which the projection light is transmitted), thereby improving the contrast and preventing color mixture of the color material in addition to shielding the TFT p-Si layer. Plays.
[0003]
In this type of liquid crystal device or the like, a positive stagger type or coplanar type a-Si or p-Si TFT having a top gate structure (that is, a structure in which a gate electrode is provided above the channel on the TFT array substrate) is used. When used, it is necessary to prevent a part of the projection light from entering the TFT channel from the TFT array substrate side as return light by the projection optical system in the liquid crystal projector. Similarly, the projection light passes through the projection optical system after being emitted from the reflected light from the surface of the TFT array substrate when the projection light passes or from other liquid crystal devices when a plurality of liquid crystal devices are used in combination for color. It is also necessary to prevent a part of the incoming projection light from entering the TFT channel as return light from the TFT array substrate side. For this reason, in Japanese Patent Application Laid-Open No. 9-127497, Japanese Patent Publication No. 3-52611, Japanese Patent Application Laid-Open No. 3-125123, Japanese Patent Application Laid-Open No. 8-171101, etc., a TFT is formed on a TFT array substrate made of a quartz substrate or the like. A liquid crystal device in which a light-shielding film is also formed at an opposing position (that is, below the TFT) has been proposed.
[0004]
By the way, in such a light-shielding film, for example, an opaque refractory metal material is used as the material in order to prevent the light from entering the TFT channel and to prevent troubles in a high-temperature process during manufacturing. The thickness is about 200 nm.
[0005]
[Problems to be solved by the invention]
However, the light-shielding film using a relatively thick refractory material as described above has a problem that it has a stress inside thereof and adversely affects the TFT disposed on the light-shielding film. Specifically, there is a problem in that stress is also applied to the TFT, and desired transistor characteristics such as a desired threshold voltage (Vth) cannot be obtained.
[0006]
Therefore, for example, it is conceivable to reduce the thickness of the light-shielding film to such an extent that it does not adversely affect the TFT, but this does not provide sufficient light-shielding properties, and the TFT transistor characteristics deteriorate due to the generation of photocurrent. become.
[0007]
Moreover, such a light-shielding film is usually connected to a constant potential source so as not to adversely affect the TFT, and such connection is a position for taking the light-shielding film at a constant potential. For example, since it is performed through the contact hole extending to the vicinity of the capacitor line, there is a problem that the area of the light-shielding film is increased, thereby increasing the stress applied to the TFT.
[0008]
The present invention has been made in order to solve such a problem, and an electro-optical device and an electro-optical device capable of reducing a stress applied to a transistor while maintaining a desired light-shielding property of a light-shielding film and obtaining desired transistor characteristics. An object of the present invention is to provide a manufacturing method and an electronic device.
[0009]
[Means for Solving the Problems]
  In order to solve this problem, the electro-optical device of the present invention is formed on a substrate.Multiple data lines and electrical connection to each data lineTransistor and the transistorElectrical connectionA pixel electrode,And extending in a direction intersecting each data lineProvided at a position facing at least the channel region of the transistorMade of opaque refractory metalAn electro-optical device having a light shielding film, wherein at least a portion of the light shielding film facing a channel region of the transistor has a thickness ofThe light shielding film formed between the data lines.It is characterized by being thicker than its thickness.
[0010]
According to this configuration of the present invention, since at least the portion of the light shielding film facing the channel region of the transistor is thick, sufficient light shielding properties can be obtained and no photocurrent is generated. On the other hand, since the thickness of the light shielding film other than the portion covering the channel region of the transistor is thin, the area of the thick portion of the light shielding film as a whole is reduced, and the stress held in the light shielding film is reduced. Can be small. Therefore, the stress applied to the transistor is reduced, and desired transistor characteristics can be obtained. Therefore, according to the present invention, it is possible to reduce the stress applied to the transistor while maintaining the desired light shielding property of the light shielding film, and to obtain desired transistor characteristics.
[0011]
In one aspect of the electro-optical device of the present invention, the thickness of the thick portion of the light shielding film is 200 nm to 400 nm, and the thickness of the other portion of the light shielding film is 50 nm to 200 nm. . Here, if the thickness of the thick part of the light shielding film is smaller than 200 nm, the desired light shielding property cannot be obtained. On the other hand, if the thickness of the thick part of the light shielding film is larger than 400 nm, the upper layer has an adverse effect of unevenness. . Further, if the thickness of the other portion of the light shielding film is smaller than 50 nm, the conductivity for making the light shielding film constant potential cannot be obtained, and if the thickness of the other portion is larger than 200 nm, the stress applied to the transistor Affects the transistor characteristics.
[0012]
In one aspect of the electro-optical device of the present invention, the light shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pb. According to this aspect, the light-shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pb, which are opaque high-melting point metals, and is made of, for example, a simple metal, an alloy, a metal silicide, or the like. Therefore, for example, the light shielding film can be prevented from being destroyed or melted by a high temperature treatment in the TFT forming process performed after the light shielding film forming process on the TFT array substrate.
[0013]
  Further, a plurality of capacitance lines intersecting with the data lines are further provided on the substrate, and the light shielding film is electrically connected to the preceding or succeeding capacitance line.
[0014]
A plurality of scanning lines intersecting with the data lines are further provided on the substrate, and the light shielding film is provided at a position between the data lines and facing the scanning lines. It is characterized by not.
[0017]
  The method of manufacturing an electro-optical device according to the present invention is provided on a substrate.Multiple data lines and electrical connection to each data lineTransistor and the transistorElectrical connectionA pixel electrode,And extending in a direction intersecting each data lineProvided at a position facing at least the channel region of the transistorMade of opaque refractory metalA method of manufacturing an electro-optical device having a light-shielding film, wherein the light-shielding film is at least opposed to a channel region of the transistor.First layer of opaque refractory metalForming the island-like shape, and1st layerAs formed onIn the direction intersecting each data lineAs the light shielding film extendedSecond layer of opaque refractory metalForming the step andAnd the thickness of at least the portion of the light shielding film facing the channel region of the transistor is thicker than the thickness of the light shielding film formed between the data lines.It is characterized by that.
  According to the manufacturing method of the present invention, the light shielding film is formed.1st layeras well as2nd layerCan be formed by etching that does not require selectivity, so that light-shielding films having different thicknesses can be easily formed.
[0020]
  The method of manufacturing an electro-optical device according to the present invention is provided on a substrate.Multiple data lines and electrical connection to each data lineTransistor and the transistorElectrical connectionA pixel electrode,Formed in a direction intersecting with each data lineA method of manufacturing an electro-optical device having a light-shielding film provided at a position facing at least a channel region of the transistor, wherein at least the transistorTA step of forming the light-shielding film having a first thickness so as to face the channel region of the transistor, and a second thickness that is thinner than the first thickness in a portion other than at least a portion covering the channel region of the transistor And a step of selectively removing the light-shielding film.
[0021]
According to the manufacturing method of the present invention, for example, the material for forming the first layer and the second layer can be vapor-deposited in one step, so that the thickness can be increased without increasing the number of steps so much. Different light shielding films can be formed. Therefore, in the present invention, the first layer and the second layer are preferably made of the same material, and the pre-light-shielding film is made of Ti, Cr, W, Ta, Mo and Pb. It is a more preferable aspect that at least one is included. In a more preferred embodiment, the first thickness is 200 nm to 400 nm, and the thickness of the second layer is 50 nm to 200 nm.
[0022]
An electronic apparatus according to an aspect of the invention includes a light source and a light including the electro-optical device manufactured by the above-described electro-optical device or the above-described manufacturing method, in which light emitted from the light source is incident to perform modulation corresponding to image information. It comprises a bulb and projection means for projecting light modulated by the light bulb.
[0023]
According to this configuration of the present invention, since the light valve is configured by an electro-optical device having desired transistor characteristics, it is possible to project light that is accurately modulated.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0025]
(Configuration of First Embodiment of Electro-Optical Device)
A configuration of a liquid crystal device which is an embodiment of an electro-optical device according to the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image forming area of a liquid crystal device. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films, and the like are formed. FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. It is. FIG. 4 is a perspective view conceptually showing the structure in the vicinity of the light shielding film in the liquid crystal device. In FIGS. 3 and 4, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing. 2 and 4, the X direction indicates a direction parallel to the scanning line, and the Y direction indicates a direction parallel to the data line.
[0026]
In FIG. 1, a plurality of pixels formed in a matrix form that constitutes an image display region of the liquid crystal device according to the present embodiment includes a plurality of pixel electrodes 9a formed in a matrix form and a TFT 30 for controlling the pixel electrodes 9a. Thus, the data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are held for a certain period with a counter electrode (described later) formed on a counter substrate (described later). . The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. Through the liquid crystal device as a whole, light having a contrast according to the image signal is emitted. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time when the voltage is applied to the data line. Thereby, the holding characteristics are further improved, and a liquid crystal device with a high contrast ratio can be realized. In the present embodiment, in particular, in order to form such a storage capacitor 70, a capacitor line 3b having a low resistance using a conductive light shielding film is provided as will be described later.
[0027]
In FIG. 2, on the TFT array substrate of the liquid crystal device, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix, and the vertical and horizontal boundaries of the pixel electrodes 9a are provided. A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along each line. The data line 6a is electrically connected to a later-described source region of the semiconductor layer 1a such as a polysilicon film through the contact hole 5, and the pixel electrode 9a is later-described in the semiconductor layer 1a through the contact hole 8. Is electrically connected to the drain region. In addition, the scanning line 3a is disposed so as to face the channel region (the hatched region in the lower right in the drawing) of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode.
[0028]
The capacitance line 3b is formed from a main line portion (that is, a first region formed along the scanning line 3a in a plan view) extending substantially linearly along the scanning line 3a and a portion intersecting the data line 6a. And a protruding portion (that is, a second region extending along the data line 6 a when viewed in a plan view) that protrudes forward (upward in the drawing) along the data line 6 a.
[0029]
Next, as shown in the cross-sectional view of FIG. 3, the liquid crystal device includes a TFT array substrate 10 that constitutes an example of one transparent substrate, and a counter substrate that constitutes an example of the other transparent substrate disposed opposite thereto. 20. The TFT array substrate 10 is made of, for example, a quartz substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO film (indium tin oxide film). The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0030]
On the other hand, the counter substrate 20 is provided with a counter electrode (common electrode) 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 20. ing. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0031]
As shown in FIG. 3, the TFT array substrate 10 is provided with a pixel switching TFT 30 that controls switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a.
[0032]
Further, as shown in FIG. 3, the counter substrate 20 is provided with a second light shielding film 23 in a region other than the opening region of each pixel portion. For this reason, incident light does not enter the channel region 1 a ′ or the LDD (Lightly Doped Drain) regions 1 b and 1 c of the semiconductor layer 1 a of the pixel switching TFT 30 from the counter substrate 20 side. Furthermore, the second light-shielding film 23 has functions such as improving contrast and preventing color mixture of color materials.
[0033]
Liquid crystal is sealed in a space surrounded by a sealing material described later between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. A liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where the electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates 10 and 20 around them, and is a glass for setting the distance between the two substrates to a predetermined value. Spacers such as fibers or glass beads are mixed.
[0034]
As shown in FIG. 2, a plurality of first light-shielding films 11a are provided in a region indicated by diagonal lines rising to the right in the drawing. More specifically, as shown in FIG. 4, the first light-shielding film 11a is provided at a position covering the TFT 30 including the channel region of the semiconductor layer 1a in the pixel portion as viewed from the TFT array substrate side. Furthermore, the main line portion 201 that extends in a straight line along the scanning line 3a facing the main line portion of the capacitor line 3b, and the adjacent step side along the data line 6a from the position intersecting the data line 6a (that is, FIG. A projecting portion 202 projecting in the middle and downward direction. The tip of the downward projecting portion 202 in each stage (pixel row) of the first light shielding film 11a overlaps the tip of the upward projecting portion of the capacitor line 3b in the next stage under the data line 6a. A contact hole 13 for electrically connecting the first light shielding film 11a and the capacitor line 3b to each other is provided at the overlapped portion. That is, in the present embodiment, the first light-shielding film 11a is electrically connected to the capacitor line 3b as a constant potential source at the preceding stage or the subsequent stage through the contact hole 13, thereby ensuring a constant potential. .
[0035]
The first light shielding film 11a is preferably made of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pb, which are preferably opaque high melting point metals. . If comprised from such a material, the 1st light shielding film 11a will not be destroyed or melt | dissolved by the high temperature process in the formation process of the pixel switching TFT30 performed after the formation process of the 1st light shielding film 11a on the TFT array substrate 10 You can
[0036]
Further, as shown in FIGS. 3 and 4, in the first light-shielding film 11a, the thickness of the portion 203 at least facing the channel region 1a ′ of the TFT 30 is thicker than the thickness of other portions. . For example, the thickness of the thick portion 203 is preferably 200 nm to 400 nm, and the thickness of the other portion is preferably 50 nm to 200 nm.
[0037]
Thus, according to the liquid crystal device of this embodiment, since the first light shielding film 11a is formed, the return light from the TFT array substrate 10 side causes the channel region 1a ′ and the LDD region 1b of the pixel switching TFT 30. 1c can be prevented, and the characteristics of the pixel switching TFT 30 are not deteriorated by the generation of the photocurrent. In addition, since the thickness of at least the portion 203 of the first light-shielding film 11a facing the channel region 1a ′ of the TFT 30 is thick, sufficient light-shielding properties can be obtained, and no photocurrent is generated. Thus, the thickness of the first light shielding film 11a ′ other than the portion 203 at the position facing the channel region 1a ′ of the TFT 30 is thin, so that the area of the thick portion of the first light shielding film 11a ′ as a whole is small. And the stress held in the first light-shielding film 11a ′ can be reduced. Therefore, the stress applied to the TFT 30 is reduced, and transistor characteristics such as threshold voltage can be made desirable.
[0038]
A first interlayer insulating film 12 is provided between the first light shielding film 11 a and the plurality of pixel switching TFTs 30. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor layer 1a constituting the pixel switching TFT 30 from the first light shielding film 11a. Further, the first interlayer insulating film 12 has a function as a base film for the pixel switching TFT 30 by being formed on the entire surface of the TFT array substrate 10. That is, the TFT array substrate 10 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 and dirt remaining after cleaning. The first interlayer insulating film 12 is, for example, a highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or a silicon oxide film. It is made of a silicon nitride film or the like. The first interlayer insulating film 12 can also prevent the first light shielding film 11a from contaminating the pixel switching TFT 30 and the like.
[0039]
In the present embodiment, the gate insulating film 2 is extended from a position facing the scanning line 3a and used as a dielectric film, the semiconductor film 1a is extended to form the first storage capacitor electrode 1f, and further opposed thereto. A storage capacitor 70 is configured by using a part of the capacitor line 3b as a second storage capacitor electrode. More specifically, the high-concentration drain region 1e of the semiconductor layer 1a extends below the data line 6a and the scanning line 3a, and an insulating film is formed on the capacitor line 3b that extends along the data line 6a and the scanning line 3a. The first storage capacitor electrode (semiconductor layer) 1f is disposed so as to be opposed to each other. In particular, since the insulating film 2 as a dielectric of the storage capacitor 70 is nothing but the gate insulating film 2 of the TFT 30 formed on the polysilicon film by high-temperature oxidation, it can be made a thin and high withstand voltage insulating film. The capacitor 70 can be configured as a large capacity storage capacitor with a relatively small area.
[0040]
Furthermore, in the storage capacitor 70, as can be seen from FIGS. 2 and 3, the first light shielding film 11a is connected to the first storage capacitor electrode 1f on the opposite side of the capacitor line 3b as the second storage capacitor electrode. By being disposed opposite to the third storage capacitor electrode through the film 12 (see the storage capacitor 70 on the right side of FIG. 3), a storage capacitor is further provided. That is, in the present embodiment, a double storage capacitor structure in which storage capacitors are provided on both sides across the first storage capacitor electrode 1f is constructed, and the storage capacitor is further increased. Accordingly, the function of the liquid crystal device that prevents flicker and burn-in in the display image is improved.
[0041]
As a result, the space outside the opening area, that is, the area under the data line 6a and the area where the liquid crystal disclination occurs along the scanning line 3a (that is, the area where the capacitor line 3b is formed) is effectively used. Thus, the storage capacity of the pixel electrode 9a can be increased.
[0042]
In the present embodiment, each capacitor line 3b and the first light shielding film 11a are electrically connected via the contact holes 13, respectively. For this reason, the resistance of the capacitor line 3b can be significantly lowered by the resistance of the first light shielding film 11a. In the present embodiment, since the capacitor line 3b is formed of a high-resistance polysilicon film, even in the case of a small liquid crystal device having a diagonal size of about 1.3 inches or 0.9 inches, a resistance of about several hundreds KΩ. However, since the first light shielding film 11a is formed of a conductive refractory metal film, the resistance in the direction along the scanning line 3a in the capacitor line 3b is greatly reduced. For example, when the light shielding film 11a is made of WSi, the sheet resistance can be reduced to 1/3 or less of the polysilicon film.
[0043]
As a result, the time constant of the capacitor line 3b can also be reduced from, for example, about several tens of microseconds to about several microseconds due to the presence of the first light shielding film 11a, so that the potential of the capacitor line 3b fluctuates. It is possible to reduce the occurrence of lateral crosstalk, ghost, etc. due to That is, when displaying an image in which a black portion is drawn with high contrast against a gray background, the time point at which an image signal having a partially different voltage to be displayed in black is applied is the end point of writing for each scanning line. Even at a near point in time, the problem of display deterioration like an image does not occur. In particular, even if the liquid crystal device is configured as a model having a high driving frequency such as XGA or SXGA, the time constant of the capacitor line 3b is sufficiently small, so that the occurrence of lateral crosstalk, ghost, etc. can be reduced. .
[0044]
Therefore, there is no need to employ a method of inverting the polarity of the liquid crystal driving voltage for each data line 6a or for each pixel as described above in order to prevent such horizontal crosstalk and ghost. A scanning line inversion driving method (so-called 1H inversion driving method) that can reduce the disclination of 50 and invert the driving voltage applied to the liquid crystal for each scanning line 3a, which is suitable for increasing the pixel aperture ratio. Can be adopted.
[0045]
In the present embodiment, in particular, the first light-shielding film 11a (and the capacitor line 3b electrically connected thereto) is electrically connected to a constant potential source, and the first light-shielding film 11a and the capacitor line 3b are provided with a constant potential. It is said. Therefore, the potential fluctuation of the first light shielding film 11a does not adversely affect the pixel switching TFT 30 disposed opposite to the first light shielding film 11a. Further, the capacitor line 3 b can function well as the second storage capacitor electrode of the storage capacitor 70. In this case, the constant potential source includes a negative power source supplied to a peripheral circuit for driving the liquid crystal device (for example, a scanning line driving circuit, a data line driving circuit, etc.), a constant potential source such as a positive power source, and a ground power source. And a constant potential source supplied to the counter electrode 21. By using a power source such as a peripheral circuit in this way, the light shielding film 11a and the capacitor line 3b can be set to a constant potential without the need for providing a dedicated potential wiring or an external input terminal.
[0046]
Further, as shown in FIGS. 2 and 3, in the present embodiment, the first light shielding film 11a is electrically connected to the capacitor line 3b at the previous stage or the subsequent stage through the contact hole 13. Therefore, as compared with the case where each first light shielding film 11a is electrically connected to the capacitor line of its own stage (see the third embodiment described later), the data line 6a is aligned along the edge of the opening region of the pixel portion. There are few steps with respect to the other region where the capacitor line 3b and the first light shielding film 11a are formed. Thus, if there are few steps along the edge of the opening area of the pixel portion, the liquid crystal disclination (alignment failure) caused by the step can be reduced, so that the opening area of the pixel portion can be widened. Become.
[0047]
Further, in the first light shielding film 11a, the contact hole 13 is opened in the protruding portion 202 protruding from the main line portion 201 extending linearly as described above. Here, it has been found that, as the opening portion of the contact hole 13 is closer to the edge, cracks are less likely to occur due to the reason that stress is released from the edge. Therefore, in this case, the first light-shielding film 11a is formed during the manufacturing process depending on how close the contact hole 13 is opened to the tip of the projecting portion 202 (preferably depending on whether the contact hole 13 is close to the margin margin). As a result, the stress applied to the substrate can be relaxed, cracks can be prevented more effectively, and the yield can be improved.
[0048]
Further, the first light shielding film 11a is not formed at a position facing the scanning line 3a except for a position covering the channel region 1a '. Accordingly, since the capacitive coupling between the first light-shielding film 11a and each scanning line 3a hardly or practically occurs, the potential fluctuation in the first light-shielding film 11a is caused by the potential fluctuation in the scanning line 3a. As a result, there is no potential fluctuation in the capacitance line 3b.
[0049]
In this embodiment, since the capacitor line 3b provided in the adjacent upstream or downstream pixel is connected to the first light shielding film 11a, the first light shielding film is connected to the uppermost or lowermost pixel. The capacitor line 3b for supplying a constant potential to 11a is required. Therefore, it is preferable to provide one extra capacity line 3b with respect to the number of vertical pixels.
[0050]
Here, the capacitor line 3b and the scanning line 3a are made of the same polysilicon film, the dielectric film of the storage capacitor 70 and the gate insulating film 2 of the TFT 30 are made of the same high temperature oxide film, and the first storage capacitor. The electrode 1f, the channel formation region 1a ′, the source region 1d, the drain region 1e, and the like of the TFT 30 are made of the same semiconductor layer 1a. For this reason, the laminated structure formed on the TFT array substrate 10 can be simplified, and in the manufacturing method of the liquid crystal device described later, the capacitor line 3b and the scanning line 3a can be simultaneously formed in the same thin film forming process, and the storage capacitor 70 dielectric films and the gate insulating film 2 can be formed simultaneously.
[0051]
Further, in the present embodiment, in particular, the first light shielding film 11a extends along the scanning line 3a, and is divided into a plurality of stripes in the direction along the data line 6a. For this reason, for example, the first light shielding film 11a, the scanning line 3a, and the capacitor line 3b are formed as compared with the case where a grid-shaped light shielding film formed integrally around the opening region of each pixel portion is provided. In the laminated structure of the liquid crystal device comprising a polysilicon film, a metal film forming the data line 6a, an interlayer insulating film, etc., the stress generated by heating and cooling during the manufacturing process due to the difference in physical properties of each film is remarkably increased. Alleviated. For this reason, the generation of cracks in the first light-shielding film 11a and the like can be prevented and the yield can be improved.
[0052]
In FIG. 2, the linear main line portion 201 in the first light shielding film 11 a is formed so as to substantially overlap the linear main line portion of the capacitor line 3 b, but the first light shielding film 11 a is formed of the TFT 30. If it is provided at a position facing the channel region and overlaps with the capacitor line 3b at any point so that the contact hole 13 can be formed, the light shielding function for the TFT and the resistance reducing function for the capacitor line are exhibited. Is possible. Therefore, for example, the first light-shielding film 11a is provided even in a longitudinal gap region along the scanning line between the adjacent scanning line 3a and the capacitor line 3b or a position slightly overlapping with the scanning line 3a. Also good.
[0053]
Particularly in the present embodiment, the capacitor line 3b and the first light shielding film 11a are reliably and highly reliable through the contact hole 13 opened in the first interlayer insulating film 12, and both are electrically Although connected, such a contact hole 13 may be opened for each pixel, or may be opened for each pixel group including a plurality of pixels.
[0054]
When the contact hole 13 is opened for each pixel, the resistance of the capacitor line 3b can be reduced by the first light-shielding film 11a, and the degree of redundant structure between the two can be increased. On the other hand, when the contact hole 13 is opened for each pixel group composed of a plurality of pixels (for example, every 2 pixels or every 3 pixels), the sheet resistance, the driving frequency of the capacitor line 3b and the first light shielding film 11a, Taking into account the required specifications, etc., the benefits of the low resistance and redundant structure of the capacitor line 3b by the first light-shielding film 11a, the complexity of the manufacturing process by opening a large number of contact holes 13, or the liquid crystal device Since it is possible to properly balance the adverse effects such as the deterioration of the quality, it is very advantageous in practice.
[0055]
In the present embodiment, in particular, the contact hole 13 provided for each pixel or each pixel group is formed under the data line 6a when viewed from the counter substrate 20 side. For this reason, the contact hole 13 is out of the opening region of the pixel portion, and is provided in the portion of the first interlayer insulating film 12 where the TFT 30 and the first storage capacitor electrode 1f are not formed. Defects of the TFT 30 and other wirings due to the formation of the contact hole 13 can be prevented while effectively utilizing.
[0056]
In FIG. 3 again, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a and the scanning line 3a. The gate insulating film 2 that insulates the scanning line 3a and the semiconductor layer 1a, the data line 6a, the low concentration source region (source side LDD region) 1b and the low concentration drain region (drain side LDD region) 1c of the semiconductor layer 1a, the semiconductor A high concentration source region 1d and a high concentration drain region 1e of the layer 1a are provided. A corresponding one of the plurality of pixel electrodes 9a is connected to the high concentration drain region 1e. Source regions 1b and 1d and drain regions 1c and 1e are n-type or p-type impurity ions having a predetermined concentration depending on whether an n-type or p-type channel is formed in semiconductor layer 1a, as will be described later. It is formed by doping. An n-type channel TFT has an advantage of high operating speed, and is often used as a pixel switching TFT 30 which is a pixel switching element. In the present embodiment, the data line 6a is particularly composed of a light-shielding thin film such as a metal film such as Al or an alloy film such as metal silicide. A second contact hole 5 leading to the high concentration source region 1d and a contact hole 8 leading to the high concentration drain region 1e are formed on the scanning line 3a, the gate insulating film 2 and the first interlayer insulating film 12, respectively. An interlayer insulating film 4 is formed. The data line 6a is electrically connected to the high concentration source region 1d through the contact hole 5 to the source region 1b. Furthermore, on the data line 6a and the second interlayer insulating film 4, a third interlayer insulating film 7 in which a contact hole 8 to the high concentration drain region 1e is formed is formed. The pixel electrode 9a is electrically connected to the high concentration drain region 1e through the contact hole 8 to the high concentration drain region 1e. The above-described pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 thus configured. The pixel electrode 9a and the high-concentration drain region 1e may be electrically connected by relaying the same Al film as the data line 6a or the same polysilicon film as the scanning line 3b.
[0057]
The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low concentration source region 1b and the low concentration drain region 1c, and the gate electrode 3a is masked. Alternatively, a self-aligned TFT in which impurity ions are implanted at a high concentration to form high concentration source and drain regions in a self-aligning manner may be used.
[0058]
In this embodiment, only one gate electrode (scanning line 3a) of the pixel switching TFT 30 is arranged between the source-drain regions 1b and 1e. However, two or more gates are interposed between them. An electrode may be arranged. At this time, the same signal is applied to each gate electrode. Thus, if a TFT is constituted by a dual gate (double gate) or a triple gate or more, a leakage current between the channel and the source-drain region junction can be prevented, and the current at the time of off can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-current can be further reduced and a stable switching element can be obtained.
[0059]
Here, generally, in the polysilicon layers such as the channel region 1a ′, the low concentration source region 1b, and the low concentration drain region 1c of the semiconductor layer 1a, a photocurrent is generated due to the photoelectric conversion effect of the polysilicon when light enters. In this embodiment, the data line 6a is formed of a light-shielding metal thin film such as Al so as to cover the scanning line 3a from the upper side. Incident light can be effectively prevented from entering the channel region 1a ′ and the LDD regions 1b and 1c of the layer 1a. Further, as described above, since the first light shielding film 11a is provided below the pixel switching TFT 30, the return light is incident on at least the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a. Can be effectively prevented.
[0060]
In the liquid crystal device in the above embodiment, the first light shielding film 11a is made of one layer of an opaque refractory metal. However, as shown in FIG. 5, the channel region 1a ′ of the TFT 30 in the first light shielding film 11 is formed. The corresponding thick portion 203 is constituted by the first layer 204 made of an opaque refractory metal and the second layer 205 made of a conductor, for example, polysilicon, and other than the thick portion 203 in the first light shielding film 11. The portion may be constituted by the second layer 205 made of polysilicon. Here, the first layer 204 made of an opaque refractory metal is composed of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pb. . If comprised from such a material, the 1st light shielding film 11a will not be destroyed or melt | dissolved by the high temperature process in the formation process of the pixel switching TFT30 performed after the formation process of the 1st light shielding film 11a on the TFT array substrate 10 You can
[0061]
In the above embodiment, since the thin portion other than the thick portion 203 corresponding to the channel region 1a ′ of the TFT 30 in the first light shielding layer 11a is made of the same opaque refractory metal as the thick portion 203, the conductive in this portion It may be difficult to maintain the first light-shielding layer 11a at a constant potential. On the other hand, when the first light shielding layer 11a has a two-layer structure as shown in FIG. 5, even if the portion other than the thick portion 203 of the first light shielding film 11a becomes thinner, for example, the second layer By using a material having higher conductivity than 205 for the first layer 204, it is possible to ensure that the first light-shielding film 11a has a constant potential while maintaining the light-shielding property of the first light-shielding film 11a.
[0062]
Next, another embodiment will be described.
[0063]
FIG. 6 is a schematic cross-sectional view showing the configuration of the first light shielding layer 11a according to this embodiment.
[0064]
As shown in FIG. 6, the first light shielding film 11 a includes a light shielding layer 207 divided into a plurality of parts by a dividing groove 206. The light shielding layer 207 is formed in the other portion of the first light shielding layer 11a in addition to the portion 203 corresponding to the channel region 1a 'of the TFT 30. Then, a conductive layer 208 made of a conductor, for example, polysilicon is formed so as to fill the dividing groove 206 between the light shielding layers 207 divided in the form of islands and further cover these light shielding layers 207.
[0065]
Here, the light shielding layer 207 is made of a single metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pb, which are opaque high melting point metals. If comprised from such a material, the 1st light shielding film 11a will not be destroyed or melt | dissolved by the high temperature process in the formation process of the pixel switching TFT30 performed after the formation process of the 1st light shielding film 11a on the TFT array substrate 10 You can
[0066]
According to the present embodiment, since the light shielding layer 207 having a light shielding property but having a higher stress because it is a refractory metal is divided into a plurality of islands by the dividing grooves 206, the first light shielding film 11 a The stress applied to the TFT 30 can be dispersed. Thereby, the stress applied to the TFT 30 can be reduced while maintaining the light shielding property of the first light shielding film 11a, and desired transistor characteristics can be obtained. Further, since the divided light shielding layer 207 is electrically connected by the conductive layer 208, it is possible to ensure that the first light shielding film 11a has a constant potential.
[0067]
(Manufacturing process of the first embodiment of the liquid crystal device)
Next, a manufacturing process of the first embodiment of the liquid crystal device having the above-described configuration will be described with reference to FIGS. 7 to 11 are process diagrams showing the respective layers on the TFT array substrate side in each process corresponding to the A-A 'cross section of FIG. 2 as in FIG.
[0068]
As shown in step (1) in FIG. 7, a TFT array substrate 10 such as a quartz substrate or hard glass is prepared. Here, annealing is preferably performed in an inert gas atmosphere such as N 2 (nitrogen) and at a high temperature of about 900 to 1300 ° C., and pre-processing is performed so as to reduce distortion generated in the TFT array substrate 10 in a high-temperature process to be performed later. Keep it. That is, the TFT array substrate 10 is heat-treated in advance at the same temperature or higher in accordance with the temperature at which the high temperature treatment is performed at the maximum temperature in the manufacturing process.
[0069]
A metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo and Pb or a metal silicide is sputtered on the entire surface of the TFT array substrate 10 thus processed, and a layer thickness of about 50 to 200 nm, preferably Forms a light shielding film 11 having a layer thickness of about 180 to 200 nm.
[0070]
Subsequently, as shown in step (2), a resist mask corresponding to the pattern of the thick portion 203 (see FIGS. 3 and 4) of the first light shielding film 11a is formed on the formed light shielding film 11 by photolithography. Then, by etching the light shielding film 11 through the resist mask, the first layer of the thick portion 203 of the first light shielding film 11a is formed.
[0071]
Next, as shown in step (3), a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo, and Pb or a metal silicide is again sputtered on the entire surface of the TFT array substrate 10 by sputtering. The light shielding film 11 having a layer thickness of about 200 nm, preferably a layer thickness of about 40 to 60 nm is formed.
[0072]
Subsequently, as shown in step (4), a resist mask corresponding to the pattern of the first light shielding film 11a (see FIGS. 2 and 4) is formed on the formed light shielding film 11 by photolithography, and the resist By etching the light shielding film 11 through the mask, the second layer of the thick portion 203 and the remaining thin portion of the first light shielding film 11a are formed.
[0073]
As described above, according to the manufacturing method of the present embodiment, when forming the first light-shielding film 11a having the portions having different thicknesses, first, the light-shielding film 11 is formed in the thick portion 203 by the thickness difference from the thin portion. Then, since the light shielding film 11 having a pattern corresponding to the first light shielding film 11a is formed, the first light shielding film 11a having a portion having a different thickness can be formed by etching that does not require selectivity.
[0074]
Next, as shown in step (5) of FIG. 8, a TEOS (tetraethylorthosilicate) gas, TEB (tetraethylethyl) gas is formed on the first light shielding film 11a by, for example, atmospheric pressure or low pressure CVD. -First interlayer insulation made of silicate glass film such as NSG, PSG, BSG, BPSG, silicon nitride film, silicon oxide film, etc. using boat rate) gas, TMOP (tetra-methyl oxy-phosphate) gas, etc. A film 12 is formed. The layer thickness of the first interlayer insulating film 12 is, for example, about 500 to 2000 nm.
[0075]
Next, as shown in step (6), a monosilane gas having a flow rate of about 400 to 600 cc / min on the first interlayer insulating film 12 in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C., An amorphous silicon film is formed by low pressure CVD (for example, CVD at a pressure of about 20 to 40 Pa) using disilane gas or the like. Thereafter, an annealing treatment is performed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably 4 to 6 hours, so that the polysilicon film 1 has a thickness of about 500 to 200 nm, preferably Is solid-phase grown to a thickness of about 100 nm.
[0076]
At this time, when an n-channel type pixel switching TFT 30 is formed as the pixel switching TFT 30 shown in FIG. 3, Vb such as Sb (antimony), As (arsenic), P (phosphorus), etc. is formed in the channel region. Group element impurity ions may be slightly doped by ion implantation or the like. When the pixel switching TFT 30 is a p-channel type, impurity ions of group III elements such as B (boron), Ga (gallium), and In (indium) may be slightly doped by ion implantation or the like. . Note that the polysilicon film 1 may be directly formed by a low pressure CVD method or the like without going through an amorphous silicon film. Alternatively, the polysilicon film 1 may be formed by implanting silicon ions into a polysilicon film deposited by a low pressure CVD method or the like to make it amorphous (amorphized) and then recrystallizing it by annealing or the like.
[0077]
Next, as shown in step (7), a semiconductor layer 1a having a predetermined pattern as shown in FIG. 2 is formed by a photolithography process, an etching process, or the like. That is, in particular, in a region where the capacitor line 3b is formed under the data line 6a and a region where the capacitor line 3b is formed along the scanning line 3a, the first layer extending from the semiconductor layer 1a constituting the pixel switching TFT 30 is provided. One storage capacitor electrode 1f is formed.
[0078]
Next, as shown in step (8), by thermally oxidizing the first storage capacitor electrode 1f together with the semiconductor layer 1a constituting the pixel switching TFT 30 at a temperature of about 900 to 1300 ° C., preferably about 1000 ° C. A thermal oxide silicon film having a relatively thin thickness of about 30 nm is formed, and a high temperature silicon oxide film (HTO film) or a silicon nitride film is further deposited to a relatively thin thickness of about 50 nm by a low pressure CVD method or the like. A gate insulating film 2 for forming a capacitor is formed together with the gate insulating film 2 of the pixel switching TFT 30 having a structure (see FIG. 3). As a result, the thickness of the semiconductor layer 1a and the first storage capacitor electrode 1f is about 300 to 150 nm, preferably about 350 to 50 nm, and the thickness of the gate insulating film 2 is about 200 to 150 nm. , Preferably about 300-100 nm. By shortening the high-temperature thermal oxidation time in this way, it is possible to prevent warping due to heat, particularly when using a large wafer of about 8 inches. However, the gate insulating film 2 having a single layer structure may be formed only by thermally oxidizing the polysilicon layer 1.
[0079]
Although not particularly limited in the step (8), the resistance may be reduced by doping, for example, P ions with a dose of about 3 × 10 12 / cm 2 into the semiconductor layer portion to be the first storage capacitor electrode 1f. .
[0080]
Next, in step (9), a contact hole 13 reaching the first light shielding film 11a is formed in the first interlayer insulating film 12 by dry etching such as reactive ion etching or reactive ion beam etching or by wet etching. At this time, opening the contact hole 13 or the like by anisotropic etching such as reactive ion etching or reactive ion beam etching has an advantage that the opening shape can be made substantially the same as the mask shape. However, if a hole is formed by combining dry etching and wet etching, these contact holes 13 and the like can be tapered, so that an advantage of preventing disconnection at the time of wiring connection can be obtained.
[0081]
Next, as shown in step (10), after the polysilicon layer 3 is deposited by a low pressure CVD method or the like, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used.
[0082]
Next, as shown in step (11) of FIG. 9, the capacitor line 3b is formed together with the scanning line 3a having a predetermined pattern as shown in FIG. 2 by a photolithography process, an etching process, etc. using a resist mask. The layer thickness of the capacitance line 3b and the scanning line 3a is, for example, about 350 nm.
[0083]
Next, as shown in step (12), when the pixel switching TFT 30 shown in FIG. 3 is an n-channel TFT having an LDD structure, first, a low concentration source region 1b and a low concentration drain region are formed in the semiconductor layer 1a. In order to form 1c, the scanning line 3a (gate electrode) is used as a diffusion mask, and impurity ions 60 of a V group element such as P are formed at a low concentration (for example, P ions are dosed to 1 to 3 × 10 13 / cm 2). And dope. As a result, the semiconductor layer 1a under the scanning line 3a becomes a channel region 1a '. The resistance of the capacitor line 3b and the scanning line 3a is also reduced by this impurity doping.
[0084]
Subsequently, as shown in step (13), in order to form the high concentration source region 1b and the high concentration drain region 1c constituting the pixel switching TFT 30, the resist layer 62 is formed with a mask wider than the scanning line 3a. After forming on the scanning line 3a, the impurity ions 61 of the V group element such as P are similarly doped at a high concentration (for example, P ions at a dose of 1 to 3 × 10 15 / cm 2). When the pixel switching TFT 30 is a p-channel type, B or the like is used to form the low concentration source region 1b and the low concentration drain region 1c, the high concentration source region 1d and the high concentration drain region 1e in the semiconductor layer 1a. Doping is performed using impurity ions of group III elements. For example, an TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask.
[0085]
The resistance of the capacitor line 3b and the scanning line 3a is further reduced by doping the impurities.
[0086]
Further, by repeating step (12) and step (13) again and performing impurity ions of group III elements such as B (boron) ions, a p-channel TFT can be formed. As a result, a data line driving circuit and a scanning line driving circuit having a complementary structure composed of an n-channel TFT and a p-channel TFT can be formed on the periphery of the liquid crystal device substrate 10. As described above, since the semiconductor layer of the pixel switching TFT 30 is formed of polysilicon in this embodiment, the data line driving circuit and the scanning line driving circuit can be formed in almost the same process when the pixel switching TFT 30 is formed. This is advantageous in manufacturing.
[0087]
Next, as shown in step (14), NSG, using, for example, atmospheric pressure or reduced pressure CVD method, TEOS gas, or the like so as to cover the capacitor line 3b and the scan line 3a together with the scan line 3a in the pixel switching TFT 30. A second interlayer insulating film 4 made of a silicate glass film such as PSG, BSG or BPSG, a silicon nitride film or a silicon oxide film is formed. The layer thickness of the second interlayer insulating film 4 is preferably about 500 to 1500 nm.
[0088]
Next, in step (15), after annealing at about 1000 ° C. for about 20 minutes in order to activate the high concentration source region 1d and the high concentration drain region 1e, the contact hole 5 for the data line 31 is formed. It is formed by dry etching such as reactive etching or reactive ion beam etching or by wet etching. Further, contact holes for connecting the scanning lines 3 a and the capacitor lines 3 b to wirings (not shown) are also formed in the second interlayer insulating film 4 by the same process as the contact holes 5.
[0089]
Next, as shown in step (16) of FIG. 10, a metal film 6 is formed on the second interlayer insulating film 4 by using a low-resistance metal such as light-shielding Al or metal silicide 6 by sputtering or the like. A data line 6a is formed by a photolithography process, an etching process, etc. as shown in step (17).
[0090]
Next, as shown in step (18), a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is nitrided using, for example, atmospheric pressure or reduced pressure CVD method or TEOS gas so as to cover the data line 6a. A third interlayer insulating film 7 made of a silicon film, a silicon oxide film or the like is formed. The layer thickness of the third interlayer insulating film 7 is preferably about 500 to 1500 nm.
[0091]
Next, in the step (19) of FIG. 11, in the pixel switching TFT 30, the contact hole 8 for electrically connecting the pixel electrode 9a and the high concentration drain region 1e is formed by reactive etching or reactive ion beam etching. It is formed by dry etching.
[0092]
Next, as shown in step (20), a transparent conductive thin film 9 such as an ITO film is deposited on the third interlayer insulating film 7 to a thickness of about 50 to 200 nm by sputtering or the like. As shown in (21), the pixel electrode 9a is formed by a photolithography process, an etching process, or the like. When the liquid crystal device is used for a reflective liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al.
[0093]
Subsequently, after applying a polyimide alignment film coating solution on the pixel electrode 9a, the alignment film 16 (see FIG. 3) is subjected to a rubbing process so as to have a predetermined pretilt angle and in a predetermined direction. Is formed.
[0094]
On the other hand, for the counter substrate 20 shown in FIG. 3, a glass substrate or the like is first prepared, and the second light-shielding film 23 and a second light-shielding film as a peripheral parting described later are sputtered with, for example, metal chromium, and then a photolithography process. And formed through an etching process. These second light-shielding films may be formed from a material such as resin black in which carbon or Ti is dispersed in a photoresist in addition to a metal material such as Cr, Ni, or Al.
[0095]
Thereafter, a counter conductive electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the counter substrate 20 to a thickness of about 500 to 200 nm by sputtering or the like. Further, after applying a polyimide-based alignment film coating solution over the entire surface of the counter electrode 21, the alignment film 22 (see FIG. 3) is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle. It is formed.
[0096]
Finally, the TFT array substrate 10 on which the respective layers are formed as described above and the counter substrate 20 are bonded together with a sealing material 52 so that the alignment films 16 and 22 face each other, and a space between the two substrates is obtained by vacuum suction or the like. Further, for example, a liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked to form a liquid crystal layer 50 having a predetermined thickness.
[0097]
Instead of the steps (1) to (4) in FIG. 7, for example, a first light shielding film 11a may be formed as shown in FIG. Here, FIG. 12 is a process diagram showing each layer on the TFT array substrate side in each process in correspondence with the A-A ′ cross section of FIG. 2 as in FIG. 3.
[0098]
That is, as shown in step (1) of FIG. 12, the first layer after the light shielding film 11 is formed of polysilicon.
[0099]
Subsequently, as shown in step (2), a resist mask corresponding to the pattern of the first light shielding film 11a (see FIGS. 2 and 4) is formed on the formed light shielding film 11 by photolithography. The light shielding film 11 is etched through the first layer to form the first layer of the first light shielding film 11a.
[0100]
Next, as shown in step (3), Ti is positioned on the first layer of the first light shielding film 11a at a position corresponding to the thick portion 203 (see FIGS. 3 and 4) of the first light shielding film 11a. A second layer of the first light-shielding film 11a made of a metal alloy film such as a metal such as Cr, W, Ta, Mo and Pb or a metal silicide is formed by selective etching. Accordingly, the first light shielding film 11a having a two-layer structure made of different materials can be easily formed.
[0101]
Further, instead of the steps (1) to (4) in FIG. 7, for example, a first light shielding film 11a may be formed as shown in FIG. Here, FIG. 13 is a process diagram showing each layer on the TFT array substrate side in each process corresponding to the A-A ′ cross section of FIG. 2 in the same manner as FIG. 3.
[0102]
That is, as shown in step (1) of FIG. 13, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo, and Pb or a metal silicide is shielded by sputtering on the entire surface of the TFT array substrate 10. A first layer is formed after the film 11.
[0103]
Subsequently, as shown in step (2), a resist mask corresponding to the pattern of the first light-shielding film 11a (see FIGS. 2 and 4) is formed on the formed light-shielding film 11 by photolithography. The first light shielding film 11a is formed by performing etching on the light shielding film 11 through the step.
[0104]
Next, as shown in step (3), a portion of the first light shielding film 11a other than the position corresponding to the thick portion 203 (see FIGS. 3 and 4) is thinned by selective etching. Accordingly, the first light-shielding film 11a having a two-layer structure with different thicknesses can be formed by one deposition.
[0105]
(Overall configuration of liquid crystal device)
The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 14 is a plan view of the TFT array substrate 10 as viewed from the side of the counter substrate 20 together with the components formed thereon, and FIG. It is H 'sectional drawing.
[0106]
In FIG. 14, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and in parallel with the inner side thereof, for example, as a peripheral parting made of the same or different material as the second light shielding film 23. The second light shielding film 53 is provided. A data line driving circuit 101 and a mounting terminal 102 are provided along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 extends along two sides adjacent to the one side. Is provided. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 101 may be arranged on both sides along the side of the screen display area. For example, the odd-numbered data lines 6a supply an image signal from a data line driving circuit disposed along one side of the screen display area, and the even-numbered data lines extend along the opposite side of the screen display area. Alternatively, an image signal may be supplied from a data line driving circuit arranged in this manner. If the data lines 6a are driven in a comb-like shape in this way, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be configured. Further, a plurality of wirings 105 are provided on the remaining side of the TFT array substrate 10 to connect between the scanning line driving circuits 104 provided on both sides of the screen display region. A precharge circuit may be provided hidden under 53. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 106 for electrical conduction between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 15, the counter substrate 20 having substantially the same outline as the sealing material 52 shown in FIG. 14 is fixed to the TFT array substrate 10 by the sealing material 52.
[0107]
On the TFT array substrate 10 of the liquid crystal device according to each embodiment described above with reference to FIGS. 1 to 15, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment. Etc. may be formed. Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a driving LSI mounted on a TAB (tape automated bonding substrate) is connected to the periphery of the TFT array substrate 10. You may make it connect electrically and mechanically via the anisotropic conductive film provided in the part. Further, for example, the TN (twisted nematic) mode, the STN (super TN) mode, and the D-STN (double- A polarizing film, a retardation film, a polarizing unit, and the like are arranged in a predetermined direction according to an operation mode such as an STN mode or a normally white mode / normally black mode.
[0108]
Since the liquid crystal device in each embodiment described above is applied to a color liquid crystal projector (projection type display device), three liquid crystal devices are used as RGB light valves, and each panel has an RGB color. The light of each color decomposed through the decomposition dichroic mirror is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the second light shielding film 23 is not formed. In this way, the liquid crystal device according to each embodiment can be applied to a color liquid crystal device such as a direct-view type or a reflective type color liquid crystal television other than the liquid crystal projector. Furthermore, a microlens may be formed on the counter substrate 20 so as to correspond to one pixel. In this way, a bright liquid crystal device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color liquid crystal device can be realized.
[0109]
In the liquid crystal device according to each of the embodiments described above, incident light is incident from the side of the counter substrate 20 as in the prior art. However, since the first light shielding film 11a is provided, from the side of the TFT array substrate 10. Incident light may be incident and emitted from the counter substrate 20 side. That is, even when the liquid crystal device is attached to the liquid crystal projector in this way, it is possible to prevent light from entering the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a and display a high-quality image. Is possible. Here, conventionally, in order to prevent reflection on the back surface side of the TFT array substrate 10, it is necessary to separately arrange anti-reflection (AR) -coated polarizing means or to paste an AR film. there were. However, in each embodiment, since the first light shielding film 11a is formed between the surface of the TFT array substrate 10 and at least the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a, such an AR There is no need to use a polarizing means or an AR film that is coated, or to use a substrate in which the TFT array substrate 10 itself is subjected to an AR treatment. Therefore, according to each embodiment, it is possible to reduce the material cost, and it is very advantageous that the yield is not lowered due to dust, scratches or the like when the polarizing means is attached. In addition, since the light resistance is excellent, even when a bright light source is used or polarization conversion is performed by a polarization beam splitter to improve light use efficiency, image quality degradation such as crosstalk due to light does not occur.
[0110]
In addition, the switching element provided in each pixel has been described as a normal staggered type or coplanar type polysilicon TFT, but other types of TFTs such as an inverted staggered type TFT and an amorphous silicon TFT are also used. Each embodiment is effective.
[0111]
(Electronics)
As an example of an electronic apparatus using the above liquid crystal device, a configuration of a projection display device will be described with reference to FIG. In FIG. 17, a projection type display device 1100 is provided with three liquid crystal devices as described above, and shows a schematic configuration diagram of an optical system of the projection type liquid crystal device used as RGB liquid crystal devices 962R, 962G, and 962B. The light source device 920 and the uniform illumination optical system 923 described above are employed in the optical system of the projection display device of this example. The projection display device includes a color separation optical system 924 as color separation means for separating the light beam W emitted from the uniform illumination optical system 923 into red (R), green (G), and blue (B); The three light valves 925R, 925G, and 925B as modulation means for modulating the color light beams R, G, and B, and the color synthesis prism 910 as color synthesis means for recombining the modulated color light beams are combined. A projection lens unit 906 is provided as projection means for enlarging and projecting the light beam onto the surface of the projection surface 100. A light guide system 927 that guides the blue light beam B to the corresponding light valve 925B is also provided.
[0112]
The uniform illumination optical system 923 includes two lens plates 921 and 922 and a reflection mirror 931, and the two lens plates 921 and 922 are arranged to be orthogonal to each other with the reflection mirror 931 interposed therebetween. The two lens plates 921 and 922 of the uniform illumination optical system 923 each include a plurality of rectangular lenses arranged in a matrix. The light beam emitted from the light source device 920 is divided into a plurality of partial light beams by the rectangular lens of the first lens plate 921. These partial light beams are superimposed in the vicinity of the three light valves 925R, 925G, and 925B by the rectangular lens of the second lens plate 922. Therefore, by using the uniform illumination optical system 923, even when the light source device 920 has a non-uniform illuminance distribution in the cross section of the emitted light beam, the three light valves 925R, 925G, and 925B can be uniformly illuminated. It can be illuminated.
[0113]
Each color separation optical system 924 includes a blue-green reflecting dichroic mirror 941, a green reflecting dichroic mirror 942, and a reflecting mirror 943. First, in the blue-green reflecting dichroic mirror 941, the blue light beam B and the green light beam G included in the light beam W are reflected at right angles and travel toward the green reflecting dichroic mirror 942. The red light beam R passes through the mirror 941, is reflected at a right angle by the rear reflecting mirror 943, and is emitted from the emission unit 944 of the red light beam R to the prism unit 910 side.
[0114]
Next, in the green reflection dichroic mirror 942, only the green light beam G of the blue and green light beams B and G reflected by the blue-green reflection dichroic mirror 941 is reflected at a right angle, and the color is emitted from the emission portion 945 of the green light beam G. The light is emitted to the side of the combining optical system. The blue light beam B that has passed through the green reflecting dichroic mirror 942 is emitted from the emission part 946 of the blue light beam B to the light guide system 927 side. In this example, the distances from the light beam W emission part of the uniform illumination optical element to the color light emission parts 944, 945, and 946 in the color separation optical system 924 are set to be substantially equal.
[0115]
Condensing lenses 951 and 952 are disposed on the emission side of the emission portions 944 and 945 for the red and green light beams R and G of the color separation optical system 924, respectively. Therefore, the red and green light beams R and G emitted from the respective emission portions are incident on these condenser lenses 951 and 952 and are collimated.
[0116]
The collimated red and green light beams R and G are incident on the light valves 925R and 925G and modulated, and image information corresponding to each color light is added. That is, these liquid crystal devices are subjected to switching control in accordance with image information by a driving unit (not shown), and thereby each color light passing therethrough is modulated. On the other hand, the blue light beam B is guided to the corresponding light valve 925B via the light guide system 927, where it is similarly modulated according to the image information. The light valves 925R, 925G, and 925B in this example further include incident-side polarization means 960R, 960G, and 960B, emission-side polarization means 961R, 961G, and 961B, and liquid crystal devices 962R and 962G disposed therebetween. , 962B.
[0117]
The light guide system 927 includes a condensing lens 954 arranged on the emission side of the emission part 946 of the blue light beam B, an incident-side reflection mirror 971, an emission-side reflection mirror 972, and an intermediate lens arranged between these reflection mirrors. 973 and a condenser lens 953 disposed on the front side of the light valve 925B. The blue light beam B emitted from the condenser lens 946 is guided to the liquid crystal device 962B via the light guide system 927 and modulated. The optical path length of each color light beam, that is, the distance from the emission part of the light beam W to each liquid crystal device 962R, 962G, 962B is the longest for the blue light beam B, and therefore, the light amount loss of the blue light beam is the largest. However, the light loss can be suppressed by interposing the light guide system 927.
[0118]
The color light beams R, G, and B modulated through the light valves 925R, 925G, and 925B are incident on the color synthesis prism 910 and synthesized there. Then, the light synthesized by the color synthesis prism 910 is enlarged and projected onto the surface of the projection surface 100 at a predetermined position via the projection lens unit 906.
[0119]
In this example, since the liquid crystal devices 962R, 962G, and 962B are provided with a light shielding layer on the lower side of the TFT, the liquid crystal devices 962R, 962G, and 962B depend on the projection optical system in the liquid crystal projector based on the projection light from the liquid crystal devices 962R, 962G, and 962B. Reflected light, reflected light from the surface of the TFT array substrate when the projected light passes through, a part of the projected light that penetrates the projection optical system after being emitted from another liquid crystal device, etc. as return light of the TFT array substrate Even if the light is incident from the side, the light shielding for the channel of the TFT for switching the pixel electrode can be sufficiently performed.
[0120]
For this reason, even if a prism unit suitable for miniaturization is used in the projection optical system, a film for preventing return light is separately arranged between the liquid crystal devices 962R, 962G, 962B and the prism unit, or the polarizing means is used. Since it is not necessary to perform a return light prevention process, it is very advantageous in reducing the size and simplification of the configuration.
[0121]
Further, in this embodiment mode, the influence of the return light on the channel region of the TFT can be suppressed. Therefore, it is not necessary to attach the polarizing means 961R, 961G, and 961B subjected to the return light prevention process directly to the liquid crystal device. . Therefore, as shown in FIG. 17, the polarizing means is formed apart from the liquid crystal device. More specifically, one polarizing means 961R, 961G, 961B is attached to the prism unit 910, and the other polarizing means 960R, 960G. , 960B can be attached to the condenser lenses 953, 945, and 944. Thus, by attaching the polarizing means to the prism unit or the condensing lens, the heat of the polarizing means is absorbed by the prism unit or the condensing lens, so that the temperature rise of the liquid crystal device can be prevented.
[0122]
Although not shown, an air layer is formed between the liquid crystal device and the polarizing means by forming the liquid crystal device and the polarizing means apart from each other, so a cooling means is provided between the liquid crystal device and the polarizing means. By sending air such as cold air into the liquid crystal, it is possible to further prevent the temperature of the liquid crystal device from rising and to prevent malfunction due to the temperature rise of the liquid crystal device.
[0123]
In the above-described embodiment, the liquid crystal device has been described. However, the invention is not limited to this, and the embodiment can be applied to an electro-optical device such as electroluminescence or a plasma display.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix pixels that form an image forming region of a liquid crystal device according to an embodiment of the present invention.
2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light shielding films and the like of the liquid crystal device shown in FIG. 1 are formed. FIG.
FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 2;
FIG. 4 is a perspective view conceptually showing a structure in the vicinity of a light shielding layer in the liquid crystal device of the present embodiment.
FIG. 5 is a schematic cross-sectional view of a light shielding film of a liquid crystal device according to another embodiment of the present invention.
FIG. 6 is a schematic cross-sectional view of a light shielding film of a liquid crystal device in still another embodiment of the present invention.
FIG. 7 is a process chart (part 1) for sequentially illustrating the manufacturing process of the liquid crystal device according to the embodiment of the invention;
FIG. 8 is a process diagram (part 2) illustrating the manufacturing process of the liquid crystal device in one embodiment of the present invention in order.
FIG. 9 is a process diagram (part 3) illustrating the manufacturing process of the liquid crystal device according to the embodiment of the invention in order.
FIG. 10 is a process chart (part 4) showing the manufacturing process of the liquid crystal device in one embodiment of the invention in order.
FIG. 11 is a process diagram (part 5) illustrating the manufacturing process of the liquid crystal device in one embodiment of the invention.
FIG. 12 is a process chart sequentially illustrating a manufacturing process of a liquid crystal device according to another embodiment of the present invention.
FIG. 13 is a process chart sequentially illustrating a manufacturing process of a liquid crystal device according to still another embodiment of the present invention.
FIG. 14 is a plan view of a TFT array substrate in each embodiment of the liquid crystal device as viewed from the counter substrate side together with the components formed thereon.
15 is a cross-sectional view taken along the line H-H ′ of FIG. 14;
FIG. 16 is a configuration diagram of a projection display device which is an example of an electronic apparatus using a liquid crystal device.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1d ... High concentration source region
1e ... High concentration drain region
1f: first storage capacitor electrode
3a ... scan line
3b ... Capacity line
6a ... Data line
9a: Pixel electrode
10 ... TFT array substrate
11a ... 1st light shielding film
13 ... Contact hole
30 ... TFT
201 ... Main line
202 ... Protrusion
203... Thick portion of the first light shielding film 11a
204 ... 1st layer
205 ... second layer
206: Dividing groove
207 ... Light shielding layer
208 ... conductive layer

Claims (10)

基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に延設されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた不透明な高融点金属からなる遮光膜とを有する電気光学装置であって、
前記遮光膜のうち少なくとも前記トランジスタのチャネル領域に対向する部分の厚さは、前記各データ線の間に形成された前記遮光膜の厚さと比べて厚いことを特徴とする電気光学装置。A plurality of data lines on a substrate, a transistor electrically connected to each data line , a pixel electrode electrically connected to the transistor, and extending in a direction intersecting with each data line and the transistor An electro-optical device having a light-shielding film made of an opaque refractory metal provided at least at a position facing the channel region,
The electro-optical device according to claim 1, wherein a thickness of at least a portion of the light shielding film facing a channel region of the transistor is larger than a thickness of the light shielding film formed between the data lines . 前記遮光膜のうち厚い部分の厚さは２００ｎｍ〜４００ｎｍであり、前記遮光膜のうち他の部分の厚さは５０ｎｍ〜２００ｎｍであることを特徴とする請求項１に記載の電気光学装置。  2. The electro-optical device according to claim 1, wherein a thickness of a thick part of the light shielding film is 200 nm to 400 nm, and a thickness of another part of the light shielding film is 50 nm to 200 nm. 前記遮光膜はＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含むことを特徴とする請求項１または請求項２に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the light shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pb. 前記基板上に、前記各データ線と交差する複数の容量線が更に設けられており、前記遮光膜は、前段あるいは後段の容量線に電気的接続されていることを特徴とする請求項１から請求項３のうちいずれか１項に記載の電気光学装置。2. A plurality of capacitance lines intersecting with each of the data lines are further provided on the substrate, and the light shielding film is electrically connected to a previous-stage or subsequent-stage capacitor line. The electro-optical device according to claim 3. 前記基板上に、前記各データ線と交差する複数の走査線が更に設けられており、前記遮光膜は、前記各データ線の間であって前記各走査線に対向する位置には設けられていないことを特徴とする請求項１から請求項４のうちいずれか１項に記載の電気光学装置。A plurality of scanning lines intersecting with the data lines are further provided on the substrate, and the light shielding film is provided at a position between the data lines and facing the scanning lines. The electro-optical device according to claim 1, wherein the electro-optical device is not provided. 基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に延設されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた不透明な高融点金属からなる遮光膜とを有する電気光学装置を製造する方法であって、
少なくとも前記トランジスタのチャネル領域に対向するように前記遮光膜としての不透明な高融点金属からなる第１層を島状に形成する工程と、
前記第１層の上に形成されるとともに前記各データ線と交差する方向に延設された前記遮光膜としての不透明な高融点金属からなる第２層を形成する工程とを備え、
前記遮光膜のうち少なくとも前記トランジスタのチャネル領域に対向する部分の厚さは、前記各データ線の間に形成された前記遮光膜の厚さと比べて厚いことを特徴とする電気光学装置の製造方法。A plurality of data lines on a substrate, a transistor electrically connected to each data line , a pixel electrode electrically connected to the transistor, and extending in a direction intersecting with each data line and the transistor And a light shielding film made of an opaque refractory metal provided at a position facing at least the channel region of the electro-optical device,
Forming an island-shaped first layer made of an opaque refractory metal as the light-shielding film so as to face at least the channel region of the transistor;
Forming a second layer made of an opaque refractory metal as the light-shielding film formed on the first layer and extending in a direction intersecting with each data line ,
A method of manufacturing an electro-optical device , wherein a thickness of at least a portion of the light shielding film facing a channel region of the transistor is thicker than a thickness of the light shielding film formed between the data lines. . 基板上に複数のデータ線と、前記各データ線に電気的接続されたトランジスタと、前記トランジスタに電気的接続された画素電極と、前記各データ線と交差する方向に形成されると共に前記トランジスタの少なくともチャネル領域に対向する位置に設けられた遮光膜とを有する電気光学装置を製造する方法であって、
少なくとも前記トランジスタのチャネル領域に対向するように、第１の厚さの前記遮光膜を形成する工程と、
少なくとも前記トランジスタのチャネル領域を覆う部分以外の部分において、前記第１の厚さよりも薄い第２の厚さとなるように前記遮光膜を選択的に除去する工程と
を具備することを特徴とする電気光学装置の製造方法。A plurality of data lines on the substrate, a transistor electrically connected to each data line , a pixel electrode electrically connected to the transistor, and a direction crossing each data line and the transistor A method of manufacturing an electro-optical device having at least a light shielding film provided at a position facing a channel region,
So as to face at least the transistor data of the channel region, forming a first thickness said light shielding film,
And a step of selectively removing the light-shielding film so that the second thickness is smaller than the first thickness at least in a portion other than a portion covering the channel region of the transistor. Manufacturing method of optical device. 前遮光膜はＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含むことを特徴とする請求項６または請求項７に記載の電気光学装置の製造方法。8. The method of manufacturing an electro-optical device according to claim 6 , wherein the front light-shielding film includes at least one of Ti, Cr, W, Ta, Mo, and Pb. 前記第１の厚さは２００ｎｍ〜４００ｎｍであり、前記第２の層の厚さは５０ｎｍ〜２００ｎｍであることを特徴とする請求項６から請求項８のうちいずれか１項に記載の電気光学装置の製造方法。Wherein the first thickness is 200 nm to 400 nm, an electro-optic according to any one of claims 8 from claim 6, wherein the thickness of the second layer is 50nm~200nm Device manufacturing method. 光源と、
該光源から出射される光が入射されて画像情報に対応した変調を施す、請求項１から請求項５のうちいずれか１項に記載の電気光学装置または請求項６から請求項９のうちいずれか１項に記載の製造方法により製造された電気光学装置を有するライトバルブと、
前記ライトバルブにより変調された光を投射する投射手段と
を具備することを特徴とする電子機器。A light source;
The electro-optical device according to any one of claims 1 to 5 or any one of claims 6 to 9 wherein light emitted from the light source is incident to perform modulation corresponding to image information. A light valve having an electro-optical device manufactured by the manufacturing method according to claim 1;
An electronic device comprising: projection means for projecting light modulated by the light valve.
JP06353599A 1999-03-10 1999-03-10 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Expired - Fee Related JP3769970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06353599A JP3769970B2 (en) 1999-03-10 1999-03-10 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06353599A JP3769970B2 (en) 1999-03-10 1999-03-10 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000258797A JP2000258797A (en) 2000-09-22
JP3769970B2 true JP3769970B2 (en) 2006-04-26

Family

ID=13232017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06353599A Expired - Fee Related JP3769970B2 (en) 1999-03-10 1999-03-10 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3769970B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780830B2 (en) * 2000-11-28 2011-09-28 株式会社半導体エネルギー研究所 Electro-optical device and manufacturing method thereof
US6885416B2 (en) * 2003-07-07 2005-04-26 Au Optronics Corp. Flat panel display with a non-matrix light shielding structure
JP2005086005A (en) * 2003-09-09 2005-03-31 Seiko Epson Corp Substrate, its manufacturing method, and electro-optical device
JP4722538B2 (en) * 2005-04-25 2011-07-13 シャープ株式会社 Display device
JP6690671B2 (en) 2018-06-20 2020-04-28 セイコーエプソン株式会社 Electro-optical device and electronic equipment
JP2020126250A (en) * 2020-03-30 2020-08-20 セイコーエプソン株式会社 Electrooptical device and electronic apparatus

Also Published As

Publication number Publication date
JP2000258797A (en) 2000-09-22

Similar Documents

Publication Publication Date Title
JP3684578B2 (en) Liquid crystal device and electronic device
JP3381718B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP3575402B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
KR100449772B1 (en) Electrooptical device, manufacturing method for manufacturing electrooptical device, and electronic equipment
JP2002122888A (en) Electrooptical device, electronic equipment substrate for electrooptical device, method of manufacturing the substrate, and light shielding film
JP4221827B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2000081636A (en) Electrooptical device and its manufacture and electronic instrument
JP3690119B2 (en) Liquid crystal device and projection display device
JP2002131778A (en) Substrate for electro-optic device as well as electro- optic device and electronic equipment having the same
JP3769970B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4019600B2 (en) Electro-optical device and projector
JP3783500B2 (en) Electro-optical device and projection display device
JP4206595B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4371089B2 (en) Liquid crystal device and display device using the same
JP3757658B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP2001265255A6 (en) Electro-optical device and manufacturing method thereof
JP2002122857A (en) Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film
JP3687415B2 (en) Electro-optical device manufacturing method, electro-optical device, and projection display device
JP3769389B2 (en) Electro-optical device manufacturing method and electro-optical device
JP3991567B2 (en) Electro-optical device and electronic apparatus
JP3680848B2 (en) Substrate using thin film transistor, liquid crystal device, and electronic device
JP4048714B2 (en) Liquid crystal device and manufacturing method thereof, projection display device
JP3767204B2 (en) Electro-optic device
JP3855976B2 (en) Electro-optical device and electronic apparatus
JP3788086B2 (en) Electro-optical device and display device using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees