JP2020126250A - Electrooptical device and electronic apparatus - Google Patents

Electrooptical device and electronic apparatus Download PDF

Info

Publication number
JP2020126250A
JP2020126250A JP2020059369A JP2020059369A JP2020126250A JP 2020126250 A JP2020126250 A JP 2020126250A JP 2020059369 A JP2020059369 A JP 2020059369A JP 2020059369 A JP2020059369 A JP 2020059369A JP 2020126250 A JP2020126250 A JP 2020126250A
Authority
JP
Japan
Prior art keywords
light
base material
light shield
electro
element substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020059369A
Other languages
Japanese (ja)
Other versions
JP2020126250A5 (en
Inventor
伊藤 智
Satoshi Ito
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020059369A priority Critical patent/JP2020126250A/en
Publication of JP2020126250A publication Critical patent/JP2020126250A/en
Publication of JP2020126250A5 publication Critical patent/JP2020126250A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

To provide an electrooptical device which can increase the light shieling property for a switching element while reducing generation of failures, and to provide a high-quality electronic apparatus having the electrooptical device.SOLUTION: The present invention includes: a translucent base material; a translucent pixel electrode; a switching element electrically connected to the pixel electrode; and a light shieling body in contact with the base material and overlapping with the switching element in a planer view from the thickness direction of the base material, the light shieling body having a first part and a second part thicker than the first part. It is preferable that the base material has an opening on the pixel electrode side and has a recess in which the light shieling body is arranged.SELECTED DRAWING: Figure 6

Description

本発明は、電気光学装置および電子機器に関する。 The present invention relates to an electro-optical device and electronic equipment.

プロジェクター等の電子機器に、液晶装置等の電気光学装置が用いられる。特許文献1には、素子基板と、対向基板と、これらの間に配置される液晶とを有する電気光学装置が開示される。 Electro-optical devices such as liquid crystal devices are used in electronic devices such as projectors. Patent Document 1 discloses an electro-optical device including an element substrate, a counter substrate, and liquid crystal disposed between them.

特許文献1に記載の素子基板は、石英基板と、石英基板と離間してマトリクス状に配置される複数の画素電極と、画素電極ごとに対応して設けられるTFT(Thin Film Transistor)とを備える。また、特許文献1に記載の素子基板は、TFTへの光の入射を抑制するため、金属等で構成される遮光膜を備える。 The element substrate described in Patent Document 1 includes a quartz substrate, a plurality of pixel electrodes that are spaced apart from the quartz substrate and arranged in a matrix, and a TFT (Thin Film Transistor) provided corresponding to each pixel electrode. .. Further, the element substrate described in Patent Document 1 includes a light-shielding film made of metal or the like in order to suppress light from entering the TFT.

特開2005−250234号公報JP, 2005-250234, A

特許文献1に記載の遮光膜について、遮光性を高めるには、遮光膜の厚さを厚くすることが考えられる。しかし、特許文献1に記載の素子基板において、単に、遮光膜の厚さを一様に厚くしようとすると、基材に生じる応力が過度に大きくなってしまう。この結果、基材の反りおよび遮光膜のクラック等の不具合が発生してしまう。このため、従来の素子基板では、このような不具合の発生を低減しつつ、TFTに対する遮光性を高めることが難しいという問題がある。 Regarding the light-shielding film described in Patent Document 1, it can be considered to increase the thickness of the light-shielding film in order to improve the light-shielding property. However, in the element substrate described in Patent Document 1, if the thickness of the light shielding film is simply made uniform, the stress generated in the base material becomes excessively large. As a result, defects such as warpage of the base material and cracks of the light shielding film occur. Therefore, the conventional element substrate has a problem that it is difficult to enhance the light shielding property for the TFT while reducing the occurrence of such a defect.

本発明の電気光学装置の一態様は、透光性の基材と、透光性の画素電極と、前記画素電極に電気的に接続されるスイッチング素子と、前記基材に接触し、前記基材の厚さ方向からの平面視において前記スイッチング素子と重なる遮光体と、を備え、前記遮光体は、第1部分と、厚さが前記第1部分の厚さよりも厚い第2部分と、を有する。 One aspect of an electro-optical device of the present invention is a translucent base material, a translucent pixel electrode, a switching element electrically connected to the pixel electrode, and a base material that is in contact with the base material. A light-shielding body that overlaps with the switching element when viewed in a plan view from the thickness direction of the material, the light-shielding body includes a first portion and a second portion having a thickness larger than the thickness of the first portion. Have.

第1実施形態に係る電気光学装置の一例である液晶装置の平面図である。FIG. 3 is a plan view of a liquid crystal device which is an example of the electro-optical device according to the first embodiment. 第1実施形態に係る液晶装置の断面図である。FIG. 3 is a cross-sectional view of the liquid crystal device according to the first embodiment. 第1実施形態における素子基板の電気的な構成を示す等価回路図である。It is an equivalent circuit diagram which shows the electric constitution of the element substrate in 1st Embodiment. 第1実施形態における素子基板の部分平面図である。FIG. 3 is a partial plan view of the element substrate in the first embodiment. 第1実施形態における素子基板の部分断面図である。FIG. 3 is a partial cross-sectional view of the element substrate in the first embodiment. 第1実施形態における素子基板が有する遮光体を示す断面図である。It is sectional drawing which shows the light-shielding body which the element substrate in 1st Embodiment has. 第1実施形態における素子基板が有する遮光体を示す平面図である。FIG. 3 is a plan view showing a light shield body included in the element substrate in the first embodiment. 第1実施形態における素子基板が有するTFTを示す平面図である。FIG. 3 is a plan view showing a TFT included in the element substrate according to the first embodiment. 第1実施形態における素子基板が有する回路用遮光体を示す断面図である。It is sectional drawing which shows the light-shielding body for circuits which the element substrate in 1st Embodiment has. 第1実施形態における素子基板の製造方法を示すフローチャートである。6 is a flowchart showing a method of manufacturing the element substrate according to the first embodiment. 第1実施形態における基材形成工程を説明するための断面図である。It is sectional drawing for demonstrating the base material formation process in 1st Embodiment. 第1実施形態における基材形成工程を説明するための断面図である。It is sectional drawing for demonstrating the base material formation process in 1st Embodiment. 第1実施形態における遮光体形成工程を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a light-shielding body forming step in the first embodiment. 第1実施形態における遮光体形成工程を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a light-shielding body forming step in the first embodiment. 第2実施形態における素子基板が有する遮光体を示す平面図である。It is a top view which shows the light-shielding body which the element substrate in 2nd Embodiment has. 第3実施形態における素子基板が有する遮光体を示す断面図である。It is sectional drawing which shows the light-shielding body which the element substrate in 3rd Embodiment has. 第4実施形態における素子基板が有する遮光体を示す断面図である。It is sectional drawing which shows the light-shielding body which the element substrate in 4th Embodiment has. 第5実施形態における素子基板が有する遮光体を示す断面図である。It is sectional drawing which shows the light-shielding body which the element substrate in 5th Embodiment has. 第5実施形態における素子基板が有する遮光体を示す平面図である。It is a top view which shows the light-shielding body which the element substrate in 5th Embodiment has. 電子機器の一例であるパーソナルコンピューターを示す斜視図である。It is a perspective view showing a personal computer which is an example of electronic equipment. 電子機器の一例であるスマートフォンを示す斜視図である。It is a perspective view which shows the smart phone which is an example of an electronic device. 電子機器の一例であるプロジェクターを示す模式図である。It is a schematic diagram which shows the projector which is an example of an electronic device.

以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法や縮尺は実際のものと適宜異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。なお、本明細書において「平行」とは、2つの面または線について、互いに完全に平行な場合のみならず、一方が他方に対して±5°の範囲内で傾斜することをいう。 Preferred embodiments according to the present invention will be described below with reference to the accompanying drawings. In the drawings, the size and scale of each part are different from the actual ones, and some parts are schematically shown for easy understanding. Further, the scope of the present invention is not limited to these forms unless there is a description in the following description that the present invention is particularly limited. In addition, in this specification, "parallel" means not only when two surfaces or lines are completely parallel to each other, but also when one is inclined within ±5° with respect to the other.

1.液晶装置
1−1.第1実施形態
本発明の電気光学装置の一例として、TFT(Thin Film Transistor)をスイッチング素子として備えるアクティブマトリックス方式の液晶装置を例に説明する。
1. Liquid Crystal Device 1-1. First Embodiment As an example of the electro-optical device of the present invention, an active matrix type liquid crystal device including a TFT (Thin Film Transistor) as a switching element will be described as an example.

1−1a.基本構成
図1は、第1実施形態に係る電気光学装置の一例である液晶装置の平面図である。図2は、第1実施形態に係る液晶装置の断面図であって、図1中のA−A線断面図である。なお、以下では、説明の便宜上、図1および図2のそれぞれに示す互いに直交するx軸、y軸、およびz軸を適宜用いて説明する。
1-1a. Basic Configuration FIG. 1 is a plan view of a liquid crystal device which is an example of the electro-optical device according to the first embodiment. 2 is a cross-sectional view of the liquid crystal device according to the first embodiment and is a cross-sectional view taken along the line AA in FIG. In the following description, for convenience of description, the x-axis, the y-axis, and the z-axis, which are shown in FIGS. 1 and 2 and are orthogonal to each other, are used as appropriate.

図1および図2に示す電気光学装置1は、透過型の液晶装置である。電気光学装置1は、透光性を有する素子基板2と、素子基板2に対向して配置される透光性を有する対向基板3と、素子基板2と対向基板3との間に配置される枠状のシール部材4と、素子基板2、対向基板3およびシール部材4で囲まれる液晶層5と、を有する。 The electro-optical device 1 shown in FIGS. 1 and 2 is a transmissive liquid crystal device. The electro-optical device 1 is arranged between the element substrate 2 having a light-transmitting property, the counter substrate 3 having a light-transmitting property arranged so as to face the element substrate 2, and the element substrate 2 and the counter substrate 3. It has a frame-shaped seal member 4, and a liquid crystal layer 5 surrounded by the element substrate 2, the counter substrate 3, and the seal member 4.

電気光学装置1を透過する光は可視光であり、本明細書において、透光性とは、可視光に対する透過性を意味し、好ましくは、可視光の透過率が50%以上であることをいう。 The light that passes through the electro-optical device 1 is visible light, and in this specification, the light-transmitting property means the transparency to visible light, and preferably, the visible light transmittance is 50% or more. Say.

図1に示すように、電気光学装置1は、素子基板2の厚さ方向に平行なz軸方向からの平面視で、四角形状をなすが、電気光学装置1の平面視形状はこれに限定されず、例えば、円形等であってもよい。また、以下では、素子基板2の厚さ方向に平行なz軸方向からの平面視を単に「平面視」と言う。なお、本実施形態では、z軸方向は、光の光軸方向と平行である。 As shown in FIG. 1, the electro-optical device 1 has a quadrangular shape in a plan view from the z-axis direction parallel to the thickness direction of the element substrate 2, but the plan-view shape of the electro-optical device 1 is not limited to this. However, it may be circular or the like, for example. Further, hereinafter, the plan view from the z-axis direction parallel to the thickness direction of the element substrate 2 is simply referred to as “plan view”. In the present embodiment, the z-axis direction is parallel to the optical axis direction of light.

図1に示すように、素子基板2は、平面視で対向基板3を包含する大きさである。図2に示すように、素子基板2は、基材21と、複数の画素電極28と、配向膜29とを有する。基材21は、透光性および絶縁性を有する平板で構成される。画素電極28は、例えばITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)等の透明導電材料で構成される。配向膜29は、素子基板2のうち最も液晶層5側に位置しており、液晶層5の液晶分子を配向させる。配向膜29の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。 As shown in FIG. 1, the element substrate 2 has a size including the counter substrate 3 in a plan view. As shown in FIG. 2, the element substrate 2 has a base material 21, a plurality of pixel electrodes 28, and an alignment film 29. The base material 21 is formed of a flat plate having translucency and insulation. The pixel electrode 28 is made of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). The alignment film 29 is located closest to the liquid crystal layer 5 of the element substrate 2, and aligns the liquid crystal molecules of the liquid crystal layer 5. Examples of the constituent material of the alignment film 29 include polyimide and silicon oxide.

また、図1および図2では図示しないが、基材21と画素電極28との間には、TFT25および遮光体22等が配置される。TFT25および遮光体22等については、後で図5等を参照しつつ説明する。 Although not shown in FIGS. 1 and 2, the TFT 25, the light shield 22 and the like are arranged between the base material 21 and the pixel electrode 28. The TFT 25, the light shield 22 and the like will be described later with reference to FIG.

図2に示すように、対向基板3は、対向基板用基材31と、絶縁層32と、共通電極33と、配向膜34と、を有する。対向基板用基材31、絶縁層32、共通電極33および配向膜34は、この順に並ぶ。配向膜34が最も液晶層5側に位置する。 As shown in FIG. 2, the counter substrate 3 includes a counter substrate substrate 31, an insulating layer 32, a common electrode 33, and an alignment film 34. The counter substrate substrate 31, the insulating layer 32, the common electrode 33, and the alignment film 34 are arranged in this order. The alignment film 34 is located closest to the liquid crystal layer 5.

対向基板用基材31は、透光性および絶縁性を有する平板で構成される。対向基板用基材31は、例えば、ガラスまたは石英等で構成される。共通電極33は、透光性の絶縁材料を用いて形成される絶縁層32を介して対向基板用基材31に積層される。共通電極33は、例えばITOまたはIZO等の透明導電材料で構成される。また、配向膜34は、液晶層5の液晶分子を配向させる。配向膜34の構成材料としては、例えばポリイミドおよび酸化ケイ素等が挙げられる。 The counter substrate substrate 31 is formed of a flat plate having translucency and insulation. The counter substrate substrate 31 is made of, for example, glass or quartz. The common electrode 33 is laminated on the counter substrate base material 31 via the insulating layer 32 formed of a translucent insulating material. The common electrode 33 is made of a transparent conductive material such as ITO or IZO. Further, the alignment film 34 aligns the liquid crystal molecules of the liquid crystal layer 5. Examples of the constituent material of the alignment film 34 include polyimide and silicon oxide.

シール部材4は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材4は、素子基板2および対向基板3のそれぞれに対して固着される。
シール部材4、素子基板2および対向基板3によって囲まれる領域内には、液晶層5が配置される。なお、シール部材4の一部には、液晶分子を含む液晶材を注入するための注入口41が形成されており、注入口41は各種樹脂材料を用いて形成される封止材40により封止される。
The seal member 4 is formed using an adhesive or the like containing various curable resins such as epoxy resin. The seal member 4 is fixed to each of the element substrate 2 and the counter substrate 3.
A liquid crystal layer 5 is arranged in a region surrounded by the seal member 4, the element substrate 2 and the counter substrate 3. An injection port 41 for injecting a liquid crystal material containing liquid crystal molecules is formed in a part of the seal member 4, and the injection port 41 is sealed with a sealing material 40 formed of various resin materials. Be stopped.

液晶層5は、正または負の誘電異方性を有する液晶分子を含む。液晶層5は、液晶分子が配向膜29および配向膜34の双方に接するように素子基板2および対向基板3によって挟持される。液晶層5に印加される電圧に応じて液晶分子の配向が変化する。液晶層5は、光を、印加される電圧に応じ変調することで階調表示を可能とする。 The liquid crystal layer 5 includes liquid crystal molecules having positive or negative dielectric anisotropy. The liquid crystal layer 5 is sandwiched between the element substrate 2 and the counter substrate 3 so that liquid crystal molecules are in contact with both the alignment film 29 and the alignment film 34. The orientation of the liquid crystal molecules changes according to the voltage applied to the liquid crystal layer 5. The liquid crystal layer 5 enables gradation display by modulating light according to an applied voltage.

また、図1に示すように、素子基板2の対向基板3側の面には、2つの走査線駆動回路61と1つの信号線駆動回路62とが配置される。なお、信号線駆動回路62は、TFT25を駆動する「回路」に相当する。また、素子基板2の対向基板3側の面には、複数の外部端子64が配置される。外部端子64には、走査線駆動回路61および信号線駆動回路62のそれぞれから引き回される配線65が接続される。 Further, as shown in FIG. 1, two scanning line driving circuits 61 and one signal line driving circuit 62 are arranged on the surface of the element substrate 2 on the side of the counter substrate 3. The signal line drive circuit 62 corresponds to a “circuit” that drives the TFT 25. Further, a plurality of external terminals 64 are arranged on the surface of the element substrate 2 facing the counter substrate 3. The external terminal 64 is connected to a wiring 65 routed from each of the scanning line driving circuit 61 and the signal line driving circuit 62.

かかる電気光学装置1は、平面視で液晶層5と重なり、画像等を表示する表示領域A10と、表示領域A10を平面視で囲む周辺領域A20と有する。表示領域A10は、行列状に配列される複数の画素Pを含む。1つの画素Pに対して1つの画素電極28が配置される。周辺領域A20には、前述の走査線駆動回路61および信号線駆動回路62等が配置される。 The electro-optical device 1 has a display area A10 that overlaps the liquid crystal layer 5 in a plan view and displays an image and the like, and a peripheral area A20 that surrounds the display area A10 in a plan view. The display area A10 includes a plurality of pixels P arranged in a matrix. One pixel electrode 28 is arranged for one pixel P. The scanning line drive circuit 61, the signal line drive circuit 62, and the like described above are arranged in the peripheral region A20.

また、電気光学装置1の駆動方式としては、特に限定されないが、例えばTN(Twisted Nematic)モードおよびVA(Vertical Alignment)モード等が挙げられる。 The driving method of the electro-optical device 1 is not particularly limited, but examples thereof include a TN (Twisted Nematic) mode and a VA (Vertical Alignment) mode.

1−1b.電気的な構成
図3は、第1実施形態における素子基板の電気的な構成を示す等価回路図である。図3に示すように、素子基板2には、n本の走査線261とm本の信号線262とn本の容量線263とが形成される。ただし、nおよびmは2以上の整数である。n本の走査線261とm本の信号線262との各交差に対応してTFT25が配置される。
1-1b. Electrical Configuration FIG. 3 is an equivalent circuit diagram showing the electrical configuration of the element substrate in the first embodiment. As shown in FIG. 3, on the element substrate 2, n scanning lines 261, m signal lines 262, and n capacitance lines 263 are formed. However, n and m are integers of 2 or more. The TFT 25 is arranged corresponding to each intersection of the n scanning lines 261 and the m signal lines 262.

図3に示すn本の走査線261は、y軸方向に等間隔で並び、x軸方向に延在する。走査線261は、TFT25に電気的に接続される。また、n本の走査線261は、図1に示す走査線駆動回路61に電気的に接続される。n本の走査線261には、走査線駆動回路61から走査信号G1、G2、…、およびGnが走査線261に線順次で供給される。 The n scanning lines 261 shown in FIG. 3 are arranged at equal intervals in the y-axis direction and extend in the x-axis direction. The scanning line 261 is electrically connected to the TFT 25. The n scanning lines 261 are electrically connected to the scanning line driving circuit 61 shown in FIG. The scanning signals from the scanning line drive circuit 61 to the n scanning lines 261 are line-sequentially supplied to the scanning lines 261.

図3に示すm本の信号線262は、x軸方向に等間隔で並び、y軸方向に延在する。信号線262は、TFT25に電気的に接続される。また、m本の信号線262は、図1に示す信号線駆動回路62に電気的に接続される。m本の信号線262には、図1に示す信号線駆動回路62から画像信号S1、S2、…、およびSmが信号線262に線順次で供給される。 The m signal lines 262 shown in FIG. 3 are arranged at equal intervals in the x-axis direction and extend in the y-axis direction. The signal line 262 is electrically connected to the TFT 25. The m signal lines 262 are electrically connected to the signal line drive circuit 62 shown in FIG. Image signals S1, S2,..., And Sm are line-sequentially supplied to the signal line 262 from the signal line drive circuit 62 shown in FIG.

n本の走査線261とm本の信号線262とは、互いに絶縁され、平面視で格子状をなす。隣り合う2つの走査線261と隣り合う2つの信号線262とで囲まれる領域が画素Pに対応する。1つの画素Pには、1つの画素電極28が形成される。なお、画素電極28は、TFT25に電気的に接続される。 The n scanning lines 261 and the m signal lines 262 are insulated from each other and have a lattice shape in a plan view. A region surrounded by two adjacent scanning lines 261 and two adjacent signal lines 262 corresponds to the pixel P. One pixel electrode 28 is formed in one pixel P. The pixel electrode 28 is electrically connected to the TFT 25.

n本の容量線263は、y軸方向に等間隔で並び、x軸方向に延在する。また、n本の容量線263は、複数の信号線262および複数の走査線261と絶縁され、これらに対して離間して形成される。容量線263には、グランド電位等の固定電位が印加される。
また、容量線263と画素電極28との間には、液晶容量に保持される電荷のリークを防止するために蓄積容量264が液晶容量と並列に配置される。
The n capacitance lines 263 are arranged at equal intervals in the y-axis direction and extend in the x-axis direction. The n capacitance lines 263 are insulated from the plurality of signal lines 262 and the plurality of scanning lines 261, and are formed apart from these. A fixed potential such as a ground potential is applied to the capacitance line 263.
Further, a storage capacitor 264 is arranged between the capacitance line 263 and the pixel electrode 28 in parallel with the liquid crystal capacitance in order to prevent leakage of charges held in the liquid crystal capacitance.

走査信号G1、G2、…、およびGnが順次アクティブとなり、n本の走査線261が順次選択されると、選択される走査線261に接続されるTFT25がオン状態となる。すると、m本の信号線262を介して表示すべき階調に応じた大きさの画像信号S1、S2、…、およびSmが、選択される走査線261に対応する画素Pに取り込まれ、画素電極28に印加される。これにより、画素電極28と図2に示す対向基板3が有する共通電極33との間に形成される液晶容量に表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量264によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され階調表示が可能となる。 The scanning signals G1, G2,..., And Gn are sequentially activated, and when n scanning lines 261 are sequentially selected, the TFT 25 connected to the selected scanning line 261 is turned on. Then, the image signals S1, S2,..., And Sm having the magnitude corresponding to the gradation to be displayed are taken into the pixel P corresponding to the selected scanning line 261 via the m signal lines 262, and It is applied to the electrode 28. As a result, a voltage corresponding to the gradation to be displayed is applied to the liquid crystal capacitance formed between the pixel electrode 28 and the common electrode 33 of the counter substrate 3 shown in FIG. 2, and the liquid crystal is applied according to the applied voltage. The orientation of the molecules changes. The applied voltage is held by the storage capacitor 264. Light is modulated by such a change in the orientation of the liquid crystal molecules, and gradation display is possible.

1−1c.表示領域における素子基板の構成
次に、図2に示す素子基板2の表示領域A10の部分の詳細な構成について説明する。図4は、第1実施形態における素子基板の部分平面図である。図5は、第1実施形態における素子基板の部分断面図であって、図4中のB−B線断面図である。図6は、第1実施形態における素子基板が有する遮光体を示す断面図である。図7は、第1実施形態における素子基板が有する遮光体を示す平面図である。図8は、第1実施形態における素子基板が有するTFTを示す平面図である。
1-1c. Configuration of Element Substrate in Display Area Next, the detailed configuration of the display area A10 of the element substrate 2 shown in FIG. 2 will be described. FIG. 4 is a partial plan view of the element substrate according to the first embodiment. FIG. 5 is a partial cross-sectional view of the element substrate in the first embodiment and is a cross-sectional view taken along the line BB in FIG. FIG. 6 is a cross-sectional view showing a light shield body included in the element substrate according to the first embodiment. FIG. 7 is a plan view showing a light shield provided in the element substrate according to the first embodiment. FIG. 8 is a plan view showing a TFT included in the element substrate according to the first embodiment.

図4および図5に示す素子基板2は、基材21、複数の遮光体22、複数のTFT25、複数の走査線261、複数の信号線262、複数の容量線263、複数の蓄積容量264、複数の画素電極28、および配向膜29を備える。なお、図4では、蓄積容量264および配向膜29の図示を省略する。以下、素子基板2が有する各部を順次説明する。 The element substrate 2 shown in FIGS. 4 and 5 includes a base material 21, a plurality of light shields 22, a plurality of TFTs 25, a plurality of scanning lines 261, a plurality of signal lines 262, a plurality of capacitance lines 263, a plurality of storage capacitors 264, A plurality of pixel electrodes 28 and an alignment film 29 are provided. Note that the storage capacitor 264 and the alignment film 29 are not shown in FIG. Hereinafter, each part of the element substrate 2 will be sequentially described.

図5に示すように、基材21は、TFT25側に開口する凹部211が設けられる平板である。基材21の構成材料としては、例えばケイ素系の無機化合物が挙げられる。具体的には、基材21は、例えばガラスまたは石英を用いて構成される。 As shown in FIG. 5, the base material 21 is a flat plate provided with a concave portion 211 opening to the TFT 25 side. Examples of the constituent material of the base material 21 include a silicon-based inorganic compound. Specifically, the base material 21 is made of, for example, glass or quartz.

図6に示すように、基材21の凹部211には、遮光体22が埋め込まれている。遮光体22は、可視光に対する遮光性を有する。なお、本明細書において、遮光性とは、可視光に対する遮光性を意味し、具体的には、可視光の透過率が10%以下であること、好ましくは5%以下であることをいう。 As shown in FIG. 6, a light shield 22 is embedded in the recess 211 of the base material 21. The light shield 22 has a property of blocking visible light. In the present specification, the light-shielding property means the light-shielding property with respect to visible light, and specifically, the transmittance of visible light is 10% or less, preferably 5% or less.

図7に示すように、複数の遮光体22は、平面視で行列状に配置される。遮光体22は、第1部分221と第2部分222とを有する。第2部分222は、平面視で+y軸方向に沿った矩形状をなす。第1部分221は、平面視で、+y軸方向に沿った長手形状をなし、第2部分222を囲む。第1部分221は、平面視で、+y軸方向の途中に両端よりも幅が広い幅広部2220を有する。また、図6に示すように、第1部分221の厚さd1は、第2部分222の厚さd2よりも薄い。遮光体22の+z軸側の面220は、基材21の+z軸側の面210と同一平面上に位置しており、面210と面220とで平坦面200が構成される。 As shown in FIG. 7, the plurality of light shields 22 are arranged in a matrix in a plan view. The light shield 22 has a first portion 221 and a second portion 222. The second portion 222 has a rectangular shape along the +y axis direction in plan view. The first portion 221 has a longitudinal shape along the +y axis direction in a plan view and surrounds the second portion 222. The first portion 221 has a wide portion 2220 having a width wider than both ends in the +y axis direction in plan view. Further, as shown in FIG. 6, the thickness d1 of the first portion 221 is thinner than the thickness d2 of the second portion 222. The +z axis side surface 220 of the light shield 22 is located on the same plane as the +z axis side surface 210 of the base material 21, and the surface 210 and the surface 220 form the flat surface 200.

かかる遮光体22の構成材料としては、タングステン(W)、チタン(Ti)、クロム(Cr)、鉄(Fe)およびアルミニウム(Al)等の金属、金属の合金、金属とシリコンとの合金である金属シリサイド、ならびに、金属ナイトライド等の金属化合物等が挙げられる。 The constituent material of the light shield 22 is a metal such as tungsten (W), titanium (Ti), chromium (Cr), iron (Fe) and aluminum (Al), an alloy of metals, an alloy of metal and silicon. Examples thereof include metal silicides and metal compounds such as metal nitrides.

平坦面200上には第1層間絶縁層231が配置されており、第1層間絶縁層231上にはTFT25が配置される。1つのTFT25は、前述の1つの遮光体22と対となって配置される。TFT25は、半導体層250と、ゲート電極251と、ゲート絶縁膜252と、を有する。半導体層250は、第1層間絶縁層231上に配置される。また、ゲート絶縁膜252は、半導体層250とゲート電極251との間に介在している。 The first interlayer insulating layer 231 is arranged on the flat surface 200, and the TFT 25 is arranged on the first interlayer insulating layer 231. One TFT 25 is arranged as a pair with the above-mentioned one light shield 22. The TFT 25 has a semiconductor layer 250, a gate electrode 251, and a gate insulating film 252. The semiconductor layer 250 is disposed on the first interlayer insulating layer 231. Further, the gate insulating film 252 is interposed between the semiconductor layer 250 and the gate electrode 251.

図6に示すように、半導体層250は、チャネル領域2501、ソース領域2502、ドレイン領域2503、第1LDD領域2504、および第2LDD領域2505を有する。ソース領域2502は、「ソース電極」として機能する。ドレイン領域2503は、「ドレイン電極」として機能する。チャネル領域2501は、ソース領域2502とドレイン領域2503との間に位置する。チャネル領域2501は、平面視でゲート電極251と重なる。第1LDD領域2504は、チャネル領域2501とソース領域2502との間に位置する。第2LDD領域2505は、チャネル領域2501とドレイン領域2503との間に位置する。なお、第1LDD領域2504および第2LDD領域2505のうちの少なくとも一方、特に、第1LDD領域2504は、省略してもよい。 As shown in FIG. 6, the semiconductor layer 250 has a channel region 2501, a source region 2502, a drain region 2503, a first LDD region 2504, and a second LDD region 2505. The source region 2502 functions as a “source electrode”. The drain region 2503 functions as a “drain electrode”. The channel region 2501 is located between the source region 2502 and the drain region 2503. The channel region 2501 overlaps with the gate electrode 251 in plan view. The first LDD region 2504 is located between the channel region 2501 and the source region 2502. The second LDD region 2505 is located between the channel region 2501 and the drain region 2503. Note that at least one of the first LDD region 2504 and the second LDD region 2505, particularly the first LDD region 2504, may be omitted.

かかる半導体層250は、例えばポリシリコンを成膜して形成される。半導体層250のチャネル領域2501を除く領域には、導電性を高める不純物がドープされる。第1LDD領域2504および第2LDD領域2505中の不純物濃度は、ソース領域2502およびドレイン領域2503中の不純物濃度よりも低い。 The semiconductor layer 250 is formed by depositing polysilicon, for example. The region of the semiconductor layer 250 excluding the channel region 2501 is doped with an impurity that enhances conductivity. The impurity concentration in the first LDD region 2504 and the second LDD region 2505 is lower than the impurity concentration in the source region 2502 and the drain region 2503.

図8に示すように、TFT25の半導体層250は、平面視で+y軸方向に沿った長手形状をなしており、半導体層250の長手方向は、遮光体22の長手方向と平行である。
そして、TFT25は、平面視で遮光体22と重なっている。TFT25と遮光体22とが平面視で重なることで、遮光体22で光を遮断できるので、TFT25への光の入射を防止または低減できる。
As shown in FIG. 8, the semiconductor layer 250 of the TFT 25 has a longitudinal shape along the +y axis direction in a plan view, and the longitudinal direction of the semiconductor layer 250 is parallel to the longitudinal direction of the light shield 22.
The TFT 25 overlaps the light shield 22 in a plan view. Since the TFT 25 and the light shield 22 overlap each other in plan view, the light can be blocked by the light shield 22, so that the incidence of light on the TFT 25 can be prevented or reduced.

具体的には、図6に示すように、チャネル領域2501、第1LDD領域2504、および第2LDD領域2505が、平面視で第2部分222と重なっている。ここで、チャネル領域2501、第1LDD領域2504、および第2LDD領域2505に光が入射すると、TFT25のリーク電流による誤作動が生じ易い。ゆえに、チャネル領域2501、第1LDD領域2504、および第2LDD領域2505は、遮光性を特に要する部分であると言える。したがって、前述のように第1部分221よりも厚くて遮光性の高い第2部分222が、チャネル領域2501、第1LDD領域2504、および第2LDD領域2505と平面視で重なることで、TFT25のリーク電流による誤作動を特に効果的に防ぐことができる。なお、第2LDD領域2505、チャネル領域2501、第1LDD領域2504の順で、光によるTFT25のリーク電流に起因する誤作動が生じやすい。 Specifically, as shown in FIG. 6, the channel region 2501, the first LDD region 2504, and the second LDD region 2505 overlap the second portion 222 in a plan view. Here, when light is incident on the channel region 2501, the first LDD region 2504, and the second LDD region 2505, a malfunction due to a leak current of the TFT 25 is likely to occur. Therefore, it can be said that the channel region 2501, the first LDD region 2504, and the second LDD region 2505 are portions that particularly need the light shielding property. Therefore, as described above, the second portion 222, which is thicker than the first portion 221 and has a high light-shielding property, overlaps the channel region 2501, the first LDD region 2504, and the second LDD region 2505 in plan view, so that the leak current of the TFT 25 is reduced. It is possible to particularly effectively prevent malfunction due to. Note that the second LDD region 2505, the channel region 2501, and the first LDD region 2504 are likely to malfunction due to the leak current of the TFT 25 due to light.

なお、ゲート電極251と前述の遮光体22とは電気的に接続されてもよい。この場合、遮光体22をバックゲートとして用いることができる。また、この場合、図示はしないが、ゲート電極251と遮光体22とを電気的に接続するコンタクトは、平面視でゲート電極251と幅広部2220との双方に重なるようにして、これらの間に形成することができる。 The gate electrode 251 and the light shield 22 described above may be electrically connected. In this case, the light shield 22 can be used as a back gate. Further, in this case, although not shown, the contact that electrically connects the gate electrode 251 and the light shield 22 overlaps both the gate electrode 251 and the wide portion 2220 in a plan view, and the contact therebetween. Can be formed.

図5に示すように、半導体層250上には第2層間絶縁層232が配置されており、第2層間絶縁層232上にはゲート電極251を覆うように第3層間絶縁層233が配置される。また、第3層間絶縁層233上には走査線261が配置される。また、第3層間絶縁層233にはコンタクトホールが設けられており、当該コンタクトホールには走査線261とゲート電極251とを電気的に接続するコンタクト部241が配置される。 As shown in FIG. 5, the second interlayer insulating layer 232 is arranged on the semiconductor layer 250, and the third interlayer insulating layer 233 is arranged on the second interlayer insulating layer 232 so as to cover the gate electrode 251. It In addition, the scan line 261 is disposed on the third interlayer insulating layer 233. Further, a contact hole is provided in the third interlayer insulating layer 233, and a contact portion 241 that electrically connects the scanning line 261 and the gate electrode 251 is arranged in the contact hole.

第3層間絶縁層233上には走査線261を覆うように第4層間絶縁層234が配置されており、第4層間絶縁層234上には容量線263が配置される。第4層間絶縁層234上には容量線263を覆うように第5層間絶縁層235が配置される。 A fourth interlayer insulating layer 234 is arranged on the third interlayer insulating layer 233 so as to cover the scanning line 261, and a capacitance line 263 is arranged on the fourth interlayer insulating layer 234. A fifth interlayer insulating layer 235 is arranged on the fourth interlayer insulating layer 234 so as to cover the capacitance line 263.

蓄積容量264は、第1容量2641と第2容量2642とを有する。第1容量2641は、第5層間絶縁層235上に配置されており、第5層間絶縁層235上には第1容量2641を覆うように第6層間絶縁層236が配置される。第6層間絶縁層236上には、第2容量2642が配置される。第6層間絶縁層236にはコンタクトホールが設けられており、当該コンタクトホールには第1容量2641と第2容量2642とを電気的に接続するコンタクト部242が配置される。かかる第1容量2641および第2容量2642は、詳細な図示はしないが、それぞれ、2つの容量電極と、これら容量電極の間に配置される誘電体と、で構成される。 The storage capacitor 264 has a first capacitor 2641 and a second capacitor 2642. The first capacitor 2641 is arranged on the fifth interlayer insulating layer 235, and the sixth interlayer insulating layer 236 is arranged on the fifth interlayer insulating layer 235 so as to cover the first capacitor 2641. The second capacitor 2642 is disposed on the sixth interlayer insulating layer 236. A contact hole is provided in the sixth interlayer insulating layer 236, and a contact portion 242 that electrically connects the first capacitor 2641 and the second capacitor 2642 is arranged in the contact hole. Although not shown in detail, each of the first capacitor 2641 and the second capacitor 2642 includes two capacitor electrodes and a dielectric material arranged between these capacitor electrodes.

また、第5層間絶縁層235にはコンタクトホールが設けられており、当該コンタクトホールには第1容量2641と容量線263とを電気的に接続するためのコンタクト部243が配置される。第2〜第6層間絶縁層232〜236にはコンタクトホールが設けられており、当該コンタクトホールには第2容量2642とドレイン領域2503とを電気的に接続するコンタクト部244が配置される。また、ドレイン領域2503は、コンタクト部244、蓄積容量264、および図示しないコンタクト等を介して、画素電極28に電気的に接続される。 Further, a contact hole is provided in the fifth interlayer insulating layer 235, and a contact portion 243 for electrically connecting the first capacitor 2641 and the capacitor line 263 is arranged in the contact hole. Contact holes are provided in the second to sixth interlayer insulating layers 232 to 236, and a contact portion 244 electrically connecting the second capacitor 2642 and the drain region 2503 is arranged in the contact hole. Further, the drain region 2503 is electrically connected to the pixel electrode 28 via the contact portion 244, the storage capacitor 264, a contact (not shown), and the like.

第6層間絶縁層236上には第2容量2642を覆うように第7層間絶縁層237が配置されており、第7層間絶縁層237上には信号線262が配置される。また、図4に示すように、平面視で信号線262と走査線261とが交差する交差部はTFT25と重なる。また、図5に示すように、第2〜第7層間絶縁層232〜237にはコンタクトホールが設けられており、当該コンタクトホール内には信号線262とソース領域2502とを電気的に接続するコンタクト部245が配置される。 A seventh interlayer insulating layer 237 is arranged on the sixth interlayer insulating layer 236 so as to cover the second capacitor 2642, and a signal line 262 is arranged on the seventh interlayer insulating layer 237. Further, as shown in FIG. 4, the intersection portion where the signal line 262 and the scanning line 261 intersect in plan view overlaps with the TFT 25. Further, as shown in FIG. 5, contact holes are provided in the second to seventh interlayer insulating layers 232 to 237, and the signal line 262 and the source region 2502 are electrically connected in the contact holes. The contact portion 245 is arranged.

第7層間絶縁層237上には信号線262を覆うように第8層間絶縁層238が配置されており、第8層間絶縁層238上には画素電極28が配置される。1つの画素電極28と前述の1つのTFT25とが対となっている。また、画素電極28上には配向膜29が配置される。 The eighth interlayer insulating layer 238 is arranged on the seventh interlayer insulating layer 237 so as to cover the signal line 262, and the pixel electrode 28 is arranged on the eighth interlayer insulating layer 238. One pixel electrode 28 and the above-mentioned one TFT 25 are paired. An alignment film 29 is arranged on the pixel electrode 28.

前述の第1〜第8層間絶縁層231〜238は、例えば、ケイ素系の無機化合物を用いて形成されており、具体的には例えば、シリコン熱酸化膜、またはCVD(chemical vapor deposition)法等の蒸着法で成膜される酸化ケイ素膜で構成される。また、走査線261、信号線262、容量線263、および蓄積容量264が有する容量電極の各構成材料としては、例えば、ポリシリコン、金属、金属シリサイドおよび金属化合物の導電性を有する材料が挙げられる。また、前述のコンタクト部241〜245の各構成材料も、導電性を有する材料で形成される。 The above-mentioned first to eighth interlayer insulating layers 231 to 238 are formed by using, for example, a silicon-based inorganic compound, and specifically, for example, a silicon thermal oxide film, a CVD (chemical vapor deposition) method, or the like. It is composed of a silicon oxide film formed by the vapor deposition method. In addition, examples of the respective constituent materials of the scanning line 261, the signal line 262, the capacitance line 263, and the capacitance electrode of the storage capacitance 264 include conductive materials such as polysilicon, metal, metal silicide, and metal compound. .. Further, each of the constituent materials of the contact portions 241-245 described above is also formed of a material having conductivity.

以上が表示領域A10における素子基板2の構成である。前述のように、素子基板2は、透光性の画素電極28と、透光性の基材21と、画素電極28に電気的に接続されるスイッチング素子であるTFT25と、基材21に接触し、基材21の厚さ方向からの平面視においてTFT25と重なる遮光体22と、を備える。遮光体22は、図6に示すように、第1部分221と、厚さd2が第1部分221の厚さd1よりも厚い第2部分222と、を有する。 The above is the configuration of the element substrate 2 in the display area A10. As described above, the element substrate 2 contacts the light-transmitting pixel electrode 28, the light-transmitting base material 21, the TFT 25 which is a switching element electrically connected to the pixel electrode 28, and the base material 21. Then, the light shield 22 that overlaps the TFT 25 in a plan view from the thickness direction of the base material 21 is provided. As shown in FIG. 6, the light shield 22 has a first portion 221 and a second portion 222 whose thickness d2 is thicker than the thickness d1 of the first portion 221.

かかる素子基板2によれば、遮光体22が互いに厚さの異なる第1部分221および第2部分222を有するので、遮光性を確保しつつ、素子基板2の反りおよび遮光体22のクラック等の不具合を低減できる。仮に、遮光性を高めるために遮光体22全域の厚さを厚さd2にすると、素子基板2に生じる応力に起因して素子基板2の反りが大きくなってしまう。反対に、仮に、遮光体22全てを厚さd1に設定すると、遮光性が不十分となる。そこで、素子基板2では、平面視でTFT25のうち遮光性を特に要する部分と重なるように第2部分222を配置し、遮光性を要するが光の影響が当該特に要する部分よりも少ない部分と重なるように第1部分221を配置する。かかる遮光体22を用いることで、不具合の発生を低減しつつ、TFT25に対する遮光性を高めることができる。その結果、電気光学装置1の品質を高めることができる。 According to the element substrate 2, since the light shield 22 has the first portion 221 and the second portion 222 having different thicknesses from each other, warpage of the element substrate 2 and cracks of the light shield 22 are ensured while securing the light shielding property. Defects can be reduced. If the thickness of the entire light shield 22 is set to the thickness d2 in order to improve the light shielding property, the warp of the element substrate 2 becomes large due to the stress generated in the element substrate 2. On the contrary, if all the light shields 22 are set to have the thickness d1, the light shielding property becomes insufficient. Therefore, in the element substrate 2, the second portion 222 is arranged so as to overlap with the portion of the TFT 25 that particularly needs the light shielding property in plan view, and the second portion 222 that overlaps with the portion that needs the light shielding property but is less affected by light than the particularly required portion. Thus, the first portion 221 is arranged. By using such a light shield 22, it is possible to improve the light shielding property for the TFT 25 while reducing the occurrence of defects. As a result, the quality of the electro-optical device 1 can be improved.

さらに、前述のように、TFT25は、ゲート電極251、「ソース電極」として機能するソース領域2502、および「ドレイン電極」として機能するドレイン領域2503を有する。そして、第2部分222は、平面視でソース領域2502とドレイン領域2503との間に配置される。平面視におけるソース領域2502とドレイン領域2503との間には、チャネル領域2501、第1LDD領域2504、および第2LDD領域2505が位置する。チャネル領域2501、第1LDD領域2504、および第2LDD領域2505は、前述のように遮光性を特に要する部分である。そのため、これらと第2部分222とが平面視で重なることで、TFT25のリーク電流による誤作動を特に効果的に防ぐことができる。 Further, as described above, the TFT 25 has the gate electrode 251, the source region 2502 functioning as a “source electrode”, and the drain region 2503 functioning as a “drain electrode”. The second portion 222 is arranged between the source region 2502 and the drain region 2503 in plan view. The channel region 2501, the first LDD region 2504, and the second LDD region 2505 are located between the source region 2502 and the drain region 2503 in plan view. The channel region 2501, the first LDD region 2504, and the second LDD region 2505 are the portions that particularly need the light shielding property as described above. Therefore, by overlapping these with the second portion 222 in a plan view, it is possible to particularly effectively prevent malfunction due to the leak current of the TFT 25.

なお、本実施形態では、ソース領域2502が「ソース電極」として機能する場合を例にするが、「ソース電極」は、コンタクト部245のうちソース領域2502と接触し、かつ、ソース領域2502と重なる部分と捉えてもよい。同様に、本実施形態では、ドレイン領域2503が「ドレイン電極」として機能する場合を例にするが、コンタクト部244のうちドレイン領域2503と接触し、かつ、ドレイン領域2503と重なる部分を「ドレイン電極」と捉えてもよい。 Note that, although the case where the source region 2502 functions as a “source electrode” is described in this embodiment, the “source electrode” is in contact with the source region 2502 of the contact portion 245 and overlaps with the source region 2502. You may think of it as a part. Similarly, in the present embodiment, the case where the drain region 2503 functions as a “drain electrode” is taken as an example, but a portion of the contact portion 244 that is in contact with the drain region 2503 and that overlaps with the drain region 2503 is referred to as a “drain electrode”. May be taken as ".

また、前述のように厚さd2は厚さd1よりも厚ければよい。具体的には、厚さd1は、0.1nm以上300nm以下、厚さd2は、厚さd1+10〜300nmとすることができる。 Further, as described above, the thickness d2 may be thicker than the thickness d1. Specifically, the thickness d1 can be 0.1 nm or more and 300 nm or less, and the thickness d2 can be the thickness d1+10 to 300 nm.

また、前述のように、基材21には、TFT25側に開口し、遮光体22が配置される凹部211が設けられる。遮光体22が凹部211内に配置されることで、遮光体22が基材21の面220からTFT25側に突出して配置されている場合に比べ、例えば製造時等に基材21から遮光体22が剥離することを低減できる。そのため、基材21の歩留まりを高めることができる。 In addition, as described above, the base member 21 is provided with the concave portion 211 which is open to the TFT 25 side and in which the light shield 22 is arranged. By disposing the light shield 22 in the recess 211, as compared with the case where the light shield 22 is arranged so as to project from the surface 220 of the base material 21 toward the TFT 25 side, the light shield 22 is removed from the base material 21 during manufacturing, for example. Can be reduced. Therefore, the yield of the base material 21 can be increased.

なお、基材21は、凹部211を有していなくてもよい。また、遮光体22は、面220から突出して配置されてもよい。 The base material 21 may not have the recess 211. Further, the light shield 22 may be arranged so as to project from the surface 220.

さらに、前述のように、基材21のTFT25側の面210と遮光体22のTFT25側の面220とで平坦面200が構成される。平坦面200が構成されることで、面210と面220との間に段差がないため、段差で光が乱反射することがない。そのため、TFT25に光が入射するおそれをより低減できる。 Further, as described above, the flat surface 200 is configured by the surface 210 of the base material 21 on the TFT 25 side and the surface 220 of the light shield 22 on the TFT 25 side. Since the flat surface 200 is formed, there is no step between the surface 210 and the surface 220, and therefore light is not irregularly reflected at the step. Therefore, the possibility that light may enter the TFT 25 can be further reduced.

なお、面210と面220との間に段差があってもよい。 There may be a step between the surface 210 and the surface 220.

1−1d.周辺領域における素子基板の構成
次に、図2に示す素子基板2の周辺領域A20の部分の詳細な構成について説明する。図9は、第1実施形態における素子基板が有する回路用遮光体を示す断面図である。
1-1d. Configuration of Element Substrate in Peripheral Region Next, a detailed configuration of the peripheral region A20 of the element substrate 2 shown in FIG. 2 will be described. FIG. 9 is a cross-sectional view showing the circuit light-shielding body included in the element substrate according to the first embodiment.

図9に示すように、素子基板2は、周辺領域A20に配置される回路用遮光体27を有する。回路用遮光体27は、素子基板2の+z軸側に開口した凹部215内に埋め込まれる。また、回路用遮光体27の+z軸側の面270は、基材21の+z軸側の面220と同一平面上に位置する。 As shown in FIG. 9, the element substrate 2 has a circuit light shield 27 arranged in the peripheral region A20. The circuit light shield 27 is embedded in the recess 215 that is open on the +z-axis side of the element substrate 2. The +z-axis side surface 270 of the circuit light shield 27 is located on the same plane as the +z-axis side surface 220 of the substrate 21.

回路用遮光体27は、図1および図2に示す周辺領域A20のほぼ全域にわたって配置されており、平面視で走査線駆動回路61、信号線駆動回路62、外部端子64、および配線65と重なる。そして、図9に示すように、回路用遮光体27の厚さd3は、前述の遮光体22の第2部分222の厚さd2よりも薄い。なお、本実施形態では、回路用遮光体27の厚さd3は、第1部分221の厚さd1と等しい。 The circuit light shield 27 is arranged over almost the entire peripheral area A20 shown in FIGS. 1 and 2, and overlaps the scanning line driving circuit 61, the signal line driving circuit 62, the external terminal 64, and the wiring 65 in a plan view. .. Then, as shown in FIG. 9, the thickness d3 of the circuit light shield 27 is smaller than the thickness d2 of the second portion 222 of the light shield 22 described above. In addition, in the present embodiment, the thickness d3 of the circuit light shield 27 is equal to the thickness d1 of the first portion 221.

厚さd3が厚さd2よりも薄いことで、厚さd3が厚さd2よりも厚い場合に比べ、回路用遮光体27により基材21に生じる応力を低減できる。 Since the thickness d3 is smaller than the thickness d2, the stress generated in the base material 21 by the circuit light shield 27 can be reduced as compared with the case where the thickness d3 is larger than the thickness d2.

なお、厚さd3は、厚さd1よりも厚くても薄くてもよい。また、厚さd3は、厚さd2よりも厚くてもよい。また、回路用遮光体27は、厚さが一定であってもよいし、厚さが異なる部分を有してもよい。また、素子基板2は、回路用遮光体27を有さなくてもよい。 The thickness d3 may be thicker or thinner than the thickness d1. Further, the thickness d3 may be thicker than the thickness d2. Further, the circuit light shield 27 may have a constant thickness or may have portions having different thicknesses. Further, the element substrate 2 may not have the circuit light shield 27.

1−1e.素子基板の製造方法
次に、素子基板2の製造方法について説明する。図10は、第1実施形態における素子基板の製造方法を示すフローチャートである。
1-1e. Method for Manufacturing Element Substrate Next, a method for manufacturing the element substrate 2 will be described. FIG. 10 is a flowchart showing the method for manufacturing the element substrate according to the first embodiment.

素子基板2の製造方法は、基材形成工程S11と、遮光体形成工程S12と、回路用遮光体形成工程S13と、配線等形成工程S14と、画素電極形成工程S15と、配向膜形成工程S16とを有する。これら各工程を順に行うことにより素子基板2が製造される。
なお、遮光体形成工程S12と回路用遮光体形成工程S13とは同時にまたは並列して行ってもよいし、回路用遮光体形成工程S13の後に遮光体形成工程S12を行ってもよい。
The manufacturing method of the element substrate 2 includes a base material forming step S11, a light shielding body forming step S12, a circuit light shielding body forming step S13, a wiring forming step S14, a pixel electrode forming step S15, and an alignment film forming step S16. Have and. The element substrate 2 is manufactured by sequentially performing each of these steps.
The light shielding body forming step S12 and the circuit light shielding body forming step S13 may be performed simultaneously or in parallel, or the light shielding body forming step S12 may be performed after the circuit light shielding body forming step S13.

図11および図12は、第1実施形態における基材形成工程を説明するための断面図である。まず、基材形成工程S11において、例えば、ガラス板または石英板等で構成された平板に対してエッチングを施して、図11に示すような第1凹部2111を形成する。その後、第1凹部2111の底部にさらにエッチングを施して、図12に示すような第2凹部2112を形成する。かかる形成を経て、基材21に凹部211が形成される。また、本工程では、詳細な図示はしないが、図9に示す凹部215も形成する。 11 and 12 are cross-sectional views for explaining the base material forming step in the first embodiment. First, in the base material forming step S11, for example, a flat plate made of a glass plate, a quartz plate, or the like is etched to form a first recess 2111 as shown in FIG. Then, the bottom of the first recess 2111 is further etched to form a second recess 2112 as shown in FIG. Through such formation, the concave portion 211 is formed in the base material 21. Further, in this step, although not shown in detail, the recess 215 shown in FIG. 9 is also formed.

図13および図14は、第1実施形態における遮光体形成工程を説明するための断面図である。次に、遮光体形成工程S12において、例えば、CVD法等の蒸着法により凹部211内に金属等を含む遮光体用組成物を堆積することにより、図13に示すように遮光層22aを形成する。その後、CMP(chemical mechanical polishing)等の研磨による平坦化処理を遮光層22aに施すことにより、図14に示す遮光体22が形成される。
CMP等の研磨を施すことで、遮光体22の面220と基材21の面210とで構成される平坦面200を簡単に形成できる。
13 and 14 are cross-sectional views for explaining the light-shielding body forming step in the first embodiment. Next, in the light shield formation step S12, a light shield composition containing a metal or the like is deposited in the recess 211 by a vapor deposition method such as a CVD method to form a light shield layer 22a as shown in FIG. .. Then, the light shielding layer 22a shown in FIG. 14 is formed by subjecting the light shielding layer 22a to flattening processing such as CMP (chemical mechanical polishing).
By performing polishing such as CMP, the flat surface 200 including the surface 220 of the light shield 22 and the surface 210 of the base material 21 can be easily formed.

また、詳細な図示はしないが、回路用遮光体形成工程S13において、遮光体形成工程S12における方法と同様の方法を用いて回路用遮光体27を形成する。 Although not shown in detail, in the circuit light-shielding body forming step S13, the circuit light-shielding body 27 is formed by using the same method as the method in the light-shielding body forming step S12.

また、詳細な図示はしないが、配線等形成工程S14において、TFT25と走査線261と信号線262と容量線263と蓄積容量264と第1〜第8層間絶縁層231〜238とをそれぞれ形成する。TFT25、走査線261、信号線262、容量線263、および蓄積容量264が有する容量電極は、それぞれ、例えば、スパッタリング法または蒸着法により金属膜を形成し、当該金属膜に対してレジストマスクを用いてエッチングを施すことにより形成される。第1〜第8層間絶縁層231〜238は、それぞれ、蒸着法等により絶縁膜を形成し、当該絶縁膜に対してCMP等の研磨等による平坦化処理を施すことにより形成される。 Although not shown in detail, in the wiring forming step S14, the TFT 25, the scanning line 261, the signal line 262, the capacitance line 263, the storage capacitance 264, and the first to eighth interlayer insulating layers 231 to 238 are formed, respectively. .. The TFT 25, the scanning line 261, the signal line 262, the capacitance line 263, and the capacitance electrode of the storage capacitance 264 are each formed with a metal film by, for example, a sputtering method or an evaporation method, and a resist mask is used for the metal film. Formed by etching. Each of the first to eighth interlayer insulating layers 231 to 238 is formed by forming an insulating film by a vapor deposition method or the like and subjecting the insulating film to a flattening process such as polishing such as CMP.

また、詳細な図示はしないが、画素電極形成工程S15において、第8層間絶縁層238上に画素電極28を形成する。画素電極28の形成は、例えば透明導電材料からなる層をCVD法等の蒸着法により形成し、その後、マスクを用いてパターニングすることにより行う。 Although not shown in detail, in the pixel electrode forming step S15, the pixel electrode 28 is formed on the eighth interlayer insulating layer 238. The pixel electrode 28 is formed, for example, by forming a layer made of a transparent conductive material by a vapor deposition method such as a CVD method and then patterning the layer using a mask.

また、詳細な図示はしないが、配向膜形成工程S16において、例えば、ポリイミドからなる層をCVD法等の蒸着法により形成し、その後、ラビング処理を施すことにより配向膜29を形成する。 Although not shown in detail, in the alignment film forming step S16, for example, a layer made of polyimide is formed by a vapor deposition method such as a CVD method, and then a rubbing process is performed to form the alignment film 29.

以上のようにして、図4に示す素子基板2を形成することができる。また、例えば公知の技術を適宜用いて対向基板3を形成し、素子基板2と対向基板3とをシール部材4を介して連結する。その後、素子基板2、対向基板3およびシール部材4との間に液晶材を注入して液晶層5を形成し、その後、封止する。また、各種回路等も適宜形成する。このようにして、図1および図2に示す電気光学装置1を製造することができる。 As described above, the element substrate 2 shown in FIG. 4 can be formed. Further, the counter substrate 3 is formed by appropriately using, for example, a known technique, and the element substrate 2 and the counter substrate 3 are connected via the seal member 4. After that, a liquid crystal material is injected between the element substrate 2, the counter substrate 3, and the sealing member 4 to form a liquid crystal layer 5, and then the liquid crystal layer 5 is sealed. Further, various circuits and the like are formed as appropriate. In this way, the electro-optical device 1 shown in FIGS. 1 and 2 can be manufactured.

前述のように、素子基板2の製造では、基材21に第1凹部2111と第2凹部2112とからなる凹部211を形成し、凹部211に遮光体用組成物を堆積して遮光層22aを形成し、その後CMP等の平坦化処理を施す方法により遮光体22が形成される。つまり、遮光体22は、いわゆるデュアルダマシン法を用いて形成される。デュアルダマシン法を用いることで、平坦面200を容易に形成でき、かつ、平坦面200の平滑性を高めることができる。また、デュアルダマシン法を用いることで、例えば、基材21に凹部211を形成せずに基材21上に遮光膜を形成して当該遮光膜をエッチングすることにより遮光体を形成する方法に比べて、遮光体22のクラック等を低減できる。すなわち、デュアルダマシン法を用いることで、遮光体22のクラック耐性を高めることができる。 As described above, in the manufacture of the element substrate 2, the concave portion 211 including the first concave portion 2111 and the second concave portion 2112 is formed in the base material 21, and the light shielding composition is deposited on the concave portion 211 to form the light shielding layer 22a. The light shielding body 22 is formed by a method of forming and then performing a flattening process such as CMP. That is, the light shield 22 is formed by using the so-called dual damascene method. By using the dual damascene method, the flat surface 200 can be easily formed and the smoothness of the flat surface 200 can be improved. Further, by using the dual damascene method, for example, as compared with a method of forming a light shielding film by forming a light shielding film on the substrate 21 without forming the recess 211 in the substrate 21 and etching the light shielding film. Therefore, cracks and the like of the light shield 22 can be reduced. That is, the crack resistance of the light shield 22 can be enhanced by using the dual damascene method.

また、画素電極28およびTFT25を複数有する素子基板2において、小型で品質の高い素子基板2を形成するためには、遮光体22は、微細でかつ形状精度に優れることが望まれる。前述のデュアルダマシン法によれば、微細でかつ形状精度に優れる遮光体22を形成できる。 Further, in the element substrate 2 having a plurality of pixel electrodes 28 and TFTs 25, in order to form a small and high quality element substrate 2, the light shield 22 is desired to be fine and have excellent shape accuracy. According to the dual damascene method described above, it is possible to form the light shield 22 that is fine and has excellent shape accuracy.

1−2.第2実施形態
次に、本発明の第2実施形態について説明する。図15は、第2実施形態における素子基板が有する遮光体を示す平面図である。
1-2. Second Embodiment Next, a second embodiment of the present invention will be described. FIG. 15 is a plan view showing a light shield body included in the element substrate according to the second embodiment.

本実施形態は、主に、遮光体の構成が異なる以外は、第1実施形態と同様である。なお、以下の説明では、第2実施形態に関し、第1実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図15において、第1実施形態と同様の構成については、同一符号を付す。 The present embodiment is mainly the same as the first embodiment except that the configuration of the light shield is different. In the following description, the second embodiment will be described focusing on the differences from the first embodiment, and the description of the same matters will be omitted. Further, in FIG. 15, the same components as those in the first embodiment are designated by the same reference numerals.

図15に示す素子基板2Aは、隣り合う遮光体22同士を連結する連結部223を有する。本実施形態では、+x軸方向に沿って並ぶ複数の遮光体22は、それぞれ、隣り合う遮光体22と連結部223で連結される。具体的には、図15中の左上に位置する遮光体22と、図15中の右上に位置する遮光体22とが、連結部223で連結される。また、図15中の左下に位置する遮光体22と、図15中の右下に位置する遮光体22とが、連結部223で連結される。 The element substrate 2A shown in FIG. 15 has a connecting portion 223 that connects adjacent light shields 22. In the present embodiment, the plurality of light shields 22 arranged along the +x axis direction are connected to the adjacent light shields 22 by the connecting portion 223. Specifically, the light shield 22 located in the upper left of FIG. 15 and the light shield 22 located in the upper right of FIG. 15 are connected by the connecting portion 223. Further, the light shield 22 located at the lower left in FIG. 15 and the light shield 22 located at the lower right in FIG. 15 are connected by the connecting portion 223.

図示のように隣り合う遮光体22同士が連結部223で連結されていることで、遮光体22とTFT25のゲート電極251とを電気的に接続すれば、複数の遮光体22および複数の連結部223を、走査線として用いることができる。 As shown in the figure, since the adjacent light shields 22 are connected to each other by the connecting portion 223, if the light shield 22 and the gate electrode 251 of the TFT 25 are electrically connected, the plurality of light shields 22 and the plurality of connecting portions are formed. 223 can be used as the scan line.

本実施形態によっても、第1実施形態と同様に、素子基板2Aの不具合の発生を低減しつつ、TFT25に対する遮光性を高めることができる。 According to the present embodiment as well, similar to the first embodiment, it is possible to improve the light blocking effect on the TFT 25 while reducing the occurrence of defects in the element substrate 2A.

1−3.第3実施形態
次に、本発明の第3実施形態について説明する。図16は、第3実施形態における素子基板が有する遮光体を示す断面図である。
1-3. Third Embodiment Next, a third embodiment of the present invention will be described. FIG. 16 is a cross-sectional view showing a light shield body included in the element substrate according to the third embodiment.

本実施形態は、主に、遮光体の構成が異なる以外は、第1実施形態と同様である。なお、以下の説明では、第3実施形態に関し、第1実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図16において、第1実施形態と同様の構成については、同一符号を付す。 The present embodiment is mainly the same as the first embodiment except that the configuration of the light shield is different. In the following description, the third embodiment will be described focusing on the differences from the first embodiment, and the description of the same matters will be omitted. Further, in FIG. 16, the same components as those in the first embodiment are designated by the same reference numerals.

図16に示す素子基板2Bが有する遮光体22Bは、タングステンを含む金属膜225と、金属膜225と基材21との間に配置され、タングステンナイトライド(WN)またはチタンナイトライド(TiN)を含む金属窒化膜226とを有する。 The light shield 22B included in the element substrate 2B shown in FIG. 16 is disposed between the metal film 225 containing tungsten and the metal film 225 and the base material 21, and is made of tungsten nitride (WN) or titanium nitride (TiN). And a metal nitride film 226 containing the same.

遮光体22Bが金属窒化膜226を有することで、金属窒化膜226を有さない場合に比べ、遮光体22Bと基材21との密着性を高めることができる。また、タングステンを含む金属膜225を有することで、遮光体22Bの遮光性を高めることができる。 Since the light shield 22B has the metal nitride film 226, the adhesiveness between the light shield 22B and the base material 21 can be enhanced as compared with the case where the light shield 22B does not have the metal nitride film 226. Further, since the metal film 225 containing tungsten is provided, the light blocking effect of the light blocking member 22B can be improved.

ここで、タングステンナイトライドまたはチタンナイトライドで構成される膜は、それぞれ製造時の熱処理で結晶化し、OD(Optical Dencity)値が低下し易い。これに対し、タングステンで構成される膜は耐熱性に優れ、製造時の熱処理によってもOD値が低下し難い。このため、タングステンを含む金属膜225を備えることで、例えば製造時の熱処理等OD値が低下することを抑制できるので、遮光体22Bの遮光性を高めることができる。 Here, the film made of tungsten nitride or titanium nitride is crystallized by heat treatment during manufacturing, and the OD (Optical Dencity) value is likely to decrease. On the other hand, the film made of tungsten has excellent heat resistance, and the OD value is not easily lowered even by the heat treatment during manufacturing. Therefore, by providing the metal film 225 containing tungsten, for example, it is possible to suppress a decrease in the OD value such as heat treatment during manufacturing, and thus it is possible to improve the light blocking effect of the light blocking body 22B.

本実施形態によっても、第1実施形態と同様に、素子基板2Bの不具合の発生を低減しつつ、TFT25に対する遮光性を高めることができる。 According to the present embodiment as well, similar to the first embodiment, it is possible to reduce the occurrence of defects in the element substrate 2B and improve the light shielding property for the TFT 25.

1−4.第4実施形態
次に、本発明の第4実施形態について説明する。図17は、第4実施形態における素子基板が有する遮光体を示す断面図である。
1-4. Fourth Embodiment Next, a fourth embodiment of the present invention will be described. FIG. 17 is a cross-sectional view showing a light shield body included in the element substrate according to the fourth embodiment.

本実施形態は、主に、遮光体がタングステンシリサイド膜を備えることが異なる以外は、第3実施形態と同様である。なお、以下の説明では、第4実施形態に関し、第3実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図17において、第3実施形態と同様の構成については、同一符号を付す。 This embodiment is the same as the third embodiment except that the light shield body is mainly provided with a tungsten silicide film. In the following description, the fourth embodiment will be described focusing on the differences from the third embodiment, and the description of the same matters will be omitted. Further, in FIG. 17, the same components as those in the third embodiment are designated by the same reference numerals.

図17に示す素子基板2Cが有する遮光体22Cは、金属窒化膜226と基材21との間に配置され、タングステンシリサイド(WSi)を含むタングステンシリサイド膜227を有する。 The light shield 22C included in the element substrate 2C shown in FIG. 17 is disposed between the metal nitride film 226 and the base material 21 and has a tungsten silicide film 227 containing tungsten silicide (WSi).

遮光体22Cがタングステンシリサイド膜227を有することで、タングステンシリサイド膜227を有さない場合に比べ、遮光体22Cと基材21との密着性を高めることができる。特に、構成材料がケイ素系の無機化合物である基材21は、ケイ素原子を含むタングステンシリサイド膜227との密着性が高い。また、金属窒化膜226は、タングステンシリサイド膜227に含まれるタングステンシリサイドが金属膜225に拡散しないようにするためのバリア層として機能する。このため、金属膜225のOD値の低下を抑制できる。よって、タングステンシリサイド膜227を有することで、タングステンシリサイド膜227を有さない場合に比べ、基材21に対する密着性およびOD値をより高めることができる。 Since the light shield 22C has the tungsten silicide film 227, the adhesion between the light shield 22C and the base material 21 can be improved as compared with the case where the tungsten silicide film 227 is not provided. In particular, the base material 21 whose constituent material is a silicon-based inorganic compound has high adhesion to the tungsten silicide film 227 containing silicon atoms. Further, the metal nitride film 226 functions as a barrier layer for preventing the tungsten silicide contained in the tungsten silicide film 227 from diffusing into the metal film 225. Therefore, the decrease in the OD value of the metal film 225 can be suppressed. Therefore, by having the tungsten silicide film 227, the adhesion to the base material 21 and the OD value can be further enhanced as compared with the case where the tungsten silicide film 227 is not provided.

なお、金属膜225は、前述の金属以外の他の金属が例えば5%程度含まれていてもよい。また、金属窒化膜226、およびタングステンシリサイド膜227は、それぞれ、前述の材料以外の他の材料が例えば5%程度含まれていてもよい。 The metal film 225 may contain a metal other than the above-mentioned metals, for example, about 5%. Further, the metal nitride film 226 and the tungsten silicide film 227 may each contain a material other than the above-mentioned materials, for example, about 5%.

本実施形態によっても、第3実施形態と同様に、素子基板2Cの不具合の発生を低減しつつ、TFT25に対する遮光性を高めることができる。 According to the present embodiment as well, similar to the third embodiment, it is possible to improve the light blocking effect on the TFT 25 while reducing the occurrence of defects in the element substrate 2C.

1−5.第5実施形態
次に、本発明の第5実施形態について説明する。図18は、第5実施形態における素子基板が有する遮光体を示す断面図である。図19は、第5実施形態における素子基板が有する遮光体を示す平面図である。
1-5. Fifth Embodiment Next, a fifth embodiment of the present invention will be described. FIG. 18 is a cross-sectional view showing a light shield body included in the element substrate according to the fifth embodiment. FIG. 19 is a plan view showing a light shield body included in the element substrate according to the fifth embodiment.

本実施形態は、主に、遮光体の形状以外は、第4実施形態と同様である。なお、以下の説明では、第5実施形態に関し、第4実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図18および図19において、第4実施形態と同様の構成については、同一符号を付す。 This embodiment is mainly the same as the fourth embodiment except the shape of the light shield. In the following description, the fifth embodiment will be described focusing on the differences from the fourth embodiment, and the description of the same matters will be omitted. 18 and 19, the same components as those in the fourth embodiment are designated by the same reference numerals.

第4実施形態における遮光体22Cの外形は、内角90°の角を有するが、図18および図19に示す素子基板2Dが有する遮光体22Dの外形は、角に丸みを有する。また、図19に示すように、遮光体22Dが有する第2部分222Dの平面視形状は、第1部分221Dの平面視形状に対し相似形である。また、第1部分221Dの厚さは第2部分222Dの厚さよりも薄い。かかる形状の遮光体22Dによっても、第4実施形態における遮光体22Cと同様に、遮光性の向上とともに、素子基板2Dの反り等の低減を図ることができる。 The outer shape of the light shield 22C in the fourth embodiment has an inside angle of 90°, but the outer shape of the light shield 22D included in the element substrate 2D shown in FIGS. 18 and 19 has rounded corners. Further, as shown in FIG. 19, the plan view shape of the second portion 222D included in the light shield 22D is similar to the plan view shape of the first portion 221D. Further, the thickness of the first portion 221D is thinner than the thickness of the second portion 222D. Even with the light shield 22D having such a shape, it is possible to improve the light-shielding property and reduce the warp of the element substrate 2D and the like, similarly to the light shield 22C in the fourth embodiment.

本実施形態によっても、第4実施形態と同様に、素子基板2Dの不具合の発生を低減しつつ、TFT25に対する遮光性を高めることができる。 According to the present embodiment as well, similar to the fourth embodiment, it is possible to improve the light blocking effect on the TFT 25 while reducing the occurrence of defects in the element substrate 2D.

2.電子機器
電気光学装置1は、各種電子機器に用いることができる。
2. Electronic Device The electro-optical device 1 can be used in various electronic devices.

図20は、電子機器の一例であるパーソナルコンピューターを示す斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを有する。 FIG. 20 is a perspective view showing a personal computer which is an example of an electronic device. The personal computer 2000 includes the electro-optical device 1 that displays various images, and a main body 2010 in which a power switch 2001 and a keyboard 2002 are installed.

図21は、電子機器の一例であるスマートフォンを示す斜視図である。スマートフォン3000は、操作ボタン3001と、各種の画像を表示する電気光学装置1とを有する。操作ボタン3001の操作に応じて電気光学装置1に表示される画面内容が変更される。 FIG. 21 is a perspective view showing a smartphone which is an example of an electronic device. The smartphone 3000 has operation buttons 3001 and the electro-optical device 1 that displays various images. The screen content displayed on the electro-optical device 1 is changed according to the operation of the operation button 3001.

図22は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置4000は、例えば、3板式のプロジェクターである。電気光学装置1Rは、赤色の表示色に対応する電気光学装置1であり、電気光学装置1Gは、緑の表示色に対応する電気光学装置1であり、電気光学装置1Bは、青色の表示色に対応する電気光学装置1である。すなわち、投射型表示装置4000は、赤、緑および青の表示色に各々対応する3個の電気光学装置1R、1G、1Bを有する。 FIG. 22 is a schematic diagram showing a projector which is an example of an electronic device. The projection display device 4000 is, for example, a three-plate type projector. The electro-optical device 1R is the electro-optical device 1 corresponding to the red display color, the electro-optical device 1G is the electro-optical device 1 corresponding to the green display color, and the electro-optical device 1B is the blue display color. The electro-optical device 1 corresponds to. That is, the projection display device 4000 has three electro-optical devices 1R, 1G, and 1B that respectively correspond to red, green, and blue display colors.

照明光学系4001は、光源である照明装置4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1R、1G、1Bは、照明光学系4001から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系4003は、各電気光学装置1R、1G、1Bからの出射光を合成して投射面4004に投射する。 The illumination optical system 4001 supplies the red component r to the electro-optical device 1R, the green component g to the electro-optical device 1G, and the blue component b to the electro-optical device 1B of the light emitted from the illumination device 4002 as the light source. Supply to. Each electro-optical device 1R, 1G, 1B functions as an optical modulator such as a light valve that modulates each monochromatic light supplied from the illumination optical system 4001 according to a display image. The projection optical system 4003 combines the lights emitted from the electro-optical devices 1R, 1G, and 1B and projects the combined lights on the projection surface 4004.

前述のパーソナルコンピューター2000、スマートフォン3000、および投射型表示装置4000は、それぞれ、前述の品質に優れる電気光学装置1を備える。電気光学装置1を備えることで、パーソナルコンピューター2000、スマートフォン3000、および投射型表示装置4000の表示の均質性を高めることができる。よって、パーソナルコンピューター2000、スマートフォン3000、および投射型表示装置4000の品質を高めることができる。 The personal computer 2000, the smartphone 3000, and the projection display device 4000 described above each include the electro-optical device 1 having the above-described excellent quality. By providing the electro-optical device 1, the display uniformity of the personal computer 2000, the smartphone 3000, and the projection display device 4000 can be improved. Therefore, the quality of the personal computer 2000, the smartphone 3000, and the projection display device 4000 can be improved.

なお、本発明が適用される電子機器としては、例示した機器に限定されず、例えば、PDA(Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびPOS(Point of sale)端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。 It should be noted that the electronic device to which the present invention is applied is not limited to the illustrated device, and examples thereof include PDAs (Personal Digital Assistants), digital still cameras, televisions, video cameras, car navigation devices, in-vehicle displays, and electronic devices. A notebook, an electronic paper, a calculator, a word processor, a workstation, a videophone, a POS (Point of sale) terminal, etc. are mentioned. Further, examples of electronic devices to which the present invention is applied include devices such as printers, scanners, copiers, video players, and touch panels.

以上、本発明の電気光学装置および電子機器は、好適な実施形態に基づいて説明したが、本発明は前述の各実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。 Although the electro-optical device and the electronic apparatus of the invention have been described above based on the preferred embodiments, the invention is not limited to the above-described embodiments. Further, the configuration of each part of the present invention can be replaced with an arbitrary configuration that exhibits the same function as that of the above-described embodiment, and an arbitrary configuration can be added.

また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。すなわち、電気エネルギーによって光学特性が変化する電気光学装置であればよい。例えば、有機EL(electro luminescence)、無機ELまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。 Further, in the above description, the liquid crystal device has been described as an example of the electro-optical device of the invention, but the electro-optical device of the invention is not limited to this. That is, any electro-optical device whose optical characteristics change depending on electric energy may be used. For example, the present invention can be applied to a display panel using a light emitting element such as an organic EL (electro luminescence), an inorganic EL, or a light emitting polymer as in the above-described embodiment.

また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。 Further, the present invention can be applied to the electrophoretic display panel using microcapsules containing a colored liquid and white particles dispersed in the liquid, as in the above-described embodiment.

また、前述の説明では、スイッチング素子の一例はTFTであるが、スイッチング素子は、これに限定されず、例えば、MOSFET(metal-oxide-semiconductor field-effect transistor)等であってもよい。 Further, in the above description, an example of the switching element is a TFT, but the switching element is not limited to this, and may be, for example, a MOSFET (metal-oxide-semiconductor field-effect transistor).

また、本発明の電気光学装置は、透過型に限定されず、反射型であってもよい。 Further, the electro-optical device of the invention is not limited to the transmissive type and may be a reflective type.

1…電気光学装置、21…基材、22…遮光体、27…回路用遮光体、28…画素電極、61…走査線駆動回路、200…平坦面、211…凹部、221…第1部分、222…第2部分、225…金属膜、226…金属窒化膜、227…タングステンシリサイド膜、2501…チャネル領域、2502…ソース領域、2503…ドレイン領域、2504…第1LDD領域、2505…第2LDD領域 DESCRIPTION OF SYMBOLS 1... Electro-optical device, 21... Base material, 22... Light-shielding body, 27... Circuit light-shielding body, 28... Pixel electrode, 61... Scan line drive circuit, 200... Flat surface, 211... Recessed part, 221... 1st part, 222... Second part, 225... Metal film, 226... Metal nitride film, 227... Tungsten silicide film, 2501... Channel region, 2502... Source region, 2503... Drain region, 2504... First LDD region, 2505... Second LDD region

Claims (8)

透光性の基材と、
透光性の画素電極と、
前記画素電極に電気的に接続されるスイッチング素子と、
前記基材に接触し、前記基材の厚さ方向からの平面視において前記スイッチング素子と重なる遮光体と、を備え、
前記遮光体は、第1部分と、厚さが前記第1部分の厚さよりも厚い第2部分と、を有することを特徴とする電気光学装置。
A translucent base material,
A transparent pixel electrode,
A switching element electrically connected to the pixel electrode,
A light-shielding body which is in contact with the base material and which overlaps with the switching element in a plan view from the thickness direction of the base material,
The electro-optical device, wherein the light shield has a first portion and a second portion having a thickness larger than the thickness of the first portion.
前記基材には、前記スイッチング素子側に開口し、前記遮光体が配置される凹部が設けられる請求項1に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the base member is provided with a concave portion that is opened toward the switching element and in which the light shield is disposed. 前記基材の前記スイッチング素子側の面と前記遮光体の前記スイッチング素子側の面とで平坦面が構成される請求項2の記載の電気光学装置。 The electro-optical device according to claim 2, wherein the surface of the base material on the switching element side and the surface of the light shield on the switching element side form a flat surface. 前記遮光体は、タングステンを含む金属膜と、前記金属膜と前記基材との間に配置され、タングステンナイトライドまたはチタンナイトライドを含む金属窒化膜とを有する請求項1ないし3のいずれか1項に記載の電気光学装置。 4. The light shield comprises a metal film containing tungsten and a metal nitride film containing tungsten nitride or titanium nitride, which is disposed between the metal film and the base material. The electro-optical device according to the item. 前記遮光体は、前記金属窒化膜と前記基材との間に配置され、タングステンシリサイドを含むタングステンシリサイド膜を含む請求項4に記載の電気光学装置。 The electro-optical device according to claim 4, wherein the light shield is disposed between the metal nitride film and the base material and includes a tungsten silicide film containing tungsten silicide. 前記スイッチング素子は、ゲート電極、ソース電極、およびドレイン電極を有し、
前記第2部分は、前記基材の厚さ方向からの平面視で、前記ソース電極と前記ドレイン電極との間に配置される請求項1ないし4のいずれか1項に記載の電気光学装置。
The switching element has a gate electrode, a source electrode, and a drain electrode,
The electro-optical device according to claim 1, wherein the second portion is disposed between the source electrode and the drain electrode in a plan view from the thickness direction of the base material.
前記スイッチング素子を駆動する回路と、
前記基材の厚さ方向からの平面視で、前記回路と重なる回路用遮光体と、を備え、
前記回路用遮光体の厚さは、前記第2部分の厚さよりも薄い請求項1ないし6のいずれか1項に記載の電気光学装置。
A circuit for driving the switching element,
In a plan view from the thickness direction of the base material, a circuit light shield that overlaps the circuit,
The electro-optical device according to claim 1, wherein the thickness of the circuit light shield is smaller than the thickness of the second portion.
請求項1ないし7のいずれか1項に記載の電気光学装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1.
JP2020059369A 2020-03-30 2020-03-30 Electrooptical device and electronic apparatus Pending JP2020126250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020059369A JP2020126250A (en) 2020-03-30 2020-03-30 Electrooptical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020059369A JP2020126250A (en) 2020-03-30 2020-03-30 Electrooptical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018117180A Division JP6690671B2 (en) 2018-06-20 2018-06-20 Electro-optical device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2020126250A true JP2020126250A (en) 2020-08-20
JP2020126250A5 JP2020126250A5 (en) 2021-07-26

Family

ID=72083892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020059369A Pending JP2020126250A (en) 2020-03-30 2020-03-30 Electrooptical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2020126250A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000131716A (en) * 1998-10-28 2000-05-12 Sony Corp Liquid crystal display device
JP2000258797A (en) * 1999-03-10 2000-09-22 Seiko Epson Corp Electro-optical device, manufacture thereof, and electronic device
JP2002122888A (en) * 2000-08-07 2002-04-26 Seiko Epson Corp Electrooptical device, electronic equipment substrate for electrooptical device, method of manufacturing the substrate, and light shielding film
JP2005250234A (en) * 2004-03-05 2005-09-15 Seiko Epson Corp Electr0-optical device, manufacturing method of electronic device and electr0-optical device
JP2006190836A (en) * 2005-01-06 2006-07-20 Seiko Epson Corp Semiconductor device, liquid crystal apparatus, electronic device, and method of manufacturing semiconductor device
JP2007072438A (en) * 2005-08-11 2007-03-22 Seiko Epson Corp Electrooptical device, wiring board, and electronic apparatus
JP2008225034A (en) * 2007-03-13 2008-09-25 Seiko Epson Corp Electro-optical device and electronic equipment
JP2010008635A (en) * 2008-06-26 2010-01-14 Seiko Epson Corp Method of manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000131716A (en) * 1998-10-28 2000-05-12 Sony Corp Liquid crystal display device
JP2000258797A (en) * 1999-03-10 2000-09-22 Seiko Epson Corp Electro-optical device, manufacture thereof, and electronic device
JP2002122888A (en) * 2000-08-07 2002-04-26 Seiko Epson Corp Electrooptical device, electronic equipment substrate for electrooptical device, method of manufacturing the substrate, and light shielding film
JP2005250234A (en) * 2004-03-05 2005-09-15 Seiko Epson Corp Electr0-optical device, manufacturing method of electronic device and electr0-optical device
JP2006190836A (en) * 2005-01-06 2006-07-20 Seiko Epson Corp Semiconductor device, liquid crystal apparatus, electronic device, and method of manufacturing semiconductor device
JP2007072438A (en) * 2005-08-11 2007-03-22 Seiko Epson Corp Electrooptical device, wiring board, and electronic apparatus
JP2008225034A (en) * 2007-03-13 2008-09-25 Seiko Epson Corp Electro-optical device and electronic equipment
JP2010008635A (en) * 2008-06-26 2010-01-14 Seiko Epson Corp Method of manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment

Similar Documents

Publication Publication Date Title
JP6690671B2 (en) Electro-optical device and electronic equipment
JP6665889B2 (en) Electro-optical devices and electronic equipment
US11092862B2 (en) Electro-optical device and electronic apparatus
US10948786B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JP6939857B2 (en) Electro-optics and electronic equipment
JP6662414B2 (en) Electro-optical devices and electronic equipment
JP7415384B2 (en) Electro-optical devices and electronic equipment
JP2022139567A (en) Electro-optical device and electronic apparatus
JP7124837B2 (en) electro-optical devices and electronics
JP2021092680A (en) Electro-optical device and electronic equipment
JP2020126250A (en) Electrooptical device and electronic apparatus
JP7207387B2 (en) electro-optical devices and electronics
US11221528B2 (en) Electro-optical device and electronic apparatus
JP7524745B2 (en) Electro-optical devices and electronic equipment
JP7140296B2 (en) electro-optical devices and electronics
JP7463872B2 (en) Electro-optical devices and electronic equipment
US20240142834A1 (en) Electro-optical device and electronic apparatus
JP7367414B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
JP7302398B2 (en) electro-optical devices and electronics
JP2022139554A (en) Electro-optical device and electronic apparatus
JP2021184028A (en) Liquid crystal device and electronic apparatus
JP2022079973A (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2024108326A (en) Electro-optical device and electronic device
JP2022112864A (en) Electro-optical device and electronic apparatus
JP2021071513A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220705