JP2006238120A - 通信タイミング変更方法および装置 - Google Patents
通信タイミング変更方法および装置 Download PDFInfo
- Publication number
- JP2006238120A JP2006238120A JP2005050606A JP2005050606A JP2006238120A JP 2006238120 A JP2006238120 A JP 2006238120A JP 2005050606 A JP2005050606 A JP 2005050606A JP 2005050606 A JP2005050606 A JP 2005050606A JP 2006238120 A JP2006238120 A JP 2006238120A
- Authority
- JP
- Japan
- Prior art keywords
- analog device
- communication
- period
- analog
- control parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Studio Devices (AREA)
Abstract
【課題】 動作モードを決定する制御パラメータをアナログデバイスへ設定するための通信のタイミングを、前記アナログデバイスの動作に支障のないタイミングに変更できるようにした通信タイミング変更方法および装置を提供すること。
【解決手段】インタフェースデコーダ20は、CPU1から出力された制御パラメータ通信信号をデコードし制御パラメータに変換し、前記変換した制御パラメータをレジスタ21に保存する。インタフェースエンコーダ22A,22B,22Cは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスへ設定する制御パラメータをレジスタ21から読み出し、ブランキング期間にタイミングよく前記アナログデバイスと通信を行い、前記アナログデバイスへ前記制御パラメータを設定する。
【選択図】図1
【解決手段】インタフェースデコーダ20は、CPU1から出力された制御パラメータ通信信号をデコードし制御パラメータに変換し、前記変換した制御パラメータをレジスタ21に保存する。インタフェースエンコーダ22A,22B,22Cは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスへ設定する制御パラメータをレジスタ21から読み出し、ブランキング期間にタイミングよく前記アナログデバイスと通信を行い、前記アナログデバイスへ前記制御パラメータを設定する。
【選択図】図1
Description
本発明は、CPUとアナログデバイスとの間で行う、前記アナログデバイスの動作モードを決定する制御パラメータの通信を、前記アナログデバイスの動作に支障のないタイミングに変更できるようにした通信タイミング変更方法および装置に関する。
図6は、撮像装置内のイメージセンサを含むアナログデバイスへ制御パラメータを設定する際の従来の通信タイミング変更方法を説明するためのブロック図である。この撮像装置は、アナログデバイスとしてイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびアナログ/ディジタルコンバータ(以下、ADCという)5を備えている。
CPU1は、撮像装置内の前記アナログデバイスへ制御パラメータを設定することにより、撮像装置の全体または一部を制御する。イメージセンサ2は、光電変換で光情報を電気信号へ変換する。イメージセンサ駆動回路3は、イメージセンサ2を駆動するための各種タイミング信号を含むセンサ駆動信号を発生する。サンプルホールド回路4は、イメージセンサ2において電気信号へ変換された映像信号をアナログ値としてある周期の一定期間において保持する。ADC5は、サンプルホールド回路4でアナログ値として保持された映像信号をホールド期間中にディジタル変換する。同期信号発生回路7はIC6として集積回路化されており、CPU1がイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5との間で、制御パラメータについての通信を行う際のタイミングを規定する同期信号を生成する。
CPU1は、撮像装置内の前記アナログデバイスへ制御パラメータを設定することにより、撮像装置の全体または一部を制御する。イメージセンサ2は、光電変換で光情報を電気信号へ変換する。イメージセンサ駆動回路3は、イメージセンサ2を駆動するための各種タイミング信号を含むセンサ駆動信号を発生する。サンプルホールド回路4は、イメージセンサ2において電気信号へ変換された映像信号をアナログ値としてある周期の一定期間において保持する。ADC5は、サンプルホールド回路4でアナログ値として保持された映像信号をホールド期間中にディジタル変換する。同期信号発生回路7はIC6として集積回路化されており、CPU1がイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5との間で、制御パラメータについての通信を行う際のタイミングを規定する同期信号を生成する。
次に動作について説明する。
この撮像装置内のイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびアナログ/デジタルコンバータ5などのアナログデバイスの動作モードを決定する制御パラメータは、直接、CPU1から制御パラメータ通信により設定が行われる。CPU1は、IC6内の同期信号発生回路7から同期信号を受けタイミングよく制御パラメータを前記アナログデバイスへ送信し、イメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5を制御することで映像信号が得られる。
この撮像装置内のイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびアナログ/デジタルコンバータ5などのアナログデバイスの動作モードを決定する制御パラメータは、直接、CPU1から制御パラメータ通信により設定が行われる。CPU1は、IC6内の同期信号発生回路7から同期信号を受けタイミングよく制御パラメータを前記アナログデバイスへ送信し、イメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5を制御することで映像信号が得られる。
ところで、この撮像装置では、アナログデバイスにおいて映像信号へノイズが重畳しないように工夫をする必要がある。
図7は、映像信号出力期間に制御パラメータの通信が行われたときの、前記アナログデバイスの一連の処理によって得られる映像信号と、同期信号発生回路7が生成した同期信号と、制御パラメータの通信が行われたタイミングとの関係を示すタイミングチャートである。映像信号出力期間に制御パラメータの通信が行われると、通信信号自体が映像信号に混入するとノイズとして現れる。映像信号へのノイズ混入は撮像装置として好ましくない。
これを回避するために、イメージセンサ2のブランキング期間中に制御パラメータを通信する方法がある(特許文献1参照)。
図8は、このブランキング期間中に制御パラメータの通信を行う場合の前記アナログデバイスから出力される映像信号と、同期信号発生回路7が生成した同期信号と、制御パラメータの通信が行われたタイミングとの関係を示すタイミングチャートである。図8のタイミングチャートによれば、前記アナログデバイスの映像信号出力期間を制御パラメータの通信信号の通信禁止期間にして、制御パラメータの通信はブランキング期間に行う。これは、制御パラメータの通信信号が映像信号に混入することがないようにそれぞれのタイミングが重ならないようにしている。また、CPU1の処理内容(割り込み等)により、通信のタイミングが一定にはならないが、ある程度の余裕を取って通信処理を行うようにしている。
特開2003−116044号公報
図7は、映像信号出力期間に制御パラメータの通信が行われたときの、前記アナログデバイスの一連の処理によって得られる映像信号と、同期信号発生回路7が生成した同期信号と、制御パラメータの通信が行われたタイミングとの関係を示すタイミングチャートである。映像信号出力期間に制御パラメータの通信が行われると、通信信号自体が映像信号に混入するとノイズとして現れる。映像信号へのノイズ混入は撮像装置として好ましくない。
これを回避するために、イメージセンサ2のブランキング期間中に制御パラメータを通信する方法がある(特許文献1参照)。
図8は、このブランキング期間中に制御パラメータの通信を行う場合の前記アナログデバイスから出力される映像信号と、同期信号発生回路7が生成した同期信号と、制御パラメータの通信が行われたタイミングとの関係を示すタイミングチャートである。図8のタイミングチャートによれば、前記アナログデバイスの映像信号出力期間を制御パラメータの通信信号の通信禁止期間にして、制御パラメータの通信はブランキング期間に行う。これは、制御パラメータの通信信号が映像信号に混入することがないようにそれぞれのタイミングが重ならないようにしている。また、CPU1の処理内容(割り込み等)により、通信のタイミングが一定にはならないが、ある程度の余裕を取って通信処理を行うようにしている。
かかる従来の通信タイミング変更方法および装置では、以下の短所が付随している。すなわち、現状ではイメージセンサの画像読み出し技術が進化し、画像の読み出しを行わないブランキング期間が短縮化されるようになっていること、また、撮像装置の機能が多様化することによりCPUで処理する内容が増加し、数多くのタスク処理が発生し、都合の良いタイミングで制御パラメータの通信を行うことが困難になっていること、などの理由により、前記アナログデバイスへの制御パラメータの通信をブランキング期間に行うことが困難になってきているという問題点がある。
この問題に対し幾つかの回避策が検討されており、第1の回避策は、CPUクロック周波数を高くする方法であり、CPUタスク処理を早くすることで、通信に余裕を持たそうとするものである。
また、第2の回避策としては、通信を映像信号出力期間に行う方法であり、 ブランキング期間に通信できない場合、各アナログデバイス内やそれらを組み合わせて使う回路基板上で通信ノイズの影響を受けないようにノイズ対策を施すものである。
このような回避策を採用した場合、前者においてはCPUの消費電力が多くなり、実使用上、好ましくないという課題があった。また、後者においては、ノイズ対策が技術的に容易でなく、アナログデバイスの開発段階、回路基板の設計段階で対策を考慮しなければならず、回路規模の増加、回路基板の配線引き回しの困難性の増加、ノイズ除去用のコンデンサ等の部品の増加などによりコストが増加してしまうという課題があった。
この問題に対し幾つかの回避策が検討されており、第1の回避策は、CPUクロック周波数を高くする方法であり、CPUタスク処理を早くすることで、通信に余裕を持たそうとするものである。
また、第2の回避策としては、通信を映像信号出力期間に行う方法であり、 ブランキング期間に通信できない場合、各アナログデバイス内やそれらを組み合わせて使う回路基板上で通信ノイズの影響を受けないようにノイズ対策を施すものである。
このような回避策を採用した場合、前者においてはCPUの消費電力が多くなり、実使用上、好ましくないという課題があった。また、後者においては、ノイズ対策が技術的に容易でなく、アナログデバイスの開発段階、回路基板の設計段階で対策を考慮しなければならず、回路規模の増加、回路基板の配線引き回しの困難性の増加、ノイズ除去用のコンデンサ等の部品の増加などによりコストが増加してしまうという課題があった。
本発明は、このような事情に鑑みてなされたものであり、アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信のタイミングを、CPUの動作速度を上げるなどのCPUの消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミングに変更できるようにした通信タイミング変更方法および装置を提供することを目的とする。
上述の目的を達成するため、本発明にかかる通信タイミング変更方法は、アナログデバイスの動作モードを決定する制御パラメータをCPUから前記アナログデバイスへ設定するための通信のタイミングを、前記アナログデバイスの動作に支障のない期間に変更する通信タイミング変更方法であって、前記アナログデバイスの動作に支障のない期間に同期した同期信号を同期信号発生回路により発生させ、前記アナログデバイスの動作モードを決定する制御パラメータを、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記CPUからレジスタに転送し保存し、前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記レジスタと前記アナログデバイスとの間の通信のタイミングを、前記同期信号発生回路により発生させた前記同期信号をもとにインタフェースエンコーダにより管理し、前記アナログデバイスの動作に支障のない期間に同期させて行うことを特徴とする。
また、述の目的を達成するため、本発明にかかる電子装置は、アナログデバイスの動作モードを決定する制御パラメータをCPUから前記アナログデバイスへ設定するための通信のタイミングを、前記アナログデバイスの動作に支障のない期間に変更する電子装置であって、前記アナログデバイスの動作に支障のない期間に同期した同期信号を発生する同期信号発生回路と、前記CPUが、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記アナログデバイスの動作モードを決定する制御パラメータを転送し保存するレジスタと、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間に同期させ、前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記アナログデバイスとの通信を行う通信手段とを備えたことを特徴とする。
本発明によれば、アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信が、前記アナログデバイス側からみると、前記アナログデバイスの動作に支障のない期間中に行われることになるので、前記アナログデバイスの動作に悪影響を与えることがなくなり、また、前記アナログデバイスへ制御パラメータを設定するための通信のタイミングはインタフェースエンコーダが同期信号をもとに管理するため、タイミング管理が容易になり、前記アナログデバイスの動作に支障のない全期間を有効に使用できるなど、CPUの動作速度を上げるなどのCPUの消費電力やコストを増加させることなく、前記アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信を前記アナログデバイスの動作に支障のない期間に変更できる通信タイミング変更方法および装置を提供できる効果がある。
アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信のタイミングを、CPUの消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミングに変更できるようにした通信タイミング変更方法を提供するという目的を、前記アナログデバイスの動作に支障のない期間に同期した同期信号を同期信号発生回路により発生させ、前記アナログデバイスの動作モードを決定する制御パラメータを、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記CPUからレジスタに転送し保存し、前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記レジスタと前記アナログデバイスとの間の通信のタイミングを、前記同期信号発生回路により発生させた前記同期信号をもとにインタフェースエンコーダにより管理し、前記アナログデバイスの動作に支障のない期間に同期させて行うことで実現した。
また、アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信のタイミングを、CPUの消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミングに変更できるようにした電子装置を提供するという目的を、前記アナログデバイスの動作に支障のない期間に同期した同期信号を同期信号発生回路で発生させ、前記CPUが、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記アナログデバイスの動作モードを決定する制御パラメータをレジスタに転送し保存し、通信手段が、前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記アナログデバイスとの通信を、前記同期信号発生回路により発生させた前記同期信号をもとに前記アナログデバイスの動作に支障のない期間に同期させて行うことで実現した。
図1は、この実施例1の通信タイミング変更方法が適用された撮像装置内の構成を示すブロック図である。図1に示すブロック図は、撮像装置内のイメージセンサを含むアナログデバイスとCPUと、前記アナログデバイスと前記CPUとの間に介在する集積回路とを示しており、前記CPUから前記アナログデバイスへの制御パラメータの通信のタイミングは、前記集積回路を介することで前記アナログデバイスの動作に支障のないタイミングに変更され、前記アナログデバイスへ制御パラメータが設定される。
この撮像装置は、アナログデバイスとしてイメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびアナログ/ディジタルコンバータ(以下、ADCという)5を備えている。
CPU1と前記アナログデバイスとの間には集積回路16が介在しており、CPU1は撮像装置内の前記アナログデバイスへ制御パラメータを設定することにより、撮像装置の全体または一部を制御することが可能である。
イメージセンサ2は、光電変換で光情報を電気信号へ変換する。イメージセンサ駆動回路3は、イメージセンサ2を駆動するための各種タイミング信号を含むセンサ駆動信号を発生する。サンプルホールド回路4は、イメージセンサ2において電気信号へ変換された映像信号をアナログ値としてある周期の一定期間において保持する。ADC5は、サンプルホールド回路4でアナログ値として保持された映像信号をホールド期間中にディジタル変換する。
集積回路16は、同期信号発生回路7、インタフェースデコーダ20、レジスタ21およびインタフェースエンコーダ(通信手段)22A,22B,22Cを備えている。
なお、集積回路16の同期信号発生回路7、インタフェースデコーダ20、レジスタ21およびインタフェースエンコーダ22A,22B,22Cは、この実施例1の通信タイミング変更方法を実現する半導体装置(電子装置)を構成している。この半導体装置は、前記アナログデバイスの動作モードを決定する制御パラメータをそのアナログデバイスに設定するための通信のタイミングを、CPU1の消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミング、すなわちブランキング期間に変更するものである。
CPU1と前記アナログデバイスとの間には集積回路16が介在しており、CPU1は撮像装置内の前記アナログデバイスへ制御パラメータを設定することにより、撮像装置の全体または一部を制御することが可能である。
イメージセンサ2は、光電変換で光情報を電気信号へ変換する。イメージセンサ駆動回路3は、イメージセンサ2を駆動するための各種タイミング信号を含むセンサ駆動信号を発生する。サンプルホールド回路4は、イメージセンサ2において電気信号へ変換された映像信号をアナログ値としてある周期の一定期間において保持する。ADC5は、サンプルホールド回路4でアナログ値として保持された映像信号をホールド期間中にディジタル変換する。
集積回路16は、同期信号発生回路7、インタフェースデコーダ20、レジスタ21およびインタフェースエンコーダ(通信手段)22A,22B,22Cを備えている。
なお、集積回路16の同期信号発生回路7、インタフェースデコーダ20、レジスタ21およびインタフェースエンコーダ22A,22B,22Cは、この実施例1の通信タイミング変更方法を実現する半導体装置(電子装置)を構成している。この半導体装置は、前記アナログデバイスの動作モードを決定する制御パラメータをそのアナログデバイスに設定するための通信のタイミングを、CPU1の消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミング、すなわちブランキング期間に変更するものである。
この実施例1の通信タイミング変更方法では、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5などのアナログデバイス毎にインタフェースエンコーダ22A,22B,22Cが設けられている。同期信号発生回路7は、映像信号が出力されていないブランキング期間についてのタイミングを規定する同期信号を生成する。CPU1と集積回路16との間では、映像信号が出力されていないブランキング期間を除く任意のタイミングで、前記アナログデバイスへ設定される制御パラメータをレジスタ21へ転送し格納するための通信を行う。このため、同期信号発生回路7で生成された同期信号はCPU1へ供給される。また、集積回路16とイメージセンサ駆動回路3、サンプルホールド回路4、ADC5などの前記アナログデバイスとの間では、映像信号が出力されていないブランキング期間に、レジスタ21に格納されている前記制御パラメータを前記アナログデバイスへ設定するための通信を行う。このため、同期信号発生回路7で生成された前記同期信号はインタフェースエンコーダ22A,22B,22Cに対しても供給される。
この同期信号発生回路7が生成する同期信号は映像信号のブランキング期間に同期した信号であり、インタフェースエンコーダ22A,22B,22Cへ供給される動作クロック信号の周波数は、CPU1へ供給される動作クロック信号の周波数よりも大きく、インタフェースエンコーダ22A,22B,22Cは前記アナログデバイスとの間でブランキング期間内に制御パラメータをアナログデバイスに設定するための通信を行う。
この同期信号発生回路7が生成する同期信号は映像信号のブランキング期間に同期した信号であり、インタフェースエンコーダ22A,22B,22Cへ供給される動作クロック信号の周波数は、CPU1へ供給される動作クロック信号の周波数よりも大きく、インタフェースエンコーダ22A,22B,22Cは前記アナログデバイスとの間でブランキング期間内に制御パラメータをアナログデバイスに設定するための通信を行う。
インタフェースデコーダ20は、CPU1から出力された制御パラメータ通信信号をデコードし制御パラメータに変換する。レジスタ21は、インタフェースデコーダ20において変換された制御パラメータを一時的に保存する。
なお、これらインタフェースデコーダ20およびレジスタ21は、インタフェースエンコーダ22A,22B,22Cそれぞれに対応して設けられる構成であってもよい。
インタフェースエンコーダ22Aは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、イメージセンサ駆動回路3へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくイメージセンサ駆動回路3と通信を行い、イメージセンサ駆動回路3へ前記制御パラメータを設定する。また、インタフェースエンコーダ22Bは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、サンプルホールド回路4へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくサンプルホールド回路4と通信を行い、サンプルホールド回路4へ前記制御パラメータを設定する。また、インタフェースエンコーダ22Cは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、ADC5へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくADC5と通信を行い、ADC5へ前記制御パラメータを設定する。
すなわち、この実施例1では、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5の動作モードを規定する制御パラメータは、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5それぞれに対応して設けられたインタフェースエンコーダからブランキング期間に並列的に設定される。
なお、これらインタフェースデコーダ20およびレジスタ21は、インタフェースエンコーダ22A,22B,22Cそれぞれに対応して設けられる構成であってもよい。
インタフェースエンコーダ22Aは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、イメージセンサ駆動回路3へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくイメージセンサ駆動回路3と通信を行い、イメージセンサ駆動回路3へ前記制御パラメータを設定する。また、インタフェースエンコーダ22Bは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、サンプルホールド回路4へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくサンプルホールド回路4と通信を行い、サンプルホールド回路4へ前記制御パラメータを設定する。また、インタフェースエンコーダ22Cは、同期信号発生回路7から同期信号を受けてタイミング管理を行い、ADC5へ設定される制御パラメータをレジスタ21から読み出し、制御パラメータ通信信号に変換しながら、ブランキング期間にタイミングよくADC5と通信を行い、ADC5へ前記制御パラメータを設定する。
すなわち、この実施例1では、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5の動作モードを規定する制御パラメータは、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5それぞれに対応して設けられたインタフェースエンコーダからブランキング期間に並列的に設定される。
次に動作について説明する。
図2は、この実施例1の通信タイミング変更方法の動作を説明するためのタイミングチャートである。同図(a)は、アナログデバイスから得られる映像信号を示している。また、同図(b)は同期信号発生回路7から得られる同期信号を示している。また、同図(c)はCPU1から集積回路16のインタフェースでコーダ20へ任意のタイミングで出力される制御パラメータ通信信号を示している。また、同図(d)は同期信号で管理されたタイミング、すなわちブランキング期間にインタフェースエンコーダ22A,22B,22Cからアナログデバイスへ制御パラメータ通信信号が出力されるタイミングを示している
。
この実施例1の通信タイミング変更方法は、図2(c)に示すように、CPU1から任意のタイミングで送られる制御パラメータを、CPU1と前記アナログデバイスとの間に介在させた集積回路16のレジスタ21に一時的にバッファリングさせ、その後、同図(d)に示すようにイメージセンサ2において映像信号の読み出しを行わない期間すなわちブランキング期間を狙って、集積回路16のインタフェースエンコーダ22A,22B,22Cからイメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスへ前記制御パラメータをタイミングよく出力し設定する。
このようにブランキング期間にイメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスに制御パラメータを設定するための通信を行うことで、通信信号自体が、前記各アナログデバイス内の映像信号に影響を及ぼし、通信ノイズとして映像に表れないようにするものである。
図2は、この実施例1の通信タイミング変更方法の動作を説明するためのタイミングチャートである。同図(a)は、アナログデバイスから得られる映像信号を示している。また、同図(b)は同期信号発生回路7から得られる同期信号を示している。また、同図(c)はCPU1から集積回路16のインタフェースでコーダ20へ任意のタイミングで出力される制御パラメータ通信信号を示している。また、同図(d)は同期信号で管理されたタイミング、すなわちブランキング期間にインタフェースエンコーダ22A,22B,22Cからアナログデバイスへ制御パラメータ通信信号が出力されるタイミングを示している
。
この実施例1の通信タイミング変更方法は、図2(c)に示すように、CPU1から任意のタイミングで送られる制御パラメータを、CPU1と前記アナログデバイスとの間に介在させた集積回路16のレジスタ21に一時的にバッファリングさせ、その後、同図(d)に示すようにイメージセンサ2において映像信号の読み出しを行わない期間すなわちブランキング期間を狙って、集積回路16のインタフェースエンコーダ22A,22B,22Cからイメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスへ前記制御パラメータをタイミングよく出力し設定する。
このようにブランキング期間にイメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスに制御パラメータを設定するための通信を行うことで、通信信号自体が、前記各アナログデバイス内の映像信号に影響を及ぼし、通信ノイズとして映像に表れないようにするものである。
次に、図1のブロック図を参照し、この実施例1の通信タイミング変更方法の動作を説明する。
映像信号のブランキング期間を除く任意のタイミングにおいて、CPU1は制御パラメータ通信信号を集積回路16内のインタフェースデコーダ20へ通信設定する。インタフェースデコーダ20は、制御パラメータ通信信号をデコードすることで制御パラメータを生成し、レジスタ21に書き込む。インタフェースデコーダ20は複数回CPU1と通信を行い、上記手順を繰り返し、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスに設定する制御パラメータをレジスタ21に書き込む。一通りの通信が終わると同期信号発生回路7で生成された同期信号をもとに、ブランキング期間のタイミングと合致させて、インタフェースエンコーダ22A,22B,22Cがレジスタ21から前記各制御パラメータを取り出し、取り出した制御パラメータをそれぞれエンコードし、制御パラメータ通信信号へ変換し、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などの各アナログデバイスへ制御パラメータを設定するための前記制御パラメータ通信信号による通信を行う。
映像信号のブランキング期間を除く任意のタイミングにおいて、CPU1は制御パラメータ通信信号を集積回路16内のインタフェースデコーダ20へ通信設定する。インタフェースデコーダ20は、制御パラメータ通信信号をデコードすることで制御パラメータを生成し、レジスタ21に書き込む。インタフェースデコーダ20は複数回CPU1と通信を行い、上記手順を繰り返し、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などのアナログデバイスに設定する制御パラメータをレジスタ21に書き込む。一通りの通信が終わると同期信号発生回路7で生成された同期信号をもとに、ブランキング期間のタイミングと合致させて、インタフェースエンコーダ22A,22B,22Cがレジスタ21から前記各制御パラメータを取り出し、取り出した制御パラメータをそれぞれエンコードし、制御パラメータ通信信号へ変換し、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5などの各アナログデバイスへ制御パラメータを設定するための前記制御パラメータ通信信号による通信を行う。
以上説明したように、この実施例1によれば、アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信が、前記アナログデバイス側からみると、ブランキング期間中に行われることになるので、映像信号に制御パラメータ通信信号がノイズとして混入することがない。
また、前記アナログデバイスへ制御パラメータを設定するための通信のタイミングはインタフェースエンコーダ22A,22B,22Cが同期信号をもとに管理するため、CPU1が前記アナログデバイスと直接、通信を行い、前記アナログデバイスへ制御パラメータをそれぞれ設定する従来の場合のように、CPU1のタスクの実行状況によって制御パラメータの設定のタイミングが変わるようなこともなくなり、タイミング管理が容易になり、ブランキング期間の全期間を有効に使用できる効果がある。
すなわち、CPU1の動作速度を上げるなど、CPU1の消費電力やコストを増加させることなく、前記アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信をブランキング期間に変更できる通信タイミング変更方法および装置を提供できる効果がある。
また、前記アナログデバイスへ制御パラメータを設定するための通信のタイミングはインタフェースエンコーダ22A,22B,22Cが同期信号をもとに管理するため、CPU1が前記アナログデバイスと直接、通信を行い、前記アナログデバイスへ制御パラメータをそれぞれ設定する従来の場合のように、CPU1のタスクの実行状況によって制御パラメータの設定のタイミングが変わるようなこともなくなり、タイミング管理が容易になり、ブランキング期間の全期間を有効に使用できる効果がある。
すなわち、CPU1の動作速度を上げるなど、CPU1の消費電力やコストを増加させることなく、前記アナログデバイスの動作モードを決定する制御パラメータを前記アナログデバイスへ設定するための通信をブランキング期間に変更できる通信タイミング変更方法および装置を提供できる効果がある。
図3は、この実施例2の通信タイミング変更方法が適用された撮像装置内の構成を示すブロック図である。図3において図1と同一または相当の部分については同一の符号を付し説明を省略する。この実施例2において前記実施例1と異なる点は、前記実施例1では集積回路16のインタフェースエンコーダ22A,22B,22Cがアナログデバイスのイメージセンサ駆動回路3、サンプルホールド回路4、ADC5ごとに設けられていたのに対し、この実施例2では、インタフェースエンコーダ(通信手段)22Dのみにより全てのアナログデバイスの通信を行うことである。また、集積回路(電子装置)26は、同期信号発生回路7、インタフェースデコーダ20、レジスタ21およびインタフェースエンコーダ22Dを備えている。
この場合、制御パラメータの通信量が多くなるので、限られたブランキング期間で通信を行うことは困難になるが、インタフェースエンコーダ22の処理動作を高速化することで、図4のタイミングチャートに示すように、ブランキング期間に一度に通信を行うことが可能である。処理を早くすることでインタフェースエンコーダ22Dの消費電力は増えるが、インタフェースエンコーダとアナログデバイスの通信回路のみ処理を早くすればよく、消費電力の増加は小さい。
インタフェースエンコーダ22Dからアナログデバイスのイメージセンサ駆動回路3、サンプルホールド回路4、ADC5へは高速シリアル通信により制御パラメータを設定する。この高速シリアル通信では、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5に対しIDが予め割り当てられており、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5は、制御パラメータ通信信号に付されているID情報をもとに自分宛の制御パラメータであるか否かを判定し、自分宛の制御パラメータであるときに限りその制御パラメータを受信する。
この場合、制御パラメータの通信量が多くなるので、限られたブランキング期間で通信を行うことは困難になるが、インタフェースエンコーダ22の処理動作を高速化することで、図4のタイミングチャートに示すように、ブランキング期間に一度に通信を行うことが可能である。処理を早くすることでインタフェースエンコーダ22Dの消費電力は増えるが、インタフェースエンコーダとアナログデバイスの通信回路のみ処理を早くすればよく、消費電力の増加は小さい。
インタフェースエンコーダ22Dからアナログデバイスのイメージセンサ駆動回路3、サンプルホールド回路4、ADC5へは高速シリアル通信により制御パラメータを設定する。この高速シリアル通信では、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5に対しIDが予め割り当てられており、イメージセンサ駆動回路3、サンプルホールド回路4、ADC5は、制御パラメータ通信信号に付されているID情報をもとに自分宛の制御パラメータであるか否かを判定し、自分宛の制御パラメータであるときに限りその制御パラメータを受信する。
この実施例2によれば、集積回路26からの制御パラメータ通信信号の数を少なく出来るので出力ピン、基板上の配線の本数を少なく出来る効果がある。
また、この実施例2でもアナログデバイスの動作状態を決める制御パラメータの設定をCPU1から行う場合、その制御パラメータをレジスタ21に格納しておき、前記アナログデバイスの動作に支障がないタイミング(ブランキング期間)でレジスタ21から前記アナログデバイスにその制御パラメータ設定のための通信を行う。このため、CPU1は任意のタイミングで制御パラメータをレジスタ21へ格納しておけばよく、この結果、CPU1に課せられるタイミング管理の制約が緩和され、プログラミングが容易になる。
また、この実施例2でもブランキング期間が短く、通信量が多い場合は、インタフェースエンコーダ以降の通信処理能力を上げれば済むので、CPU1の処理能力を上げる場合と比べ、消費電力の増加を抑制でき、消費電力、コストを必要最小限で抑えながら、制御パラメータの通信に伴う映像信号へのノイズ混入を防止できる通信タイミング変更方法および装置を提供できる効果がある。
また、この実施例2でもアナログデバイスの動作状態を決める制御パラメータの設定をCPU1から行う場合、その制御パラメータをレジスタ21に格納しておき、前記アナログデバイスの動作に支障がないタイミング(ブランキング期間)でレジスタ21から前記アナログデバイスにその制御パラメータ設定のための通信を行う。このため、CPU1は任意のタイミングで制御パラメータをレジスタ21へ格納しておけばよく、この結果、CPU1に課せられるタイミング管理の制約が緩和され、プログラミングが容易になる。
また、この実施例2でもブランキング期間が短く、通信量が多い場合は、インタフェースエンコーダ以降の通信処理能力を上げれば済むので、CPU1の処理能力を上げる場合と比べ、消費電力の増加を抑制でき、消費電力、コストを必要最小限で抑えながら、制御パラメータの通信に伴う映像信号へのノイズ混入を防止できる通信タイミング変更方法および装置を提供できる効果がある。
図5は、この実施例3の通信タイミング変更方法が適用された撮像装置内の構成を示すブロック図である。図5において図3と同一または相当の部分については同一の符号を付し説明を省略する。この実施例3において前記実施例1と異なる点は、前記実施例1では集積回路16とCPU1とがそれぞれ異なるチップ構成であったのに対し、この実施例3では、CPU1が同期信号発生回路7、レジスタ21、インタフェースエンコーダ22Dと同一のチップに構成され、集積回路(電子装置)36に取り込まれていることである。
この実施例3によれば、集積回路36にCPU1を取り込むことで、CPU1が直接制御パラメータをレジスタ21に書くことが出来るため、インタフェースデコーダ20を削除できシステム構成を簡素化できる効果がある。
また、この実施例3でもアナログデバイスの動作状態を決める制御パラメータの設定をCPU1から行う場合、その制御パラメータをレジスタ21に格納しておき、前記アナログデバイスの動作に支障がないタイミング(ブランキング期間)でレジスタ21から前記アナログデバイスにその制御パラメータ設定のための通信を行う。このため、CPU1は任意のタイミングで制御パラメータをレジスタ21へ格納しておけばよく、この結果、CPU1に課せられるタイミング管理の制約が緩和され、プログラミングが容易になる。
また、この実施例3でもブランキング期間が短く、通信量が多い場合は、インタフェースエンコーダ以降の通信処理能力を上げれば済むので、CPU1の処理能力を上げる場合と比べ、消費電力の増加を抑制でき、消費電力、コストを必要最小限で抑えながら、制御パラメータの通信に伴う映像信号へのノイズ混入を防止できる通信タイミング変更方法および装置を提供できる効果がある。
また、この実施例3でもアナログデバイスの動作状態を決める制御パラメータの設定をCPU1から行う場合、その制御パラメータをレジスタ21に格納しておき、前記アナログデバイスの動作に支障がないタイミング(ブランキング期間)でレジスタ21から前記アナログデバイスにその制御パラメータ設定のための通信を行う。このため、CPU1は任意のタイミングで制御パラメータをレジスタ21へ格納しておけばよく、この結果、CPU1に課せられるタイミング管理の制約が緩和され、プログラミングが容易になる。
また、この実施例3でもブランキング期間が短く、通信量が多い場合は、インタフェースエンコーダ以降の通信処理能力を上げれば済むので、CPU1の処理能力を上げる場合と比べ、消費電力の増加を抑制でき、消費電力、コストを必要最小限で抑えながら、制御パラメータの通信に伴う映像信号へのノイズ混入を防止できる通信タイミング変更方法および装置を提供できる効果がある。
なお、以上説明した実施例1、実施例2、実施例3では、イメージセンサ2、イメージセンサ駆動回路3、サンプルホールド回路4およびADC5をアナログデバイスとして備えている撮像装置に通信タイミング変更方法が適用される場合について説明したが、他の電子装置であって、その電子装置に用いられているアナログデバイス、アナログデバイスは動作モードを決定する制御パラメータを設定する必要があり、前記制御パラメータを前記アナログデバイスへ設定するための通信のタイミングを、CPUの消費電力やコストを増加させることなく、前記アナログデバイスの動作に支障のないタイミングに変更できるようにするものであれば、撮像装置に限定されるものではない。
1……CPU、2……イメージセンサ(アナログデバイス)、3……イメージセンサ駆動部(アナログデバイス)、4……サンプルホールド回路(アナログデバイス)、5……ADC(アナログデバイス)、7……同期信号発生回路、16,26,36……集積回路(電子装置)、21……レジスタ、22A,22B,22C,22D……インタフェースエンコーダ(通信手段)。
Claims (9)
- アナログデバイスの動作モードを決定する制御パラメータをCPUから前記アナログデバイスへ設定するための通信のタイミングを、前記アナログデバイスの動作に支障のない期間に変更する通信タイミング変更方法であって、
前記アナログデバイスの動作に支障のない期間に同期した同期信号を同期信号発生回路により発生させ、
前記アナログデバイスの動作モードを決定する制御パラメータを、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記CPUからレジスタに転送し保存し、
前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記レジスタと前記アナログデバイスとの間の通信のタイミングを、前記同期信号発生回路により発生させた前記同期信号をもとにインタフェースエンコーダにより管理し、前記アナログデバイスの動作に支障のない期間に同期させて行うことを特徴とする通信タイミング変更方法。 - 前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記レジスタと前記アナログデバイスとの間の通信のタイミングを、前記アナログデバイスごとに設けられたインタフェースエンコーダにより管理し、前記アナログデバイスの動作に支障のない期間に同期させてパラレルに行うことを特徴とする請求項1記載の通信タイミング変更方法。
- 前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記レジスタと前記アナログデバイスとの間の通信のタイミングを単一のインタフェースエンコーダにより管理し、前記アナログデバイスの動作に支障のない期間に同期させて前記アナログデバイスのすべてに対しシリアルに行うことを特徴とする請求項1記載の通信タイミング変更方法。
- 前記アナログデバイスは、撮像装置のイメージセンサ駆動回路、サンプルホールド回路およびアナログ/ディジタルコンバータであり、前記アナログデバイスの動作に支障のない期間は、映像信号の出力期間を除くブランキング期間であることを特徴とする請求項1記載の通信タイミング変更方法。
- アナログデバイスの動作モードを決定する制御パラメータをCPUから前記アナログデバイスへ設定するための通信のタイミングを、前記アナログデバイスの動作に支障のない期間に変更する電子装置であって、
前記アナログデバイスの動作に支障のない期間に同期した同期信号を発生する同期信号発生回路と、
前記CPUが、前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間を除く前記アナログデバイスの動作期間において前記アナログデバイスの動作モードを決定する制御パラメータを転送し保存するレジスタと、
前記同期信号発生回路により発生させた前記同期信号をもとに、前記アナログデバイスの動作に支障のない期間に同期させ、前記レジスタへ保存した制御パラメータを前記アナログデバイスへ設定するための前記アナログデバイスとの通信を行う通信手段と、
を備えたことを特徴とする電子装置。 - 前記通信手段は、前記アナログデバイスごとに設けられたインタフェースエンコーダを備え、前記各アナログデバイスとの通信を、前記アナログデバイスの動作に支障のない期間に同期させ前記各インタフェースエンコーダによりパラレルに行うことを特徴とする請求項5記載の電子装置。
- 前記通信手段は、前記アナログデバイスとシリアルに通信を行う単一のインタフェースエンコーダを備え、前記アナログデバイスとの通信を、前記アナログデバイスの動作に支障のない期間に同期させ前記インタフェースエンコーダによりシリアルに行うことを特徴とする請求項5記載の電子装置。
- 前記アナログデバイスは、撮像装置のイメージセンサ駆動回路、サンプルホールド回路およびアナログ/ディジタルコンバータであり、前記アナログデバイスの動作に支障のない期間は、映像信号の出力期間を除くブランキング期間であることを特徴とする請求項5記載の電子装置。
- 前記同期信号発生回路、レジスタ、通信手段および前記CPUが同一チップ上に構成されていることを特徴とする請求項5記載の電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050606A JP2006238120A (ja) | 2005-02-25 | 2005-02-25 | 通信タイミング変更方法および装置 |
US11/345,502 US7839961B2 (en) | 2005-02-25 | 2006-02-02 | Communication timing changing method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050606A JP2006238120A (ja) | 2005-02-25 | 2005-02-25 | 通信タイミング変更方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006238120A true JP2006238120A (ja) | 2006-09-07 |
Family
ID=36931924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050606A Pending JP2006238120A (ja) | 2005-02-25 | 2005-02-25 | 通信タイミング変更方法および装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7839961B2 (ja) |
JP (1) | JP2006238120A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109862259B (zh) * | 2018-12-29 | 2021-08-17 | 成都国科微电子有限公司 | 一种图像传感器同步配置方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559645A (en) * | 1982-10-26 | 1985-12-17 | Olympus Optical Co., Ltd. | Image information processing device |
JPS5984289A (ja) * | 1982-11-06 | 1984-05-15 | ブラザー工業株式会社 | 画像信号出力装置 |
DE69028368T2 (de) * | 1989-09-27 | 1997-03-27 | Canon Kk | Kamerasystem zur Wechselobjektsteuerung |
US5625411A (en) * | 1992-12-22 | 1997-04-29 | Fuji Photo Film, Ltd. | Video camera printer apparatus and method of controlling same and apparatus and method for detecting print inhibit signal |
JPH10233955A (ja) | 1997-02-21 | 1998-09-02 | Canon Inc | 撮像装置 |
JPH10242443A (ja) | 1997-02-27 | 1998-09-11 | Toshiba Corp | 機能集積半導体装置 |
JP2003116044A (ja) * | 2001-10-05 | 2003-04-18 | Hitachi Kokusai Electric Inc | データ変更方法及びそれを使った電子装置 |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
JP2004040317A (ja) * | 2002-07-01 | 2004-02-05 | Canon Inc | タイミング信号発生装置、システム及び撮像装置 |
US7375723B2 (en) * | 2003-06-10 | 2008-05-20 | Samsung Electronics Co., Ltd. | Display device and method of compensating primary image data to increase a response speed of the display |
-
2005
- 2005-02-25 JP JP2005050606A patent/JP2006238120A/ja active Pending
-
2006
- 2006-02-02 US US11/345,502 patent/US7839961B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7839961B2 (en) | 2010-11-23 |
US20060193412A1 (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100634559B1 (ko) | 카메라장치, 카메라장치의 기동방법 및 카메라장치의 제어프로그램이 기록된 기록매체 | |
JP2012165168A5 (ja) | ||
JP2001045383A (ja) | 撮像装置及び選択回路 | |
KR100521824B1 (ko) | 반도체 장치, 불휘발성 반도체 기억 장치, 반도체 장치또는 불휘발성 반도체 기억 장치를 복수 포함하는 시스템,반도체 장치 또는 불휘발성 반도체 기억 장치를 포함하는전자 카드, 이 전자 카드의 사용이 가능한 전자 장치 | |
KR100634560B1 (ko) | 카메라장치, 카메라장치의 기동방법 및 관련 프로그램이 기록된 기록매체 | |
JP2006238120A (ja) | 通信タイミング変更方法および装置 | |
US20060179180A1 (en) | Signal processing apparatus, signal processing system and signal processing method | |
US7619634B2 (en) | Image display apparatus and image data transfer method | |
KR100634555B1 (ko) | 카메라장치, 카메라장치의 기동방법 및 카메라장치의 기동프로그램이 기록된 기록매체 | |
JP2007010606A (ja) | Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法 | |
JP2006222688A (ja) | 画像読取装置及び画像形成装置 | |
JP2000188720A (ja) | 固体撮像素子の駆動装置 | |
JP2006101191A (ja) | 撮像装置及び撮像方法及び同撮像装置を用いたカメラ、個人認証システム、電子機器 | |
JP4724394B2 (ja) | 撮像装置及びカメラ | |
JP3550860B2 (ja) | 信号処理用ic回路およびこれを使用した撮像装置 | |
JP2021097296A (ja) | 撮像装置およびその制御方法 | |
JP3854961B2 (ja) | 集積回路 | |
JP2022164050A (ja) | 情報処理装置およびその制御方法 | |
JP2006340117A (ja) | 画像読取装置の駆動制御回路 | |
JP2020036247A (ja) | 撮像装置 | |
JP2006340116A (ja) | 画像読取装置の駆動制御回路 | |
JP2003244546A (ja) | 画像読み取り制御装置、方法、撮像システム、コンピュータプログラム、及びコンピュータ読み取り可能な記憶媒体 | |
JP2005191843A (ja) | 光電変換装置 | |
JP2010136161A (ja) | 画像処理装置、信号搬送方法及びプログラム | |
JP2005345779A (ja) | Lcd制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |