JP2006216744A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2006216744A
JP2006216744A JP2005027359A JP2005027359A JP2006216744A JP 2006216744 A JP2006216744 A JP 2006216744A JP 2005027359 A JP2005027359 A JP 2005027359A JP 2005027359 A JP2005027359 A JP 2005027359A JP 2006216744 A JP2006216744 A JP 2006216744A
Authority
JP
Japan
Prior art keywords
gold
layer
nickel
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027359A
Other languages
English (en)
Other versions
JP5145626B2 (ja
Inventor
Kiyotomo Nakamura
清智 中村
Riichi Okubo
利一 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005027359A priority Critical patent/JP5145626B2/ja
Publication of JP2006216744A publication Critical patent/JP2006216744A/ja
Application granted granted Critical
Publication of JP5145626B2 publication Critical patent/JP5145626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】接合界面における空隙の発生を抑え、接続信頼性の高い鉛フリーはんだ用はんだパッドを有する配線基板を提供する。
【解決手段】配線層と、絶縁樹脂層と、他の配線基板またはICチップとの鉛フリーはんだによる接続のためのはんだパッドを有する配線基板において、当該はんだパッドは少なくともニッケル層と金層を具備し、該ニッケル層上に置換・還元型金めっきによって金層が形成されていることを特徴とする配線基板とする。また、この際、置換・還元型金めっきにおける置換還元比率[還元金量/総金量=(総金量−2×置換ニッケル量)/総金量](ここで、還元金量:金層に含まれる還元による金原子の数、総金量:金層に含まれる金原子の数、置換ニッケル量:置換により金めっき液中に溶出したニッケル原子の数、である)が、0.6以上とする。
【選択図】図4

Description

本発明は半導体素子収納用パッケージ等に用いられる配線基板とこれを実装する基板との間の鉛フリーはんだ接合に関し、鉛を含まないはんだと接合する電極の電解めっきによる表面処理に関するものである。
近年、プリント配線板やインターポーザ配線の高密度化に伴い、実装にはBGA(ボール・グリッド・アレイ)が多く用いられている。このBGAは、実装対象の基板ははんだパッドを有し、実装されるインターポーザやICチップははんだバンプを有し、対応するはんだパッド上にはんだバンプを有する基板等を載せ、加熱し、はんだを溶融することで実装を行うものである。異種金属を接合するため、接合界面には複数の金属からなる金属間化合物が生成するが、このような金属間化合物はその組成によって全て物性が異なり、加熱と冷却を繰り返すと線膨張係数の不整合等が原因で接合不良が起こっていた(例えば特許文献1参照)。
他方、はんだ付けにおいて、近年、環境保護の観点から、鉛を含まない鉛フリーはんだと呼ばれるものが使われるようになっている。鉛フリーはんだは、通常錫、銀、銅を含むはんだで、鉛を含む従来の共晶組成のはんだよりも溶融温度が高い。従って、リフローを従来の共晶組成のはんだ付けよりも高温で行う必要があるため、接合界面の金属間化合物の生成量が多く、また界面に生じたボイド(空隙)による接合不良が問題となっていた。そこで、金属間化合物の生成量を抑制する目的で、従来からはんだパッドにニッケル層を形成するという方法がとられていた。また、通常ははんだ濡れ性を向上させる目的でニッケル層を形成した上に金層を形成する。しかしながら、従来のはんだパッドは、見た目が均一であるにもかかわらず、接合強度にムラが有り、安定した性能が得られていなかった。また、接合界面にボイド(空隙)が存在すると、破断の起点になるのではと考えられているが、このボイドをなくすことができずにいた。
一般的なはんだパッドの構造は図1に示すようになっている。図2はICチップの実装に用いられるインターポーザの構造を示す断面図である。絶縁樹脂層15、10、14と配線層13、11、16が交互に積層され、最上層に開口部を有するソルダーレジスト17と、ICチップ実装用パッド19が、最下層の絶縁樹脂層には他のプリント配線板との導通を図るためのはんだボール実装用パッド20と、これに実装されたはんだボール21を有している。はんだパッドはICチップ実装用パッド19とはんだボール実装用パッド20がこれに当たり、配線層をパターニングしてICチップ実装用電極とはんだボール実装用電極を形成し、その上にソルダーレジスト17、18を積層し、パターニングして下層の配線層が露出するように開口部を設け、この開口部にニッケルめっき、ついで金めっきを施して、形成されている。
従来、はんだパッドは表面が均一(平坦)であればよいと考えられていたことから、金層の形成は通常、置換金めっきで行われていた。置換金めっきは、ニッケル原子1に対し、金原子2が置換されて金めっき膜を形成するもので、下地となるニッケル層が金で覆われるにつれて、最上層の金めっき層を形成する速度は遅くなってゆく。このとき、目視可能な最表面層は平坦な金めっき皮膜が形成されている(図3(a))。しかし、置換金めっきで金層を形成したはんだパッドは、最表面状態が均一であるにもかかわらず、その接合強度が十分ではなく、加熱・冷却を繰り返すと接合部分が壊れてしまうという問題があった。また、接合破断の原因として考えられるボイドの発生を抑えられずにいた。これらのことから、接合信頼性の高いはんだパッドが求められていた。
特開2000−22027号公報
本発明は、以上の知見に鑑み、接続信頼性の高い鉛フリーはんだ用はんだパッドを有する配線基板を提供するものである。
本発明に係る第一の発明は、配線層と、絶縁樹脂層と、他の配線基板またはICチップとの鉛フリーはんだによる接続のためのはんだパッドを有する配線基板において、当該はんだパッドは少なくともニッケル層と金層を具備し、該ニッケル層上に置換・還元型金めっきによって金層が形成されていることを特徴とする配線基板である。
本発明に係る第二の発明は、前記はんだパッドの配列はBGA型であることを特徴とする配線基板である。
本発明に係る第三の発明は、前記置換・還元型金めっきにおける置換還元比率[還元金量/総金量=(総金量−2×置換ニッケル量)/総金量](但し、還元金量:金層に含まれる還元による金原子の数、総金量:金層に含まれる金原子の数、置換ニッケル量:置換により金めっき液中に溶出したニッケル原子の数、とする)が、0.6以上であることを特徴とする請求項1または2記載の配線基板である。
本発明の配線基板が有する鉛フリーはんだ用はんだパッドは、金めっき層の下地のニッケル層が均一に消費されているため、均一なニッケル下地を有するはんだパッドとすることができる。従って、このはんだパッドを鉛フリーはんだ接続に用いれば、下地の強度にムラがなく、ボイドの発生を抑えることができる。また、鉛フリーはんだとはんだパッドで形成される金属間化合物の分布も均一になるため、応力集中を起こさず、接合強度の高い実装が可能となる。
以下、本発明の配線基板について説明する。
本発明の配線基板とは、少なくとも配線層と、絶縁樹脂層と、他の配線基板またはICチップとの接続のためのはんだパッドを備え、該はんだパッドは少なくともニッケル層と金層を具備し、該ニッケル層上に置換・還元型金めっきによって金層が形成されていれば、マザーボードなどのコアを有する多層プリント配線基板や、ICチップの接続に用いられるインターポーザ等も本発明に含まれる。
以下、本発明の配線基板の製造方法の一例として、はんだパッドとしてICチップ実装用パッドとはんだボール実装用パッドを有するインターポーザをビルドアップ法により製造する例を示す。
まず、絶縁樹脂層としてのポリイミド樹脂の両面に銅箔が積層されている両面銅張積層板の所定の位置に、レーザービームによりビア孔を形成する。
この時用いることのできる絶縁樹脂層としては、電気的に絶縁性の高い材料であればよく、好ましくは耐熱性の高いものを選択することができる。例えば、エポキシ樹脂、ポリイミド樹脂等が挙げられ、ガラスクロス等の繊維に樹脂を含浸させたプリプレグを用いてもよい。
ここでは両面銅張積層板を用いたが、片面のみに導体層が設けられている銅張積層板であってもよく、その製造方法についても、導体にキャスト法等で絶縁樹脂層を形成しても、絶縁樹脂層上にスパッタリング等で導体層を形成してもよい。積層順にかかわらず、いずれの材料も用いることができる。
次いで、ビア孔内のデスミア処理、めっき触媒付与及び無電解銅めっきを行ってめっき下地導電層を形成し、銅箔をカソードにして電解銅メッキを行い、導体層及びビアを形成する。
次に、銅箔と一体となった導体層を通常のサブトラクティブ法によりパターニングし、配線層及び電源層を形成する。
次に、ポリイミド樹脂フィルムをラミネートするなどの方法で、配線層及び電源層上にそれぞれ絶縁樹脂層を形成し、所定位置にレーザービーム照射によってビア孔を形成し、デスミア処理、触媒付与、無電解銅めっきを行い、めっき下地導電層を形成する。
次に、感光性樹脂フィルムをラミネートする等の方法で両面のめっき下地導電層上にそれぞれ感光性樹脂層を形成し、パターン露光・現像のフォトリソグラフィー工程により、パターンめっき用のレジストパターンを形成する。
このレジストパターンをマスクにして、電解銅めっきを行い、所定厚みの導体層を形成し、レジストパターンを剥離し、レジストパターンの下にあっためっき下地導電層をフラッシュエッチングにより除去し、一方の面にグランド層とICチップ実装用電極を、他方の面にプリント配線板への実装時に導通を図るためのはんだボール実装用電極を形成する。
次に、スクリーン印刷にて両面に感光性のソルダーレジスト溶液を塗布してソルダー感光層を形成し、パターン露光・現像のフォトリソグラフィー工程により、ICチップ実装用電極とはんだボール実装用電極の上にそれぞれに開口部を有するソルダーレジストとする。
上記パターニングによってソルダーレジストの開口部から露出した各電極に、例えば85℃で45分間のニッケルめっきを行い、5マイクロメートルのニッケル層を形成する。
最後に、置換型めっき液中に還元剤を添加し置換反応と還元反応の併用によって金めっきを行う置換・還元金めっきによって金層を形成し、ICチップ実装用パッドとはんだボール実装用パッドを完成させ、本発明の配線基板を得る。
本発明で行う置換・還元型金めっきの置換と還元の比率を確認する方法の一例を次に示す。ニッケル層が形成された被めっき物を金めっき液に浸漬してニッケル層上に金層を形成した際に、金めっき液へ置換反応によって溶解したニッケルイオンの総量(以下、置換ニッケル量)を原子吸光分光測定器等で求めておき、次に被めっき物のニッケル層上に形成された金層の金原子の数(以下、総金量)を求めて置換反応理論値(ニッケル原子1に対し金原子2)とのずれ(差)を求める。
総金量を求めるためには、金層が形成された被めっき物を金剥離液に浸漬し、ニッケル層上に形成された金を全て剥離液に溶解させる。そして、この剥離液を原子吸光分光測定器等で測定することで総金量を求める。
置換金めっきは、一つのニッケル原子が溶出してニッケルイオンとなる際2つの電子を放出し、これを金めっき中の金イオンが受け取って、二つの金原子となることで進行する。つまり、つまり置換反応に寄与した金の量は金めっき液に溶出したニッケル量の二倍に等しくなる。これに対し還元めっきでは、金イオンは電子を受け取り金原子となるが、ニッケル原子は溶出しない。
本明細書中で述べる置換還元比率とは、金層に含まれる還元による金原子の数(以下、還元金量)を、総金量で除した値とする。この値は被めっき物に形成された金の反応方式によって変動し、例えば置換反応の比率が高く還元反応の比率が低ければ、置換反応によって金めっき液中のニッケルイオン量は増加し、置換還元比率は小さくなる。
本発明では、置換還元比率[還元金量/総金量=(総金量−2×置換ニッケル量)/総金量]が0.3以上、好ましくは0.6以上であるものとし、ここで、
還元金量:金層に含まれる還元による金原子の数
総金量:金層に含まれる金原子の数
置換ニッケル量:置換により金めっき液中に溶出したニッケル原子の数
である。置換還元比率の値が大きい場合は還元反応の割合が大きく、小さい場合は置換反応の割合が大きい。置換還元比率の値が小さいと、金めっきの進行によって下層のニッケル層にクラックや空隙が発生してしまう。
この置換還元比率は、同一種のニッケル層であれば金めっき液の種類で変動するが、溶解する下地のニッケル層の状態でも変動が大きいため、金めっきだけでなくニッケルめっきも管理の対象とする必要がある。
置換還元比率は、金めっき液と下地となるニッケル層のそれぞれのコンディションに影響を受ける。すなわち、金めっき液中の還元剤と安定剤とのバランスにより還元反応の速度が定まると考えられるので、それらの成分のバランスが重要となる。例えば還元反応の割合を大きくして置換還元比率を高めるには金めっき液中の還元剤濃度を高めたり、安定剤濃度を下げたり、あるいは、pHを操作してめっき速度を速めることが有効である。
また、下地となるニッケル層が腐食しやすいかどうかが置換反応速度を決定する因子の一つであると考えられる。従って、ニッケル層が腐食しにくい状態にすれば、置換反応が抑制されることで還元反応の割合が大きくなり、置換還元比率が高まることになる。
例えば、無電解ニッケル層には一般にニッケルめっき液中の還元剤分解物であるリンが共析するが、このリン濃度が高いほど腐食を受けにくくなることが知られている。従って、リン濃度の高いニッケル層を選定することは、置換還元比率を高める一つの手法になる。
本発明の置換還元型金めっきとは、無電解金めっきである。好ましくは70〜90℃の範囲で、時間は5〜20分程度の範囲で行われるが、目的とする金層の厚みを得られればこれに限られない。金層の厚みは0.03〜0.07マイクロメートルが好ましい。
実際に用いるには、この後、はんだボール実装用パッドにはんだボールを配置・溶融し、接合してBGA型インターポーザとする。
ここではビルドアップ法について説明したが、本発明に係るはんだパッドを備えていれば、一括積層法による配線基板であってもよい。
以下、本発明の実施例を示す。
[配線基板の製造]
1.6mm厚の両面銅張積層板を脱脂、酸洗し、よく洗浄してから乾燥し、その後片面に、感光性ソルダーレジスト(太陽インキ製造(株)製:PSR_4000)を厚さ30マイクロメートルになるように暗室内でコーティングし、90℃で該感光性液状ソルダーレジストを乾燥させた。
次に該感光性ソルダーレジストに直径500マイクロメートルのドットパターンを20個×20個の格子状に配列されるようにパターンを焼き付け、その後1%炭酸ナトリウム水溶液にて現像し、その後150℃で30分間加熱して該ソルダーレジストを完全に硬化させて、露出した銅電極を有する配線基板を得た。
[実施例1]
このようにして製造した配線基板の露出している銅電極に、無電解ニッケルめっき液(奥野製薬製:ICPニコロンU)を使用して、85℃、30分間のめっきを行い、3.3マイクロメートルのニッケル層を形成した。
次に、このニッケル層上に、無電解金めっき液(奥野製薬製:フラッシュゴールド2000)を使用して85℃、10分間の無電解めっきを行い、0.05マイクロメートルの金層を形成して、本発明の配線基板を完成させた。このとき金めっき液に溶出したニッケル量(置換ニッケル量)と、形成した金量(総金量)から置換還元比率を求めたところ、0.61であった。
次にこの配線基板のドットパターンの電極に樹脂系フラックス(千住金属(株)製:デルタラックス529D_1)をピンで適量転写しておき、該フラックスを固定材として直径600マイクロメートルの錫_銀_銅の3元系鉛フリーはんだボール(千住金属(株)製:エコソルダーM705)を1個のドットに1個ずつ配置した。
次にこの配線基板を160℃、2分間予熱後240℃、30秒間加熱し、はんだボールを溶融させてドットパターンの電極に接合させた。
常温まで放冷したところで、はんだボールのシェア強度を測定(使用した装置:デイジ社製ボンドテスタシリーズ4000、測定条件:シェアスピード300マイクロメートル毎秒、シェア高さ20マイクロメートル)したところ、標本数400で最大値1097.7g、最小値978.6g、平均値1008.0gであった。またテスト後の破断面を観察したところ、400個中、ニッケル層が露出したものはなく、すべてはんだで覆われていた。
[比較例1]
配線基板の製造、の項で製造した配線基板の露出している銅電極に、無電解ニッケルめっき液(アトテックジャパン製:オーロテックHP)を使用して、85℃30分で3.1マイクロメートルのニッケル層を形成した。
次に、このニッケル層上に、還元剤の含まれない無電解金めっき液を使用して85℃、10分間の無電解めっきを行い、0.05マイクロメートルの金層を形成して、配線基板を完成させた。このとき金めっき液に溶出したニッケル量(置換ニッケル量)と、形成した金層(総金量)から置換還元比率を求めたところ、0.08であった。
次にこの配線基板に、実施例1と同様に、鉛フリーはんだボールを配置・接合した。
常温まで放冷したところで、はんだボールのシェア強度を測定(使用した装置:デイジ社製ボンドテスタシリーズ4000、測定条件:シェアスピード300マイクロメートル毎秒、シェア高さ20マイクロメートル)したところ、標本数400で最大値1121.1g、最小値432.6g、平均値1052.3gであった。またテスト後の破断面を観察したところ、400個中2個に界面はがれが観察された。
置換金めっきにより金層を形成したはんだパッド表面のSEM写真を図3(a)に示す。この図から、平坦な金めっき皮膜が形成されていることがわかる。
しかし、はんだパッドの置換金めっき後、金層を取り除いてニッケル層を観察してみると、ニッケル層表面には大きく筋がはいっており(図3(b))、ボイドの存在が観察された。また、場所によってはクラックが入っていたり、筋が下層の銅配線にまで到達しているものも見られた。
この理由として、置換金めっき時のニッケル層の局部侵食が考えられる。置換反応によって金めっき層がニッケル層上に形成されるには、ニッケルがイオン化してNi2+としてめっき液中に溶出し、その時に放出される電子2e−とめっき液中のAu2+が結合してニッケル層上に金が析出する。この置換反応はめっき面全体に均一に生じるわけではなく、Niを溶出したある部分が起点になって更にNiの溶出が進行するため、一旦反応するとその部分だけ局所的にNiの溶出が進行し、ボイドを形成するものと考えられる。
これに対し、置換・還元金めっきにより金層を形成したはんだパッド表面のSEM写真を図4(a)に示す。この図から、平坦な金めっき皮膜が形成されていることがわかる。
また、はんだパッドの置換・還元金めっき後、金層を取り除いて観察したニッケル層表面のSEM写真を図4(b)に示す。ニッケル層表面の筋は浅く、深い溝は形成されていないことがわかる。また、ボイドはほとんど観察されなかった。これは、置換・還元金めっきでは、置換反応に加えて還元反応によっても金が析出するため、ニッケルの局所的な溶出による溝形成が進行しないためだと思われる。
一般的な構造を有するはんだパッドの断面図である。 インターポーザの断面図である。 従来のはんだパッドの金層表面及び内部のニッケル層表面を示すSEM写真である。 本発明のはんだパッドの金層表面及び内部のニッケル層表面を示すSEM写真である。
符号の説明
1 …絶縁層
2 …ソルダーレジスト
3 …銅配線
4 …ニッケル層
5 …金層
10…絶縁樹脂層(内層コア)
11、13、16…配線層
12…ビア
14、15…絶縁樹脂層
17、18…ソルダーレジスト
19…ICチップ実装用パッド
20…はんだボール実装用パッド
21…はんだボール

Claims (3)

  1. 配線層と、絶縁樹脂層と、他の配線基板またはICチップとの鉛フリーはんだによる接続のためのはんだパッドを有する配線基板において、当該はんだパッドは少なくともニッケル層と金層を具備し、該ニッケル層上に置換・還元型金めっきによって金層が形成されていることを特徴とする配線基板。
  2. 前記はんだパッドの配列はBGA型であることを特徴とする配線基板。
  3. 前記置換・還元型金めっきにおける置換還元比率
    還元金量/総金量=(総金量−2×置換ニッケル量)/総金量
    還元金量:金層に含まれる還元による金原子の数
    総金量:金層に含まれる金原子の数
    置換ニッケル量:置換により金めっき液中に溶出したニッケル原子の数
    が、0.6以上であることを特徴とする請求項1または2記載の配線基板。
JP2005027359A 2005-02-03 2005-02-03 配線基板 Active JP5145626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027359A JP5145626B2 (ja) 2005-02-03 2005-02-03 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027359A JP5145626B2 (ja) 2005-02-03 2005-02-03 配線基板

Publications (2)

Publication Number Publication Date
JP2006216744A true JP2006216744A (ja) 2006-08-17
JP5145626B2 JP5145626B2 (ja) 2013-02-20

Family

ID=36979703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027359A Active JP5145626B2 (ja) 2005-02-03 2005-02-03 配線基板

Country Status (1)

Country Link
JP (1) JP5145626B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112126A (zh) * 2019-05-16 2019-08-09 深圳市兆驰节能照明股份有限公司 显示器件和显示模组及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004792B2 (en) 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221674A (ja) * 2002-01-30 2003-08-08 Kanto Chem Co Inc 無電解金めっき液
JP2003258161A (ja) * 2002-03-05 2003-09-12 Mitsui Chemicals Inc 電子部品実装用配線基板
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221674A (ja) * 2002-01-30 2003-08-08 Kanto Chem Co Inc 無電解金めっき液
JP2003258161A (ja) * 2002-03-05 2003-09-12 Mitsui Chemicals Inc 電子部品実装用配線基板
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112126A (zh) * 2019-05-16 2019-08-09 深圳市兆驰节能照明股份有限公司 显示器件和显示模组及其制造方法

Also Published As

Publication number Publication date
JP5145626B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
CN102752958B (zh) 多层印刷线路板
EP2747529B1 (en) Wiring board
US7971354B2 (en) Method of manufacturing a multilayer printed wiring board
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
WO2004077560A1 (ja) 多層プリント配線板
US20050274689A1 (en) Printed wiring board, production process thereof and semiconductor device
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
JP4639964B2 (ja) 配線基板の製造方法
US20160037629A1 (en) Printed wiring board
JP2005347391A (ja) プリント配線板
JP5145626B2 (ja) 配線基板
JP5432800B2 (ja) 配線基板の製造方法
JPH05327187A (ja) プリント配線板及びその製造法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP4345742B2 (ja) 配線基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3608559B2 (ja) 素子内蔵基板の製造方法
JP5482017B2 (ja) 回路基板およびその製造方法
JP3863534B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2006093271A (ja) 配線基板の製造方法
JP2007273648A (ja) プリント配線板及びその製造方法
JP3922995B2 (ja) 半導体実装用プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5145626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250