JP2006214769A - 半導体装置の試験システム及び試験方法 - Google Patents

Abstract

【課題】半導体装置の試験システムの試験の総時間の短縮。
【解決手段】 ホストコンピュータ（制御部）５が、サンプル（試験用半導体装置）Ｓ０１〜Ｓ１０に対する試験の結果を保存するステップＰ１１と、複数の項目Ａ〜Ｇのそれぞれの不良率を求めるステップＰ１３と、不良率が最も高い項目を試験実施候補項目として抽出すると共に、該項目で不良となったサンプルの結果を削除するステップＰ１４と、サンプルＳ０１〜Ｓ１０の全ての結果が削除されたか否かを判断するステップＰ１５と、ステップＰ１５においてサンプルＳ０１〜Ｓ１０の全ての結果が削除されたと判断された場合に、製品用半導体装置の試験内容を、ステップＰ１４において抽出された試験実施候補項目のみを実施するように変更するステップＰ１６と、を有することを特徴とする半導体装置の試験方法による。
【選択図】 図５

Description

本発明は、半導体装置の試験システム及び試験方法に関する。

LSI等の半導体装置は、量産ラインにおいて製造された後、不良の有無を調べるための試験が行われる。クリーンルーム内には、その試験を行うためのICテスタが設けられており、1台のICテスタで複数の半導体装置に対して一斉に試験が開始される。ICテスタは、それ一つで複数の試験項目を自動的に実施するが、中には不良となる半導体装置が殆ど発生しない試験項目や、多数の半導体装置が不良となる試験項目もある。そこで、このような試験では、ICテスタ用の試験プログラムを書き換えることにより、以下のように試験時間の短縮を図るようにしている。

図１は、上記の試験プログラムを書き換えるために従来行われている処理のフローチャートである。また、図２は、この処理を説明するための模式図である。

従来の方法では、まず、量産ラインから運ばれてきた複数の半導体装置の中から任意にサンプルを抽出する。以下の例では、１０個のサンプルＳ０１〜Ｓ１０を抽出するものとする。そして、一つのサンプルに対し、Ａ〜Ｇの７個の試験項目がこの順に実施されるものとする。図３は、これら試験項目Ａ〜Ｇのそれぞれに必要な試験時間の一例を示す表である。

図１の最初のステップＰ１では、１０個のサンプルＳ０１〜Ｓ１０をICテスタにセットし、各サンプルの試験を一斉に開始する。ICテスタでは、ある半導体装置のある試験項目において最初の不良（ファーストフェイル）が発生したら、不良が発生した半導体装置については、その項目以降の試験項目を実施しない。この例では、図２のＰ２の第１行目（サンプル番号Ｓ０１）に示すように、試験項目Ａ〜ＥにおいてサンプルＳ０１の不良が発生せず、試験項目Ｆで不良が発生したとする。この場合、サンプルＳ０１に対して試験項目Ｇを行わない。

次に、ステップＰ２に移行し、図２のＰ２に示されるような試験結果を記録する。なお、図２では、試験によって良となった項目を○で示し、不良となった項目を×で示している。また、記号「−」は、ファーストフェイルより後の項目であるため試験を行わなかったことを示す。

続いて、ステップＰ３に移行し、全てのサンプルＳ０１〜Ｓ１０の試験が終了したか否かを判断する。そして、規定した数量の半導体装置の試験が終了していない場合には、規定した全ての半導体装置の試験が終了するまでステップＰ１から繰り返す。一方、終了している場合は、ステップＰ４に移行する。

そのステップＰ４では、図２のＰ４に示すように、サンプルＳ０１〜Ｓ１０のいずれかにおいて不良の発生した試験項目に試験実施フラグを立てる。この例では、試験項目Ａを除いた全ての項目にフラグを立て、試験項目Ａのみフラグを立てない。

続いて、ステップＰ５に以降し、上記でフラグが立てられた試験項目Ｂ〜Ｇのみを実施するように、ICテスタの試験プログラムを変更する。

これ以降は、量産ラインで製造された全ての半導体装置に対し、このようにして変更されたプログラムに基づいて、試験項目Ｂ〜Ｇのみが実施されることになる。

上記のように、この従来例では、いつも良となる試験項目を省くように試験プログラムを変更することで試験時間を短縮するようにしているが、これと類似の技術が特許文献１に開示されている。

また、特許文献２、３には、不良率の高い試験項目から優先的に試験を実施し、不良の発生した項目（ファーストフェイル）以降の試験項目については試験を実施しない（フェイルストップ）ことにより、試験時間を短縮することが開示されている。
特開昭５９−２１１８７４号公報 特開平１１−２４３１２５号公報 特開２００３−２２７８６２号公報

ところで、図２で説明した従来例では、試験項目Ａ〜Ｇのうち、不良となるサンプルが一つも存在しない試験項目Ａのみ排除され、それ以外の試験項目Ｂ〜Ｇに対しては試験実施フラグが立つ。従って、各試験項目の試験時間が図３で示される値の場合、試験プログラムを変更した結果、一つのICテスタで一つの半導体装置を試験するのに要する時間は１００秒（＝Ｂ+Ｃ+Ｄ+Ｅ+Ｆ+Ｇ）となる。この値は、全ての試験項目を実施するのに要する時間（１１０秒）と大差が無く、上記の方法では試験時間の短縮が望めないことが理解される。

一方、特許文献２、３の方法は、ファーストフェイルより後の試験項目を実施しないというものであるが、量産ラインにおける試験では複数の半導体装置の試験が１台のICテスタにおいて同時に開始されるので、ファーストフェイルが試験開始後に早期に発生する半導体装置もあれば、後の試験項目で不良となるものもある。このようにファーストフェイルが早期に発生する半導体装置があっても、通常は、全ての半導体装置の試験が終了するまで待機される。従って、全ての半導体装置の試験が終了するのは、最後の半導体装置の試験が終了した時点となるので、特許文献２、３の方法では試験時間の十分な短縮が見込めない。

本発明の目的は、試験の総時間を確実に短縮することができる半導体装置の試験システムと試験方法とを提供することにある。

本発明の一観点によれば、半導体装置の試験を行う試験装置と、前記試験装置を制御する制御部とを有し、前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、前記制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、前記試験の結果に基づいて、前記複数の項目のそれぞれの不良率を求める第３ステップと、前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップとを行う半導体装置の試験システムが提供される。

これによれば、第４ステップにおいて、不良率が最も高い項目を試験実施候補項目として抽出すると共に、その項目で不良となった試験用半導体装置の結果を試験の結果から削除する。そして、全ての試験用半導体装置の結果が削除されるまでこれを繰り返す。本願発明者は、このような方法を採用することにより、ファーストフェイルが存在する項目の全てを試験実施候補項目として抽出する従来例と比較して、総試験時間を確実に短縮できることを見出した。

本発明の別の観点によれば、半導体装置の試験を行う試験装置と、前記試験装置を制御する制御部とを有し、前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、前記制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、前記試験用半導体装置の全ての結果が全て削除されたか否かを判断する第４ステップと、前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、製品用半導体装置の試験内容を変更する第７ステップとを行う半導体装置の試験システムが提供される。

これによれば、第３ステップにおいて、複数の試験用半導体装置の中で、一つの項目のみで不良となった試験用半導体装置が存在する場合に、その項目を試験実施候補項目として抽出する。このような不良は単独不良と呼ばれる。単独不良のある試験用半導体装置は、ただ一つの項目のみで不良となる。そのため、この項目を試験から省くと、その項目で不良となる製品用半導体装置を出荷する恐れがあるが、本実施形態ではこの項目を試験実施候補項目として抽出するので、不良となる半導体装置が出荷されるのを防ぐことができる。

更に、第６ステップでは、総試験時間が最短になるような試験項目の組み合わせを抽出するので、製品用半導体装置に対する総試験時間を確実に短縮することが可能となる。

本発明の更に別の発明によれば、複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、前記試験の結果に基づいて、前記制御部が、前記複数の項目のそれぞれの不良率を求める第３ステップと、前記制御部が、前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、前記制御部が、前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、前記制御部が、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップと、を有する半導体装置の試験方法が提供される。

本発明の他の観点によれば、複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記制御部が、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、前記試験用半導体装置の全ての結果が全て削除されたか否かを前記制御部が判断する第４ステップと、前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、前記制御部が、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、前記制御部が、前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、前記制御部が製品用半導体装置の試験内容を変更する第７ステップと、を有する半導体装置の試験方法が提供される。

本発明によれば、複数の項目よりなる試験を複数の試験用半導体装置に対して実施し、その試験結果に基づいて、不良率が最も高い項目を試験実施候補項目として抽出すると共に、その項目で不良となった試験用半導体装置の結果を試験の結果から削除する。また、全ての試験用半導体装置の結果が削除されるまでこれを繰り返すことにより、試験実施候補項目の組み合わせを得る。そして、このようにして得られた試験実施候補項目の総試験時間が、ファーストフェイルが存在する項目の全てを試験実施候補項目として抽出する従来例と比較して短くなることが明らかとなった。

また、本発明によれば、単独不良のある項目を試験実施候補項目として抽出するので、不良となる半導体装置が出荷されるのを防ぐことができる。更に、総試験時間が最短になるような試験項目の組み合わせを抽出するので、製品用半導体装置に対する総試験時間を確実に短縮することができる。

これらによって、本発明では、半導体装置の試験コストを削減することができると共に、半導体装置の量産ラインにおける設備投資の削減を促進させることが可能となる。

次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。

（１）第１実施形態
図４は、本実施形態に係る半導体装置の試験システムの機能ブロック図である。

この試験システム１は、ICテスタ（試験装置）２とワークステーション３とをそれぞれ所定の数、例えば１０個有している。各ICテスタ２は、DCテストやファンクションテストといった複数の試験項目を複数の半導体装置に対してそれ一つで実施することができる。そして、ワークステーション３は、このICテスタ２で実施される試験項目の組み合わせや順番等の試験内容を制御すると共に、その試験結果をバス４を介してホストコンピュータ（制御部）５に通知する。

ホストコンピュータ５は、CPU等で構成されるプログラム制御部６及びデータ分析部７と、RAM(Random Access Memory)等で構成されるメモリ８とを有する。このうち、プログラム制御部６は、ワークステーション３が管理するICテスタ２の試験内容を定期的に変更するように機能する。

また、ホストコンピュータ５の制御内容は、例えばCD-ROM等の記録媒体１１に記録されている。そして、記録媒体１１の記録内容がメモリ８に展開され、そのホストコンピュータ５がその内容を読み取ることにより、後述のような試験が実施されることになる。なお、上記のメモリ８は、後述の測定記録部８ａも有する。

量産ライン９で製造された複数の製品用半導体装置１０は、オペレータやロボットによって上記の試験システム１に搬送され、各ICテスタ２にセットされる。その後、製品用半導体装置１０に対し、それぞれのICテスタ２において同時に試験が実施され、各製品用半導体装置１０が良品であるか否かが判定される。

このような試験システム１では、量産ライン９から流れてくる多くの製品用半導体装置１０の中から、定期的に所定の数（例えば１０個）だけ任意に選び出し、それをサンプル（試験用半導体装置）とする。そして、ICテスタ２においてこれらのサンプルを試験し、ワークステーション３が管理する試験内容を定期的に見直す。このような見直しは、次のようにして行われる。

図５は、本実施形態に係る半導体装置の試験方法を示すフローチャートである。そのフローチャートは、記録媒体１１（図４参照）に記録されているプログラムの処理内容と同一である。また、図６、図７は、図５に示す各ステップの処理内容を模式的に示した図である。

図５の最初のステップＰ１０では、複数個、例えば１０個のサンプルＳ０１〜Ｓ１０をICテスタ２にセットした後、例えば複数の項目Ａ〜Ｇよりなる試験を各サンプルＳ０１〜Ｓ１０に対して施す。

次に、ステップＰ１１に移行して、上記の試験の結果をメモリ８（図４参照）の測定記録部８ａに保存する。保存された結果を模式的に表すと、例えば図６のＰ１１のようになる。なお、図６では、試験項目で良と判定された項目を○で表し、不良と判定された項目を×で表している。これに示されるように、本実施形態では、ファーストフェイルより後の項目に対しても試験を行っており、ファーストフェイルで試験を止めてしまう従来例（図２参照）とこの点で異なっている。

次いで、図５のステップＰ１２に移行して、不良データの母数が必要数に達しているか否か、即ち全てのサンプルＳ０１〜Ｓ１０の結果が得られたか否かを判断する。この判断の結果、必要数に達していない（ＮＯ）とされた場合には、再びステップＰ１０を行う。一方、必要数に達している（ＹＥＳ）とされた場合には、ステップＰ１３に移行する。

そのステップＰ１３では、図６のＰ１３に示されるように、各試験項目Ａ〜Ｇのそれぞれの不良率を算出し、不良率の高い順に項目Ａ〜Ｇを並び替える。なお、本明細書で言う不良率とは、不良となったサンプルの個数をその全数（１０個）で割った値を指す。

続いて、図５のステップＰ１４に移行する。そのステップＰ１４では、図６のＰ１４に示されるように、不良率が最も高い項目Ｂに試験実施フラグを立て、その項目Ｂを試験実施候補項目として抽出すると共に、その項目Ｂで不良となった半導体装置Ｓ０２、Ｓ０３、Ｓ０５、Ｓ０７、Ｓ０９、Ｓ１０の結果を試験結果から削除する。なお、図６では、削除された結果をハッチングで示している。

次に、図５のステップＰ１５に移行して、全てのサンプルＳ０１〜Ｓ１０の結果が削除されたか否かを判断する。本実施形態では、図６のＰ１４で示したように、削除されないサンプルＳ０１、Ｓ０４、Ｓ０６、Ｓ０８がまだ存在するので、本ステップＳ１５では「削除されていない（ＮＯ）」と判断し、既述のステップＰ１０に戻る。

その後、上記と同様にしてステップＰ１３を行い、削除されずに残っているサンプルＳ０１、Ｓ０４、Ｓ０６、Ｓ０８の不良率を再度算出した後、ステップＰ１４をもう一度行う。削除されずに残っているサンプルＳ０１、Ｓ０４、Ｓ０６、Ｓ０８は、図６のＰ１４に示されるように、項目Ｃ、Ｇ、Ｆのいずれかで不良となっており、これらの項目の中で不良率が最も高い項目Ｃ、Ｇが選択される。但し、項目Ｃ、Ｇのどちらの不良率も同じなので、本ステップＰ１４では便宜上項目Ｃを選ぶことにし、その項目Ｃで不良となったサンプルＳ０４、Ｓ０６、Ｓ０８を試験結果から削除する。これにより、図７のＰ１４（２回目）に示されるように、試験結果にはサンプルＳ０１の結果のみが残ることになる。

その後、図５のステップＰ１５を再び行うと、上記のようにサンプルＳ０１の結果が試験結果に残っているので、もう一度ステップＰ１４に移行する。今度は、試験結果に残っているのがサンプルＳ０１の一つのみなので、ステップＰ１４でそのサンプルＳ０１の結果を試験結果から削除すると共に、サンプルＳ０１が不良となった項目Ｆに試験実施フラグを立てる。

以上により、図７のＰ１４（３回目）に示すように、全てのサンプルＳ０１〜Ｓ１０の結果が削除されることになる。

次に、図５のステップＰ１５を行うと、「不良となった項目が存在しない（ＹＥＳ）」と判断され、ステップＰ１６に移行する。

そのステップＳ１６では、図４で説明したプログラム編集部６において、上記のステップＰ１４でフラグが立てられた試験項目、即ち項目Ｂ、Ｃ、Ｆのみを今後の試験で実施するように試験内容を変更する。

以上説明した本実施形態によれば、図６のＰ１４に示したように、不良率が一番高い試験項目Ｂに試験実施プラグを立てると共に、その試験項目Ｂにおいて不良となったサンプルＳ０２、Ｓ０３、Ｓ０５、Ｓ０７、Ｓ０９、Ｓ１０の結果を試験結果から削除する。そして、全てのサンプルＳ０１〜Ｓ１０の結果が削除されるまでこれを繰り返し、今後の製品用半導体装置の試験では、試験実施フラグが立てられた項目Ｂ、Ｃ、Ｆのみを試験するようにした。

このようにすると、例えば項目Ｄのように、不良となるサンプルＳ０２、０５、Ｓ０９が存在する項目があっても、これらのサンプルがステップＰ１４で削除されるので、項目Ｄには試験実施フラグが立たない。そのため、項目Ｄや、これと同じ理由で試験実施フラグが立たない項目Ｆ、Ｇを試験する必要が無くなるので、ファーストフェイルが存在する項目の全てを試験する従来例と比較して、本実施形態では試験時間の総時間を短縮することができる。

例えば、従来例では、不良の発生している試験項目であるＢ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇの全ての項目を試験するため、各項目の試験時間が図３で示される値の場合、試験時間の総時間は１００秒（＝Ｂ+Ｃ+Ｄ+Ｅ+Ｆ+Ｇ）となる。それに対し、本実施形態における試験時間の総時間は５５秒（＝Ｂ+Ｃ+Ｆ）となり、従来例の半分程度にまで試験時間を短縮することが可能となる。

また、図６のＰ１４に示したように、不良率の高い順に試験の結果を並べ替え、不良率が最も高い項目から順に試験実施フラグを立てるので、ステップＰ１４を一度行う毎に多くのサンプルの結果を削除することができ、全てのサンプルの試験結果を削除するために行われるステップＰ１４の回数を減らすことができる。そのため、ステップＰ１４を一度行う毎に立つ試験実施フラグの数、すなわち製品用半導体装置に対して行われる試験の項目の数を最小限に留めることが可能となり、試験に必要な時間を一層確実に減らすことができるようになる。

なお、試験項目Ａ〜Ｇの中には、製品の品質保証に大きく関わる等の理由により、不良発生の有無に関わらず、必ず実施しなければいけない項目がある場合もある。この場合は、その項目に事前に試験実施フラグを立てておくことにより、誤ってその項目を省いてしまうのを防止することができる。

（２）第２実施形態
次に、本発明の第２実施形態に係る半導体装置の試験方法について説明する。

本実施形態に係る試験方法は、第１実施形態の図４で説明した試験システム１を用いて行われるが、試験システム１の各部の機能については第１実施形態と同様なので以下では省略する。

また、図８は、本実施形態に係る半導体装置の試験方法を示すフローチャートであり、記録媒体１１（図４参照）に記録されているプログラムはこのフローチャートに従って実行されることになる。そして、図９、図１０は、図８に示す各ステップの処理内容を模式的に示した図である。

図８の最初のステップＰ２０では、第１実施形態のステップＰ１０と同じようにして、１０個のサンプルＳ０１〜Ｓ１０をICテスタ２（図４参照）にセットし、項目Ａ〜Ｇよりなる試験を各Ｓ０１〜Ｓ１０に対して施す。

次に、ステップＰ２１に移行して、上記の試験の結果をメモリ８（図４参照）の測定記録部８ａに保存する。保存された結果を模式的に表すと、例えば図９のＰ２１のようになる。図９に示されるように、本実施形態では、サンプル毎の不良発生数も計数し、その値がメモリ８に保存される。

次いで、図８のステップＰ２２に移行して、不良データの母数が必要数に達しているか否か、即ち全てのサンプルＳ０１〜Ｓ１０の結果が得られたか否かを判断する。この判断の結果、必要数に達していない（ＮＯ）とされた場合には、再びステップＰ２０を行う。一方、必要数に達している（ＹＥＳ）とされた場合には、ステップＰ２３に移行する。

そのステップＰ２３における処理内容を模式的に表すと、図９のＰ２３のようになる。図９に示されるように、各サンプルＳ０１〜Ｓ１０の中には、サンプル毎の不良発生数が一つだけのもの（サンプルＳ０１、Ｓ１０）がある。これらのサンプルは、唯一つの項目のみで不良となるものであり、例えばサンプルＳ０１は項目Ａのみで、サンプルＳ１０は項目Ｇのみで不良となる。このような不良のことを、以下では単独不良と呼ぶことにする。

このような単独不良が存在する場合、例えばサンプルＳ０１は、項目Ａのみで不良となっており、他の項目Ｂ〜Ｇでは不良とならないので、項目Ａを試験から外すと、項目Ａで不良となった製品用半導体装置が出荷される恐れがある。そのため、単独不良のある項目は試験に含めておく必要がある。

そこで、本ステップＰ２３では、このような単独不良の存在する項目Ａ、Ｇに試験実施フラグを立て、それらを試験実施候補項目として抽出する。更に、これらの項目Ａ、Ｇで不良となっているサンプルＳ０１、Ｓ０２、Ｓ０８〜Ｓ１０の結果を試験結果から削除する。図９では、このように削除された結果をハッチングで示している。

次に、図８のステップＰ２４に移行して、全てのサンプルＳ０１〜Ｓ１０が削除されたか否かを判断する。図９のＰ２３に示すように、この例ではサンプルＳ０３〜Ｓ０７が削除されずに残っているので、本ステップでは「削除されていない（ＮＯ）」と判断し、図８のステップＰ２５に移行する。

ステップＰ２５は、サブステップＰ２８、２９により構成される。

最初のサブステップＰ２８では、ステップＰ２３の後に削除されずに残っているサンプルＳ０３〜Ｓ０７が不良となった項目Ｂ〜Ｆの全て（１５通り）の組み合わせを次のように抽出する。
・｛Ｂ、Ｃ、Ｄ、Ｅ、Ｆ｝
・｛Ｂ、Ｄ、Ｅ、Ｆ｝
・｛Ｂ、Ｅ、Ｆ｝
・｛Ｂ、Ｆ｝
・｛Ｂ｝
・｛Ｃ、Ｄ、Ｅ、Ｆ｝
・｛Ｃ、Ｅ、Ｆ｝
・｛Ｃ、Ｆ｝
・｛Ｃ｝
・｛Ｄ、Ｅ、Ｆ｝
・｛Ｄ、Ｆ｝
・｛Ｄ｝
・｛Ｅ、Ｆ｝
・｛Ｅ｝
・｛Ｆ｝
次に、サブステップＰ２９では、上記した１５個の組み合わせの中から、サンプルＳ０３〜Ｓ０７の全てを削除できない組み合わせを除外する。例えば、サンプルＳ０４〜Ｓ０７は、いずれも項目Ｂ、Ｃで不良となっているので、組み合わせ｛Ｂ、Ｃ｝で削除できる。しかし、サンプルＳ０３は、項目Ｂ、Ｃで不良となっていないので、組み合わせ｛Ｂ、Ｃ｝では削除できない。つまり、組み合わせ｛Ｂ、Ｃ｝では、サンプルＳ０３〜Ｓ０７の全てを削除できない。

このような処理を実施するためのフローは特に限定されないが、本実施形態では例えば図１１に示すようなフローで上記を実行する。

図１１は、図８のステップＰ２９の具体的な処理を示すフローチャートである。上記の組み合わせ｛Ｂ、Ｃ｝をこのフローで処理すると次のようになる。

まず、最初のステップＰ３０では、サンプルＳ０３〜Ｓ０７のうち、組み合わせ｛Ｂ、Ｃ｝の先頭の項目Ｂで不良となるサンプルを試験結果から削除する。今の例では、図９のＰ２３のように、サンプルＳ０４、Ｓ０７が項目Ｂで不良となるので、これらのサンプルを削除する。

次いで、ステップＳ３１に移行し、試験結果から全てのサンプルのデータが削除されたか否かを判断する。上記の例では、サンプルＳ０３、Ｓ０５、Ｓ０６がまだ残っているので、「削除されていない（ＮＯ）」と判断し、ステップＳ３２に移行する。

ステップＳ３２では、組み合わせ｛Ｂ、Ｃ｝が空であるか否かが判断される。今の場合、空ではないので、「空ではない（ＮＯ）」と判断し、ステップＰ３３に移行する。

ステップＳ３３では、組み合わせ｛Ｂ、Ｃ｝からその先頭の項目Ｂを削除する。

その後、再びステップＳ３０に移行し、項目Ｂを削除して得られた組み合わせ｛Ｃ｝で不良となるサンプルＳ０５、Ｓ０６を試験結果から削除する。このとき、サンプルＳ０３は、項目Ｃで不良とならないので、このステップＳ３０を行った後でも試験結果から削除されずに残る。

次に、ステップＳ３１に移行する。上記のように、組み合わせ｛Ｃ｝では、サンプルＳ０３を削除できないので、ステップＰ３１ではＮＯと判断される。

更に、組み合わせ｛Ｃ｝は空ではないので、ステップＳ３２においてＮＯと判断され、ステップＰ３３において組み合わせ｛Ｃ｝から項目Ｃが削除される。

このようにして、組み合わせ｛Ｂ、Ｃ｝は最終的には削除されることになる。

そして、このサブステップＰ２９が終了した時点では、サンプルＳ０３〜Ｓ０７の全てを削除可能な次の四つの組み合わせのみが試験結果に残ることになる。
・｛Ｂ、Ｃ、Ｄ、Ｅ、Ｆ｝
・｛Ｂ、Ｄ、Ｅ、Ｆ｝
・｛Ｃ、Ｄ、Ｅ、Ｆ｝
・｛Ｄ、Ｅ、Ｆ｝
次に、図８のステップＰ２６に移行し、上記の四つの組み合わせのうち、既に試験実施フラグの立っている項目Ａ、Ｇと組み合わせた総試験時間が最短になる組み合わせを抽出する。この例では、図１０のＰ２６に示されるように、最後の組み合わせ｛Ｄ、Ｅ、Ｆ｝を項目Ａ，Ｇと組み合わせる場合が最も試験時間が短くなる。そこで、項目Ｄ、Ｅ、Ｆに試験実施フラグを立て、これらの項目Ｄ、Ｅ、Ｆを試験実施項目とする。

その後に、図８のステップＰ２７に移行して、ステップＰ２３とステップＰ２６とで試験実施フラグが立てられた項目Ａ、Ｄ、Ｅ、Ｆのみを実施するように、今後行われる試験の内容を変更する。

以上により、本実施形態の主要ステップが終了したことになる。

本実施形態によれば、ステップＰ２３において、単独不良が発生している項目Ａ、Ｇに試験実施フラグを立てると共に、これらの項目Ａ、Ｇで不良となっているサンプルＳ０１、Ｓ０２、Ｓ０８〜Ｓ１０の結果を試験結果から削除した。単独不良のある項目を試験から外すと、その項目で不良となる半導体装置を出荷してしまう危険性があるが、上記のように単独不良のある項目を試験に含めることにより、このよう危険性を排除することができる。

しかも、ステップＰ２６では、総試験時間が最短になるような項目の組み合わせを抽出するので、試験時間を確実に短縮することができるようになる。

以下に、本発明の特徴を付記する。

（付記１） 半導体装置の試験を行う試験装置と、
前記試験装置を制御する制御部とを有し、
前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、
前記制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、
前記試験の結果に基づいて、前記複数の項目のそれぞれの不良率を求める第３ステップと、
前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、
前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、
前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップとを行うことを特徴とする半導体装置の試験システム。

（付記２） 前記試験装置が、前記第４ステップにおいて、前記試験用半導体装置の結果を、前記不良率が高い順に並べ替えることを特徴とする付記１に記載の半導体装置の試験システム。

（付記３） 半導体装置の試験を行う試験装置と、
前記試験装置を制御する制御部とを有し、
前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、
前記制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、
前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、
前記試験用半導体装置の全ての結果が全て削除されたか否かを判断する第４ステップと、
前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、
前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、
前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、製品用半導体装置の試験内容を変更する第７ステップとを行うことを特徴とする半導体装置の試験システム。

（付記４） 複数の試験用半導体装置に対して、複数の項目よりなる試験を実施する第１ステップと、
前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、
前記試験の結果に基づいて、前記複数の項目のそれぞれの不良率を求める第３ステップと、
前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、
前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、
前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップと、
を有する半導体装置の試験方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

（付記５） 複数の試験用半導体装置に対して、複数の項目よりなる試験を実施する第１ステップと、
前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、
前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、
前記試験用半導体装置の全ての結果が全て削除されたか否かを判断する第４ステップと、
前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、
前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、
前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、製品用半導体装置の試験内容を変更する第７ステップと、
を有する半導体装置の試験方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

（付記６） 複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、
制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、
前記試験の結果に基づいて、前記制御部が、前記複数の項目のそれぞれの不良率を求める第３ステップと、
前記制御部が、前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、
前記制御部が、前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、
前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、前記制御部が、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップと、
を有することを特徴とする半導体装置の試験方法。

（付記７） 前記第４ステップにおいて、前記試験装置が、前記試験用半導体装置の結果を、前記不良率が高い順に並べ替えることを特徴とする付記６に記載の半導体装置の試験方法。

（付記８） 複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、
制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、
前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記制御部が、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、
前記試験用半導体装置の全ての結果が全て削除されたか否かを前記制御部が判断する第４ステップと、
前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、前記制御部が、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、
前記制御部が、前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、
前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、前記制御部が製品用半導体装置の試験内容を変更する第７ステップと、
を有することを特徴とする半導体装置の試験方法。

図１は、従来例に係る半導体装置の試験方法について示すフローチャートである。 図２は、従来例に係る半導体装置の試験方法を模式的に表す図である。 図３は、従来例において実施される各試験項目の試験時間の一例を示す図である。 図４は、本発明の第１、第２実施形態に係る半導体装置の試験システムの機能ブロック図である。 図５は、本発明の第１実施形態に係る半導体装置の試験方法を示すフローチャートである。 図６は、図５に示す各ステップの処理内容を模式的に示した図（その１）である。 図７は、図５に示す各ステップの処理内容を模式的に示した図（その２）である。 図８は、本発明の第２実施形態に係る半導体装置の試験方法を示すフローチャートである。 図９は、図８に示す各ステップの処理内容を模式的に示した図（その１）である。 図１０は、図８に示す各ステップの処理内容を模式的に示した図（その２）である。 図１１は、図８のステップＰ２９の具体的な処理を示すフローチャートである。

符号の説明

１…試験システム、２…ICテスタ、３…ワークステーション、４…バス、５…ホストコンピュータ、６…プログラム編集部、７…データ分析部、８…メモリ、８ａ…測定結果記録部、９…量産ライン、１０…製品用半導体装置、１１…記録媒体。

Claims (5)

1. 半導体装置の試験を行う試験装置と、
   前記試験装置を制御する制御部とを有し、
   前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、
   前記制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、
   前記試験の結果に基づいて、前記複数の項目のそれぞれの不良率を求める第３ステップと、
   前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、
   前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、
   前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップとを行うことを特徴とする半導体装置の試験システム。
2. 半導体装置の試験を行う試験装置と、
   前記試験装置を制御する制御部とを有し、
   前記試験装置が、前記制御部の制御下において、複数の試験用半導体装置に対して複数の項目よりなる試験を実施する第１ステップを行うと共に、
   前記制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、
   前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、
   前記試験用半導体装置の全ての結果が全て削除されたか否かを判断する第４ステップと、
   前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、
   前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、
   前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、製品用半導体装置の試験内容を変更する第７ステップとを行うことを特徴とする半導体装置の試験システム。
3. 複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、
   制御部が、前記試験の結果を前記複数の試験用半導体装置毎に保存する第２ステップと、
   前記試験の結果に基づいて、前記制御部が、前記複数の項目のそれぞれの不良率を求める第３ステップと、
   前記制御部が、前記不良率が最も高い前記項目を試験実施候補項目として抽出すると共に、該項目で不良となった前記試験用半導体装置の結果を前記試験の結果から削除する第４ステップと、
   前記制御部が、前記削除の後、前記試験用半導体装置の全ての結果が削除されたか否かを判断し、削除されていないと判断された場合、前記第４ステップに戻る第５ステップと、
   前記第５ステップにおいて、前記試験用半導体装置の全ての結果が削除されたと判断された場合に、前記制御部が、製品用半導体装置の試験内容を、前記第４ステップにおいて抽出された試験実施候補項目のみを実施するように変更する第６ステップと、
   を有することを特徴とする半導体装置の試験方法。
4. 前記第４ステップにおいて、前記試験装置が、前記試験用半導体装置の結果を、前記不良率が高い順に並べ替えることを特徴とする請求項３に記載の半導体装置の試験方法。
5. 複数の試験用半導体装置に対して複数の項目よりなる試験を試験装置が実施する第１ステップと、
   制御部が、前記試験の結果を前記複数の半導体装置毎に保存する第２ステップと、
   前記複数の試験用半導体装置の中で、一つの前記項目のみで不良となった該試験用半導体装置が存在する場合に、前記制御部が、前記一つの項目を試験実施候補項目として抽出すると共に、該項目で不良となった試験用半導体装置の結果を前記試験の結果から削除する第３ステップと、
   前記試験用半導体装置の全ての結果が全て削除されたか否かを前記制御部が判断する第４ステップと、
   前記第４ステップにおいて、前記試験用半導体装置の全ての結果が削除されていないと判断された場合に、前記制御部が、不良が発生している前記項目の全ての組み合わせの中から、前記第３ステップの後に残った全ての前記試験用半導体装置の結果を削除可能な組み合わせを抽出する第５ステップと、
   前記制御部が、前記第５ステップにおいて抽出された前記組み合わせの中から試験時間が最短になる組み合わせを抽出し、該組み合わせを構成する前記項目を試験実施候補項目とする第６ステップと、
   前記第３ステップ及び前記第６ステップにおける前記試験実施候補項目のみを実施するように、前記制御部が製品用半導体装置の試験内容を変更する第７ステップと、
   を有することを特徴とする半導体装置の試験方法。

Images