JP2006204087A - 電圧発生回路及びイオン発生器 - Google Patents

電圧発生回路及びイオン発生器 Download PDF

Info

Publication number
JP2006204087A
JP2006204087A JP2005361769A JP2005361769A JP2006204087A JP 2006204087 A JP2006204087 A JP 2006204087A JP 2005361769 A JP2005361769 A JP 2005361769A JP 2005361769 A JP2005361769 A JP 2005361769A JP 2006204087 A JP2006204087 A JP 2006204087A
Authority
JP
Japan
Prior art keywords
voltage
circuit
charge
resistor
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005361769A
Other languages
English (en)
Other versions
JP4646796B2 (ja
Inventor
Yasutaka Kataoka
康孝 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005361769A priority Critical patent/JP4646796B2/ja
Publication of JP2006204087A publication Critical patent/JP2006204087A/ja
Application granted granted Critical
Publication of JP4646796B2 publication Critical patent/JP4646796B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Abstract

【課題】小型化及び低コスト化を実現することのできる電圧発生回路を提供することを目的とする。
【解決手段】トランス3と、トランス一次側の通電のオン/オフをスイッチングするスイッチ回路7と、電源1とトランス一次側との間に介在し、トランス3に供給する電荷を蓄える充放電回路2と、を備え、スイッチ回路7は、充放電回路2の蓄積電荷量に対応した電圧を受けるツェナーダイオード33と、電源1とトランス一次側との間に介在し、ツェナーダイオード33に流れる電流が規定値以上のときに、オンとなるサイリスタ18と、を備えている。
【選択図】図5

Description

本発明は、電圧発生回路に関し、特にイオン発生器等に用いられる比較的高い電圧を発生する電圧発生回路に関する。また、本発明は、電圧発生回路を備えたイオン発生器に関する。
従来より、イオン発生器やイオン発生器を備えた空気清浄機や複写機等の様々な電気機器においては、数kV(キロボルト)の高電圧を出力できる電圧発生回路(高圧駆動回路)が搭載されている。
このような電気機器に対しては、特に小型化及び低コスト化の要望が高いため、それらに用いられる電圧発生回路の小型化及び低コスト化は、非常に重要である。
また、下記特許文献1には、被電圧検出部と接地線との間に接続され、かつ、該被電圧検出部に係る第1の電圧に基づいて第1の電圧より小さい第2の電圧を出力する電圧出力回路と、前記第2の電圧に基づいて該被電圧検出部に係る電圧検出信号を出力する信号検出回路とを具備し、少なくとも、前記被電圧検出部を含む第1の電圧の供給線に電流検出用ダミー電界効果トランジスタが接続されることを特徴とする電圧検出回路が、開示されている。
また、下記特許文献2には、イオン発生器の出力電圧を制御する制御回路が開示されている。
また、イオン発生器を(特に空気の汚れた環境下において)長時間使用すると、放電面に汚染物質が付着し、放電が弱まってイオン生成量が低下するという問題があるが、このような問題を解決するべく、清掃部材などの機械的手段によって放電面の清掃を行う手法が知られている(例えば、下記特許文献3参照)。
特開平5−234389号公報 特開2002−260822号公報 特開平7−43990号公報
上述したように、数kV(キロボルト)の高電圧を出力できる電圧発生回路を小型化すること及び低コスト化することは、非常に重要な課題である。
尚、上記特許文献1に記載の技術は、負荷回路を構成するトランジスタの耐圧に依存した電圧制御を行うこと等を目的とした技術であって、上記のような課題を解決する技術ではない。また、上記特許文献2において、出力電圧の制御回路はイオン量の増減等を行うことを目的とした回路であり、また、その具体的な制御手法は開示されていない。従って、特許文献2に記載の技術では、上記のような課題を解決することはできない。
また、上記特許文献3に記載されている技術のように、清掃部材などの機械的手段によって放電面の清掃を行う場合、部品点数が増加して、機器の大型化及びコストアップを招く。そのため、そのような技術は採用しがたい。
本発明は、上記の点に鑑み、小型化及び低コスト化を実現することのできる電圧発生回路を提供することを目的とする。また、本発明は、長期的に安定したイオン発生器の実現等を可能とする電圧発生回路を提供することを目的とする。また、本発明は、それらの電圧発生回路を備えたイオン発生器を提供することを目的とする。
上記目的を達成するために本発明に係る電圧発生回路は、トランスと、トランス一次側の通電のオン/オフをスイッチングするスイッチ回路と、電源とトランス一次側との間に介在し、トランスに供給する電荷を蓄える充放電回路と、を備え、前記スイッチ回路は、前記充放電回路の蓄積電荷量に対応した電圧を受けるツェナーダイオードと、電源とトランス一次側との間に介在し、前記ツェナーダイオードに流れる電流が規定値以上のときに、オンとなるサイリスタと、を備えていることを特徴とする。
電源から電荷の供給を受け充放電回路に所定の電荷が蓄えられると、ツェナーダイオードが導通してツェナーダイオードに流れる電流が規定値に達する。この時、電源とトランス一次側との間に介在するサイリスタがオンとなるため、トランス一次側に充放電回路に蓄えられた電荷分の電流が流れる。このように、充放電回路は、トランス一次側の通電がオフの時には電源からの電力を充電し、トランス一次側の通電がオンの時には充電した電力をトランスへ供給する。
充放電回路に蓄えられた電荷の放出が進行し、トランス一次側に流れる電流がサイリスタの保持電流を下回ると、サイリスタはオフとなって、再び充放電回路への電荷の蓄積が開始される。このような動作により、サイリスタがオンする周期と同じ周期で、トランス二次側に電圧が表れる。
従って、トランスの巻線比等を適切に設定すれば、サイリスタがオンする周期と同じ周期で、トランス二次側に高電圧(例えば、絶対値が1kV〜10kVの電圧)が表れる。
上記の電圧発生回路は、少ない部品点数で構成することができ、電圧発生回路の小型化及び低コスト化が図られる。
また、トランスの二次側に電極等を接続してイオン発生器を構成する場合、イオンの発生量は、高電圧が発生する周期と高電圧の値に依存することになる。一方において、電圧発生回路を上記のように構成した場合、ツェナーダイオードのツェナー電圧を変更すれば、ツェナーダイオードに流れる電流(ツェナー電流)が規定値に達するために必要な充放電回路の蓄積電荷量が変化するため、サイリスタがオンする周期(高電圧が発生する周期)が変化すると共に同時に二次側に発生する高電圧の値が変化する。
つまり、上記のように構成される電圧発生回路をイオン発生器に適用した場合、ツェナー電圧を変更することで容易にイオン発生量を変更することができる。
具体的には、例えば、前記スイッチ回路は、前記ツェナーダイオードとトリガ用抵抗とを直列接続して構成される直列回路を有し、前記ツェナーダイオードに流れる電流によって前記トリガ用抵抗に発生した電圧が前記サイリスタのゲートに供給される。
また、例えば、前記スイッチ回路は、更に前記ツェナーダイオードと直列接続された可変抵抗を有して構成されるようにしてもよい。
ツェナーダイオードと直列接続されるように可変抵抗を設ければ、可変抵抗の抵抗値を調整することでツェナー電流を調整することができ、サイリスタをオンとするために必要な充放電回路の蓄積電荷量を変化させることができる。他方、サイリスタがオンする周期と同じ周期でトランスの二次側に発生する電圧は、例えば、充放電回路の蓄積電荷量に依存している。
ツェナーダイオードのツェナー電圧には、ある程度のばらつきがあるため、トランスの二次側に発生する電圧の値とその発生する周期は変動する。しかしながら、上記のように可変抵抗を設けることにより、トランスの二次側に発生する電圧と周期を調整することができ、ツェナー電圧のばらつきをキャンセルすることが可能となる。
また、例えば、前記スイッチ回路は、更に前記ツェナーダイオードと直列接続されたサーミスタを有して構成されるようにしてもよい。
より具体的には、例えば、前記充放電回路は、第1の温度よりも高い第2の温度における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサを備え、該コンデンサに前記電荷を蓄えるように構成されており、前記サーミスタは、正の温度特性のサーミスタである。
また、例えば、前記充放電回路は、第1の温度よりも低い第3の温度における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサを備え、該コンデンサに前記電荷を蓄えるように構成されており、前記サーミスタは、負の温度特性のサーミスタである。
上記のようなサーミスタを設けることにより、比較的高温時や比較的低温時に生じうる二次側に発生する電圧の値の減少を抑制することができる。
また、例えば、前記ツェナーダイオードに流れる電流を規定値以上とするための前記充放電回路の蓄積電荷量が可変となるように、前記サイリスタがオンとなるタイミングを可変にするタイミング可変回路を更に備えるようにしてもよい。
ツェナーダイオードに流れる電流を規定値以上とするための(即ち、サイリスタをオンとするための)充放電回路の蓄積電荷量が変化すれば、トランス二次側に発生する電圧の大きさも変化する。つまり、上記タイミング可変回路を設けることにより、トランス二次側に発生する電圧の大きさを変えることが可能となる。
例えば、トランス二次側にイオン発生用の高電圧を発生させる場合、上記タイミング可変回路を用いてトランス二次側に発生する高電圧を一時的に大きくすると、イオン発生用の放電面に付着した汚染物質を飛ばすことが可能になる。つまり、上記の電圧発生回路を用いることにより、長期的に安定したイオン発生器を構成することも可能となる。
具体的には例えば、前記スイッチ回路は、前記ツェナーダイオードとトリガ用抵抗とタイミング変更用抵抗とを直列接続して構成される直列回路を有し、前記ツェナーダイオードに流れる電流によって前記トリガ用抵抗に発生した電圧が前記サイリスタのゲートに供給され、前記直列回路と前記トランス一次側には、前記充放電回路の蓄積電荷量に対応した電圧が印加され、前記タイミング可変回路は、前記タイミング変更用抵抗に接続されたバイパス回路を備え、前記タイミング変更用抵抗と前記バイパス回路を介して流れるバイパス電流の電流量を制御することにより、前記サイリスタがオンとなるタイミングを変化させる。
上記バイパス電流の電流量を制御することにより、タイミング変更用抵抗に発生する電圧が変化する。そうすると、ツェナーダイオードに流れる電流を規定値以上とするために(即ち、サイリスタをオンするために)上記直列回路に印加すべき電圧も変化する。つまり、ツェナーダイオードに流れる電流を規定値以上とするための充放電回路の蓄積電荷量が変化して、サイリスタがオンとなるタイミングも変化する。
また、例えば、前記タイミング可変回路は、前記電源からの電源電圧の供給を受けて動作し、該電源電圧の立ち上がり時の電源電圧値の変化を利用して、自動的に前記バイパス電流の電流量を制御する。
また、例えば、前記タイミング可変回路は、前記電源からの電源電圧を受けるローパスフィルタを備え、該電源電圧の立ち上がり時の前記ローパスフィルタの出力信号値に応じて前記バイパス回路を制御することにより、自動的に前記バイパス電流の電流量を制御するようにしてもよい。
上記のように構成すれば、タイミング可変回路を動作させるために別途の電源を設ける必要はなくなる。また、サイリスタがオンとなるタイミングを変化させるための制御を別途行う必要もなくなる。
また、例えば、前記タイミング可変回路は、前記電源からの電源電圧の立ち上がりごとに、所定期間における、前記ツェナーダイオードに流れる電流を規定値以上とするための前記充放電回路の蓄積電荷量を、他の期間のそれと異ならせる。
これを利用してイオン発生器を構成した場合、例えば、通電ごとに放電面から汚染物質を飛ばすための高電圧を発生させる、といったことが可能となる。
また、例えば、前記タイミング可変回路は、外部からの信号に基づいて前記サイリスタがオンとなるタイミングを変化させる。
また、上記目的を達成するために本発明に係るイオン発生器は、上記の何れかに記載の電圧発生回路を備え、前記電圧発生回路の前記トランスの二次側に発生する電圧を利用してイオンを発生させることを特徴とする。
上述した通り、本発明によれば、電圧発生回路の小型化及び低コスト化を実現することができる。また、本発明によれば、長期的に安定したイオン発生器等を提供することが可能となる。
<<第1実施形態>>
以下、本発明に係る電圧発生回路を高圧駆動回路に適用した第1実施形態につき、図面を参照して説明する。後述する第2及び第3実施形態は、第1実施形態を改良したものに相当するため、第1実施形態に示される技術は、第2及び第3実施形態にとっての参考技術(関連技術)である、とも言える。
図1は、第1実施形態に係る高圧駆動回路(電圧発生回路)のブロック構成図である。本実施形態に係る高圧駆動回路は、電源1と、充放電回路(充放電部)2と、トランス(昇圧トランス)3と、タイミング発生回路(タイミング発生部)5と、スイッチ回路(スイッチ部)6と、を有し、トランス3に高電圧出力部(イオン発生部)4を接続して構成される。高電圧出力部4には、イオンを発生するための電極が配置されているため、図1に示す高圧駆動回路と高電圧出力部4は、イオン発生器を構成しているとも言える。
(構成の説明)
図2に、図1の高圧駆動回路と高電圧出力部4の回路構成例を示す。図2において、図1と同一の部分には、同一の符号を付す。
充放電回路2は、抵抗11とコンデンサ12とから成るローパスフィルタを備えている。高電圧出力部(イオン発生部)4は、電極4a及び電極4bを備えている。タイミング回路5は、分圧抵抗13、分圧抵抗14、PNP型のバイポーラトランジスタ16及びシャントレギュレータ17を備えている。スイッチ回路6は、サイリスタ(SCR;Silicon Controlled Rectifier)18と、コンデンサ20、抵抗21及びダイオード22を備えている。
電源1は、一定の直流電圧(例えば、12V)を出力する直流電源である。電源1において、正電圧出力側は、抵抗11の一端とバイポーラトランジスタ16のエミッタに共通接続されていると共に、抵抗15を介してバイポーラトランジスタ16のベースに接続され、負電圧出力側は接地されている。
抵抗11の他端は、コンデンサ12を介して接地されていると共に、分圧抵抗13及び分圧抵抗14から成る直列回路を介しても接地されている。トランス3の一次巻線3aの一端は抵抗11とコンデンサ12との接続点に接続されており、一次巻線3aの他端はサイリスタ18のアノードに接続されている。また、サイリスタ18のカソードは接地されている。
バイポーラトランジスタ16のベースは、シャントレギュレータ17のカソードに接続され、シャントレギュレータ17のアノードは接地されている。分圧抵抗13と分圧抵抗14の接続点は、シャントレギュレータ17の基準電圧を入力すべき端子に接続されている。
バイポーラトランジスタ16のコレクタは、抵抗19を介してコンデンサ20の一端、抵抗21の一端、ダイオード22のカソード及びサイリスタ18のゲートに共通接続されている。コンデンサ20の他端、抵抗21の他端及びダイオード22のアノードは、それぞれ接地されている。
トランス3の二次巻線3bの一端には電極4aが接続され、トランス3の二次巻線3bの他端には電極4bが接続されている。電極4b側は、例えば接地されている(不図示)。電極4aと電極4bは、電極4a−電極4b間に高電圧(例えは、絶対値が1kV〜10kVの電圧)が印加されたとき、コロナ放電等によってそこからイオン(マイナスイオンとプラスイオンの少なくとも一方)が発生するように構成されている。例えば、電極4aは針状の放電極であり、電極4bは電極4aと対向するように配置された導電性の接地電極である。尚、電極4a及び電極4bは、一方が放電電極、他方が誘導電極となって、イオンを発生することが可能なように構成されておれば、どのような形状でもよく、必ずしも電極4a及び電極4bのいずれかを針状の放電極とする必要はない。電極4aと電極4bに挟まれた領域には、空気を介在させても良いし、固体誘電体を介在させても良い。空気よりも高い絶縁抵抗を持ち且つ空気よりも高い誘電率を持つ固体誘電体を介在させることにより、電極間距離を狭くすることができ、また、イオンを発生させるための電極間の印加電圧を低く設定することができる。
(動作の説明)
次に、図2のように構成される高圧駆動回路と高電圧出力部4の動作について、図3を参照しながら説明する。図3は、図2に示される回路の各部の電圧波形を示したものである。図3において、電圧波形50は、抵抗11とコンデンサ12との接続点の電圧(充放電回路2の出力電圧)Vaの波形であり、電圧波形51は、分圧抵抗13と分圧抵抗14との接続点の電圧Vbの波形であり、電圧波形52は、サイリスタ18のゲートに加わる電圧Vcの波形である。電圧波形53は、電極4aと電極4bとの間に印加される電圧Vdの波形である。
まず、コンデンサ12に電荷が蓄えられていない状態から、電源1より抵抗11を介してコンデンサ12に電荷が供給され、コンデンサ12に電荷が蓄えられていく(充放電回路2が充電されていく)。これに伴って、電圧Vaが徐々に上昇し、電圧Vbの電圧も徐々に上昇する。
ここで、シャントレギュレータ17は、電圧Vbが予め定められた基準電圧Vrefより低い場合、カソード−アノード間が非導通になるように、且つ電圧Vbが基準電圧Vrefより高い場合にカソード−アノード間が導通するように構成されている。そして、電圧Vaと所定の電圧Voとが等しくなった時、電圧Vbが基準電圧Vrefと一致するように、分圧抵抗13と分圧抵抗14の各抵抗値は定められている。また、サイリスタ18は、ゲートに所定の正のゲートトリガ電圧Vt(例えば、0.7V)が加わった時に、自身のアノード−カソード間が導通(オン)するように構成されている。また、バイポーラトランジスタ16がオンのとき、電圧Vcが上記ゲートトリガ電圧Vt以上となるように、電源1の出力電圧と、抵抗19及び抵抗21の各抵抗値は定められている。
従って、電圧Vaが電圧Voより低いタイミングにおいては、バイポーラトランジスタ16はオフとなるため、サイリスタ18はオフ(アノード−カソード間が非導通)となり、トランス3の一次巻線3aには電流が流れない(トランス3の一次側の通電がオフとなる)。
電圧Vaは、電源1の出力電圧と抵抗11の抵抗値とコンデンサ12の静電容量とで決定される時間をかけて電圧Voまで上昇してゆく。電圧Vaが電圧Voに達すると、電圧Vbが基準電圧Vrefに達するため、シャントレギュレータ17が抵抗15を介して電源1から電流を引き込む。これによって、バイポーラトランジスタ16がオンとなり、抵抗21に生じる電圧に相当する電圧Vcは、サイリスタ18のゲートトリガ電圧Vtに達する。
すると、サイリスタ18はオンとなって(トランス3の一次側の通電がオンとなって)、トランス3の一次巻線3aにコンデンサ12の両端間に加わる電圧が印加され、コンデンサ12に蓄えられた電荷(エネルギー)は、トランス3の一次巻線3aとサイリスタ18を介して放電される。この放電によって、コンデンサ12の両端間に加わる電圧はゼロに戻ると共に、サイリスタ18に流れる電流が保持電流(例えば、10mA)を下回ってサイリスタ18がオフとなる。
サイリスタ18がオフとなった後は、再び電源1より抵抗11を介してコンデンサ12に電荷が供給され、コンデンサ12に電荷が蓄えられていく。このような充放電回路2による充放電(一次巻線3aの通電のオン/オフ)が、電源1の出力電圧、抵抗11の抵抗値及びコンデンサ12の静電容量、分圧抵抗13及び分圧抵抗14の各抵抗値、ゲートトリガ電圧Vt並びに基準電圧Vrefによって定まる周期(時間Tの逆数)を持って、繰り返される。
上記の如く、サイリスタ18がオン/オフを繰り返すことにより、1次側のエネルギーがトランス3の二次巻線3bに伝達され、電極4a−電極4b間には、サイリスタ18のオン/オフ切り換えのタイミングに同期する形で、インパルス状の電圧Vdが発生する。
トランス3の一次巻線3aと二次巻線3bの巻線比は、十分に大きく設定してあり、このインパルス状の電圧の正と負の波高値は、イオンの発生が行われる程度に高くなっている。例えば、電圧Vdの正の波高値は、1〜10kV(キロボルト)程度であり、電圧Vdの負の波高値は、−1〜−10kV(キロボルト)程度である。このようにして、高電圧が所定の周期(時間Tの逆数)で電極4a−電極4b間に印加される。
図2の構成においては、主としてタイミング発生回路5がサイリスタ18のオンするタイミングを決定する。そして、そのタイミングに合わせてスイッチ回路6が起動することで、トランス3の二次側に高電圧が発生する。つまり、高電圧を発生するために、タイミング発生回路5とスイッチ回路6が必要であり、部品点数が多くなると共に回路が複雑になる。
<<第2実施形態>>
そこで、第1実施形態を改良した第2実施形態について、以下説明する。第2実施形態も、本発明に係る電41圧発生回路を高圧駆動回路に適用した実施形態に相当する。
図4は、第2実施形態に係る高圧駆動回路のブロック構成図である。図4において、図1と同一の部分には、同一の符号を付す。本実施形態に係る高圧駆動回路は、電源1と、充放電回路(充放電部)2と、トランス(昇圧トランス)3と、スイッチ回路(スイッチ部)7と、を有し、トランス3に高電圧出力部(イオン発生部)4を接続して構成される。高電圧出力部4には、イオンを発生するための電極が配置されているため、図4に示す高圧駆動回路と高電圧出力部4は、イオン発生器を構成しているとも言える。
(構成の説明)
図5に、図4の高圧駆動回路と高電圧出力部4の回路構成例を示す。図5において、図2及び図4と同一の部分には、同一の符号を付す。
充放電回路2は、抵抗11とコンデンサ12とから成るローパスフィルタを備えている。高電圧出力部(イオン発生部)4は、電極4a及び電極4bを備えている。スイッチ回路7は、サイリスタ(SCR;Silicon Controlled Rectifier)18と、コンデンサ30、抵抗(トリガ用抵抗)31、ダイオード32及びツェナーダイオード33を備えている。
電源1は、一定の直流電圧(例えば、12V)を出力する直流電源である。電源1において、正電圧出力側は抵抗11の一端に接続され、負電圧出力側は接地されている。
抵抗11の他端は、コンデンサ12を介して接地されていると共に、ツェナーダイオード33のカソードに接続されている。トランス3の一次巻線3aの一端は抵抗11とコンデンサ12との接続点に接続されており、一次巻線3aの他端はサイリスタ18のアノードに接続されている。また、サイリスタ18のカソードは接地されている。
ツェナーダイオード33のアノードは、コンデンサ30の一端、抵抗31の一端、ダイオード32のカソード及びサイリスタ18のゲートに共通接続されている。コンデンサ30の他端、抵抗31の他端及びダイオード32のアノードは、それぞれ接地されている。
トランス3の二次巻線3bの一端には電極4aが接続され、トランス3の二次巻線3bの他端には電極4bが接続されている。電極4b側は、例えば接地されている(不図示)。電極4aと電極4bは、電極4a−電極4b間に高電圧(例えは、絶対値が1kV〜10kVの電圧)が印加されたとき、コロナ放電等によってそこからイオン(マイナスイオンとプラスイオンの少なくとも一方)が発生するように構成されている。例えば、電極4aは針状の放電極であり、電極4bは電極4aと対向するように配置された導電性の接地電極である。
(動作の説明)
次に、図5のように構成される高圧駆動回路と高電圧出力部4の動作について、図6を参照しながら説明する。図6は、図5に示される回路の各部の電圧波形を示したものである。図6において、電圧波形60は、抵抗11とコンデンサ12との接続点の電圧(充放電回路2の出力電圧)V1の波形であり、電圧波形62は、サイリスタ18のゲートに加わる電圧V3の波形である。電圧波形63は、電極4aと電極4bとの間に印加される電圧V4の波形である。
まず、コンデンサ12に電荷が蓄えられていない状態から、電源1より抵抗11を介してコンデンサ12に電荷が供給され、コンデンサ12に電荷が蓄えられていく(充放電回路2が充電されていく)。これに伴って、電圧V1が徐々に上昇する。
ここで、サイリスタ18は、ゲートに所定の正のゲートトリガ電圧Vt(例えば、0.7V)が加わった時に、自身のアノード−カソード間が導通(オン)するように構成されている。
従って、電圧V1が電圧Vo=Vzd+Vt(但し、Vzdは、ツェナーダイオード33のツェナー電圧)より低いタイミングにおいては、サイリスタ18はオフ(アノード−カソード間が非導通)となり、トランス3の一次巻線3aには電流が流れない(トランス3の一次側の通電がオフとなる)。
電圧V1は、電源1の出力電圧と抵抗11の抵抗値とコンデンサ12の静電容量とで決定される時間をかけて上昇してゆく。コンデンサ12の両端子間電圧がゼロである状態から時間Taが経過すると、電圧V1がツェナー電圧Vzdに到達し、抵抗31に電流が流れ始めて電圧V3が上昇し始める。コンデンサ12の両端子間電圧がゼロである状態から時間Tが経過すると、電圧V1が電圧Vo=Vzd+Vtに到達し、抵抗31に生じる電圧に相当する電圧V3は、サイリスタ18のゲートトリガ電圧Vtに達する。
すると、サイリスタ18はオンとなって(トランス3の一次側の通電がオンとなって)、トランス3の一次巻線3aにコンデンサ12の両端間に加わる電圧が印加され、コンデンサ12に蓄えられた電荷(エネルギー)は、トランス3の一次巻線3aとサイリスタ18を介して放電される。この放電によって、コンデンサ12の両端間に加わる電圧はゼロに戻ると共に、サイリスタ18に流れる電流が保持電流(例えば、10mA)を下回ってサイリスタ18がオフとなる。
サイリスタ18がオフとなった後は、再び電源1より抵抗11を介してコンデンサ12に電荷が供給され、コンデンサ12に電荷が蓄えられていく。このような充放電回路2による充放電(一次巻線3aの通電のオン/オフ)が、電源1の出力電圧、抵抗11の抵抗値及びコンデンサ12の静電容量、ツェナー電圧Vzd、抵抗31の抵抗値並びにゲートトリガ電圧Vtによって定まる周期(時間Tの逆数)を持って、繰り返される。
上記の如く、サイリスタ18がオン/オフを繰り返すことにより、1次側のエネルギーがトランス3の二次巻線3bに伝達され、電極4a−電極4b間には、サイリスタ18のオン/オフ切り換えのタイミングに同期する形で、インパルス状の電圧Vdが発生する。
トランス3の一次巻線3aと二次巻線3bの巻線比は、十分に大きく設定してあり、このインパルス状の電圧の正と負の波高値は、イオンの発生が行われる程度に高くなっている。例えば、電圧Vdの正の波高値は、1〜10kV(キロボルト)程度であり、電圧Vdの負の波高値は、−1〜−10kV(キロボルト)程度である。このようにして、高電圧が所定の周期(時間Tの逆数)で電極4a−電極4b間に印加される。
図2の回路構成と図5の回路構成との比較から分かるように、図5に示す高圧駆動回路は、部品点数が少なく極めて簡素な回路構成となっている。つまり、高圧駆動回路の小型化及び低コスト化が実現される。
また、第1実施形態の構成(図2)においては、主としてタイミング発生回路5がサイリスタ18のオンするタイミングを決定する。そして、そのタイミングに合わせてスイッチ回路6が起動することで、トランス3の二次側に高電圧が発生する。一方、第2実施形態の構成(図5)においては、主としてツェナーダイオード33と抵抗31との直列回路がサイリスタ18のオンするタイミングを決定し、抵抗31の両端子間電圧がスイッチ回路6を起動させる(サイリスタ18をオンする)。つまり、第2実施形態の構成は、第1実施形態におけるものより動作が簡素化されており、安定した動作が実現できる。
また、ツェナーダイオード33のツェナー電圧Vzdを変更すれば、時間Ta及び時間Tが変わる。また、電圧Vo(=Vzd+Vt)も変わるため、二次側に出力される高電圧の値(波高値)も変わる。つまり、ツェナー電圧Vzdを変更することで、高電圧が発生する周期(時間Tの逆数)と高電圧の値を同時に変更することができる。
電極4a及び電極4bで発生するイオンの量は、高電圧が発生する周期と高電圧の値に依存するため、ツェナー電圧Vzdを変更することで容易にイオン発生量を変更することができる。
例えば、ツェナー電圧Vzdを小さくすれば時間Taが短くなると共に時間Tが短くなり、同時に電圧Voが小さくなることで、二次側に出力される高電圧の値(波高値)も小さくなる。
(図7;可変抵抗追加)
また、図5に示す回路を図7のように変形してもよい。つまり、抵抗11とコンデンサ12とトランス3の一次巻線3aの一端との接続点と、ツェナーダイオード33のカソードとの間に、可変抵抗VRを挿入するのである。可変抵抗VRは、ツェナーダイオード33と直列に接続される。図7において、図5と同一の部分には同一の符号を付し、その構成及び動作の説明を省略する。スイッチ回路7aは、スイッチ回路7に可変抵抗VRを追加した構成となっている。
ツェナーダイオード33のツェナー電圧Vzdには、ある程度のばらつきがあるため、トランス3の二次側に発生する高電圧の値とその高電圧の発生する周期が変動する。具体的な一例として、ツェナー電圧Vzdは中心値から約±2.5〜3.0%でばらつく。ツェナー電圧Vzdが中心値から2.5%だけ小さいとき、周期は10%大きくなると共に高電圧の値は2%小さくなる。ツェナー電圧Vzdが中心値から2.5%だけ大きいとき、周期は10%小さくなると共に高電圧の値は2%大きくなる。しかし、図7のように可変抵抗VRを設ければ、可変抵抗VRの抵抗値を調整することで電圧V1がツェナー電圧Vzd以上となっているときのツェナー電流を調整することができ、電圧Voの値、ひいては二次側に発生する高電圧の値を調整することができると共に、高電圧の発生する周期を調整することができるようになる。つまり、ツェナー電圧Vzdのばらつきを吸収して、所望の高電圧を二次側で得ることができ、また所望の周期を得ることができる。但し、図7の構成においては、電圧Vo=Vzd+Vt+VVRとなっている。VVRは、抵抗31の両端子間電圧がゲートトリガ電圧Vtを等しくなっているときに、可変抵抗VRに加わる電圧である。
例えば、可変抵抗VRの抵抗値を大きくすれば、電圧V1がツェナー電圧Vzd以上となっているときのツェナー電流が減少し、サイリスタ18がオンするまでの時間Tが大きくなる。これによって、電圧Voが大きくなり、二次側に発生する高電圧の値(波高値)も大きくなると共に高電圧が発生する周期も変更される(小さくなる)。
また、ツェナーダイオード33のアノードと、サイリスタ18のゲートと抵抗31との接続点との間に可変抵抗VRを直列に挿入するようにしても構わない。
(図8;サーミスタ追加)
また、図5に示す回路を図8のように変形してもよい。つまり、抵抗11とコンデンサ12とトランス3の一次巻線3aの一端との接続点と、ツェナーダイオード33のカソードとの間に、サーミスタTHを挿入するのである。サーミスタTHは、ツェナーダイオード33と直列に接続される。図8において、図5と同一の部分には同一の符号を付し、その構成及び動作の説明を省略する。スイッチ回路7bは、スイッチ回路7にサーミスタTHを追加した構成となっている。
第1の温度(例えば、30℃)よりも高い第2の温度(例えば、50℃)における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサ、例えば、温度が上昇に伴って静電容量が低下する特性を有するコンデンサ(例えば、セラミックコンデンサ)を、充放電回路2のコンデンサ12として用いると、比較的高温時にコンデンサC12に蓄えられる電荷が減少する。つまり、コンデンサ12の両端子間電圧に相当する電圧V1が電圧Voであるときにおいてコンデンサ12に蓄えられる電荷が、高温になるにつれて低減する。この結果、比較的高温時においては、サイリスタ18がオンしたときにトランス3の一次巻線3aに流れる電流量も低減し、二次側に発生する高電圧の値も減少してしまう。
このような場合は、サーミスタTHとして、正の温度特性を有するサーミスタ(PTC ;positive temperature coefficient)を採用すればよい。正の温度特性を有するサーミスタは、温度の上昇につれて自身の抵抗値が上昇するため、高温時にツェナー電流を抑制する方向に働く。この結果、比較的高温時に、サイリスタ18のゲートにゲートトリガ電圧Vtが加わる電圧V1の値、即ち電圧Voが大きくなり、二次側に発生する高電圧の値の減少が抑制される。但し、図8の構成においては、電圧Vo=Vzd+Vt+VTHとなっている。VTHは、抵抗31の両端子間電圧がゲートトリガ電圧Vtを等しくなっているときに、サーミスタTHに加わる電圧である。
第1の温度(例えば、30℃)よりも低い第3の温度(例えば、10℃)における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサ、例えば、温度が低下に伴って静電容量が低下する特性を有するコンデンサ(例えば、フィルムコンデンサ)を、充放電回路2のコンデンサ12として用いると、比較的低温時にコンデンサC12に蓄えられる電荷が減少する。つまり、コンデンサ12の両端子間電圧に相当する電圧V1が電圧Voであるときにおいてコンデンサ12に蓄えられる電荷が、低温になるにつれて低減する。この結果、比較的低温時においては、サイリスタ18がオンしたときにトランス3の一次巻線3aに流れる電流量も低減し、二次側に発生する高電圧の値も減少してしまう。
このような場合は、サーミスタTHとして、負の温度特性を有するサーミスタ(NTC;negative temperature coefficient)を採用すればよい。負の温度特性を有するサーミスタは、温度の低下につれて自身の抵抗値が上昇するため、低温時にツェナー電流を抑制する方向に働く。この結果、比較的低温時に、サイリスタ18のゲートにゲートトリガ電圧Vtが加わる電圧V1の値、即ち電圧Voが大きくなり、二次側に発生する高電圧の値の減少が抑制される。
また、ツェナーダイオード33のアノードと、サイリスタ18のゲートと抵抗31との接続点との間にサーミスタTHを直列に挿入するようにしても構わない。
上記のようにサーミスタTHを挿入することで、比較的高温時や比較的低温時に生じうる二次側に発生する高電圧の値の減少を抑制することができる。
尚、図7の構成と図8の構成は、自由に組合せ可能である。例えば、可変抵抗VRとサーミスタTHの双方を、抵抗11とコンデンサ12とトランス3の一次巻線3aの一端との接続点と、ツェナーダイオード33のカソードとの間や、ツェナーダイオード33のアノードと、サイリスタ18のゲートと抵抗31との接続点との間に挿入するようにしても構わない。
<<第3実施形態>>
次に、第2実施形態を変形した第3実施形態について説明する。
図9は、第3実施形態に係る高圧駆動回路のブロック構成図である。図9において、図1及び図4と同一の部分には、同一の符号を付す。本実施形態に係る高圧駆動回路は、電源1と、充放電回路(充放電部)2と、トランス(昇圧トランス)3と、スイッチ回路(スイッチ部)7cと、タイミング可変回路8と、を有し、トランス3に高電圧出力部(イオン発生部)4を接続して構成される。高電圧出力部4には、イオンを発生するための電極が配置されているため、図9に示す高圧駆動回路と高電圧出力部4は、イオン発生器を構成しているとも言える。
図10に、図9の高圧駆動回路と高電圧出力部4の回路構成例を示す。図10において、図5と同一の部分には同一の符号を付す。図10の高圧駆動回路は、図5の高圧駆動回路におけるスイッチ回路7がスイッチ回路7cに置換されている点と、タイミング可変回路8が新たに設けられている点とを除けば、図5の高圧駆動回路と一致しており、一致する部分の重複する説明を省略する。
スイッチ回路7cは、スイッチ回路7に抵抗(タイミング変更用抵抗)41を追加した構成となっている。スイッチ回路7cの回路構成は、抵抗11とコンデンサ12とトランス3の一次巻線3aの一端との接続点と、ツェナーダイオード33のカソードとの間に、抵抗41を挿入している点以外、図5のスイッチ回路7の回路構成と一致している。
タイミング可変回路8は、抵抗42、44、45、46及び47、コンデンサ43、並びにNPN型バイポーラトランジスタであるトランジスタTR1及びTR2を有して構成される。
電源1と抵抗11との接続点(即ち、電源1の正電圧出力側)は、抵抗44を介してトランジスタTR1のコレクタに接続されていると共に、抵抗42を介してトランジスタTR1のベースに接続されている。また、トランジスタTR1のベースは、コンデンサ43を介して接地されており、トランジスタTR1のエミッタは、そのまま配線を介して接地されている。
トランジスタTR1のコレクタは、抵抗45を介してトランジスタTR2のベースに接続されており、トランジスタTR2のベースは、抵抗46を介してトランジスタTR2のエミッタに接続されている。トランジスタTR2のエミッタは接地されている。トランジスタTR2のコレクタは、抵抗47を介してツェナーダイオード33のカソードと抵抗41との接続点に接続されている。
今、抵抗41に発生する電圧をVrで表す。勿論、電圧Vrは、抵抗41に流れる電流量に応じて変化する。そして、他の実施形態と同じように、サイリスタ18のゲートトリガ電圧をVt、ツェナーダイオード33のツェナー電圧をVzd、とすると、電圧V1がVo=Vzd+Vt+Vrより低いタイミングにおいては、サイリスタ18はオフとなる。電圧V1がVo=Vzd+Vt+Vrに到達すると、サイリスタ18はオンとなって、コンデンサ12に蓄えられた電荷(エネルギー)は、トランス3の一次巻線3aとサイリスタ18を介して放電される。
サイリスタ18をオンにする電圧Voの成分のうち、(Vzd+Vt)は略一定となっているが、電圧Vrは、タイミング発生回路8の制御によって変化する。このタイミング発生回路8の動作を説明する。
電源1が起動し、電源1の出力電圧(電源1からの上記直流電圧)が規定電圧値にまで立ち上がると、抵抗11と抵抗44との接続点の電圧値は、0Vから該規定電圧値に上昇する。この電源1の出力電圧の立ち上がり時点を、以下、タイミングT0と呼ぶ。
タイミングT0では、トランジスタTR1はオフとなっており、電源1からの電流が抵抗44、45及び46を介して流れることにより、トランジスタTR2がオンする。タイミングT0にて上記規定電圧値が加わると、抵抗42の抵抗値とコンデンサ43の静電容量とによって定まる時定数に従って、トランジスタTR1のベース電圧は徐々に上昇していく。そして、該ベース電圧が約0.7Vに達すると、トランジスタTR1がオンとなって、トランジスタTR2のベース電圧が低下し、トランジスタTR2はオフとなる。トランジスタTR2がオフとなるタイミングを、タイミングT1と呼ぶ。
図11に、タイミングT0−T1間(タイミングT0とT1との間)の期間を含む、電圧V1及びV4の電圧波形を示す。タイミングT0以降は、第1及び第2実施形態で説明したのと同様にサイリスタ18のオン/オフが繰り返されるが、同一の電圧V1に対する電圧Vrは、タイミングT1以前の方がタイミングT1以降よりも大きくなる。タイミングT1以前においては、抵抗41に流れる電流の一部または全部が、トランジスタTR2を介してグランドライン(接地)に流れるからである。
このため、サイリスタ18をオンするためにコンデンサ12に蓄えるべき電荷量は、タイミングT1以前の方がタイミングT1以降よりも大きくなる。換言すると、サイリスタ18をオンするために必要な電圧V1(=Vzd+Vt+Vr)は、トランジスタTR2にバイパスされる電流量分だけ、タイミングT1以前の方がタイミングT1以降よりも大きい。
この結果、図11に示す如く、タイミングT1以前では、タイミングT1以降よりも、トランス3の二次側に発生する高電圧の電圧値(波高値)が大きくなると共に高電圧の発生周期が長くなる。タイミング発生回路8は、サイリスタ18がオンとなるタイミング(周期)を変化させる手段として機能する。
イオン発生器を(特に空気の汚れた環境下において)長時間使用すると、放電面に汚染物質が付着し、放電が弱まってイオン生成量が低下するが、タイミングT0−T1間における比較的大きな高電圧が上記汚染物質を放電面から飛ばす。このため、本実施形態によれば、長期的に安定したイオン発生器を構成することが可能である。また、最初に放電を行うときの(放電1回目の)放電開始電圧(放電を開始するために必要な最低電圧)は、それ以降における放電開始電圧よりも通常高いことが知られているが、上記の如く、通電初期に放電面に与える電圧を一時的に高くすることで、通電初期における放電のスムーズ化が図られる。また、放電開始電圧は、放電面に対する汚染物質の付着によっても増加するが、通電初期における比較的大きな高電圧が該汚染物質を飛ばすように作用するため、これによっても放電のスムーズ化が図られる。
また、例えばイオン発生器の電源がオフとなって電源1がオフとなると、電源1の出力電圧は0Vとなる。そして、次回に、そのイオン発生器の電源をオンとすると、電源1がオンとなって電源1の出力電圧は0Vから上記規定電圧値まで上昇し、上述のタイミングT0以降の動作が繰り返される。つまり、イオン発生器の電源のオンごとに(電源1の出力電圧の立ち上がりことに)、上記のタイミングT0−T1間の動作が自動的に行われる。
尚、図11にも表されているが、タイミングT0−T1間の期間の長さは、サイリスタ18のオン/オフの周期の逆数(サイリスタ18がオンとなってから次にオンとなるまでの期間の長さ)よりも長く、例えば、それの数倍〜数1000倍とされる。また、図11では、タイミングT1とサイリスタ18のオンのタイミングが一致しているが、それらの一致または不一致は任意である。
抵抗42とコンデンサ43は、電源1の出力電圧(電源電圧とも呼べる)を入力信号とするローパスフィルタを構成しており、該ローパスフィルタの出力信号値によって、トランジスタTR2を含んで構成されるバイパス回路に流れる電流量が自動的に制御される。つまり、図10のタイミング可変回路8は、電源1の出力電圧の立ち上がり時における、電源1からの電圧の電圧値変化(即ち、0Vから規定電圧値までの変化)を利用して、上記バイパス回路に流れる電流量を自動的に制御する回路である。
図10に示したタイミング可変回路8の回路構成は一例であり、「所定期間、サイリスタ18がオンとなるタイミング(周期)を変化させてトランス3の二次側の高電圧を変化させる」という機能を損なわない限り、様々な変形が可能である。
例えば、図示されないマイクロコンピュータ等からの信号を用いてトランジスタTR2のオン/オフを制御することにより、タイミングT1以降の任意のタイミングT2において、トランジスタTR2をオンするようにしてもよい。そして、タイミングT2以降の任意のタイミングT3において、再度トランジスタTR2をオフにする。
具体的には、図12のように高圧駆動回路を構成する。図12において、他の図と同一の部分には同一の符号を付してある。図12の回路では、抵抗42及び44、コンデンサ43並びにトランジスタTR1が省略されている代わりに、マイクロコンピュータ等からの外部信号を受ける端子50が設けられている。端子50は、抵抗45を介してトランジスタTR2のゲートに接続されている。このように構成することにより、任意のタイミングで、任意の長さだけ、トランジスタTR2をオンとして、サイリスタ18のオンとするタイミング(周期)を変化させることが可能となる。
また、図10及び図12において、可変抵抗またはサーミスタを抵抗41として採用しても良い。また、図10及び図12において、抵抗41とツェナーダイオード33との間に直列に可変抵抗またはサーミスタを別途挿入するようにしてもよい。
第1〜第3実施形態に係る高圧駆動回路をイオン発生器に適用したものを例示しているが、本発明に係る高圧駆動回路は、空気清浄機、静電プリンタ、複写機、オゾナ(オゾン)発生装置、除電装置(静電気除去装置)等、様々な機器に適用可能である。また、第1〜第3実施形態に係る高圧駆動回路を備えたイオン発生器は、小型化及び低コスト化が図られているため、空気調和機、除湿器、加湿器、空気清浄機、冷蔵庫、ファンヒータ、電子レンジ、洗濯乾燥機、掃除機、殺菌装置などの様々な電気機器に好適である。
本発明の第1実施形態に係る高圧駆動回路及びイオン発生器のブロック構成図である。 図1の高圧駆動回路及びイオン発生器の回路構成を示す図である。 図2の回路の各部の電圧波形を示す図である。 本発明の第2実施形態に係る高圧駆動回路及びイオン発生器のブロック構成図である。 図4の高圧駆動回路及びイオン発生器の回路構成を示す図である。 図5の回路の各部の電圧波形を示す図である。 図5に示す回路の変形例を示す図である。 図5に示す回路の他の変形例を示す図である。 本発明の第3実施形態に係る高圧駆動回路及びイオン発生器のブロック構成図である。 図9の高圧駆動回路及びイオン発生器の回路構成を示す図である。 図10の回路の各部の電圧波形を示す図である。 図10に示す回路の変形例を示す図である。
符号の説明
1 電源
2 充放電回路
3 トランス
3a 一次巻線
3b 二次巻線
4 高電圧出力部
4a、4b 電極
5 タイミング発生回路
6、7、7a、7b、7c スイッチ回路
8 タイミング可変回路
11 抵抗
31 抵抗(トリガ用抵抗)
12 コンデンサ
18 サイリスタ
33 ツェナーダイオード
VR 可変抵抗
TH サーミスタ
41 抵抗(タイミング変更用抵抗)
TR1、TR2 トランジスタ

Claims (13)

  1. トランスと、
    トランス一次側の通電のオン/オフをスイッチングするスイッチ回路と、
    電源とトランス一次側との間に介在し、トランスに供給する電荷を蓄える充放電回路と、
    を備え、前記スイッチ回路は、
    前記充放電回路の蓄積電荷量に対応した電圧を受けるツェナーダイオードと、
    電源とトランス一次側との間に介在し、前記ツェナーダイオードに流れる電流が規定値以上のときに、オンとなるサイリスタと、を備えている
    ことを特徴とする電圧発生回路。
  2. 前記スイッチ回路は、前記ツェナーダイオードとトリガ用抵抗とを直列接続して構成される直列回路を有し、
    前記ツェナーダイオードに流れる電流によって前記トリガ用抵抗に発生した電圧が前記サイリスタのゲートに供給される
    ことを特徴とする請求項1に記載の電圧発生回路。
  3. 前記スイッチ回路は、更に前記ツェナーダイオードと直列接続された可変抵抗を有して構成される
    ことを特徴とする請求項1又は請求項2に記載の電圧発生回路。
  4. 前記スイッチ回路は、更に前記ツェナーダイオードと直列接続されたサーミスタを有して構成される
    ことを特徴とする請求項1又は請求項2に記載の電圧発生回路。
  5. 前記充放電回路は、第1の温度よりも高い第2の温度における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサを備え、該コンデンサに前記電荷を蓄えるように構成されており、
    前記サーミスタは、正の温度特性のサーミスタである
    ことを特徴とする請求項4に記載の電圧発生回路。
  6. 前記充放電回路は、第1の温度よりも低い第3の温度における静電容量が、第1の温度における静電容量よりも小さくなる特性を有するコンデンサを備え、該コンデンサに前記電荷を蓄えるように構成されており、
    前記サーミスタは、負の温度特性のサーミスタである
    ことを特徴とする請求項4に記載の電圧発生回路。
  7. 前記ツェナーダイオードに流れる電流を規定値以上とするための前記充放電回路の蓄積電荷量が可変となるように、前記サイリスタがオンとなるタイミングを可変にするタイミング可変回路を更に備えている
    ことを特徴とする請求項1に記載の電圧発生回路。
  8. 前記スイッチ回路は、前記ツェナーダイオードとトリガ用抵抗とタイミング変更用抵抗とを直列接続して構成される直列回路を有し、
    前記ツェナーダイオードに流れる電流によって前記トリガ用抵抗に発生した電圧が前記サイリスタのゲートに供給され、
    前記直列回路と前記トランス一次側には、前記充放電回路の蓄積電荷量に対応した電圧が印加され、
    前記タイミング可変回路は、前記タイミング変更用抵抗に接続されたバイパス回路を備え、前記タイミング変更用抵抗と前記バイパス回路を介して流れるバイパス電流の電流量を制御することにより、前記サイリスタがオンとなるタイミングを変化させる
    ことを特徴とする請求項7に記載の電圧発生回路。
  9. 前記タイミング可変回路は、前記電源からの電源電圧の供給を受けて動作し、該電源電圧の立ち上がり時の電源電圧値の変化を利用して、自動的に前記バイパス電流の電流量を制御する
    ことを特徴とする請求項8に記載の電圧発生回路。
  10. 前記タイミング可変回路は、前記電源からの電源電圧を受けるローパスフィルタを備え、該電源電圧の立ち上がり時の前記ローパスフィルタの出力信号値に応じて前記バイパス回路を制御することにより、自動的に前記バイパス電流の電流量を制御する
    ことを特徴とする請求項8に記載の電圧発生回路。
  11. 前記タイミング可変回路は、前記電源からの電源電圧の立ち上がりごとに、
    所定期間における、前記ツェナーダイオードに流れる電流を規定値以上とするための前記充放電回路の蓄積電荷量を、他の期間のそれと異ならせる
    ことを特徴とする請求項7〜請求項10の何れかに記載の電圧発生回路。
  12. 前記タイミング可変回路は、外部からの信号に基づいて前記サイリスタがオンとなるタイミングを変化させる
    ことを特徴とする請求項7または請求項8に記載の電圧発生回路。
  13. 請求項1〜請求項12の何れかに記載の電圧発生回路を備え、
    前記電圧発生回路の前記トランスの二次側に発生する電圧を利用してイオンを発生させる
    ことを特徴とするイオン発生器。
JP2005361769A 2004-12-22 2005-12-15 電圧発生回路及びイオン発生器 Expired - Fee Related JP4646796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005361769A JP4646796B2 (ja) 2004-12-22 2005-12-15 電圧発生回路及びイオン発生器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004370511 2004-12-22
JP2005361769A JP4646796B2 (ja) 2004-12-22 2005-12-15 電圧発生回路及びイオン発生器

Publications (2)

Publication Number Publication Date
JP2006204087A true JP2006204087A (ja) 2006-08-03
JP4646796B2 JP4646796B2 (ja) 2011-03-09

Family

ID=36961580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361769A Expired - Fee Related JP4646796B2 (ja) 2004-12-22 2005-12-15 電圧発生回路及びイオン発生器

Country Status (1)

Country Link
JP (1) JP4646796B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060691A (ja) * 2007-08-30 2009-03-19 Murata Mfg Co Ltd インバータ装置及びその設計方法
JP2010244973A (ja) * 2009-04-09 2010-10-28 Nittoh Kogaku Kk Led照明装置およびled発光装置
US12021138B2 (en) 2022-02-18 2024-06-25 Littelfuse, Inc. Thyristor assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4214528Y1 (ja) * 1964-04-03 1967-08-18
JPS5254927A (en) * 1975-10-31 1977-05-04 Sugiyama Kazuya Electrode member for discharge generating spark for gas firing
JPS52120069A (en) * 1976-04-01 1977-10-08 Sanyo Electric Co Ltd Spark generating circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4214528Y1 (ja) * 1964-04-03 1967-08-18
JPS5254927A (en) * 1975-10-31 1977-05-04 Sugiyama Kazuya Electrode member for discharge generating spark for gas firing
JPS52120069A (en) * 1976-04-01 1977-10-08 Sanyo Electric Co Ltd Spark generating circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060691A (ja) * 2007-08-30 2009-03-19 Murata Mfg Co Ltd インバータ装置及びその設計方法
JP2010244973A (ja) * 2009-04-09 2010-10-28 Nittoh Kogaku Kk Led照明装置およびled発光装置
US12021138B2 (en) 2022-02-18 2024-06-25 Littelfuse, Inc. Thyristor assembly

Also Published As

Publication number Publication date
JP4646796B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4519333B2 (ja) パルスac式除電装置
US20100091421A1 (en) Inrush current preventing circuit
KR940007076B1 (ko) 고전압 펄스를 발생시키기 위한 회로배열
JP4646796B2 (ja) 電圧発生回路及びイオン発生器
CN117353431B (zh) 一种占空比可调的电路结构
JP2009021110A (ja) 高電圧発生回路、イオン発生装置、及び電気機器
JP2007087932A (ja) 高電圧発生回路およびイオナイザー
JP2008059795A (ja) イオン発生装置
KR101054244B1 (ko) 임펄스발생기용 트리거장치 및 그 구동방법
JP4514664B2 (ja) イオン発生装置及び空気調節装置
JP2023038969A (ja) 高圧電源装置
JP2006032231A (ja) イオン発生装置および空気調節装置
JP4770953B2 (ja) 除電装置
JP4157359B2 (ja) 除電装置
JP2005237147A5 (ja)
JPH09322563A (ja) 高圧発生装置
JP2004063426A (ja) 除電装置
JP2004088953A (ja) イオン発生器用の高電圧発生回路及びイオン発生用とイグナイタ用とに兼用の高電圧発生回路
JP4515351B2 (ja) イオン発生装置および空気調節装置
JP2002027753A (ja) スイッチング電源回路
WO2020194661A1 (ja) 電源装置
JP2007018905A (ja) 高圧駆動回路およびイオン発生装置
JP2009295546A (ja) イオン発生装置
JP2003235263A (ja) 可変電流源
JP3093249U (ja) 空気イオン発生装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20071108

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Effective date: 20100921

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20101207

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20101207

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees