JP2004063426A

JP2004063426A - 除電装置

Info

Publication number: JP2004063426A
Application number: JP2002224139A
Authority: JP
Inventors: Daisuke Hayakawa; 早川　代祐
Original assignee: Sunx Ltd
Current assignee: Panasonic Industrial Devices SUNX Co Ltd
Priority date: 2002-07-31
Filing date: 2002-07-31
Publication date: 2004-02-26

Abstract

【課題】除電能力を向上させることができる高電圧発生装置を提供する。
【解決手段】高電圧発生回路３には第１の整流回路３２と第２の整流回路３３の直列回路が備えられており、入力端子３１ａと第１の整流回路３２と第２の整流回路３３との直列回路の共通接続点との間には第１のコンデンサ３４が接続され、第１の整流回路３２及び第２の整流回路３３の両端には第２のコンデンサ３５が接続されると共に、出力端子３１ｂにも接続されている。そして、両整流回路３２，３３には、整流制御回路３６の出力信号線が接続され、出力された制御信号に応じて整流方向が切り替えられるようになっている。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、除電装置に関する。
【０００２】
【従来の技術】
除電装置には、従来から特開２０００−５８２９０公報に開示されているものが挙げられる。これは、図３に示すように、電源７１からの出力電圧を、正極性及び負極性の高電圧発生回路７３，７４に交互に供給して、これら高電圧発生回路７３，７４からの正負の高電圧を放電電極７７に印加するものである。
【０００３】
具体的には、スイッチ７２ａ，７２ｂを介して電源７１と両高電圧発生回路７３，７４とが接続され、これらスイッチ７２ａ，７２ｂは、スイッチ制御回路７５からの制御信号により交互にオンされるようになっている。両高電圧発生回路７３，７４の出力端子の間には、互いに直列接続された２つの抵抗７６ａ，７６ｂが接続されており、この共通接続点に放電電極７７が接続された構成とされている。まず、スイッチ制御回路７５により、スイッチ７２ａがオンされると、正極性の高電圧発生回路７３のコンデンサ群７３ａが充電されることによって正の高電圧が生成される。そして、その出力電圧が抵抗７６ａ，７６ｂに印加され、負極性の高電圧発生回路７４側に接続された抵抗７６ｂの分担電圧が放電電極７７に印加される。放電電極７７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり正のイオンが発生する。
【０００４】
一方、スイッチ７２ｂがオンされると、負極性の高電圧発生回路７４のコンデンサ群７４ａが充電されることによって負の高電圧が生成される。そして、その出力電圧が抵抗７６ａ，７６ｂに印加され、正極性の高電圧発生回路に接続された抵抗７６ａの分担電圧が放電電極７７に印加される。放電電極７７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり負のイオンが発生する。
【０００５】
【発明が解決しようとする課題】
しかしながら、放電電極７７には、高電圧発生回路７３，７４の出力電圧よりも低い電圧しか印加されないため、放電開始電圧に相当する電圧を放電電極に印加するには、この放電開始電圧よりも高い電圧を出力しなければならない。これによって、高電圧発生回路７３，７４の出力電圧を無用に高くしなければならないという欠点がある。
【０００６】
ところで、スイッチ７２ａ，７２ｂがオフされた側の高電発生回路７３，７４は電源７１からの電圧供給が絶たれて、コンデンサ群７３ａ，７４ａが放電されるのであるが、放電が完了するまでは電源が接続された側の高電圧発生回路７３，７４の電圧出力による抵抗７６ａ，７６ｂへの印加電圧とは逆極性の電圧が印加されるため、結果として、放電電極への印加電圧の上昇が抑制されてしまう。ここで、コンデンサ群７３ａ，７４ａの放電時間は電荷の通る抵抗７６ａ，７６ｂの抵抗値とコンデンサの静電容量との積で表される時定数に依存することから、電荷の通る抵抗７６ａ、７６ｂの抵抗値は、できれば低いほうが望ましい。
【０００７】
しかしながら、上記構成では、２つの抵抗素子７６ａ，７６ｂを介してコンデンサ群７３ａ，７４ａが放電されるので、その放電時間が長時間に亘り、電源が接続された側の高電圧発生回路７３，７４による放電電極２７への印加電圧の上昇を大きく妨げてしまう。この結果、放電電極７７の印加電圧が放電開始電圧に到達するまで長時間を要するから、イオンの生成時間が制限される、即ち、イオン生成量が減少してしまい、結局、除電能力を低下させている。
【０００８】
本発明は上記のような事情に基づいて完成されたものであって、除電能力を向上させることができる除電装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するための手段として、請求項１の発明は、整流方向を互いに同じくして直列接続された一対の整流手段を備え、両整流手段の共通接続点が第１のコンデンサを介して交流電源の一端に接続されると共に、前記両整流手段の直列回路の両端には第２のコンデンサが接続され、この第２のコンデンサの一端が共通ラインとした前記交流電源の他端に接続されるとともに、第２のコンデンサの他端を出力端子とした倍電圧整流回路が備えられ、前記出力端子に連なる放電電極と前記共通ラインとの間にコロナ放電を生じさせて正負のイオンを発生させるようにした除電装置において、前記整流手段は双方向に整流方向を切り替え可能とされており、これら整流手段の整流方向が互いに同一方向とされるように所定周期で同期させてその整流方向を切り替える整流制御手段が設けられているところに特徴を有する。
【００１０】
請求項２の発明は、請求項１の発明において、前記高電圧発生回路は複数設けられ、コッククロフト型に接続されているところに特徴を有する。
【００１１】
請求項３の発明は、請求項１又は請求項２の発明において、前記整流手段はダイオードと整流用スイッチとの直列回路を２つ備え、それぞれのダイオードの整流方向が互いに逆となるように並列接続されて構成され、前記整流制御手段は前記整流用スイッチを互い違いにオンするようにオン・オフ作動させるものであるところに特徴を有する。
【００１２】
【発明の作用及び効果】
従来の除電装置では、高電圧発生回路からの出力電圧が抵抗により分担され、この分担電圧が放電電極に印加されるため、放電電極に印加すべき電圧よりも高い電圧を出力しなければならない。また、高電圧発生回路のコンデンサの放電は、その静電容量と蓄えられた電荷が通る抵抗の抵抗値との積で表される時定数に基づいた放電時間で放電が完了する。従って、従来の構成では２つの抵抗を介して放電されるので、時定数が大きくなり放電時間が長時間に亘る。ここで、コンデンサが放電中であるときには、このコンデンサにより、抵抗には電源が供給されている側の高電圧発生回路による印加電圧とは逆極性の電圧印加が生じ、結果として、この高電圧発生回路による抵抗への印加電圧の電圧上昇が大きく妨げられてしまう。これによって、放電電極への印加電圧の電圧上昇が遅れて、放電開始電圧に至るまでの時間が長引き、イオン生成時間が短くなることによりイオン生成量が減少するという問題がある。
【００１３】
この点、請求項１の発明では、第２のコンデンサの充電電圧が出力され、これが放電電極間に印加されるから、無用に高電圧発生回路の出力電圧を高くする必要がない。また、整流制御手段により整流手段の整流方向を交互に切り替える構成としているから、第２のコンデンサの充電電圧の極性が瞬時に切り替わり、所定の電圧をより短い時間で得ることができる。また、抵抗による電力消費がないので、消費電力を低く抑えることもできる。
さらには、高電圧発生回路を複数設け、これら高電圧発生回路をコッククロフト型に接続すれば、より高い電圧が得られる。また、各第２のコンデンサの極性は整流手段により瞬時に切り替えられるから、所定の電圧を得るまでの時間を、高電圧発生回路を単体で用いた場合と同等にできる。
【００１４】
【発明の実施の形態】
＜第１実施形態＞
本発明に係る除電装置の一実施形態について図１を参照して説明する。
本実施形態の除電装置は、交流電源１からの電圧をトランス２により昇圧し、さらに高電圧発生回路３にて高電圧を発生させ、ここの高電圧を放電電極４に印加することにより、コロナ放電を起こしてイオンを生成するものである。
【００１５】
さて、高電圧発生回路３は図１に示す通りの構成とされている。即ち、高電圧発生回路３には、第１の整流回路３２と第２の整流回路３３との直列回路が備えられ、入力端子３１ａと、この直列回路の共通接続点との間には第１のコンデンサ３４が接続され、第１の整流回路３２及び第２の整流回路３３の両端には第２のコンデンサ３５が接続されており、このコンデンサ３５の一端が出力端子３１ｂに接続されている。そして、両整流回路３２，３３には、整流制御回路３６の出力信号線が接続され、出力された制御信号に応じて整流方向が切り替えられるようになっている。また、出力端子３１ｂには放電電極４が接続されている。
【００１６】
第１の整流回路３２は第１のダイオード３２ａのアノードに第１のＦＥＴ３２ｂのソースを接続した直列回路と、第２のダイオード３２ｃのカソードに第２のＦＥＴ３２ｄのドレインを接続した直列回路とが設けられ、ダイオード３２ａ，３２ｃの整流方向が互いに逆となるように両直列回路が並列接続されている。また、それぞれのＦＥＴ３２ｂ，３２ｄのゲート・ソース間には、例えば発光ダイオードＤとフォトダイオードＰＤとからなるフォトカプラ３２ｅ，３２ｆが介されており、フォトダイオードＰＤがＦＥＴ３２ｂ、３２ｄのゲート・ソース間に接続されている。第２の整流回路３３は、第１の整流回路３２と同一の回路構成であり、第１の整流回路の構成と区別するために符号を３３として、添え字を共通としている。
尚、各ＦＥＴ３２ｃ，３２ｄ，３３ｃ，３３ｄは、例えばエンハンスメント型のＮ−ＭＯＳＦＥＴとされている。また、高電圧発生回路３を複数設けてコッククロフト型に接続してもよく、このようにすれば、さらに高い電圧を取り出すことができる。
【００１７】
フォトカプラ３２ｅ，３２ｆ，３３ｅ，３３ｆの発光ダイオードＤは整流制御回路３６の出力信号線に接続されており、ここから出力されるハイレベル「Ｈ」・ロウレベル「Ｌ」が交互に続くパルス状の制御信号を受けるようになっている。このうち、フォトカプラ３２ｆ，３３ｆのダイオードＤはＮＯＴ回路３７を介して整流制御回路３６の信号線に接続されている。
【００１８】
以下、本実施形態の作用について説明する。
交流電源１からの電圧はトランス２により所定の電圧に昇圧され、ダイオード３２ａ，３２ｃ，３３ａ，３３ｃ及びＦＥＴ３２ｂ，３２ｄ，３３ｂ，３３ｄを介して、コンデンサ３４，３５が充電される。このとき、コンデンサ３５の充電電圧はトランス２の二次電圧の２倍の電圧とされる。尚、第２のコンデンサの充電電圧は放電電極４にてコロナ放電を起こすための放電開始電圧よりも所定電圧だけ高い電圧である。
まず、整流制御回路３６からの制御信号が「Ｈ」のときには、フォトカプラ３２ｅ，３３ｅの発光ダイオードＤが発光することによってフォトダイオードＰＤに電流が流れて電位差が生ずる。すると、ＦＥＴ３２ｂ，３３ｂがオンするから、コンデンサ３５には出力端子３１ｂが正の電圧となるように充電される。従って、出力端子３１ｂが負となるようにコンデンサ３５が充電されているときには、ダイオード３２ａ，３３ａ，３２ｂ，３３ｂを介して電荷が移動して、出力端子３１ｂが正の電圧となるように極性が反転する。
【００１９】
逆に、整流制御回路３６からの制御信号が「Ｌ」のときには、フォトカプラ３２ｆ，３３ｆの発光ダイオードＤが発光することによってフォトダイオードＰＤに電流が流れる。すると、ＦＥＴ３２ｄ，３３ｄがオンするから、コンデンサ３５には出力端子３１ｂが負の電圧となるように充電される。従って、出力端子３１ｂが正となるようにコンデンサ３５が充電されているときには、ダイオード３２ｃ，３３ｃ，３２ｄ，３３ｄを介して電荷が移動して、出力端子３１ｂが負となるように極性が反転する。これによって、放電電極４には、正負の電圧が交互に印加され、放電開始電圧に到達すると正負のイオンが生成される。
【００２０】
本実施形態の除電装置によれば、高電圧発生回路の出力電圧が放電電極に印加されるから、この高電圧発生回路の出力電圧を無用に高くする必要がない。
また、ＦＥＴ３２ｂ，３２ｄ，３３ｂ，３３ｄのスイッチングにより、充電されたコンデンサ３５の極性を反転するようにしているから、極めて短い時間で極性を反転することができる。これによって、放電電極４に印加される正負の電圧の放電開始電圧に到達するまでの時間を極めて短くすることができるから、放電開始電圧以上の電圧に維持される時間を長くできる。この結果、正負イオンの生成時間が長くなり、もって、イオン生成量を増加させて除電能力を向上させることができるのである。
【００２１】
＜第２実施形態＞
本発明に係る高電圧発生装置を除電装置に適用した一実施形態について図１を参照して説明する。尚、第１実施形態と同一の部分には同一の符号を付して重複する説明を省略する。
本実施形態の除電装置は直流電源５が用いられており、トランス２と直流電源５との間にトランジスタ６を接続して、スイッチング動作させることにより直流電源５からの直流電圧を交流電圧に変換してトランス２に供給する構成とされている。このような構成としても第１実施形態と同様の効果が得られる。
【００２２】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、発光ダイオードＤとフォトダイオードＰＤからなるフォトカプラを用いた構成を示したが、例えば、発光ダイオードＤとフォトトランジスタとからなるフォトカプラを用いても良い。
【００２３】
（２）また、１つの高電圧発生回路により構成される除電装置を示したが、この高電圧発生回路を多段に重ねた構成としても良い。
【００２４】
（３）上記実施形態では、スイッチとしてＮチャネル型のＭＯＳＦＥＴを用いたが、例えば、Ｐチャネル型のＭＯＳＦＥＴであっても良い。
【００２５】
（４）また、ダイオード３２ａ，３２ｃ，３３ａ，３３ｃの代わりにダイオード接続（ＮＰＮ型のトランジスタの場合にはベース・コレクタ間を接続し、ＰＮＰ型トランジスタの場合にはベース・エミッタ間を接続することをいう）されたトランジスタを用いる構成としても良い。
【図面の簡単な説明】
【図１】第１実施形態に係る除電装置の回路図
【図２】第２実施形態に係る除電装置の回路図
【図３】従来の除電装置の回路図
【符号の説明】
１…電源
３…高電圧発生回路
４…放電電極
３２ａ，３２ｃ，３３ａ，３３ｃ…ダイオード
３２ｂ，３２ｄ，３３ｂ，３３ｄ…ＦＥＴ
３２ｅ，３２ｆ，３３ｅ，３３ｆ…フォトカプラ
３４，３５…コンデンサ
３６…整流制御回路

Claims

整流方向を互いに同じくして直列接続された一対の整流手段を備え、両整流手段の共通接続点が第１のコンデンサを介して交流電源の一端に接続されると共に、前記両整流手段の直列回路の両端には第２のコンデンサが接続され、この第２のコンデンサの一端が共通ラインとした前記交流電源の他端に接続されるとともに、第２のコンデンサの他端を出力端子とした倍電圧整流回路が備えられ、前記出力端子に連なる放電電極と前記共通ラインとの間にコロナ放電を生じさせて正負のイオンを発生させるようにした除電装置において、
前記整流手段は双方向に整流方向を切り替え可能とされており、これら整流手段の整流方向が互いに同一方向とされるように所定周期で同期させてその整流方向を切り替える整流制御手段が設けられていることを特徴とする除電装置。
前記高電圧発生回路は複数設けられ、コッククロフト型に接続されていることを特徴とする請求項１に記載の除電装置。
前記整流手段はダイオードと整流用スイッチとの直列回路を２つ備え、それぞれのダイオードの整流方向が互いに逆となるように並列接続されて構成され、前記整流制御手段は前記整流用スイッチを互い違いにオンするようにオン・オフ作動させるものであることを特徴とする請求項１又は請求項２に記載の除電装置。