JP2006196954A - フレームレート変換装置 - Google Patents

Abstract

【課題】２４Ｐ映像信号を５０Ｉ映像信号に変換する際、５０Ｉ映像信号の２５フレームに１回同じフレームを連続して出力することにより、フレーム時間軸方向の直線性が失われ、視覚的な違和感を生じるという課題を有していた。
【解決手段】２４Ｐ映像信号から５０Ｉ映像信号へのフレームレート変換を行うフレームレート変換装置において、２４Ｐ映像信号を入力する入力手段と、入力した前記２４Ｐ映像信号を一時的に保存する一時記憶手段と、前記一時記憶手段から映像信号を５０Ｉ映像信号として読み出す読み出し手段と、前記５０Ｉ映像信号のフレーム同期信号に基づいて計数を行う計数手段と、プルダウン制御装置とを備え、前記計数手段は前記５０Ｉ映像信号の連続する２５個のフレーム番号を出力し、前記プルダウン制御手段は５０Ｉ映像信号の最初の３フレームを２４Ｐ映像信号の最初の２フレームから変換して生成するように構成した物である。
【選択図】図２

Description

本発明は、２４フレーム／秒の速度で撮影された映像を入力し、ＰＡＬ方式の映像信号（５７６／５０Ｉ）に変換するフレームレート変換装置に関する。

映画などのようにフィルムで撮影した映像や、それと同等のフレーム数で撮像するＣＣＤ装置の映像信号を、ＰＡＬ方式のＴＶ受像機に表示し、あるいはＶＣＲ装置に記録できるようにする映像のフレームレート変換の一例として、１秒毎に同一フレームを連続して１フレームだけ繰り返すことで、１秒あたり１フレーム（２フィールド）分増加させて出力する方式（以後、繰り返し方式と記す）が知られている。前記繰り返し方式の実施例としては、特許文献１等が知られている。繰り返し方式を実施することで、２４フレーム／秒で構成されるプログレッシブ映像信号（以下２４Ｐ映像信号）を、ＰＡＬ方式のＴＶ受像機やＶＣＲ装置などの、５０フィールド／秒で構成されるインターレース映像信号（以下５０Ｉ映像信号）に変換することができる。

以下に、本発明の背景技術となる繰り返し方式の実施例について、図３を用いて説明する。図３は、２４Ｐ映像信号を５０Ｉ映像信号に変換する方法を示した変換チャート図である。図３において、３１は２４Ｐ映像信号の入力を示すチャートであり、各ブロックの番号は便宜的に付与したフレーム番号である。３２は５０Ｉ映像信号に変換する状態を示すチャートであり、各ブロックの下の番号は便宜的に付与したフレーム番号、各ブロック中の番号は便宜的に付与したフィールド番号である。横軸は時間軸であり、１秒間の映像信号が示されている。

連続する２４Ｐ映像信号３１の第１フレームのうち、奇数ラインで構成される映像信号を５０Ｉ映像信号３２の第１フィールドに変換（１−１）し、２４Ｐ映像信号３１の第１フレームのうち、偶数ラインで構成される映像信号を５０Ｉ映像信号３２の第２フィールドに変換（１−２）する。次の５０Ｉ映像信号３２の第２フレームは、再び、２４Ｐ映像信号３１の第１フレームの奇数ラインで構成される映像信号を５０Ｉ映像信号３２の第１フィールドに変換（１’−１）し、前記２４Ｐ映像信号３１の第１フレームの偶数ラインで構成される映像信号を５０Ｉ映像信号３２の第２フィールドに変換（１’−２）する。この結果、フィールド（１−１）と（１’−１）、（１−２）と（１’−２）は、それぞれが同一のフィールドとなる。

以後、２４Ｐ映像信号３１の第２フレームから第２４フレームは、それぞれのフレームで奇数ラインと偶数ラインに分離し、奇数ラインで構成される映像信号は、５０Ｉ映像信号３２の第３フレームから第２５フレームの第１フィールドに変換（２−１、３−１、・・・２４−１）し、偶数ラインで構成される映像信号は、５０Ｉ映像信号３２の第３フレームから第２５フレームの第２フィールドにそれぞれ変換（２−２、３−２・・・２４−２）する。

このように従来技術による方式では、２４フレーム周期を構成する２４Ｐ映像信号のうち１フレームを繰り返し連続して出力することで５０Ｉ映像信号の２５フレーム周期にフレームレート変換していた。
特開２０００−３４１５８３号公報

前記した従来の構成においては、以下に示す課題を有している。従来の構成では、２４Ｐ映像信号を５０Ｉ映像信号に変換する際、５０Ｉ映像信号の２５フレームに１回、繰り返し方式により同じ映像のフレームを連続して出力している。この連続して出力している期間、フレーム時間軸方向の直線性が失われる。すなわち、通常は各フレームの表示時間は１／２５秒であるが、同じ映像が繰り返される２フレームでは、その映像の表示時間は２／２５秒となり、ここで一瞬映像が止まるように見えるといった視覚的な違和感を生じる。

このことから、２４Ｐ映像信号を５０Ｉ映像信号に変換するには、できるだけフレーム時間軸の直線性を保ち視覚的に違和感なく表示できるのが望ましい。本発明は、映画などのようにフィルムで撮影した映像や、それと同等のフレーム数で撮像するＣＣＤ装置の映像信号を、ＰＡＬ方式の受像機やＶＣＲ装置などに違和感なく表示させるために、簡単な構成と制御方式で実現できるフレームレート変換装置を提供することを目的とする。

前記した課題を解決するため本発明のフレームレート変換装置は、２４Ｐ映像信号を入力する入力手段と、５０Ｉ映像信号のフレーム同期信号を入力する５０Ｉ同期信号入力手段と、入力手段から入力された２４Ｐ映像信号を少なくとも連続する２フレーム分一時的に記憶する一時記憶手段と、一時記憶手段から映像信号を５０Ｉ映像信号として出力する出力手段と、５０Ｉ映像信号のフレーム同期信号に基づいて第１乃至第２５のフレーム番号の計数を行う計数手段と、一時記憶手段への２４Ｐ映像信号の書き込み及び係数手段からのフレーム番号に基づいた一時記憶手段からの５０Ｉ映像信号の読み出しを制御するプルダウン制御手段とを備え、プルダウン制御手段は、２４Ｐ映像信号の連続する第１乃至第２４のフレームを５０Ｉ映像信号の連続する第１乃至第２５のフレームに変換する際、２４Ｐ映像信号の第１フレームを構成する奇数ラインを５０Ｉ映像信号の第１フレーム第１フィールド及び第２フレーム第１フィールドに変換し、２４Ｐ映像信号の第１フレームを構成する偶数ラインを５０Ｉ映像信号の第１フレーム第２フィールドに変換し、２４Ｐ映像信号の第２フレームを構成する奇数ラインを５０Ｉ映像信号の第３フレーム第１フィールドに変換し、２４Ｐ映像信号の第２フレームを構成する偶数ラインを５０Ｉ映像信号の第２フレーム第２フィールド及び第３フレーム第２フィールドに変換し、２４Ｐ映像信号の第３フレーム乃至第２４フレームのそれぞれを構成する奇数ラインを５０Ｉ映像信号の第４乃至第２５フレームの第１フィールドに変換し、２４Ｐ映像信号の第３フレーム乃至第２４フレームのそれぞれを構成する偶数ラインを５０Ｉ映像信号の第４乃至第２５フレームの第２フィールドに変換するように構成した物である。

本発明によれば、２４Ｐ映像信号から５０Ｉ映像信号に変換する際、２４Ｐ映像信号の異なる２フレームの映像を用いて５０Ｉ映像信号を補完することで、５０Ｉ映像信号のフレーム時間軸方向の連続性を改善し、変換後の５０Ｉ映像信号を視覚的に違和感なく見ることができるという効果を有している。

以下、本発明の実施の形態について図１、図２を用いて説明する。

図１は本発明の実施の形態によるフレームレート変換装置の構成を示した図、図２は図１の構成に基づいて２４Ｐ映像信号を５０Ｉ映像信号に変換する方法を示した変換チャート図である。

図１において、１１は入力手段としての２４Ｐ映像信号入力端子、１２は２４Ｐ映像信号のフレーム同期信号入力端子、１３は５０Ｉ映像信号のフレーム同期信号の入力端子、１４は一時記憶手段（メモリ）、１５はプルダウン制御手段、１６は計数手段（カウンタ）、１７は出力手段としての５０Ｉ映像信号出力端子である。なお、一時記憶手段１４は、２４Ｐ映像信号を５０Ｉ映像信号に変換する際に生じる映像信号の入出力の時間差を解消するために具備するものである。

図２において、２１は２４Ｐ映像信号の入力を示すチャート、２２は５０Ｉ映像信号に変換する状態を示すチャートである。また２１では、２４Ｐ映像信号の１秒間のフレーム数である２４コマに１〜２４までのフレーム番号を付与している。さらに２２では５０Ｉ映像信号のフレーム数である２５コマに１〜２５までのフレーム番号を付与している。

以下、フレームレート変換装置の動作について説明する。まず入力端子１１に入力された２４Ｐ映像信号を、一時記憶手段１４にフレーム番号順に書き込む。書き込みの際は、プルダウン制御手段１５が出力する書き込みアドレスに基づいて書き込みを行う。書き込みアドレスは、入力端子１２に入力される２４Ｐ映像信号のフレーム同期信号に基づいて制御される。書き込みアドレスの制御としては、例えば所定のフレーム数毎にフレームの切り替わりで書き込みアドレスを一定値に再設定する。以後、次の所定フレーム後の切り替わりを検出するまで、書き込みアドレスを更新していく。本実施の形態では、後述するように少なくとも連続する２フレームを同時に一時記憶手段１４に記憶しておく必要がある。したがって上記のように書き込みアドレスを制御する場合は、所定のフレーム数は、少なくとも２フレーム以上である必要がある。なお、書き込みアドレスを所定のフレーム数毎にフレームの切り替わりで再設定する際、常に同値に再設定する必要はなく、例えば書き込みアドレス設定値Ａと設定値Ｂをフレームごとに交互に切り替える制御であってもよい。この場合は所定のフレーム数は１であってもよい。また、設定値Ａと設定値Ｂの関係は、例えばＡ＋（所定フレーム数分のデータサイズ）≦Ｂとし、記録するデータが重複しないようにする。

一方、一時記憶手段１４に書き込まれた２４Ｐ映像信号は、プルダウン制御手段１５が出力する読み出しアドレスに基づいて、５０Ｉ映像信号に変換しながら読み出しを行う。読み出しアドレスは、入力端子１３に入力される５０Ｉ映像信号のフレーム同期信号が示すフレームの切り替わりとフィールドの切り替わり、及び計数手段１６が出力するカウント値に基づいて制御される。計数手段１６は５０Ｉ映像信号のフレーム数をカウントし、入力端子１３に入力される５０Ｉ映像信号のフレーム同期信号に基づいて例えばフレーム番号１〜２５をカウントする。

なお、係数手段１６は、入力される２４Ｐ映像信号のタイムコードの位相に合わせてリセットされるようにしてもよい。すなわち、２４Ｐ映像信号のフレームに付随するタイムコードのフレーム部分が２３から０になるタイミング（例えば０時０分０秒２３フレームから０時０分１秒０フレームになるタイミング）でフレーム番号が１になるようにしてもよい。

ここで、プルダウン制御手段１５が出力する読み出しアドレスの具体的な制御方法について説明する。５０Ｉ映像同期信号入力端子１３に入力された５０Ｉ映像信号のフレーム同期信号が示すフレームの切り替わりで、読み出しアドレスを所定のアドレス値に設定する。所定のアドレスは、前記書き込みアドレスが２４Ｐ映像信号のフレームの切り替わりで更新する設定値と同値であり、計数手段１６が出力するフレーム番号１の時は２４Ｐ映像信号のフレーム番号１が書き込まれたアドレスを、計数手段１６が出力するフレーム番号３〜２５の時は２４Ｐ映像信号のフレーム番号２〜２４が書き込まれたアドレスを設定する。この際、５０Ｉ映像信号の第１フィールド（図２、５０Ｉ映像信号２２における１−１、２−１、・・２４−１）は、２４Ｐ映像信号の各フレームを構成する奇数ラインから読み出すようにし、５０Ｉ映像信号の第２フィールド（図２、符号２２における１−２、２−２、・・２４−２）は、２４Ｐ映像信号の各フレームを構成する偶数ラインから読み出すように制御する。

そして、５０Ｉ映像信号のフレーム番号２では、第１フィールドは、２４Ｐ映像信号のフレーム番号１を構成する奇数ラインから読み出し、第２フィールドは、２４Ｐ映像信号のフレーム番号２を構成する偶数ラインから読み出すように制御する。このように５０Ｉ映像信号のフレーム番号２については、２４Ｐ映像信号のフレーム番号１及びフレーム番号２を参照して変換するため、一時記憶手段１４には、これら連続する２フレーム分のデータが記憶されている必要がある。

このように、２４Ｐ映像信号から５０Ｉ映像信号に変換する際は、５０Ｉ映像信号のフレーム番号１、３〜２５はそれぞれ２４Ｐ映像信号のフレーム番号１〜２４をインターレース信号に変換しながら読み出し、５０Ｉ映像信号のフレーム番号２は２４Ｐ映像信号のフレーム番号１、２から生成する。言い換えると、５０Ｉ映像信号の最初の３フレームを２４Ｐ映像信号の最初の２フレームから変換して生成し、５０Ｉ映像信号の他のフレームを対応する２４Ｐ映像信号の１フレームから生成するようにする。以後、入力される２４Ｐ映像信号の２４フレーム周期と、５０Ｉ映像信号の２５フレーム周期でこのプルダウン動作を繰り返す。

以上説明したように、５０Ｉ映像信号の２５フレーム周期において、最初の３フィールドを２４Ｐ映像信号のフレーム番号１から構成し、続く３フィールドを２４Ｐ映像信号のフレーム番号２から構成し、以後は２フィールドずつ変換する３：３：２プルダウン変換を行うことにより、２４Ｐ映像信号を５０Ｉ映像信号にフレームレート変換することができる。

なお、本実施の形態では、上記のような３：３：２プルダウン変換について説明を行ったが、５０Ｉ映像信号の連続する任意の３フレームを対応する２４Ｐ映像信号の２フレームから変換するようにしてもよい。例えば、２４Ｐ映像信号のフレーム番号２及び３から５０Ｉ映像信号の２〜４を生成し、２４Ｐ映像信号のフレーム番号１から５０Ｉ映像信号のフレーム番号１を生成し、２４Ｐ映像信号のフレーム番号４〜２４から５０Ｉ映像信号のフレーム番号５〜２５を生成する。

以上のように本発明によれば、ＰＡＬ方式などの５０フィールド／秒のインターレース方式の記録装置や表示装置を使って、２４Ｐ映像信号を５０Ｉ映像信号に視覚的に違和感なく変換するという効果を有し、映像信号のフレームレート変換装置として有用である。

本発明の実施の形態によるフレームレート変換装置の構成図 本発明の実施の形態によるフレームレート変換装置の変換チャート 従来のフレームレート変換装置の変換チャート

符号の説明

１１ ２４Ｐ映像信号入力端子
１２ ２４Ｐ映像同期信号入力端子
１３ ５０Ｉ映像同期信号入力端子
１４ 一時記憶手段
１５ プルダウン制御手段
１６ 計数手段
１７ ５０Ｉ映像信号出力端子
２１ ２４Ｐ映像信号
２２ ５０Ｉ映像信号
３１ ２４Ｐ映像信号
３２ ５０Ｉ映像信号

Claims (1)

1. ２４フレーム／秒の２４Ｐ映像信号を５０フィールド／秒の５０Ｉ映像信号にフレームレート変換するフレームレート変換装置であって、
   ２４Ｐ映像信号を入力する入力手段と、
   ５０Ｉ映像信号のフレーム同期信号を入力する５０Ｉ同期信号入力手段と、
   入力手段から入力された前記２４Ｐ映像信号を少なくとも連続する２フレーム分一時的に記憶する一時記憶手段と、
   前記一時記憶手段から映像信号を５０Ｉ映像信号として出力する出力手段と、
   前記５０Ｉ映像信号のフレーム同期信号に基づいて第１乃至第２５のフレーム番号の計数を行う計数手段と、
   前記一時記憶手段への２４Ｐ映像信号の書き込み及び前記係数手段からの前記フレーム番号に基づいた前記一時記憶手段からの５０Ｉ映像信号の読み出しを制御するプルダウン制御手段とを備え、
   前記プルダウン制御手段は、前記２４Ｐ映像信号の連続する第１乃至第２４のフレームを前記５０Ｉ映像信号の連続する第１乃至第２５のフレームに変換する際、
   前記２４Ｐ映像信号の第１フレームを構成する奇数ラインを前記５０Ｉ映像信号の第１フレーム第１フィールド及び第２フレーム第１フィールドに変換し、
   前記２４Ｐ映像信号の第１フレームを構成する偶数ラインを前記５０Ｉ映像信号の第１フレーム第２フィールドに変換し、
   前記２４Ｐ映像信号の第２フレームを構成する奇数ラインを前記５０Ｉ映像信号の第３フレーム第１フィールドに変換し、
   前記２４Ｐ映像信号の第２フレームを構成する偶数ラインを前記５０Ｉ映像信号の第２フレーム第２フィールド及び第３フレーム第２フィールドに変換し、
   前記２４Ｐ映像信号の第３フレーム乃至第２４フレームのそれぞれを構成する奇数ラインを前記５０Ｉ映像信号の第４乃至第２５フレームの第１フィールドに変換し、
   前記２４Ｐ映像信号の第３フレーム乃至第２４フレームのそれぞれを構成する偶数ラインを前記５０Ｉ映像信号の第４乃至第２５フレームの第２フィールドに変換する、
   フレームレート変換装置。

Images