JP3835390B2 - ２４ｐ可変速撮像記録装置 - Google Patents
２４ｐ可変速撮像記録装置 Download PDFInfo
- Publication number
- JP3835390B2 JP3835390B2 JP2002290055A JP2002290055A JP3835390B2 JP 3835390 B2 JP3835390 B2 JP 3835390B2 JP 2002290055 A JP2002290055 A JP 2002290055A JP 2002290055 A JP2002290055 A JP 2002290055A JP 3835390 B2 JP3835390 B2 JP 3835390B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- imaging
- output
- memory unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映画等の用途に使用される撮像信号を得ることができる２４Ｐ撮像信号記録装置に関するものである。
【０００２】
【従来の技術】
近年ＨＤ放送機器の進展により映画を電子化つまりフィルムをビデオテープで置換える電子シネマシステム等への動きが活発化し、テレビのフィールド周波数，走査方式６０ｉから映画のフレーム周波数２４Ｈｚ、しかも走査方式はＰ（Ｐ：プログレッシブ走査、以下Ｐと表示）の２４Ｐ等への対応が必要となってきた。
【０００３】
電子的にシネマ信号を作成するシステム構成としては大きく、撮像信号として２４Ｐ信号を得る、記録装置で２４Ｐレートの記録を行う、再生装置で再生することにより２４Ｐ信号を得るというシステム構成となる。
【０００４】
現在ＨＤ画像方式では、ＳＭＰＴＥ２７４ＭとＳＭＰＴＥ２９６Ｍでそれぞれ１０８０方式と７２０Ｐ方式の２４Ｐ信号の規格化がされている。
【０００５】
このＨＤ方式においては、撮像するコマ数を可変し、フィルムのシステムにさらに近づく可変速撮像信号の撮像、記録、再生システムが既に実現されている。
【０００６】
つまり、撮像、記録装置では各種フレームの撮像信号を撮像、記録でき、再生装置で２４Ｐ再生すると２４Ｐの１倍速と違い、スピードの変わった各種２４Ｐ可変速再生信号が得られるものである。（特願２０００−３３８６４４）
また、近年放送用としてはＨＤ以外のＳＤ（Ｓｔａｎｄａｒｄ Ｄｉｆｉｎｉｔｉｏｎ）方式においても、さらに業務用用途においても２４Ｐ信号を出力できる撮像装置、記録装置が出てきた。ＳＤ、業務用の場合は、６０ｉ走査方式が主である為、記録装置においては２４Ｐ信号をそのままＰ信号でなく、６０フィールドのインターレース信号に変換する所謂２：３プルダウンの形式で記録することが通常行われている。
【０００７】
従来の２４Ｐ可変速撮像記録装置の構成としては、例えば図１７に示す構成がある。図１７で、１はレンズ、２はＰ撮像信号を出力可能な撮像信号発生部、１５はフレームレートを変換するフレームレート変換部、６は撮像信号に各種カメラ処理を施す撮像信号処理部、８は記録部、９は表示部、１０は各部に必要な同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部信号、１６はフラグ信号発生部である。
【０００８】
以上のように構成された従来の２４Ｐ可変速記録装置の動作について図１７，図１８，図１９を用いて以下説明する。
【０００９】
図１８，図１９の（ａ）〜（ｃ）は、図１７の２４Ｐ可変速記録装置の各部（ａ）〜（ｃ）の信号波形図を示し、図１８が６０Ｐ撮像信号時、図１９が１２Ｐ撮像信号時を示している。つまり、図１８の場合が２４Ｐ信号に対して２．５倍速の可変速信号を、図１９が０．５倍速の可変速信号を得る場合を示している。
【００１０】
６０Ｐ撮像の場合、撮像信号発生部２では図１８（ａ）に示すように６０Ｐレートで連続して各フレーム（こま）の信号が出力される。フレームレート変換部１５は、この信号を書込みそのままのレートで読み出し出力する（同図（ｂ））。その後撮像信号処理部６で黒バランス、白バランス、マトリックス処理等カメラ処理の必要な処理が施された後記録部８及び表示部９へ出力される。ここでフラグ信号発生部１６は同図（ｃ）に示すフラグ信号を出力する。つまりこの場合全てのフレームで有効フラグを出力する。記録部８は６０Ｐレートで撮像信号を記録すると共に、フラグ信号も記録する。
【００１１】
２４Ｐの可変速信号を得る場合は、図示していない２４Ｐフレームレート変換器により、この記録された撮像信号の有効フレームを抜き出し、２４Ｐの時間軸に変換して出力することにより、同図（ｄ）に示す２４Ｐ可変速信号が得られる。
【００１２】
この場合、もとの１フレーム（１コマ）の信号が２．５倍の時間に伸長されていることが分る。
【００１３】
同様に図１９の１２Ｐ撮像の場合、撮像信号発生部の２の出力信号は同図（ａ）に示すように１／１２秒の間隔で飛び飛びに出力される。フレームレート変換部１５では、この信号を書込み、６０Ｐレートの信号として同図（ｂ）に示すようにコピーフレームを複数（この場合４フレーム）出力する。フラグ信号発生部１６は同図（ｃ）に示すように、コピーフレームを含めた同じ信号のフレームの一つにフラグを立てる。記録部８ではこのフラグ信号とコピーフレームを含めた全ての信号を６０Ｐレートで記録する。
【００１４】
フレームレート変換器の出力は、この場合同図（ｄ）に示すようになり、もとの１フレーム（１コマ）の信号が０．５倍の時間に変換されていることが分る。
【００１５】
このようにして、従来の２４Ｐ可変速撮像記録装置により通常の２４Ｐ撮像信号はもちろん、スローモーション，早送り等の可変速の２４Ｐ撮像信号も作成することができる。
【００１６】
【特許文献１】
特開２００２−１５２５６９公報
【００１７】
【発明が解決しようとする課題】
しかしながら上記従来の２４Ｐ可変速撮像記録装置においては、通常の２４Ｐ撮像信号及び、スローモーション，早送り等の可変速の２４Ｐ撮像信号も作成することができるが、記録レートをすべて６０Ｐとしてコピーフレームを作成する為、余分な記録部分が存在しテープの消費量が増える。さらに、実際の２４Ｐ可変速撮像信号を得ようと思うと、有効フレームを抜きだ出し、時間軸変換する２４Ｐフレームレート変換器が必要になり、システム規模が増大するという問題点があった。
【００１８】
本発明はかかる点を鑑み、テープの消費量を増やさず、かつＳＤ方式や業務用用途において、簡単なシステムで２４Ｐ可変速撮像記録装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この課題を解決するために本発明は、可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、この間欠的に読み出された信号を第２メモリ部で書込み、２：３プルダウンの形式に変換して読み出すように構成したものである。これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができる。
【００２０】
また、本発明は可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、第２メモリ部では撮像信号処理部出力に対し、２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し記録部へ出力、さらに第３メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として表示部へ出力するように構成したものである。
【００２１】
これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができるとともに、記録期間中の被写体の状況も表示部で確認できる。
【００２２】
また、本発明は可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、第２メモリ部では撮像信号処理部出力に対し、２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し記録部へ出力、さらに第３メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として表示部へ出力する、さらに第４メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として記録部へ、前記第２メモリ部出力が記録部へ出力されてない期間に出力するように構成したものである。
【００２３】
これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができ、かつ記録期間中の被写体の状況も表示部で確認できると共に、その時の撮像信号も記録できる。
【００２４】
【発明の実施の形態】
本発明の第１の発明は、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える切換え回路と、前記切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部とを備えるようにしたものであり、駆動パルス発生部のパルスを変えることにより、撮像信号発生部から種々のフレームレートの信号を出力し、それを第１メモリで書込み、間欠的に読み出し実質的に２４Ｐレートの信号に時間軸変換して撮像信号処理部へ出力する。第２メモリは撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力する作用を有する。
【００２５】
本発明の第２の発明は、上記第１の発明に加え、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み、インターレース信号に変換する第３メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２切換え回路の出力を表示する表示部を備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うようにしたものであり、第１の発明の作用に加え、第２メモリ部が撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力している期間にその期間の撮像信号を第３メモリ部がインターレース信号に変換して表示部に表示する作用を有する。また、第１切換え回路は第１メモリ部が読み出されてない期間に撮像信号発生部の出力信号が第３メモリ部入力されるように作用し、第２切換え回路は第２メモリ部、第３メモリ部の出力を切換えて表示部に表示する作用を有する。
【００２６】
本発明の第３の発明は、上記第２の発明に加え、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドのインターレース信号に変換し読み出す第３メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドのインターレース信号に変換し読み出す第４メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２メモリ部出力と前記第４メモリ部出力を切換える第３切換え回路と、前記第２切換え回路の出力を表示する表示部と、前記第３切換え回路の出力を記録する記録部とを備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うようにしたものであり、第１、第２の発明の作用に加え、第２メモリ部が撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力している期間にその期間の撮像信号を第３メモリ部が書込み、インターレース信号に変換して表示部に表示し、第４メモリ部がその期間の信号を書込み、インターレース信号に変換して記録部へ出力する作用を有する。また、第１切換え回路は第１メモリ部が読み出されてない期間に撮像信号発生部の出力信号が第３メモリ部入力されるように作用し、第２切換え回路は第２メモリ部、第３メモリ部の出力を切換えて表示部に表示する作用を有する。
【００２７】
また、第３切換え回路は第２メモリ部、第４メモリ部の出力を切換えて記録部へ出力する作用を有する。
【００２８】
以下、本発明の実施の形態について図面を用いて説明する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１における２４Ｐ可変速撮像記録装置の構成を示すブロック図である。
【００３０】
図１において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は撮像信号発生部２と第１メモリ部４の出力信号を切換える切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部である。
【００３１】
以上のように構成された実施の形態１による２４Ｐ可変速撮像記録装置の動作について、図２〜図６を用いて以下説明する。
【００３２】
図２は実施の形態１における撮像信号発生部の２の動作説明図、図３〜図６は図１の実施の形態１の各フレームレートでの動作説明図であり、各部（ａ）〜（ｅ）の信号波形図を示す。
【００３３】
撮像信号発生部２は、レンズ１からの被写体像を所定の時間間隔で蓄積、読み出しを繰り返し、撮像信号を出力する。図２（ａ）〜（ｊ）には、種々のフレームレートでの撮像信号出力を示す。例えば同図（ａ）では６０Ｐ撮像信号であり、信号出力タイミングは（１／６０）秒毎に１フレーム毎出力される（同図（ｂ））。同様に同図（ｃ）に示す４８Ｐ撮像信号の場合は、出力タイミングは（１／４８）秒毎に出力されるが出力信号は同図（ｄ）に示すように６０Ｐ撮像信号の場合と同じ読み出しレートで出力される。その他のフレームレートの場合も同様である。これにより、読み出し（転送）時間が長くなることによる暗電流等のノイズ増大を防げる。駆動パルス発生部３は上記出力信号になるように、各出力フレームレートに応じて駆動パルスを変える。以上のようにして、撮像信号発生部２からは種々のフレームレートの撮像信号が出力される。
【００３４】
図３では、６０Ｐ撮像信号の場合と４８Ｐ撮像信号の場合の本実施の形態１の動作を示す。同図（Ａ）の６０Ｐ撮像信号時、第１メモリ部４の書込み動作は、６０フレームの撮像信号を信号出力間隔（１／６０）秒毎に連続して、所定のフレーム数だけ書き込む。読み出し動作では、書込み終了後、同図（ｂ）に示すように間欠的に読み出し動作を行う。切換え回路５は同図（ｃ）に示すように撮像信号発生部２出力と、第１メモリ部４の出力を切換え撮像信号処理部６へ出力する。撮像信号処理部６では、黒バランス、白バランス、マトリクス処理等、カメラのプロセス処理が施され、同図（ｄ）に示す信号が出力される。次段の第２メモリ部７では、撮像信号発生部２の信号出力期間は、１フレームおきに書込み、第１メモリ部４の信号出力期間は、間欠的に出力される信号に対応して全て書込む。その後読み出し動作においては同図（ｅ）に示すようにプログレッシブインターレース変換して、奇数、偶数のフィールド信号を（１／６０）秒毎に読み出す。ここで、第１メモリ部４の信号出力期間の信号は２４Ｐフレーム信号を６０ｉのインターレース信号に変換する所謂２：３プルダウンの変換を行い出力する。つまりこの場合は、６０Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、２．５倍速の２４Ｐ可変速信号が得られたことになる。
【００３５】
同様に図３の（Ｂ）４８Ｐ撮像信号時の場合も、第１メモリ、第２メモリ部の書込み動作が撮像信号発生部２の出力信号期間の場合に、撮像信号発生部２の信号出力タイミング（（１／４８）秒）に一致したタイミングになるだけで他の動作は同様である。この場合、第１メモリ部４の信号出力期間の信号は４８Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、２倍速の２４Ｐ可変速信号が得られたことになる。
【００３６】
図４の（Ａ）３０Ｐ撮像信号時及び（Ｂ）１２Ｐ撮像信号時も同様であるが、第２メモリ部の書込み動作が撮像信号発生部２の出力信号期間の場合、出力レートが３０Ｐ以下つまり６０ｉレートの１フレーム以下になる為、全ての信号を書込む。さらに、読み出し動作は３０Ｐ以下の場合、例えば１２Ｐ撮像信号時、撮像信号出力間隔の（１／１２）秒に合うようにインターレース動作を繰り返し、同じフレームを繰り返し出力する。読み出しフィールドの選択（奇数または偶数）は同期信号、コントロールパルス発生部１０により適切に行われる。このようにして例えば１２Ｐ撮像信号時、第１メモリ部４の信号出力期間の信号は１２Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、０．５倍速の２４Ｐ可変速信号が得られたことになる。
【００３７】
また、記録部８及び表示部９は、以上説明した第２メモリ部７の出力信号を記録、表示する。
【００３８】
以上のように本発明の実施の形態１によれば、撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。
【００３９】
なお、図５，６には第１メモリ部の読み出し動作の３０Ｐレートにしたものを示している。その他の動作は、図３，４で説明した動作と全く同様である。この場合、さらに撮像信号処理部での電力低減、安定性向上の効果が得られる。
【００４０】
また、表示部９は第２メモリ部７の出力信号をそのまま表示しているが、第１メモリ部４の出力信号期間（２：３プルダウン出力期間）は、表示をブルー出力あるいは、ある映像のスチル出力等他の映像にしてもいいことは言うまでもない。
【００４１】
（実施の形態２）
図７は本発明の実施の形態２での２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００４２】
図７において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部である。本実施の形態２が実施の形態１と違うのは、切換え回路５をなくした点である。
【００４３】
以上のように構成された実施の形態２による２４Ｐ可変速撮像記録装置の動作について、図８、図９を用いて以下説明する。
【００４４】
図８、図９は図７の実施の形態２の各フレームレートでの動作説明図であり、各部（ａ）〜（ｅ）の信号波形図を示す。
【００４５】
図８の（Ａ）６０Ｐ撮像信号時の場合、撮像信号発生部２の出力信号は実施の形態１の場合と同様に同図（ａ）のようになり、第１メモリ部４は６０フレームの撮像信号を信号出力間隔（１／６０）秒毎に連続して、所定のフレーム数だけ書き込む。ここで実施の形態１と違うのは、同図（ｂ）に示すように、読み出し動作は、書込み動作と同時に読み出し動作を始め、３０Ｐレートで出力する。書込み動作が終了するまでは、１フレームおきに読み出し動作を行い、書込み終了後は、実施の形態１と同様に、間欠的に読み出し動作を行い全ての信号を読み出す。撮像信号処理部６は同図（ｄ）に示す信号が入力され、カメラプロセスの処理を施す。次段の第２メモリ部７では、撮像信号処理部６の出力信号を全て３０Ｐレートで書込み、撮像信号発生部２の信号出力期間は、プログレッシブインターレース変換して、奇数、偶数のフィールド信号を（１／６０）秒毎に読み出す。ここで、実施の形態１と同様に第１メモリ部４の全ての信号の書込み終了から始まる間欠読み出しに対しては２４Ｐフレーム信号を６０ｉのインターレース信号に変換する所謂２：３プルダウンの変換を行い出力する。第２メモリ部７の出力信号は同図（ｅ）のようになり、記録部８及び表示部９へ出力され、それぞれ記録表示動作が行われる。
【００４６】
図８（Ｂ）４８Ｐ撮像信号時の動作及び図９（Ａ）３０Ｐ撮像信号時及び（Ｂ）１２Ｐ信号撮像時の動作についても同様である。
【００４７】
以上のように本実施の形態２においても実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに実施の形態１に比べ切換え回路をなくすことができると共に、第１メモリ部４及び撮像信号処理部６の処理レートを３０Ｐレートにすることができ、電力削減、回路の安定性向上をさらに図ることができる効果がある。
【００４８】
（実施の形態３）
図１０は本発明の実施の形態３における２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００４９】
図１０において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は第１切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部、１１は第３メモリ部、１２は第２切換え回路である。本実施の形態３が実施の形態１と違うのは、第３メモリ部１１及び第２切換え回路１２を備えた点である。その他の回路については同じであり、その動作も同様な動作である。
【００５０】
以上のように構成された実施の形態３による２４Ｐ可変速撮像記録装置の動作について、図１１〜図１４を用いて以下説明する。
【００５１】
図１１〜図１４は図１０の実施の形態３の各フレームレートでの動作説明図であり、各部（ａ）〜（ｇ）の信号波形図を示す。
【００５２】
図１１（Ａ）６０Ｐ撮像信号時は、実施の形態１，２と同様に撮像信号発生部２の出力は同図（ａ）のようになる。第１メモリ部４の書込み動作及び読み出し動作は実施の形態１と全く同様であり、同図（ｂ）のようになる。ここで、第１切換え回路５の動作は同図（ｃ）のようになり、第１メモリ部４の読み出し期間の間欠出力において、読み出し信号が出ていない期間は撮像信号発生部２の出力信号が選択されるように切換える。故に、撮像信号処理部６の出力信号は同図（ｄ）のようになる。第２メモリ部７の書込み動作及び読み出し動作も、実施の形態１と全く同様であり、同図（ｅ）に示すように１フレームおきに書込んだ信号のインターレース（６０ｉ）出力と、書込んだ全ての信号の２：３プルダウンのインターレース（６０ｉ）出力が得られる。ここで追加された第３メモリ部１１は第１メモリ部４の間欠出力の隙間に出力される撮像信号発生部２の信号を書込み、同図（ｆ）に示すように６０ｉのインターレース信号に変換して出力する。この場合、２フィールド、３フィールドの形式で出力しているが、他の出力の仕方にしてもよい。また、第２切換え回路１２は第２メモリ部７及び第３メモリ部１１の出力を同図（ｃｔ８）に示すように切換えることにより、同図（ｇ）に示す信号が表示部９に出力される。これにより第２メモリ部７の出力信号が現時点の信号もしくは１フィールド遅れの信号期間以外、つまり２：３プルダウン形式で読み出されている期間でも間引かれた信号であるが、撮像信号発生部２の信号を表示部９に表示できる。なお記録部８は第２メモリ部７の出力信号が入力されるが、図示されていない記録スタート信号により所望の記録位置から記録する。
【００５３】
図１２（Ａ）４８Ｐ撮像信号時、図１３（Ａ）３０Ｐ撮像信号時、図１４（Ａ）１２Ｐ撮像信号時も、全く同様な動作が行われる。
【００５４】
以上のように、本実施の形態３によれば、実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに可変速信号を撮影記録中も表示部には常に撮像信号を表示でき、一連の撮影の中で、間欠的に記録する場合等画作りの為の次の記録タイミングが確認できるという効果がある。
【００５５】
（実施の形態４）
図１５は本発明の実施の形態４における２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００５６】
図１５において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は第１切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部、１１は第３メモリ部、１２は第２切換え回路、１３は第４メモリ部、１４は第３切換え回路である。本実施の形態４が実施の形態３と違うのは、第３メモリ部１１及び第２切換え回路１２に加え、、第４メモリ部１３及び第３切換え回路１４を備えた点である。その他の回路については同じであり、その動作も同様な動作である。
【００５７】
以上のように構成された実施の形態４による２４Ｐ可変速撮像記録装置の動作について、図１６を用いて以下説明する。
【００５８】
図１６（Ａ）は図１５の実施の形態４の動作説明図であり、各部（ａ）〜（ｉ）の信号波形図を示す。
【００５９】
図１６（Ａ）は、６０Ｐ撮像信号時の例を示しており、実施の形態１〜３と同様に撮像信号発生部２の出力は同図（ａ）のようになる。その後の第１メモリ部４、第１切換え回路５、撮像信号処理部６、第２メモリ部７、第３メモリ部１１、第２切換え回路１２の動作は、実施の形態３と全く同様であり、その説明は省略する。
【００６０】
第４メモリ部１３では、撮像信号処理部６からの出力信号（同図（ｄ））を第１メモリ部４の間欠出力の隙間に出力される撮像信号発生部２の信号を書込む。ここまでは、第３メモリ部１１と同様の動作であるが、同図（ｈ）に示すように読み出し動作は、第１メモリ部４で書込まれた信号が２：３プルダウンの形式で全て出力され後、もしくは第１メモリ部４の次の書込みタイミングと同期して６０ｉのインターレース信号に変換して出力する。第３切換え回路１４では第２メモリ部７及び第４メモリ部１３の出力信号を同図（ｃｔ１０）の切換えコントロールにより切換え、記録部８へ同図（ｉ）の信号を出力する。
【００６１】
以上のように、本実施の形態４によれば、実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに可変速信号を撮影記録中も表示部には常に撮像信号を表示できると共に、一連の撮影の中で可変速信号の記録を間欠的に行いその間をつなぐ撮像シーンも記録することができ、画作り上、あるいは編集上便利な撮影ができるという効果がある。
【００６２】
また、すべての実施の形態において、６０Ｐ、４８Ｐ、３０Ｐ、１２Ｐ撮像信号の例を示しているが他のフレームレートでも同様な動作、効果が得られることは言うまでもない。
【００６３】
【発明の効果】
以上のように本発明によれば、撮像装置で得られる種々のフレームレートの信号を一定期間メモリに書込み、その信号を所定の規則に従って間欠的に読み出し、カメラプロセス処理を施し、２４Ｐ信号を６０ｉの信号に変換した所謂２：３プルダウンの信号に変換することにより、再生時にスロー、早送り等の効果が出せる２４Ｐ可変速撮像信号を記録することができる。
【００６４】
また、本発明によれば、上記効果に加え、可変速信号を撮影記録中に表示部には記録部への信号以外にその時点の撮像信号を表示でき、一連の撮影の中で、間欠的に記録する場合等画作りの為の次の記録タイミングが確認できるという効果がある。
【００６５】
また、本発明によれば、可変速信号を撮影記録中も表示部には常に撮像信号を表示できると共に、一連の撮影の中で可変速信号の記録を間欠的に行いその間をつなぐ撮像シーンも記録することができ、画作り上、あるいは編集上便利な撮影ができるという効果がある。
【００６６】
以上のように、本発明によれば、上記に示した効果を有する２４Ｐ可変速撮像記録装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図２】本発明の実施の形態１における撮像信号発生部の２の動作説明図
【図３】本発明の実施の形態１による各フレームレートでの動作説明図
【図４】本発明の実施の形態１による各フレームレートでの動作説明図
【図５】本発明の実施の形態１による各フレームレートでの動作説明図
【図６】本発明の実施の形態１による各フレームレートでの動作説明図
【図７】本発明の実施の形態２での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図８】本発明の実施の形態２による各フレームレートでの動作説明図
【図９】本発明の実施の形態２による各フレームレートでの動作説明図
【図１０】本発明の実施の形態３での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１１】本発明の実施の形態３による各フレームレートでの動作説明図
【図１２】本発明の実施の形態３による各フレームレートでの動作説明図
【図１３】本発明の実施の形態３による各フレームレートでの動作説明図
【図１４】本発明の実施の形態３による各フレームレートでの動作説明図
【図１５】本発明の実施の形態４での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１６】本発明の実施の形態４における動作説明図
【図１７】従来の２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１８】従来の２４Ｐ可変速撮像記録装置の動作説明図
【図１９】従来の２４Ｐ可変速撮像記録装置の動作説明図
【符号の説明】
１ レンズ
２ 撮像信号発生部
３ 駆動パルス発生部
４ 第１メモリ部
５（第１）切換え回路
６ 撮像信号処理部
７ 第２メモリ部
８ 記録部
９ 表示部
１０ 同期信号、コントロール信号発生部
１１ 第３メモリ部
１２ 第２切換え回路
１３ 第４メモリ部
１４ 第３切換え回路
【発明の属する技術分野】
本発明は、映画等の用途に使用される撮像信号を得ることができる２４Ｐ撮像信号記録装置に関するものである。
【０００２】
【従来の技術】
近年ＨＤ放送機器の進展により映画を電子化つまりフィルムをビデオテープで置換える電子シネマシステム等への動きが活発化し、テレビのフィールド周波数，走査方式６０ｉから映画のフレーム周波数２４Ｈｚ、しかも走査方式はＰ（Ｐ：プログレッシブ走査、以下Ｐと表示）の２４Ｐ等への対応が必要となってきた。
【０００３】
電子的にシネマ信号を作成するシステム構成としては大きく、撮像信号として２４Ｐ信号を得る、記録装置で２４Ｐレートの記録を行う、再生装置で再生することにより２４Ｐ信号を得るというシステム構成となる。
【０００４】
現在ＨＤ画像方式では、ＳＭＰＴＥ２７４ＭとＳＭＰＴＥ２９６Ｍでそれぞれ１０８０方式と７２０Ｐ方式の２４Ｐ信号の規格化がされている。
【０００５】
このＨＤ方式においては、撮像するコマ数を可変し、フィルムのシステムにさらに近づく可変速撮像信号の撮像、記録、再生システムが既に実現されている。
【０００６】
つまり、撮像、記録装置では各種フレームの撮像信号を撮像、記録でき、再生装置で２４Ｐ再生すると２４Ｐの１倍速と違い、スピードの変わった各種２４Ｐ可変速再生信号が得られるものである。（特願２０００−３３８６４４）
また、近年放送用としてはＨＤ以外のＳＤ（Ｓｔａｎｄａｒｄ Ｄｉｆｉｎｉｔｉｏｎ）方式においても、さらに業務用用途においても２４Ｐ信号を出力できる撮像装置、記録装置が出てきた。ＳＤ、業務用の場合は、６０ｉ走査方式が主である為、記録装置においては２４Ｐ信号をそのままＰ信号でなく、６０フィールドのインターレース信号に変換する所謂２：３プルダウンの形式で記録することが通常行われている。
【０００７】
従来の２４Ｐ可変速撮像記録装置の構成としては、例えば図１７に示す構成がある。図１７で、１はレンズ、２はＰ撮像信号を出力可能な撮像信号発生部、１５はフレームレートを変換するフレームレート変換部、６は撮像信号に各種カメラ処理を施す撮像信号処理部、８は記録部、９は表示部、１０は各部に必要な同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部信号、１６はフラグ信号発生部である。
【０００８】
以上のように構成された従来の２４Ｐ可変速記録装置の動作について図１７，図１８，図１９を用いて以下説明する。
【０００９】
図１８，図１９の（ａ）〜（ｃ）は、図１７の２４Ｐ可変速記録装置の各部（ａ）〜（ｃ）の信号波形図を示し、図１８が６０Ｐ撮像信号時、図１９が１２Ｐ撮像信号時を示している。つまり、図１８の場合が２４Ｐ信号に対して２．５倍速の可変速信号を、図１９が０．５倍速の可変速信号を得る場合を示している。
【００１０】
６０Ｐ撮像の場合、撮像信号発生部２では図１８（ａ）に示すように６０Ｐレートで連続して各フレーム（こま）の信号が出力される。フレームレート変換部１５は、この信号を書込みそのままのレートで読み出し出力する（同図（ｂ））。その後撮像信号処理部６で黒バランス、白バランス、マトリックス処理等カメラ処理の必要な処理が施された後記録部８及び表示部９へ出力される。ここでフラグ信号発生部１６は同図（ｃ）に示すフラグ信号を出力する。つまりこの場合全てのフレームで有効フラグを出力する。記録部８は６０Ｐレートで撮像信号を記録すると共に、フラグ信号も記録する。
【００１１】
２４Ｐの可変速信号を得る場合は、図示していない２４Ｐフレームレート変換器により、この記録された撮像信号の有効フレームを抜き出し、２４Ｐの時間軸に変換して出力することにより、同図（ｄ）に示す２４Ｐ可変速信号が得られる。
【００１２】
この場合、もとの１フレーム（１コマ）の信号が２．５倍の時間に伸長されていることが分る。
【００１３】
同様に図１９の１２Ｐ撮像の場合、撮像信号発生部の２の出力信号は同図（ａ）に示すように１／１２秒の間隔で飛び飛びに出力される。フレームレート変換部１５では、この信号を書込み、６０Ｐレートの信号として同図（ｂ）に示すようにコピーフレームを複数（この場合４フレーム）出力する。フラグ信号発生部１６は同図（ｃ）に示すように、コピーフレームを含めた同じ信号のフレームの一つにフラグを立てる。記録部８ではこのフラグ信号とコピーフレームを含めた全ての信号を６０Ｐレートで記録する。
【００１４】
フレームレート変換器の出力は、この場合同図（ｄ）に示すようになり、もとの１フレーム（１コマ）の信号が０．５倍の時間に変換されていることが分る。
【００１５】
このようにして、従来の２４Ｐ可変速撮像記録装置により通常の２４Ｐ撮像信号はもちろん、スローモーション，早送り等の可変速の２４Ｐ撮像信号も作成することができる。
【００１６】
【特許文献１】
特開２００２−１５２５６９公報
【００１７】
【発明が解決しようとする課題】
しかしながら上記従来の２４Ｐ可変速撮像記録装置においては、通常の２４Ｐ撮像信号及び、スローモーション，早送り等の可変速の２４Ｐ撮像信号も作成することができるが、記録レートをすべて６０Ｐとしてコピーフレームを作成する為、余分な記録部分が存在しテープの消費量が増える。さらに、実際の２４Ｐ可変速撮像信号を得ようと思うと、有効フレームを抜きだ出し、時間軸変換する２４Ｐフレームレート変換器が必要になり、システム規模が増大するという問題点があった。
【００１８】
本発明はかかる点を鑑み、テープの消費量を増やさず、かつＳＤ方式や業務用用途において、簡単なシステムで２４Ｐ可変速撮像記録装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この課題を解決するために本発明は、可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、この間欠的に読み出された信号を第２メモリ部で書込み、２：３プルダウンの形式に変換して読み出すように構成したものである。これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができる。
【００２０】
また、本発明は可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、第２メモリ部では撮像信号処理部出力に対し、２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し記録部へ出力、さらに第３メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として表示部へ出力するように構成したものである。
【００２１】
これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができるとともに、記録期間中の被写体の状況も表示部で確認できる。
【００２２】
また、本発明は可変速撮像信号を得る場合に種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部により所望のフレームレートの信号を出力し、第１メモリ部により前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出し、第２メモリ部では撮像信号処理部出力に対し、２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し記録部へ出力、さらに第３メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として表示部へ出力する、さらに第４メモリ部で撮像信号処理部出力を前記第１メモリの間欠的読み出しに対応して、読み出されてない期間の前記撮像信号発生部の信号を書込み、インターレース信号として記録部へ、前記第２メモリ部出力が記録部へ出力されてない期間に出力するように構成したものである。
【００２３】
これにより、種々のフレームレートの信号の時間軸が変換された撮像信号が、所謂２：３プルダウンの形式で記録部に記録され、２４Ｐ可変速撮像信号を記録することができ、かつ記録期間中の被写体の状況も表示部で確認できると共に、その時の撮像信号も記録できる。
【００２４】
【発明の実施の形態】
本発明の第１の発明は、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える切換え回路と、前記切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部とを備えるようにしたものであり、駆動パルス発生部のパルスを変えることにより、撮像信号発生部から種々のフレームレートの信号を出力し、それを第１メモリで書込み、間欠的に読み出し実質的に２４Ｐレートの信号に時間軸変換して撮像信号処理部へ出力する。第２メモリは撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力する作用を有する。
【００２５】
本発明の第２の発明は、上記第１の発明に加え、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み、インターレース信号に変換する第３メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２切換え回路の出力を表示する表示部を備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うようにしたものであり、第１の発明の作用に加え、第２メモリ部が撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力している期間にその期間の撮像信号を第３メモリ部がインターレース信号に変換して表示部に表示する作用を有する。また、第１切換え回路は第１メモリ部が読み出されてない期間に撮像信号発生部の出力信号が第３メモリ部入力されるように作用し、第２切換え回路は第２メモリ部、第３メモリ部の出力を切換えて表示部に表示する作用を有する。
【００２６】
本発明の第３の発明は、上記第２の発明に加え、種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号に時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドのインターレース信号に変換し読み出す第３メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドのインターレース信号に変換し読み出す第４メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２メモリ部出力と前記第４メモリ部出力を切換える第３切換え回路と、前記第２切換え回路の出力を表示する表示部と、前記第３切換え回路の出力を記録する記録部とを備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うようにしたものであり、第１、第２の発明の作用に加え、第２メモリ部が撮像信号処理部の出力を所謂２：３プルダウンの形式に変換し記録部へ出力している期間にその期間の撮像信号を第３メモリ部が書込み、インターレース信号に変換して表示部に表示し、第４メモリ部がその期間の信号を書込み、インターレース信号に変換して記録部へ出力する作用を有する。また、第１切換え回路は第１メモリ部が読み出されてない期間に撮像信号発生部の出力信号が第３メモリ部入力されるように作用し、第２切換え回路は第２メモリ部、第３メモリ部の出力を切換えて表示部に表示する作用を有する。
【００２７】
また、第３切換え回路は第２メモリ部、第４メモリ部の出力を切換えて記録部へ出力する作用を有する。
【００２８】
以下、本発明の実施の形態について図面を用いて説明する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１における２４Ｐ可変速撮像記録装置の構成を示すブロック図である。
【００３０】
図１において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は撮像信号発生部２と第１メモリ部４の出力信号を切換える切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部である。
【００３１】
以上のように構成された実施の形態１による２４Ｐ可変速撮像記録装置の動作について、図２〜図６を用いて以下説明する。
【００３２】
図２は実施の形態１における撮像信号発生部の２の動作説明図、図３〜図６は図１の実施の形態１の各フレームレートでの動作説明図であり、各部（ａ）〜（ｅ）の信号波形図を示す。
【００３３】
撮像信号発生部２は、レンズ１からの被写体像を所定の時間間隔で蓄積、読み出しを繰り返し、撮像信号を出力する。図２（ａ）〜（ｊ）には、種々のフレームレートでの撮像信号出力を示す。例えば同図（ａ）では６０Ｐ撮像信号であり、信号出力タイミングは（１／６０）秒毎に１フレーム毎出力される（同図（ｂ））。同様に同図（ｃ）に示す４８Ｐ撮像信号の場合は、出力タイミングは（１／４８）秒毎に出力されるが出力信号は同図（ｄ）に示すように６０Ｐ撮像信号の場合と同じ読み出しレートで出力される。その他のフレームレートの場合も同様である。これにより、読み出し（転送）時間が長くなることによる暗電流等のノイズ増大を防げる。駆動パルス発生部３は上記出力信号になるように、各出力フレームレートに応じて駆動パルスを変える。以上のようにして、撮像信号発生部２からは種々のフレームレートの撮像信号が出力される。
【００３４】
図３では、６０Ｐ撮像信号の場合と４８Ｐ撮像信号の場合の本実施の形態１の動作を示す。同図（Ａ）の６０Ｐ撮像信号時、第１メモリ部４の書込み動作は、６０フレームの撮像信号を信号出力間隔（１／６０）秒毎に連続して、所定のフレーム数だけ書き込む。読み出し動作では、書込み終了後、同図（ｂ）に示すように間欠的に読み出し動作を行う。切換え回路５は同図（ｃ）に示すように撮像信号発生部２出力と、第１メモリ部４の出力を切換え撮像信号処理部６へ出力する。撮像信号処理部６では、黒バランス、白バランス、マトリクス処理等、カメラのプロセス処理が施され、同図（ｄ）に示す信号が出力される。次段の第２メモリ部７では、撮像信号発生部２の信号出力期間は、１フレームおきに書込み、第１メモリ部４の信号出力期間は、間欠的に出力される信号に対応して全て書込む。その後読み出し動作においては同図（ｅ）に示すようにプログレッシブインターレース変換して、奇数、偶数のフィールド信号を（１／６０）秒毎に読み出す。ここで、第１メモリ部４の信号出力期間の信号は２４Ｐフレーム信号を６０ｉのインターレース信号に変換する所謂２：３プルダウンの変換を行い出力する。つまりこの場合は、６０Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、２．５倍速の２４Ｐ可変速信号が得られたことになる。
【００３５】
同様に図３の（Ｂ）４８Ｐ撮像信号時の場合も、第１メモリ、第２メモリ部の書込み動作が撮像信号発生部２の出力信号期間の場合に、撮像信号発生部２の信号出力タイミング（（１／４８）秒）に一致したタイミングになるだけで他の動作は同様である。この場合、第１メモリ部４の信号出力期間の信号は４８Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、２倍速の２４Ｐ可変速信号が得られたことになる。
【００３６】
図４の（Ａ）３０Ｐ撮像信号時及び（Ｂ）１２Ｐ撮像信号時も同様であるが、第２メモリ部の書込み動作が撮像信号発生部２の出力信号期間の場合、出力レートが３０Ｐ以下つまり６０ｉレートの１フレーム以下になる為、全ての信号を書込む。さらに、読み出し動作は３０Ｐ以下の場合、例えば１２Ｐ撮像信号時、撮像信号出力間隔の（１／１２）秒に合うようにインターレース動作を繰り返し、同じフレームを繰り返し出力する。読み出しフィールドの選択（奇数または偶数）は同期信号、コントロールパルス発生部１０により適切に行われる。このようにして例えば１２Ｐ撮像信号時、第１メモリ部４の信号出力期間の信号は１２Ｐレートの信号が２４Ｐレートの信号に変換されたことになり、０．５倍速の２４Ｐ可変速信号が得られたことになる。
【００３７】
また、記録部８及び表示部９は、以上説明した第２メモリ部７の出力信号を記録、表示する。
【００３８】
以上のように本発明の実施の形態１によれば、撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。
【００３９】
なお、図５，６には第１メモリ部の読み出し動作の３０Ｐレートにしたものを示している。その他の動作は、図３，４で説明した動作と全く同様である。この場合、さらに撮像信号処理部での電力低減、安定性向上の効果が得られる。
【００４０】
また、表示部９は第２メモリ部７の出力信号をそのまま表示しているが、第１メモリ部４の出力信号期間（２：３プルダウン出力期間）は、表示をブルー出力あるいは、ある映像のスチル出力等他の映像にしてもいいことは言うまでもない。
【００４１】
（実施の形態２）
図７は本発明の実施の形態２での２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００４２】
図７において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部である。本実施の形態２が実施の形態１と違うのは、切換え回路５をなくした点である。
【００４３】
以上のように構成された実施の形態２による２４Ｐ可変速撮像記録装置の動作について、図８、図９を用いて以下説明する。
【００４４】
図８、図９は図７の実施の形態２の各フレームレートでの動作説明図であり、各部（ａ）〜（ｅ）の信号波形図を示す。
【００４５】
図８の（Ａ）６０Ｐ撮像信号時の場合、撮像信号発生部２の出力信号は実施の形態１の場合と同様に同図（ａ）のようになり、第１メモリ部４は６０フレームの撮像信号を信号出力間隔（１／６０）秒毎に連続して、所定のフレーム数だけ書き込む。ここで実施の形態１と違うのは、同図（ｂ）に示すように、読み出し動作は、書込み動作と同時に読み出し動作を始め、３０Ｐレートで出力する。書込み動作が終了するまでは、１フレームおきに読み出し動作を行い、書込み終了後は、実施の形態１と同様に、間欠的に読み出し動作を行い全ての信号を読み出す。撮像信号処理部６は同図（ｄ）に示す信号が入力され、カメラプロセスの処理を施す。次段の第２メモリ部７では、撮像信号処理部６の出力信号を全て３０Ｐレートで書込み、撮像信号発生部２の信号出力期間は、プログレッシブインターレース変換して、奇数、偶数のフィールド信号を（１／６０）秒毎に読み出す。ここで、実施の形態１と同様に第１メモリ部４の全ての信号の書込み終了から始まる間欠読み出しに対しては２４Ｐフレーム信号を６０ｉのインターレース信号に変換する所謂２：３プルダウンの変換を行い出力する。第２メモリ部７の出力信号は同図（ｅ）のようになり、記録部８及び表示部９へ出力され、それぞれ記録表示動作が行われる。
【００４６】
図８（Ｂ）４８Ｐ撮像信号時の動作及び図９（Ａ）３０Ｐ撮像信号時及び（Ｂ）１２Ｐ信号撮像時の動作についても同様である。
【００４７】
以上のように本実施の形態２においても実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに実施の形態１に比べ切換え回路をなくすことができると共に、第１メモリ部４及び撮像信号処理部６の処理レートを３０Ｐレートにすることができ、電力削減、回路の安定性向上をさらに図ることができる効果がある。
【００４８】
（実施の形態３）
図１０は本発明の実施の形態３における２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００４９】
図１０において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は第１切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部、１１は第３メモリ部、１２は第２切換え回路である。本実施の形態３が実施の形態１と違うのは、第３メモリ部１１及び第２切換え回路１２を備えた点である。その他の回路については同じであり、その動作も同様な動作である。
【００５０】
以上のように構成された実施の形態３による２４Ｐ可変速撮像記録装置の動作について、図１１〜図１４を用いて以下説明する。
【００５１】
図１１〜図１４は図１０の実施の形態３の各フレームレートでの動作説明図であり、各部（ａ）〜（ｇ）の信号波形図を示す。
【００５２】
図１１（Ａ）６０Ｐ撮像信号時は、実施の形態１，２と同様に撮像信号発生部２の出力は同図（ａ）のようになる。第１メモリ部４の書込み動作及び読み出し動作は実施の形態１と全く同様であり、同図（ｂ）のようになる。ここで、第１切換え回路５の動作は同図（ｃ）のようになり、第１メモリ部４の読み出し期間の間欠出力において、読み出し信号が出ていない期間は撮像信号発生部２の出力信号が選択されるように切換える。故に、撮像信号処理部６の出力信号は同図（ｄ）のようになる。第２メモリ部７の書込み動作及び読み出し動作も、実施の形態１と全く同様であり、同図（ｅ）に示すように１フレームおきに書込んだ信号のインターレース（６０ｉ）出力と、書込んだ全ての信号の２：３プルダウンのインターレース（６０ｉ）出力が得られる。ここで追加された第３メモリ部１１は第１メモリ部４の間欠出力の隙間に出力される撮像信号発生部２の信号を書込み、同図（ｆ）に示すように６０ｉのインターレース信号に変換して出力する。この場合、２フィールド、３フィールドの形式で出力しているが、他の出力の仕方にしてもよい。また、第２切換え回路１２は第２メモリ部７及び第３メモリ部１１の出力を同図（ｃｔ８）に示すように切換えることにより、同図（ｇ）に示す信号が表示部９に出力される。これにより第２メモリ部７の出力信号が現時点の信号もしくは１フィールド遅れの信号期間以外、つまり２：３プルダウン形式で読み出されている期間でも間引かれた信号であるが、撮像信号発生部２の信号を表示部９に表示できる。なお記録部８は第２メモリ部７の出力信号が入力されるが、図示されていない記録スタート信号により所望の記録位置から記録する。
【００５３】
図１２（Ａ）４８Ｐ撮像信号時、図１３（Ａ）３０Ｐ撮像信号時、図１４（Ａ）１２Ｐ撮像信号時も、全く同様な動作が行われる。
【００５４】
以上のように、本実施の形態３によれば、実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに可変速信号を撮影記録中も表示部には常に撮像信号を表示でき、一連の撮影の中で、間欠的に記録する場合等画作りの為の次の記録タイミングが確認できるという効果がある。
【００５５】
（実施の形態４）
図１５は本発明の実施の形態４における２４Ｐ可変速撮像記録装置における構成を示すブロック図である。
【００５６】
図１５において、１はレンズ、２は種々のフレームレートのＰ信号を出力する撮像信号発生部、３は撮像信号発生部２に駆動パルスを出力する駆動パルス発生部、４は第１メモリ部、５は第１切換え回路、６はカメラのプロセス処理を施す撮像信号処理部、７は第２メモリ部、８は記録部、９は表示部、１０は各部に同期信号、コントロールパルスを出力する同期信号、コントロールパルス発生部、１１は第３メモリ部、１２は第２切換え回路、１３は第４メモリ部、１４は第３切換え回路である。本実施の形態４が実施の形態３と違うのは、第３メモリ部１１及び第２切換え回路１２に加え、、第４メモリ部１３及び第３切換え回路１４を備えた点である。その他の回路については同じであり、その動作も同様な動作である。
【００５７】
以上のように構成された実施の形態４による２４Ｐ可変速撮像記録装置の動作について、図１６を用いて以下説明する。
【００５８】
図１６（Ａ）は図１５の実施の形態４の動作説明図であり、各部（ａ）〜（ｉ）の信号波形図を示す。
【００５９】
図１６（Ａ）は、６０Ｐ撮像信号時の例を示しており、実施の形態１〜３と同様に撮像信号発生部２の出力は同図（ａ）のようになる。その後の第１メモリ部４、第１切換え回路５、撮像信号処理部６、第２メモリ部７、第３メモリ部１１、第２切換え回路１２の動作は、実施の形態３と全く同様であり、その説明は省略する。
【００６０】
第４メモリ部１３では、撮像信号処理部６からの出力信号（同図（ｄ））を第１メモリ部４の間欠出力の隙間に出力される撮像信号発生部２の信号を書込む。ここまでは、第３メモリ部１１と同様の動作であるが、同図（ｈ）に示すように読み出し動作は、第１メモリ部４で書込まれた信号が２：３プルダウンの形式で全て出力され後、もしくは第１メモリ部４の次の書込みタイミングと同期して６０ｉのインターレース信号に変換して出力する。第３切換え回路１４では第２メモリ部７及び第４メモリ部１３の出力信号を同図（ｃｔ１０）の切換えコントロールにより切換え、記録部８へ同図（ｉ）の信号を出力する。
【００６１】
以上のように、本実施の形態４によれば、実施の形態１と同様に撮像信号発生部で得られる種々のフレームレートの信号を２４Ｐレート（２：３プルダウンの６０ｉ形式）に変換して記録、表示することができ、種々の可変速２４Ｐ信号を従来のような変換器なしに得ることができる。さらに可変速信号を撮影記録中も表示部には常に撮像信号を表示できると共に、一連の撮影の中で可変速信号の記録を間欠的に行いその間をつなぐ撮像シーンも記録することができ、画作り上、あるいは編集上便利な撮影ができるという効果がある。
【００６２】
また、すべての実施の形態において、６０Ｐ、４８Ｐ、３０Ｐ、１２Ｐ撮像信号の例を示しているが他のフレームレートでも同様な動作、効果が得られることは言うまでもない。
【００６３】
【発明の効果】
以上のように本発明によれば、撮像装置で得られる種々のフレームレートの信号を一定期間メモリに書込み、その信号を所定の規則に従って間欠的に読み出し、カメラプロセス処理を施し、２４Ｐ信号を６０ｉの信号に変換した所謂２：３プルダウンの信号に変換することにより、再生時にスロー、早送り等の効果が出せる２４Ｐ可変速撮像信号を記録することができる。
【００６４】
また、本発明によれば、上記効果に加え、可変速信号を撮影記録中に表示部には記録部への信号以外にその時点の撮像信号を表示でき、一連の撮影の中で、間欠的に記録する場合等画作りの為の次の記録タイミングが確認できるという効果がある。
【００６５】
また、本発明によれば、可変速信号を撮影記録中も表示部には常に撮像信号を表示できると共に、一連の撮影の中で可変速信号の記録を間欠的に行いその間をつなぐ撮像シーンも記録することができ、画作り上、あるいは編集上便利な撮影ができるという効果がある。
【００６６】
以上のように、本発明によれば、上記に示した効果を有する２４Ｐ可変速撮像記録装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図２】本発明の実施の形態１における撮像信号発生部の２の動作説明図
【図３】本発明の実施の形態１による各フレームレートでの動作説明図
【図４】本発明の実施の形態１による各フレームレートでの動作説明図
【図５】本発明の実施の形態１による各フレームレートでの動作説明図
【図６】本発明の実施の形態１による各フレームレートでの動作説明図
【図７】本発明の実施の形態２での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図８】本発明の実施の形態２による各フレームレートでの動作説明図
【図９】本発明の実施の形態２による各フレームレートでの動作説明図
【図１０】本発明の実施の形態３での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１１】本発明の実施の形態３による各フレームレートでの動作説明図
【図１２】本発明の実施の形態３による各フレームレートでの動作説明図
【図１３】本発明の実施の形態３による各フレームレートでの動作説明図
【図１４】本発明の実施の形態３による各フレームレートでの動作説明図
【図１５】本発明の実施の形態４での２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１６】本発明の実施の形態４における動作説明図
【図１７】従来の２４Ｐ可変速撮像記録装置の構成を示すブロック図
【図１８】従来の２４Ｐ可変速撮像記録装置の動作説明図
【図１９】従来の２４Ｐ可変速撮像記録装置の動作説明図
【符号の説明】
１ レンズ
２ 撮像信号発生部
３ 駆動パルス発生部
４ 第１メモリ部
５（第１）切換え回路
６ 撮像信号処理部
７ 第２メモリ部
８ 記録部
９ 表示部
１０ 同期信号、コントロール信号発生部
１１ 第３メモリ部
１２ 第２切換え回路
１３ 第４メモリ部
１４ 第３切換え回路
Claims (6)
- 種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号になるように時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える切換え回路と、前記切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部とを備えたことを特徴とする２４Ｐ可変速撮像記録装置。
- 前記第２のメモリ部が、前記第１のメモリ部読み出し期間でない信号時に、前記撮像信号処理部より出力される種々のフレームレートのプログレッシブ撮像信号を間欠的に書込み、６０フィールドのインターレース信号に変換し読み出すことを特徴とする請求項１に記載の２４Ｐ可変速撮像記録装置。
- 種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号になるように時間軸変換して間欠的に読み出す第１メモリ部と、前記第１メモリ部の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部とを備えたことを特徴とする２４Ｐ可変速撮像記録装置。
- 前記撮像信号発生部より出力される撮像信号のフレームレートが３０フレームレートより早い場合は、前記第１メモリ部が全ての信号を読み出さず、１フレームおきに間引いて読み出し、３０フレームレート以下の場合は前記第１メモリ部が全ての信号を読み出し、前記第２メモリ部はその信号を書込み６０フィールドのインターレース信号に変換する第１のモードと、前記第１メモリ部が実質的に２４Ｐレートの信号になるように時間軸変換して間欠的に読み出し、第２メモリ部がそれに対応して書込み２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２のモードを備えたことを特徴とする請求項１，３に記載の２４Ｐ可変速撮像記録装置。
- 種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号になるように時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み、６０フィールドのインターレース信号に変換して読み出す第３メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２切換え回路の出力を表示する表示部を備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うことを特徴とする２４Ｐ可変速撮像記録装置。
- 種々のフレームレートのプログレッシブ撮像信号を得る撮像信号発生部と、前記撮像信号発生部に駆動パルスを出力する駆動パルス発生部と、前記撮像信号発生部出力信号を撮像信号の出力間隔に同期して所定のフレーム数だけ書き込み、実質的に２４Ｐレートの信号になるように時間軸変換して間欠的に読み出す第１メモリ部と、前記撮像信号発生部出力信号と前記第１メモリ部との出力信号を切換える第１切換え回路と、前記第１切換え回路の出力信号にカメラのプロセス処理を施す撮像信号処理部と、前記撮像信号処理部の出力信号を書込み、前記第１メモリ部の読み出し期間の信号時は２４フレームの信号を６０フィールドの信号に変換する所謂２：３プルダウンの形式で読み出し出力する第２メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドのインターレース信号に変換し読み出す第３メモリ部と、前記撮像信号処理部の出力信号を書込み６０フィールドインターレース信号に変換し読み出す第４メモリ部と、前記第２メモリ部出力と前記第３メモリ部出力を切換える第２切換え回路と、前記第２メモリ部出力と前記第４メモリ部出力を切換える第３切換え回路と、前記第２切換え回路の出力を表示する表示部と、前記第３切換え回路の出力を記録する記録部とを備え、前記第１切換え回路が前記第１メモリの間欠的読み出しに対応して、読み出されてない期間は前記撮像信号発生部の信号を出力するように切換え動作を行うことを特徴とする２４Ｐ可変速撮像記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290055A JP3835390B2 (ja) | 2002-10-02 | 2002-10-02 | ２４ｐ可変速撮像記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290055A JP3835390B2 (ja) | 2002-10-02 | 2002-10-02 | ２４ｐ可変速撮像記録装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004128873A JP2004128873A (ja) | 2004-04-22 |
| JP2004128873A5 JP2004128873A5 (ja) | 2004-12-24 |
| JP3835390B2 true JP3835390B2 (ja) | 2006-10-18 |
Family
ID=32282050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290055A Expired - Fee Related JP3835390B2 (ja) | 2002-10-02 | 2002-10-02 | ２４ｐ可変速撮像記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3835390B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3720812B2 (ja) * | 2003-02-24 | 2005-11-30 | 松下電器産業株式会社 | テレビジョンカメラ |
| JP2012099931A (ja) * | 2010-10-29 | 2012-05-24 | Ricoh Co Ltd | 画像撮像装置 |
-
2002
- 2002-10-02 JP JP2002290055A patent/JP3835390B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004128873A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914691B2 (ja) | Ｖｔｒ一体型撮像装置 | |
| KR100873763B1 (ko) | 영상 신호 작성 시스템, 그 시스템의 영상 신호 기록 장치 및 영상 신호 재생 장치 | |
| JP2002320203A (ja) | 映像信号記録装置および映像信号再生装置 | |
| JPH06153069A (ja) | 画像の変換装置、複製装置、再生装置、および表示装置 | |
| JP2001231016A (ja) | 映像信号再生装置 | |
| JP2007104623A (ja) | 映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法 | |
| KR100201190B1 (ko) | 영화 신호 복구 장치 및 필름 이미지 상의 이미지 처리방법 | |
| JP2002152569A (ja) | シネマ信号作成システム | |
| JP3818260B2 (ja) | 高速撮像信号記録装置 | |
| JP3835390B2 (ja) | ２４ｐ可変速撮像記録装置 | |
| US7365776B2 (en) | Image pickup device | |
| JP4561452B2 (ja) | 撮像装置、映像出力方法および映像再生プログラム | |
| JP4525388B2 (ja) | 撮像信号記録装置 | |
| CN100384247C (zh) | 记录重放装置 | |
| JP2005039711A (ja) | 撮像装置 | |
| JP3253515B2 (ja) | 高速撮像記録装置 | |
| JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
| JP3601330B2 (ja) | 映像信号再生装置 | |
| JP2001333391A (ja) | 映像表示装置 | |
| JP4033179B2 (ja) | 撮像信号記録装置 | |
| JP2005057809A (ja) | シネマ信号作成システムおよび撮像装置 | |
| JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
| JP2002185849A (ja) | 出力装置、及びテレシネ表示方法 | |
| JP2003284007A (ja) | 映像撮像装置、映像変換装置及び映像編集装置 | |
| JP2005286829A (ja) | 映像信号記録再生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040127 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |