JP2006196580A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006196580A
JP2006196580A JP2005005027A JP2005005027A JP2006196580A JP 2006196580 A JP2006196580 A JP 2006196580A JP 2005005027 A JP2005005027 A JP 2005005027A JP 2005005027 A JP2005005027 A JP 2005005027A JP 2006196580 A JP2006196580 A JP 2006196580A
Authority
JP
Japan
Prior art keywords
oxide film
film
insulating film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005005027A
Other languages
English (en)
Inventor
Masataka Kusumi
昌隆 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005005027A priority Critical patent/JP2006196580A/ja
Publication of JP2006196580A publication Critical patent/JP2006196580A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 高電圧MOSFETと低電圧MOSFETとが共存する半導体製造プロセスにおいて、結晶欠陥起因によるリークを低減する。
【解決手段】 半導体基板11に素子分離絶縁膜12に囲まれた第1および第2の活性領域1,2を形成する。次に、第1および第2の活性領域上に第1の熱酸化膜および化学的気相成長法による第1の酸化膜を形成する。次に、第2の活性領域上に形成された第1の熱酸化膜と第1の酸化膜を除去する。次に、第2の活性領域上に第2の熱酸化膜を形成して単層絶縁膜13bを形成するとともに、第1の活性領域上に第1の熱酸化膜および第1の酸化膜を含む積層絶縁膜13aを形成する。次に、積層絶縁膜および単層絶縁膜上にゲート電極14a,14bとなる導電膜を形成する。ここで、積層絶縁膜の膜厚を単層絶縁膜の膜厚よりも厚く形成し、第1の熱酸化膜は急速熱酸化法によって形成する。
【選択図】 図1

Description

本発明は、動作電圧が互いに異なりかつ互いに膜厚の異なるゲート絶縁膜を有するMOSFETを同一半導体チップ上に集積する半導体装置およびその製造方法に関するものである。
近年需要が伸びているSOC(System On a Chip)においては、複数のMOSFETが1チップ内に混載されている。例えば、混載フラッシュ、混載DRAM、入出力回路、混載アナログ回路には、ゲート絶縁膜の厚い(10〜20nm)高電圧MOSFETが使用されている。また、論理回路やSRAM回路にはゲート絶縁膜の薄い(2〜4nm)低電圧MOSFETが使用されている(例えば、特許文献1,2参照)。
図16はゲート絶縁膜の膜厚が互いにことなる高電圧MOSFET、低電圧MOSFETの断面構成を概略的に示したものである。
図16に示すように、高電圧MOSFETは半導体基板11に素子分離絶縁膜12(STI:Shallow Trench Isolation)との間に形成された活性領域におけるドレイン領域15aとソース領域16a間のチャネル領域上に膜厚の厚いゲート絶縁膜13aとゲート電極14aが順次形成されている。低電圧MOSFETも同様、半導体基板11に素子分離絶縁膜12が形成され、素子分離絶縁膜12との間に形成された活性領域におけるドレイン領域15bとソース領域16b間のチャネル領域上に膜厚の薄いゲート絶縁膜13bとゲート電極14bが順次形成されている。ここでは、低電圧、高電圧ともに1種類のMOSFETのみ記載しているが、1チップLSIでは、低電圧n型MOSFET、低電圧p型MOSFET、高電圧n型MOSFET、高電圧p型MOSFETで構成されている。
以下に、従来の低電圧MOSFETと高電圧MOSFETを同一基板上に形成する製造方法について、図17および図18の工程順断面概略図に従って説明する。
まず、図17(a)に示すように、p型シリコンからなる半導体基板101に素子分離絶縁膜102(STI)を形成し、高電圧MOSFET領域1および低電圧MOSFET領域2を形成する。
次に図17(b)に示すように、温度が約800℃〜900℃の酸素雰囲気で半導体基板101を熱酸化することにより、半導体基板101の主面上に膜厚が約10〜20nmの第1のゲート絶縁膜103を形成する。
次に図17(c)に示すように、公知のフォトレジスト技術により、低電圧MOSFET領域が開口するマスクパターン104を形成する。次いで、フッ酸によるウェットエッチングにより低電圧MOSFET領域2に形成された第1のゲート絶縁膜103を除去する。
次に図18(a)に示すように、低電圧MOSFET領域2が開口するマスクパターン104を除去し、温度が約900℃〜1250℃の酸素雰囲気または酸素と窒素の雰囲気で低電圧MOSFET領域2で露出した半導体基板101を熱酸化することにより、膜厚が2〜4nmの第2のゲート絶縁膜105を形成する。次いで、公知の減圧CVD法(Chemical Vapor Deposition)により多結晶シリコン膜106を堆積後、公知のリソグラフィー技術によりゲート電極形成用マスクパターン107を形成する。
次に図18(b)に示すように公知の異方性ドライエッチング技術により、所定の多結晶シリコン膜106を除去し、ゲート電極108を形成する。次いで、ゲート電極形成用マスクパターン107を除去した後、ゲート電極108をマスクとして、砒素(As)イオンを注入してドレインおよびソースとなる拡散層領域109を形成する。
なお、この後に続く、金属配線工程、保護膜形成工程およびボンディングパッド形成工程については省略している。
特開2001−284469号公報 特開2003−46062号公報
しかしながら、上記に示す製造方法では以下に示す課題を有している。
ゲート絶縁膜形成時には、半導体基板における素子分離絶縁膜(STI)と接する側壁部も酸化される。側壁部が酸化された場合、体積膨張するため半導体基板には圧縮応力が作用する。
特に高電圧MOSFETの場合、ゲート絶縁膜の膜厚は10nm〜20nmとなり低電圧MOSFETと比べ非常に厚膜となる。このため、半導体基板の側壁部には大きな圧縮応力が作用し、特にゲート長およびゲート幅が短い、すなわち活性領域の面積が小さい低電圧MOSFETの半導体基板内には、図17(b)に示した高電圧MOSFET用のゲート絶縁膜を形成した際に、高電圧MOSFETと比べ非常に大きな圧縮応力が作用し、結晶欠陥が発生する。
結晶欠陥が半導体基板とドレイン、ソース拡散層を横切った場合、結晶欠陥部がリークパスとなる。その結果、ソース・ドレイン間リークや接合リークが発生し、素子の性能劣化、歩留まりが低下するという問題が発生する。
以上に述べた問題は低電圧MOSFETを製造するプロセスに高電圧MOSFETを加えたために生じたものである。
図19には、低電圧MOSFETのみのプロセスと上記低電圧MOSFETと高電圧MOSFETが混載されたプロセスとのシリコン基板中の応力を比較した結果を示す。図19よりわかるように、高電圧MOSFETプロセスが混載されることで応力が増加している。
図20には、リーク歩留りを比較した結果を示す。高電圧MOSFETプロセスが混載されることで歩留りが低下する。
また、応力低減を目的とするのではないが、ゲート絶縁膜として、拡散炉を用いた熱酸化膜と化学気相成長による酸化膜からなる積層構造が提案されている(例えば、特開2000−58669参照)。この構成によって、ゲート絶縁膜を熱酸化のみで形成する場合に比べ熱酸化量を低減することでシリコン基板中の応力を低減することはできる。図21には、この構成による熱酸化量と応力の関係を示す。
しかしながら、上記の従来技術では熱酸化に拡散炉を用いており、拡散炉による熱酸化膜形成は短時間での温度制御が困難なため、薄膜化すると膜厚の制御が難しくなるという問題が発生する。
したがって、この発明の目的は、上記従来の問題を解決するものであって、ゲート絶縁膜の膜厚が互いに異なる高電圧MOSFETと低電圧MOSFETとが共存する半導体製造プロセスにおいて、結晶欠陥起因によるリークを低減することによって、素子の性能および歩留り向上を図ることができる半導体装置およびその製造方法を提供することである。
上記の課題を解決するため、本発明の半導体装置およびその製造方法は、高電圧MOSFETのゲート絶縁膜構造を急速熱酸化による薄膜の熱酸化膜と化学気相成長による酸化膜の積層構造として形成するものである。
具体的に、本発明の請求項1記載の半導体装置は、半導体基板に形成された埋め込み型素子分離絶縁膜に囲まれた複数の活性領域に、動作電圧が互いに異なりかつ互いに膜厚が異なるゲート絶縁膜を有する高電圧および低電圧MOSFETがそれぞれ形成された半導体装置であって、前記高電圧MOSFETのゲート絶縁膜は下層に熱酸化膜を有する積層絶縁膜であり、前記低電圧MOSFETのゲート絶縁膜は前記積層絶縁膜より薄い単層絶縁膜であり、前記積層絶縁膜の熱酸化膜は急速熱酸化法によって形成されている。
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記埋め込み型素子分離絶縁膜に囲まれた他の活性領域に不揮発性記憶素子が形成されている。
請求項3記載の半導体装置は、請求項2記載の半導体装置において、前記不揮発性記憶素子は、他の活性領域の半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された少なくとも酸化膜および窒化膜を含む積層構造の容量絶縁膜と、前記容量絶縁膜における窒化膜上に酸化膜を介して形成された制御ゲート電極とを備えた浮遊ゲート電極型不揮発性メモリである。
請求項4記載の半導体装置は、請求項2記載の半導体装置において、前記不揮発性記憶素子は、他の活性領域の半導体基板上に形成された酸化膜、窒化膜および酸化膜からなるONO膜と、前記ONO膜の上層となる酸化膜上に形成された制御ゲート電極とを備えたMONOS型不揮発性メモリである。
請求項5記載の半導体装置の製造方法は、半導体基板に埋め込み型素子分離絶縁膜を形成することによって、前記素子分離絶縁膜に囲まれた第1および第2の活性領域を形成する工程と、前記第1および第2の活性領域上に下層となる第1の熱酸化膜および化学的気相成長法による上層となる第1の酸化膜を形成する工程と、前記第2の活性領域上に形成された前記第1の熱酸化膜と第1の酸化膜を除去する工程と、前記第2の活性領域上に第2の熱酸化膜を形成して単層絶縁膜を形成するとともに、前記第1の活性領域上に前記第1の熱酸化膜および第1の酸化膜を含む積層絶縁膜を形成する工程と、前記積層絶縁膜および単層絶縁膜上にゲート電極となる導電膜を形成する工程とを含み、前記積層絶縁膜の膜厚を前記単層絶縁膜の膜厚よりも厚く形成し、前記第1の熱酸化膜は急速熱酸化法によって形成する。
請求項6記載の半導体装置の製造方法は、請求項5記載の半導体装置の製造方法において、前記第1および第2の活性領域上に前記第1の熱酸化膜を形成する前に、前記半導体基板の前記素子分離絶縁膜に囲まれた、浮遊ゲート電極型不揮発性メモリを形成する第3の活性領域を形成する工程と、前記第3の活性領域上にトンネル絶縁膜および浮遊ゲート電極を順次形成する工程と、前記浮遊ゲート電極上に少なくとも第2の酸化膜および窒化膜を含む積層構造の容量絶縁膜を形成する工程とをさらに含み、前記第1の熱酸化膜および第1の酸化膜を形成する工程において、前記第3の活性領域上の前記容量絶縁膜における窒化膜上にも第3の酸化膜を同時に形成し、前記第3の酸化膜上に制御ゲート電極となる導電膜を形成する。
請求項7記載の半導体装置の製造方法は、請求項5記載の半導体装置の製造方法において、前記第1および第2の活性領域上に第1の熱酸化膜を形成する前に、前記半導体基板の前記素子分離絶縁膜に囲まれた、MONOS型不揮発性メモリを形成する第3の活性領域を形成する工程と、前記第3の活性領域上に第2の酸化膜および窒化膜を順次形成する工程を含み、前記第1の熱酸化膜および第1の酸化膜を形成する工程において、前記第3の活性領域上の前記窒化膜上にも第3の酸化膜を同時に形成してONO膜とし、前記第3の酸化膜上に制御ゲート電極となる導電膜を形成する。
請求項8記載の半導体装置の製造方法は、請求項5,6または7記載の半導体装置の製造方法において、前記第1の熱酸化膜および第1の酸化膜を形成する工程では、下層となる前記第1の熱酸化膜を先に形成した後、上層となる前記第1の酸化膜を形成する。
請求項9記載の半導体装置の製造方法は、請求項5,6または7記載の半導体装置の製造方法において、前記第1の熱酸化膜および第1の酸化膜を形成する工程では、上層となる前記第1の酸化膜を先に形成した後、下層となる前記第1の熱酸化膜を形成する。
請求項10記載の半導体装置の製造方法は、請求項5,6,7,8または9記載の半導体装置の製造方法において、前記急速熱酸化は900〜1250℃で行い、前記半導体基板上での第1の熱酸化膜の膜厚が2〜4nmとする。
請求項11記載の半導体装置の製造方法は、請求項5,6,7,8,9または10記載の半導体装置の製造方法において、前記第1の熱酸化膜は水素と酸素をチャンバー内部で燃焼させる方式で形成する。
請求項12記載の半導体装置の製造方法は、請求項5,6,7,8,9,10,11記載の半導体装置の製造方法において、前記化学気相成長による酸化膜は温度700〜900℃でシラン又はジクロロシランを含む雰囲気ガス内で形成する。
本発明の請求項1記載の半導体装置によれば、高電圧MOSFETのゲート絶縁膜は下層に熱酸化膜を有する積層絶縁膜であり、低電圧MOSFETのゲート絶縁膜は積層絶縁膜より薄い単層絶縁膜であり、積層絶縁膜の熱酸化膜は急速熱酸化法によって形成されているため、熱酸化膜単層と比べ半導体基板における素子分離絶縁膜と接する側壁部の酸化は抑制され、体積膨張による半導体基板への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
請求項2では、請求項1記載の半導体装置において、埋め込み型素子分離絶縁膜に囲まれた他の活性領域に不揮発性記憶素子が形成されている構成で上記の効果が得られる。
請求項3では、不揮発性記憶素子は、他の活性領域の半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲート電極と、浮遊ゲート電極上に形成された少なくとも酸化膜および窒化膜を含む積層構造の容量絶縁膜と、容量絶縁膜における窒化膜上に酸化膜を介して形成された制御ゲート電極とを備えた浮遊ゲート電極型不揮発性メモリであるので、高電圧MOSFETのゲート絶縁膜として積層絶縁膜を形成する工程において、浮遊ゲート電極型不揮発性メモリを形成する活性領域上の容量絶縁膜における窒化膜上にも積層絶縁膜を同時に形成して容量絶縁膜とすることができる。
請求項4では、不揮発性記憶素子は、他の活性領域の半導体基板上に形成された酸化膜、窒化膜および酸化膜からなるONO膜と、ONO膜の上層となる酸化膜上に形成された制御ゲート電極とを備えたMONOS型不揮発性メモリであるので、高電圧MOSFETのゲート絶縁膜として積層絶縁膜を形成する工程において、MONOS型不揮発性メモリを形成する活性領域上の窒化膜上にも積層絶縁膜を同時に形成してONO膜とすることができる。
本発明の請求項5記載の半導体装置の製造方法によれば、第1の活性領域上に下層となる第1の熱酸化膜および化学的気相成長法による上層となる第1の酸化膜を形成する工程と、第2の活性領域上に第2の熱酸化膜を形成して単層絶縁膜を形成するとともに、第1の活性領域上に第1の熱酸化膜および第1の酸化膜を含む積層絶縁膜を形成する工程と、積層絶縁膜および単層絶縁膜上にゲート電極となる導電膜を形成する工程とを含み、積層絶縁膜の膜厚を単層絶縁膜の膜厚よりも厚く形成し、第1の熱酸化膜は急速熱酸化法によって形成するので、高電圧MOSFETが形成される第1活性領域上の積層絶縁膜は、熱酸化膜単層と比べ半導体基板における素子分離絶縁膜と接する側壁部の酸化は抑制され、体積膨張による半導体基板への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
請求項6では、請求項5記載の半導体装置の製造方法の第1の熱酸化膜および第1の酸化膜を形成する工程において、浮遊ゲート電極型不揮発性メモリを形成する第3の活性領域上の容量絶縁膜における窒化膜上にも第3の酸化膜を同時に形成し、第3の酸化膜上に制御ゲート電極となる導電膜を形成することで工程数が少なくなる。
請求項7では、請求項5記載の半導体装置の製造方法の第1の熱酸化膜および第1の酸化膜を形成する工程において、MONOS型不揮発性メモリを形成する第3の活性領域上の窒化膜上にも第3の酸化膜を同時に形成してONO膜とし、第3の酸化膜上に制御ゲート電極となる導電膜を形成することで工程数が少なくなる。
請求項8,9では、請求項5,6または7記載の半導体装置の製造方法において、第1の熱酸化膜および第1の酸化膜を形成する工程では、下層となる第1の熱酸化膜を先に形成した後、上層となる第1の酸化膜を形成しても、上層となる前記第1の酸化膜を先に形成した後、下層となる前記第1の熱酸化膜を形成してもよい。
請求項10では、請求項5,6,7,8または9記載の半導体装置の製造方法において、急速熱酸化は900〜1250℃で行い、半導体基板上での第1の熱酸化膜の膜厚が2〜4nmとすることが好ましい。このようにすれば、より効果的に、熱酸化膜単層と比べ半導体基板における素子分離絶縁膜と接する側壁部の酸化は抑制され、体積膨張による半導体基板への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
請求項11では、請求項5,6,7,8,9または10記載の半導体装置の製造方法において、第1の熱酸化膜は水素と酸素をチャンバー内部で燃焼させる方式で形成することが好ましい。このようにすれば、良質な酸化膜を形成できるのでゲート絶縁膜の信頼性が向上する。
請求項12では、請求項5,6,7,8,9,10,11記載の半導体装置の製造方法において、化学気相成長による酸化膜は温度700〜900℃でシラン又はジクロロシランを含む雰囲気ガス内で形成することが好ましい。このようにすれば、緻密な酸化膜を形成することができ、ステップカバレッジも良好となる。
本発明の第1の実施形態を図1〜図4に基づいて説明する。
図1は本発明の第1の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETの断面構成を示している。なお、図1に示される領域は高電圧MOSFET領域1と低電圧MOSFET領域2とが混在した領域である。
まず、高電圧MOSFETについて説明する。例えば、p型シリコンからなる半導体基板11部に選択的に埋め込み型素子分離絶縁膜12(STI)が形成されている。また、素子分離絶縁膜12の相互間の半導体基板11上には、薄膜の熱酸化膜と化学気相成長による酸化膜からなる積層構造を有するゲート酸化膜13aを介して、n型多結晶シリコン膜からなるゲート電極14aが形成されている。また、半導体基板11の表面領域にはドレイン領域15a、ソース領域16aとなるn型の拡散層領域がそれぞれ形成されている。
次に、低電圧MOSFETについて説明する。p型シリコンからなる半導体基板11部に選択的に埋め込み型素子分離絶縁膜12(STI)が形成されている。また、素子分離絶縁膜12の相互間の半導体基板11上にはゲート酸化膜13bを介して、n型多結晶シリコン膜からなるゲート電極14bが形成されている。また、半導体基板11の表面領域にはドレイン領域15b、ソース領域16bとなるn型の拡散層領域がそれぞれ形成されている。
以下、前記のように構成された高電圧MOSFETと低電圧MOSFETとを含む半導体装置の製造方法について、図2および図3の工程順断面概略図に従って説明する。
ここでは、例えば、p型半導体領域を含む単結晶シリコンからなる半導体基板21を用いる。
まず、図2(a)に示すように、半導体基板21に素子分離絶縁膜22(STI)を形成し、高電圧MOSFET領域(第1の活性領域)1および低電圧MOSFET領域(第2の活性領域)2を形成する。
次に、図2(b)に示すように、公知の急速熱酸化法(RTO:Rapid Thermal Oxidation)により温度が900℃〜1250℃の酸素雰囲気で半導体基板21を熱酸化することにより、半導体基板21の主面上に膜厚が約2〜4nmの第1の酸化膜23を形成する。次いで、公知の減圧CVD法により温度が700℃〜900℃でシラン(SiH)を含む雰囲気ガス内で、第2の酸化膜24を第1の酸化膜23上に約10nm〜30nm堆積して第1のゲート酸化膜25aを形成する。なお、第2の酸化膜24を形成する際には、ジクロロシラン(SiHCl)を含む雰囲気ガス内で堆積してもよい。
次に、図2(c)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を形成した後、フッ酸によるウェットエッチングにより低電圧MOSFET領域2に形成された第2の酸化膜24、第1の酸化膜23を順次除去する。
次に、図3(a)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を除去し、公知のRTO法により温度が約900℃〜1250℃の酸素雰囲気または酸素と窒素の雰囲気で、低電圧MOSFET領域2で露出した半導体基板21を熱酸化することにより、膜厚が2〜4nmの第2のゲート酸化膜25bを形成する。次いで、公知の減圧CVD法により膜厚が約200nmのリン(P)が添加された第1の多結晶シリコン膜27を堆積後、公知のリソグラフィー技術によりゲート電極形成用マスクパターン28を形成する。
次に、図3(b)に示すように、公知の異方性ドライエッチング技術により、所定の多結晶シリコン膜27を除去し、ゲート電極29a,29bを形成する。次いで、ゲート電極形成用マスクパターン28を除去した後、ゲート電極29a,29bをマスクとして、砒素(As)イオンを注入してドレインおよびソースとなる拡散層領域30a,30bを形成する。
なお、この後に続く、金属配線工程、保護膜形成工程およびボンディングパッド形成工程については省略している。
以上説明したように、第1の実施形態によると、図2(b)に示すように、高電圧MOSFETのゲート酸化膜25aは急速熱酸化による薄膜の第1の酸化膜23と化学気相成長による第2の酸化膜24からなる積層構造となる。
これより、高温での酸化時間が従来技術である熱酸化膜単層と比べて非常に短くなるため、半導体基板21における素子分離絶縁膜22(STI)と接する側壁部の酸化は抑制され、体積膨張による半導体基板21への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
図4に示すように、本発明の半導体装置の製造方法によれば、低電圧MOSFETプロセスと同レベルまで歩留りを向上させることができる。言い換えれば、低電圧MOSFETプロセスに高電圧MOSFETプロセスを混載させても、歩留りの低下は発生しない。
本発明の第2の実施形態を図5〜図7に基づいて説明する。
図5は本発明の第2の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETの断面構成を示している。図5において図1に示す構成要素と同一の構成要素には同一の符号を付けることにより説明を省略する。
以下、上記のように構成された高電圧MOSFETと低電圧MOSFETとを含む半導体装置の製造方法について、図6および図7の工程順断面概略図に従って説明する。なお、図6および図7において、第1の実施形態と同一の構成要素には同一の符号を付けている。
ここでは、例えば、p型半導体領域を含む単結晶シリコンからなる半導体基板21を用いる。
まず、図6(a)に示すように、半導体基板21に素子分離絶縁膜22(STI)を形成し、高電圧MOSFET領域1および低電圧MOSFET領域2を形成する。
次に、図6(b)に示すように、公知の減圧CVD法により温度が700℃〜900℃でシラン(SiH)を含む雰囲気ガス内で、第2の酸化膜24を半導体基板21の主面上に約10nm〜30nm堆積する。なお、第2の酸化膜24を形成する際には、ジクロロシラン(SiHCl)を含む雰囲気ガス内で堆積してもよい。
次に、図6(c)に示すように、公知のRTO法により温度が900℃〜1250℃の酸素雰囲気で半導体基板21を熱酸化することにより半導体基板21の主面上に膜厚が約2〜4nmの第1の酸化膜23を形成して第1のゲート酸化膜25aを形成する。
次に、図7(a)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を形成した後、フッ酸によるウェットエッチングにより低電圧MOSFET領域2に形成された第2の酸化膜24、第1の酸化膜23を順次除去する。
次に、図7(b)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を除去し、公知のRTO法により温度が約900℃〜1250℃の酸素雰囲気または酸素と窒素の雰囲気で、低電圧MOSFET領域2で露出した半導体基板21を熱酸化することにより、膜厚が2〜4nmの第2のゲート酸化膜25bを形成する。次いで、公知の減圧CVD法により膜厚が約200nmのリン(P)が添加された第1の多結晶シリコン膜27を堆積後、公知のリソグラフィー技術によりゲート電極形成用マスクパターン28を形成する。
次に、図7(c)に示すように、公知の異方性ドライエッチング技術により、所定の多結晶シリコン膜27を除去し、ゲート電極29a,29bを形成する。次いで、ゲート電極形成用マスクパターン28を除去した後、ゲート電極29a,29bをマスクとして、砒素(As)イオンを注入してドレインおよびソースとなる拡散層領域30a,30bを形成する。
なお、この後に続く、金属配線工程、保護膜形成工程およびボンディングパッド形成工程については省略している。
以上説明したように、第2の実施形態によると、図6(c)に示すように高電圧MOSFETのゲート酸化膜25aは急速熱酸化による薄膜の第1の酸化膜23と化学気相成長による第2の酸化膜24からなる積層構造となる。
これより、高温での酸化時間が従来技術である熱酸化膜単層と比べて非常に短くなるため、半導体基板21における素子分離絶縁膜22(STI)と接する側壁部の酸化は抑制され、体積膨張による半導体基板21への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
本発明の第3の実施形態を図8〜図11に基づいて説明する。
図8は本発明の第3の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETおよび浮遊ゲート電極型不揮発性半導体記憶装置の一記憶素子の断面構成を示している。なお、図8に示される領域は、高電圧MOSFET領域1、低電圧MOSFET領域2および記憶素子領域3が混在した領域である。図8において図1に示す構成要素と同一の構成要素には同一の符号を付けることにより説明を省略する。ここでは、新たに追加された浮遊ゲート電極型不揮発性半導体記憶装置の一記憶素子(メモリセル)について説明する。
例えば、p型シリコン基板からなる半導体基板11部に選択的に素子分離絶縁膜12(STI)が形成されている。また、素子分離絶縁膜12の相互間の半導体基板11上にはトンネル酸化膜13cを介して、n型多結晶シリコン膜からなる浮遊ゲート電極17が形成されている。浮遊ゲート電極17上および素子分離絶縁膜12上には、シリコン酸化膜、シリコン窒化膜およびシリコン酸化膜(ONO膜)からなる積層構造の容量絶縁膜18を介して、ゲート幅方向に延在するように、n型多結晶シリコン膜からなる制御ゲート電極14cが形成されている。また、半導体基板11の表面領域にはドレイン・ソースとなるn型の拡散層領域が形成されている(図示せず)。
以下、上記のように構成された高電圧MOSFET、低電圧MOSFETおよび記憶素子を含む半導体装置の製造方法について、図9〜図11の工程順断面概略図に従って説明する。なお、図9〜図11において、第1の実施形態と同一の構成要素には同一の符号を付けている。
ここでは例えば、p型半導体領域を含む単結晶シリコンからなる半導体基板21を用いる。
まず、図9(a)に示すように、半導体基板21に素子分離絶縁膜22(STI)を形成し、高電圧MOSFET領域1、低電圧MOSFET領域2および記憶素子領域3を形成する。
次に、図9(b)に示すように、温度が約850℃〜950℃の酸素雰囲気で半導体基板21を熱酸化することにより、膜厚が9〜11nmのトンネル酸化膜25cを形成する。次いで公知のCVD法により膜厚が200nmのリン(P)が添加された第2の多結晶シリコン膜31を堆積した後、公知のフォトレジスト技術により、浮遊ゲート電極形成用マスクパターン32を形成する。
次に、図9(c)に示すように、公知の異方性エッチング技術により、記憶素子領域3における所定の第2の多結晶シリコン膜31を除去して浮遊ゲート電極33を形成する。次いで浮遊ゲート電極分離用マスクパターン32を除去し、公知のCVD法により膜厚が約5〜10nmの第1のシリコン酸化膜と膜厚が2〜7nmの第1のシリコン窒化膜とを順次堆積して、第1の積層絶縁膜34を形成する。次いで、公知のフォトレジスト技術により、記憶素子領域3を覆うマスクパターン35を形成する。
次に、図10(a)に示すように、公知の異方性ドライエッチングにより、高電圧MOSFET領域1および低電圧MOSFET領域2の第1の積層絶縁膜34、第2の多結晶シリコン膜31を順次除去する。次いで、記憶素子領域3を覆うマスクパターン35を除去した後、フッ酸によるウェットエッチングによりトンネル酸化膜25cを除去する。
次に、図10(b)に示すように、公知のRTO法により温度が900℃〜1250℃の酸素雰囲気で、半導体基板21を熱酸化することにより半導体基板21の高電圧MOSFET領域1および低電圧MOSFET領域2の主面上に膜厚が約2〜4nmの第1の酸化膜23を形成する。次いで、公知の減圧CVD法により温度が700℃〜900℃でシラン(SiH)を含む雰囲気ガス内で第2の酸化膜24を全面に約10nm〜30nm堆積して第1のゲート酸化膜25aを形成する。このとき、記憶素子領域3における第1の積層絶縁膜34上にも第1の酸化膜23と第2の酸化膜24からなる第2の積層酸化膜36が形成され、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜からなる容量絶縁膜37が形成される。なお、第2の酸化膜24を形成する際には、ジクロロシラン(SiHCl)を含む雰囲気ガス内で堆積してもよい。また、図10(b)では、第1の酸化膜23形成後、第2の酸化膜24を形成しているが、先に第2の酸化膜24を形成し、後で第1の酸化膜23を形成してもよい。
次に、図10(c)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を形成した後、フッ酸によるウェットエッチングにより低電圧MOSFET領域2に形成された第2の酸化膜24、第1の酸化膜23を順次除去する。
次に、図11(a)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を除去し、公知のRTO法により温度が約900℃〜1250℃の酸素雰囲気または酸素と窒素の雰囲気で、低電圧MOSFET領域2で露出した半導体基板21を熱酸化することにより、膜厚が2〜4nmの第2のゲート酸化膜25bを形成する。次いで、公知の減圧CVD法により膜厚が約200nmのリン(P)が添加された第1の多結晶シリコン膜27を堆積後、公知のリソグラフィー技術によりゲート電極形成用マスクパターン28を形成する。
次に、図11(b)に示すように、公知の異方性ドライエッチング技術により、所定の多結晶シリコン膜27を除去し、ゲート電極29a,29b、制御ゲート電極29cを形成する。次いで、ゲート電極形成用マスクパターン28を除去した後、ゲート電極29a,29bおよび制御ゲート電極29cをマスクとして、砒素(As)イオンを注入してドレインおよびソースとなる拡散層領域30a,30bを形成する。(記憶素子領域3は図示せず)
なお、この後に続く、金属配線工程、保護膜形成工程およびボンディングパッド形成工程については省略している。
以上説明したように、第3の実施形態によると、図10(b)に示すように高電圧MOSFETのゲート酸化膜25aと記憶素子における第1の積層絶縁膜34上に形成される第2の積層酸化膜36を同時に形成することができる。そして、その構造は急速熱酸化による薄膜の第1の酸化膜23と化学気相成長による第2の酸化膜24からなる積層構造となる。
これより、浮遊ゲート電極型不揮発性半導体記憶装置と高電圧MOSFETおよび低電圧MOSFETを1チップに混載させるプロセスにおいても、高温での酸化時間が従来技術である熱酸化膜単層と比べて非常に短くなるため、半導体基板21における素子分離絶縁膜22(STI)と接する側壁部の酸化は抑制され、体積膨張による半導体基板21への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
本発明の第4の実施形態を図12〜図15に基づいて説明する。
図12は本発明の第4の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETおよびMONOSゲート電極型不揮発性半導体記憶装置の一記憶素子の断面構成を示している。なお、図12に示される領域は、高電圧MOSFET領域1、低電圧MOSFET領域2および記憶素子領域3が混在した領域である。図12において図1に示す構成要素と同一の構成要素には同一の符号を付けることにより説明を省略する。ここでは、新たに追加されたMONOSゲート電極型不揮発性半導体記憶装置の一記憶素子(メモリセル)について説明する。
例えば、p型シリコン基板からなる半導体基板11部に選択的に素子分離絶縁膜12(STI)が形成されている。また、素子分離絶縁膜12の相互間の半導体基板11上にはシリコン酸化膜、シリコン窒化膜およびシリコン酸化膜(ONO膜)からなる積層構造のゲート絶縁膜13dを介して、ゲート幅方向に延在するように、n型多結晶シリコン膜からなる制御ゲート電極14cが形成されている。また、半導体基板11の表面領域にはドレイン・ソースとなるn型の拡散層領域が形成されている(図示せず)
以下、上記のように構成された高電圧MOSFET、低電圧MOSFETおよび記憶素子を含む半導体装置の製造方法について、図13〜図15の工程順断面概略図に従って説明する。なお、図13〜図15において、第1の実施形態と同一の構成要素には同一の符号を付けている。
ここでは例えば、p型半導体領域を含む単結晶シリコンからなる半導体基板21を用いる。
まず、図13(a)に示すように半導体基板21に素子分離絶縁膜22(STI)を形成し、高電圧MOSFET領域1、低電圧MOSFET領域2および記憶素子領域3を形成する。
次に、図13(b)に示すように、温度が800℃〜900℃の酸素雰囲気で半導体基板21を熱酸化することにより、記憶素子部3に膜厚が約4〜7nmの第3の酸化膜38を形成する。次いで、公知のCVD法により膜厚が約7nmの第2のシリコン窒化膜39、膜厚が約10nmの第2のシリコン酸化膜40を順次堆積する。なお、第2のシリコン酸化膜40は第2のシリコン窒化膜39を熱酸化して形成してもよい。次いで、記憶素子領域3を覆うマスクパターン35を形成する。
次に、図13(c)に示すように、フッ酸によるウェットエッチングにより、高電圧MOSFET領域1および低電圧MOSFET領域2における第2のシリコン酸化膜40を除去する。次いで、記憶素子領域3を覆うマスクパターン35を除去した後、記憶素子領域3における第2のシリコン酸化膜40をマスクとして、熱リン酸によるウェットエッチングにより、高電圧MOSFET領域1および低電圧MOSFET領域2における第2のシリコン窒化膜39を除去する。次いで、フッ酸によるウェットエッチングにより、高電圧MOSFET領域1および低電圧MOSFET領域2の第3の酸化膜38を除去する。このとき記憶素子領域3の第2のシリコン酸化膜40も除去される。
次に、図14(a)に示すように、公知のRTO法により温度が900℃〜1250℃の酸素雰囲気で、半導体基板21を熱酸化することにより半導体基板21の高電圧MOSFET領域1および低電圧MOSFET領域2の主面上に膜厚が約2〜4nmの第1の酸化膜23を形成する。次いで、公知の減圧CVD法により温度が700℃〜900℃でシラン(SiH)を含む雰囲気ガス内で第2の酸化膜24を全面に約10nm〜30nm堆積して第1のゲート酸化膜25aを形成する。このとき、記憶素子領域3における第2のシリコン窒化膜39上にも第1の酸化膜23と第2の酸化膜24からなる第2の積層酸化膜36が形成される。また記憶素子領域3においては、第3の酸化膜38、第2のシリコン窒化膜39および第2の積層酸化膜36からなる積層ゲート絶縁膜25dが形成される。なお、第2の酸化膜24を形成する際には、ジクロロシラン(SiHCl)を含む雰囲気ガス内で堆積してもよい。また、図14(a)では、第1の酸化膜23形成後、第2の酸化膜24を形成しているが、先に第2の酸化膜24を形成し、後で第1の酸化膜23を形成してもよい。
次に、図14(b)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を形成した後、フッ酸によるウェットエッチングにより低電圧MOSFET領域2に形成された第2の酸化膜24、第1の酸化膜23を順次除去する。
次に、図15(a)に示すように、低電圧MOSFET領域2が開口するマスクパターン26を除去し、公知のRTO法により温度が約900℃〜1250℃の酸素雰囲気または酸素と窒素の雰囲気で、低電圧MOSFET領域2で露出した半導体基板21を熱酸化することにより、膜厚が2〜4nmの第2のゲート酸化膜25bを形成する。次いで、公知の減圧CVD法により膜厚が約200nmのリン(P)が添加された第1の多結晶シリコン膜27を堆積後、公知のリソグラフィー技術によりゲート電極形成用マスクパターン28を形成する。
次に、図15(b)に示すように、公知の異方性ドライエッチング技術により、所定の多結晶シリコン膜27を除去し、ゲート電極29a,29b、制御ゲート電極29cを形成する。次いで、ゲート電極形成用マスクパターン28を除去した後、ゲート電極29a、29bおよび制御ゲート電極29cをマスクとして、砒素(As)イオンを注入してドレインおよびソースとなる拡散層領域30a,30bを形成する。(記憶素子領域3は図示せず)
なお、この後に続く、金属配線工程、保護膜形成工程およびボンディングパッド形成工程については省略している。
以上説明したように、第4の実施形態によると、図14(a)に示すように高電圧MOSFETのゲート酸化膜25aと記憶素子における第2のシリコン窒化膜39上に形成される第2の積層酸化膜36を同時に形成することができる。そして、その構造は急速熱酸化による薄膜の第1の酸化膜23と化学気相成長による第2の酸化膜24からなる積層構造となる。
これより、MONOSゲート電極型不揮発性半導体記憶装置と高電圧MOSFETおよび低電圧MOSFETを1チップに混載させるプロセスにおいても、高温での酸化時間が従来技術である熱酸化膜単層と比べて非常に短くなるため、半導体基板21における素子分離絶縁膜22(STI)と接する側壁部の酸化は抑制され、体積膨張による半導体基板21への圧縮応力は小さくなる。その結果、結晶欠陥は低減し、ソース・ドレイン間リークや接合リークが減少し、素子の性能および歩留まりが向上する。
なお、上記した本発明の第1乃至第4の実施形態においては、高電圧MOSFETおよび低電圧MOSFETのゲート絶縁膜として、急速熱酸化による酸化膜および化学気相成長による酸化膜を使用する場合について説明したが、ゲート絶縁膜としてはこれに限定されるものではなく、例えば急速熱酸化による酸窒化膜、急速熱窒化による窒化膜、化学気相成長による酸窒化膜、化学気相成長による窒化膜などを適用することも可能である。
本発明に係る半導体装置およびその製造方法は、素子分離絶縁膜側壁部の酸化抑制により半導体基板への圧縮応力が小さくなる結果、結晶欠陥の低減およびソース・ドレイン間リーク、接合リークの減少が達成されるものであり、特に、動作電圧が互いに異なりかつ互いに膜厚の異なるゲート絶縁膜を有するMOSFETを同一半導体チップ上に集積する半導体装置の製造方法等において有用である。
本発明の第1の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETを示す構成断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施形態の製造方法における歩留りを示す図である。 本発明の第2の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETを示す構成断面図である。 本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第3の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETおよび不揮発性半導体記憶素子を示す構成断面図である。 本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第4の実施形態に係る半導体装置の高電圧MOSFETと低電圧MOSFETおよび不揮発性半導体記憶素子を示す構成断面図である。 本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の高電圧MOSFETと低電圧MOSFETを示す構成断面図である。 従来の半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の製造方法におけるシリコン基板中の応力を示す図である。 従来の半導体装置の製造方法における歩留りを示す図である。 熱酸化量とシリコン基板中応力との関係を示す図である。
符号の説明
1 高電圧MOSFET領域
2 低電圧MOSFET領域
3 記憶素子領域
11 半導体基板
12 素子分離絶縁膜(STI)
13a 高電圧MOSFETのゲート絶縁膜
13b 低電圧MOSFETのゲート絶縁膜
13c トンネル酸化膜
13d 積層構造のゲート絶縁膜(ONO)
14a 高電圧MOSFETのゲート電極
14b 低電圧MOSFETのゲート電極
14c メモリセル制御ゲート電極
15a 高電圧MOSFETのドレイン領域
15b 低電圧MOSFETのドレイン領域
16a 高電圧MOSFETのソース領域
16b 低電圧MOSFETのソース領域
17 浮遊ゲート電極
18 容量絶縁膜
21 半導体基板
22 素子分離絶縁膜(STI)
23 第1の酸化膜
24 第2の酸化膜
25a 第1のゲート酸化膜
25b 第2のゲート酸化膜
25c トンネル酸化膜
25d 積層ゲート絶縁膜(ONO)
26 低電圧MOSFET領域開口マスクパターン
27 第1の多結晶シリコン膜
28 ゲート電極形成用マスクパターン
29a 高電圧MOSFETのゲート電極
29b 低電圧MOSFETのゲート電極
29c メモリセル制御ゲート電極
30a 高電圧MOSFETの拡散層領域
30b 低電圧MOSFETの拡散層領域
31 第2の多結晶シリコン膜
32 浮遊ゲート電極形成用マスクパターン
33 浮遊ゲート電極
34 第1の積層絶縁膜
35 記憶素子領域を覆うマスクパターン
36 第2の積層酸化膜
37 容量絶縁膜
38 第3の酸化膜
39 第2のシリコン窒化膜
40 第2のシリコン酸化膜
101 半導体基板
102 素子分離絶縁膜(STI)
103 第1のゲート絶縁膜
104 低電圧MOSFET領域開口マスクパターン
105 第2のゲート絶縁膜
106 多結晶シリコン膜
107 ゲート電極形成用マスクパターン
108 ゲート電極
109 拡散層領域

Claims (12)

  1. 半導体基板に形成された埋め込み型素子分離絶縁膜に囲まれた複数の活性領域に、動作電圧が互いに異なりかつ互いに膜厚が異なるゲート絶縁膜を有する高電圧および低電圧MOSFETがそれぞれ形成された半導体装置であって、
    前記高電圧MOSFETのゲート絶縁膜は下層に熱酸化膜を有する積層絶縁膜であり、前記低電圧MOSFETのゲート絶縁膜は前記積層絶縁膜より薄い単層絶縁膜であり、前記積層絶縁膜の熱酸化膜は急速熱酸化法によって形成されていることを特徴とする半導体装置。
  2. 前記埋め込み型素子分離絶縁膜に囲まれた他の活性領域に不揮発性記憶素子が形成されている請求項1記載の半導体装置。
  3. 前記不揮発性記憶素子は、他の活性領域の半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成された少なくとも酸化膜および窒化膜を含む積層構造の容量絶縁膜と、前記容量絶縁膜における窒化膜上に酸化膜を介して形成された制御ゲート電極とを備えた浮遊ゲート電極型不揮発性メモリである請求項2記載の半導体装置。
  4. 前記不揮発性記憶素子は、他の活性領域の半導体基板上に形成された酸化膜、窒化膜および酸化膜からなるONO膜と、前記ONO膜の上層となる酸化膜上に形成された制御ゲート電極とを備えたMONOS型不揮発性メモリである請求項2記載の半導体装置。
  5. 半導体基板に埋め込み型素子分離絶縁膜を形成することによって、前記素子分離絶縁膜に囲まれた第1および第2の活性領域を形成する工程と、
    前記第1および第2の活性領域上に下層となる第1の熱酸化膜および化学的気相成長法による上層となる第1の酸化膜を形成する工程と、
    前記第2の活性領域上に形成された前記第1の熱酸化膜と第1の酸化膜を除去する工程と、
    前記第2の活性領域上に第2の熱酸化膜を形成して単層絶縁膜を形成するとともに、前記第1の活性領域上に前記第1の熱酸化膜および第1の酸化膜を含む積層絶縁膜を形成する工程と、
    前記積層絶縁膜および単層絶縁膜上にゲート電極となる導電膜を形成する工程とを含み、
    前記積層絶縁膜の膜厚を前記単層絶縁膜の膜厚よりも厚く形成し、
    前記第1の熱酸化膜は急速熱酸化法によって形成することを特徴とする半導体装置の製造方法。
  6. 前記第1および第2の活性領域上に前記第1の熱酸化膜を形成する前に、
    前記半導体基板の前記素子分離絶縁膜に囲まれた、浮遊ゲート電極型不揮発性メモリを形成する第3の活性領域を形成する工程と、
    前記第3の活性領域上にトンネル絶縁膜および浮遊ゲート電極を順次形成する工程と、
    前記浮遊ゲート電極上に少なくとも第2の酸化膜および窒化膜を含む積層構造の容量絶縁膜を形成する工程とをさらに含み、
    前記第1の熱酸化膜および第1の酸化膜を形成する工程において、前記第3の活性領域上の前記容量絶縁膜における窒化膜上にも第3の酸化膜を同時に形成し、
    前記第3の酸化膜上に制御ゲート電極となる導電膜を形成する請求項5記載の半導体装置の製造方法。
  7. 前記第1および第2の活性領域上に第1の熱酸化膜を形成する前に、
    前記半導体基板の前記素子分離絶縁膜に囲まれた、MONOS型不揮発性メモリを形成する第3の活性領域を形成する工程と、
    前記第3の活性領域上に第2の酸化膜および窒化膜を順次形成する工程を含み、
    前記第1の熱酸化膜および第1の酸化膜を形成する工程において、前記第3の活性領域上の前記窒化膜上にも第3の酸化膜を同時に形成してONO膜とし、
    前記第3の酸化膜上に制御ゲート電極となる導電膜を形成する請求項5記載の半導体装置の製造方法。
  8. 前記第1の熱酸化膜および第1の酸化膜を形成する工程では、
    下層となる前記第1の熱酸化膜を先に形成した後、上層となる前記第1の酸化膜を形成する請求項5,6または7記載の半導体装置の製造方法。
  9. 前記第1の熱酸化膜および第1の酸化膜を形成する工程では、
    上層となる前記第1の酸化膜を先に形成した後、下層となる前記第1の熱酸化膜を形成する請求項5,6または7記載の半導体装置の製造方法。
  10. 前記急速熱酸化は900〜1250℃で行い、前記半導体基板上での第1の熱酸化膜の膜厚が2〜4nmとする請求項5,6,7,8または9記載の半導体装置の製造方法。
  11. 前記第1の熱酸化膜は水素と酸素をチャンバー内部で燃焼させる方式で形成する請求項5,6,7,8,9または10記載の半導体装置の製造方法。
  12. 前記化学気相成長による酸化膜は温度700〜900℃でシラン又はジクロロシランを含む雰囲気ガス内で形成する請求項5,6,7,8,9,10,11記載の半導体装置の製造方法。
JP2005005027A 2005-01-12 2005-01-12 半導体装置およびその製造方法 Pending JP2006196580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005005027A JP2006196580A (ja) 2005-01-12 2005-01-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005005027A JP2006196580A (ja) 2005-01-12 2005-01-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006196580A true JP2006196580A (ja) 2006-07-27

Family

ID=36802429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005005027A Pending JP2006196580A (ja) 2005-01-12 2005-01-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006196580A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108848A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体記憶装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108848A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体記憶装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100904569B1 (ko) 비휘발성 반도체 메모리 및 그 제조 방법
JP3699956B2 (ja) 半導体装置の製造方法
JP5122733B2 (ja) 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法
KR100871753B1 (ko) 반도체 장치 및 그 제조 방법
JP5091452B2 (ja) 半導体装置の製造方法
JP2005197643A (ja) フラッシュセメモリ素子の製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP3845073B2 (ja) 半導体装置
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005285818A (ja) 半導体装置およびその製造方法
JPH1032313A (ja) 半導体装置とその製造方法
KR100596484B1 (ko) 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법
JP4445403B2 (ja) 半導体装置の製造方法
JP2007311721A (ja) 半導体装置
US6756263B2 (en) Method of manufacturing semiconductor device
JP2002016152A (ja) 半導体装置の製造方法
KR100814418B1 (ko) 불휘발성 메모리 장치의 제조 방법
JP2006196580A (ja) 半導体装置およびその製造方法
JP2010040792A (ja) 不揮発性半導体記憶装置の製造方法
KR100611388B1 (ko) 플래시 메모리 소자
KR20020095690A (ko) 플래쉬 메모리 소자의 제조방법
JP4070703B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2009152360A (ja) 半導体装置の製造方法
KR20070064763A (ko) 반도체 소자의 형성 방법
JP2006222277A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081224