JP2006190766A

JP2006190766A - 固体撮像素子

Info

Publication number: JP2006190766A
Application number: JP2005000709A
Authority: JP
Inventors: Tetsuya Komoguchi; 徹哉菰口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-01-05
Filing date: 2005-01-05
Publication date: 2006-07-20

Abstract

【課題】各画素の光電変換部とマイクロレンズとの間に導波路を配置する構造において、画素アレイ部内の画素位置に依存した感度差（シェーディング）を抑制する。
【解決手段】画素アレイ部の各画素の光電変換部とマイクロレンズとの間に導波路を配置する構造において、画素アレイ部内の画素位置に依存したシェーディングを抑制するため、マスク演算によって導波路の開口径を画素アレイ部内の画素位置に対応して補正する。つまり、画素アレイ部の中心から離れた画素ほど導波路の開口径が大きくなるようなグラデーション補正を行う。また、中心側の画素は最も開口径が小さくなるため、絶対感度が低下するが、後段のアナログアンプ及びデジタル信号処理回路のゲイン調整により画素信号を増幅させる。
【選択図】図１

Description

本発明は、画素アレイ部の各画素に導波路によって光を導く方式の固体撮像素子に関し、特に画素アレイ部内の画素位置に依存した感度差（シェーディング）を抑制するための構造に関するものである。

近年の固体撮像素子において、多画素化や微細化の進展に対応し、各画素の集光効率を上げる手段として導波路構造を用いることが提案されている。
図４は導波路構造の固体撮像素子の従来例を示す要部断面図である。
図示のように、この固体撮像素子は、シリコン基板１Ａの素子分離絶縁膜等３によって分離された領域に光電変換部としてのフォトダイオード部１が形成されており、その上面にシリコン酸化膜等によるゲート絶縁膜２を介してポリシリコン膜製の転送ゲート電極４が配置されている。そして、このシリコン基板１Ａの上部には、複数層の配線膜（遮光膜を含む）８が層間絶縁膜６を介して形成され、導電プラグ７によって適宜接続されている。
また、絶縁膜６の上面には、パッシベーション膜１０及び平坦化膜１１を介してカラーフィルタ１２が配置され、その上にオンチップマイクロレンズ１３が配置されている。

そして、このマイクロレンズ１３とフォトダイオード部１の位置に対応して絶縁膜６中に導波路９の透明膜９Ａが埋設されている。
導波路９は、オンチップレンズ１３とフォトダイオード部１を光学的に接続するものであり、導波路９内部のコア材となる透明膜９Ａがクラッド部となる絶縁膜６に比して屈折率が高いことを利用し、透明膜９Ａと絶縁膜６の界面にて臨界角より大きい入射角をもつ入射光を全反射させ、フォトダイオード部１への集光効率を高めるものである。
なお、ゲート絶縁膜２の上部には、導波路用の開口形成時に用いるシリコン窒化膜によるエッチングストッパ膜５が形成されている（特許文献１参照）。
特開２００３−２２４２４９号公報

しかしながら、上述のような導波路構造の固体撮像素子の問題点として、画素アレイ部内の中心側の画素では光の集光効率が向上し、周辺側の画素では導波路への集光が難しくなるため、集光感度の格差によるシェーディングの問題が生じる。すなわち、周辺の画素は対物レンズの光軸に対して最もずれた位置にあるため、斜め光がオンチップマイクロレンズに入射され、フォトダイオード部に光を導くことが難しい。
特にオンチップレンズは、画素アレイ部の中心から離れた画素ほど中心側に向けてオフセット（シェーディング補正）されるため、オンチップレンズと導波路との位置関係によって集光感度が決まり、オンチップレンズを透過した光を導波路に効率良く導くのが困難であり、中心画素と周辺画素とで感度差が生じてしまう。

そこで本発明は、各画素の光電変換部とマイクロレンズとの間に導波路を配置する構造において、画素アレイ部内の画素位置に依存した感度差（シェーディング）を抑制することができ、画質の向上を図ることが可能な固体撮像素子を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子は、複数の画素で構成される画素アレイ部を設けた基板と、前記基板の上部に積層される上層膜と、前記上層膜中に形成されて前記複数の画素の受光部に光を導く複数の導波路と、前記上層膜上に設けられ、前記複数の導波路に入射光を導くマイクロレンズとを有し、前記導波路の開口径が画素アレイ部内の位置に応じて変化していることを特徴とする。

本発明の固体撮像素子によれば、導波路の開口径が画素アレイ部内の位置に応じて変化していることにより、導波路の開口径によって各画素の集光効率を調整することが可能となるので、画素アレイ部の中心側の画素と周辺側の画素の集光効率を均一化でき、画素アレイ部内の画素位置に依存した撮像感度差を除去してシェーディグを抑制することが可能となる効果がある。
また、具体的には、画素アレイ部の中心側の導波路の開口径よりも周辺側の導波路の開口径が大きいことにより、画素アレイ部の中心側の画素と周辺側の画素の集光効率を有効に均一化できる。また、導波路の開口径が画素アレイ部の中心側から周辺側の方向に徐々に変化することにより、集光効率を各画素毎に最適化でき、高精度に均一化された特性を得ることが可能となる。また、導波路の開口径が画素アレイ部の中心側から周辺側の方向に段階的に変化することにより、マスク設計が容易になる効果がある。
また、画素アレイ部より出力された各画素の信号を導波路の開口径の変化に対応してゲイン調整する手段を有することにより、導波路の開口径の変化によって減少したゲインを補充して輝度レベルを確保でき、さらに導波路とマイクロレンズとの相対位置が画素アレイ部内の位置に応じて変化していることにより、導波路の開口径の変化とマイクロレンズの位置調整の両方によって有効にシェーディグを抑制できる。

本発明の実施の形態では、各画素の光電変換部とマイクロレンズとの間に導波路を配置する構造において、画素アレイ部内の画素位置に依存した感度差（シェーディング）を抑制するため、マスク演算によって導波路の開口径を画素アレイ部内の画素位置に対応して補正する。つまり、画素アレイ部の中心から離れた画素ほど導波路の開口径が大きくなるようなグラデーション補正を行う。
また、中心側の画素は最も開口径が小さくなるため、絶対感度が低下するが、後段のアナログアンプ及びデジタル信号処理回路のゲイン調整により画素信号を増幅させる。

図１は本発明の実施例による固体撮像素子の導波路構造を示す要部断面図であり、画素アレイ部の中心側の画素と周辺側の画素を対比して示している。
図中、シリコン基板１００の上層部には、従来と同様に、光電変換部としてのフォトダイオード部１０１が形成されており、その上面にシリコン酸化膜等によるゲート絶縁膜１０２を介してポリシリコン膜製の転送ゲート電極１０３が配置され、フォトダイオード部１０１に蓄積された信号電荷をフローティングデフュージョン（ＦＤ）１０４に転送する。
また、シリコン基板１０１の上部には、複数層の配線膜（遮光膜を含む）１０５が層間絶縁膜１０６を介して形成されている。
また、絶縁膜１０６の上面には、パッシベーション膜１０７及び平坦化膜１０８を介してカラーフィルタ１０９が配置され、その上にオンチップマイクロレンズ１１０が配置されている。

また、このマイクロレンズ１１０とフォトダイオード部１０１の位置に対応して絶縁膜１０６中に導波路１１１、１１２の透明膜１１１Ａ、１１２Ａが埋設されており、オンチップレンズ１１０とフォトダイオード部１０１を光学的に接続している。
そして、図示のように本実施例では、各導波路１１１、１１２が画素の位置に応じた開口径を有しており、画素アレイ部の中心側に配置された導波路１１１は相対的に小さい開口径に形成され、逆に画素アレイ部の周辺側に配置された導波路１１２は相対的に大きい開口径に形成されている。
また、各画素の導波路１１１、１１２とマイクロレンズ１１０の光軸も画素の位置に応じてずれた状態で配置されており、画素アレイ部の周辺側では、マイクロレンズ１１０の位置が画素アレイ部の中心方向にずれて配置されている。

図２は本実施例の固体撮像素子を作成する半導体プロセスで用いる導波路マスクパターンの例を示す説明図である。
本実施例では、中心画素から離れるほど導波路の開口径を大きくするようなマスク処理を施す。これにより、画素エリアの周辺部については、シェーディング補正された（光軸に対して中心画素側にずらした）オンチップレンズを透過した光が、効率良く導波路に集光されるため、中心画素に対する感度差が低減する。つまりシェーディング抑制効果が得られる。

また、本実施例では、中心の画素が最も開口径が小さくなるため、絶対感度が低くなるが、後段の回路において増幅することにより輝度レベルを確保する。
図３は本実施例における後段回路の構成例を示すブロック図である。
この回路は、上述した導波路構造を有するＣＣＤ型またはＣＭＯＳ型の撮像部２００から画素信号を入力してアナログ信号処理を行うアナログフロントエンド（ＡＦＥ）２１０と、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器２２０と、ディジタル信号を処理するディジタルシグナルプロセッサ（ＤＳＰ）２４０とを有する。
ＡＦＥ２１０は、画素信号のノイズ除去を行うノイズクランプ部２１１と、増幅を行うアナログアンプ２１２を有し、ＤＳＰ２４０は、画素信号を用いた色信号処理を行う色信号処理部２４１と、輝度信号処理を行う輝度信号処理部２４２と、色信号と輝度信号とを合成して画像信号として出力するミキシング部２４３を有する。
そして、このような回路内のアナログアンプ２１２またはＤＳＰ２４０において、画像信号の増幅を行い、上述した画素アレイ部中心部における導波路の開口径を小さくしたことによる輝度レベルの減少分を補充し、十分な輝度レベルを確保する。

なお、以上の実施例において、導波路の開口径を変化させる方法としては、種々の変形が可能である。
例えば画素アレイ部の中心から周辺の方向に徐々に変化させるようにしてもよいし、段階的に変化させるようにしてもよく、必要な特性や設計の実情に応じて選択すればよい。また、撮像部や上層膜の構成等、導波路以外の構成については、特に限定するものではなく、導波路構造の種々の固体撮像素子に広く適用できるものである。

本発明の実施例による固体撮像素子の導波路構造を示す要部断面図である。図１に示す実施例の固体撮像素子の導波路マスクパターンの例を示す説明図である。図１に示す実施例の固体撮像素子の後段回路の構成例を示すブロック図である。導波路構造の固体撮像素子の従来例を示す要部断面図である。

符号の説明

１００……シリコン基板、１０１……フォトダイオード部、１０２……ゲート絶縁膜、１０３……転送ゲート電極、１０４……フローティングデフュージョン（ＦＤ）、１０５……配線膜、１０６……層間絶縁膜、１０７……パッシベーション膜、１０８……平坦化膜、１０９……カラーフィルタ、１１０……オンチップマイクロレンズ、１１１、１１２……導波路、１１１Ａ、１１２Ａ……透明膜。

Claims

複数の画素で構成される画素アレイ部を設けた基板と、前記基板の上部に積層される上層膜と、前記上層膜中に形成されて前記複数の画素の受光部に光を導く複数の導波路と、前記上層膜上に設けられ、前記複数の導波路に入射光を導くマイクロレンズとを有し、
前記導波路の開口径が画素アレイ部内の位置に応じて変化している、
ことを特徴とする固体撮像素子。
前記画素アレイ部の中心側の導波路の開口径よりも周辺側の導波路の開口径が大きいことを特徴とする請求項１記載の固体撮像素子。
前記導波路の開口径が画素アレイ部の中心側から周辺側の方向に徐々に変化していることを特徴とする請求項２記載の固体撮像素子。
前記導波路の開口径が画素アレイ部の中心側から周辺側の方向に段階的に変化していることを特徴とする請求項２記載の固体撮像素子。
前記画素アレイ部より出力された各画素の信号をゲイン調整する手段を有することを特徴とする請求項１記載の固体撮像素子。
前記導波路とマイクロレンズとの相対位置が画素アレイ部内の位置に応じて変化していることを特徴とする請求項１記載の固体撮像素子。