JP2006186346A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006186346A
JP2006186346A JP2005347517A JP2005347517A JP2006186346A JP 2006186346 A JP2006186346 A JP 2006186346A JP 2005347517 A JP2005347517 A JP 2005347517A JP 2005347517 A JP2005347517 A JP 2005347517A JP 2006186346 A JP2006186346 A JP 2006186346A
Authority
JP
Japan
Prior art keywords
memory
layer
semiconductor device
conductive layer
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005347517A
Other languages
English (en)
Other versions
JP4954537B2 (ja
JP2006186346A5 (ja
Inventor
Kiyoshi Kato
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005347517A priority Critical patent/JP4954537B2/ja
Publication of JP2006186346A publication Critical patent/JP2006186346A/ja
Publication of JP2006186346A5 publication Critical patent/JP2006186346A5/ja
Application granted granted Critical
Publication of JP4954537B2 publication Critical patent/JP4954537B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】製造後に情報の書き込みが可能で、情報の書き換えによる偽造を防止し、かつ、単純な構造と安価な材料から、安価に製造できる半導体装置を提供する。さらに、上記の機能を備え、かつ、内部の構成によりる無線通信の阻害がない半導体装置を提供する。
【解決手段】複数のメモリセルを含むメモリセルアレイを有する有機メモリと、有機メモリを制御する制御回路と、アンテナを接続するための配線とを有し、複数のメモリセルの各々は、トランジスタと記憶素子を有し、記憶素子は、第1の導電層と第2の導電層との間に有機化合物層が挟まれて設けられ、第2の導電層は線状に形成されていることを特徴とする。
【選択図】なし

Description

本発明は、情報の送受信が可能な半導体装置に関する。
本発明の背景となる技術は、半導体装置に関するものであり、とりわけ、無線で情報の送受信を行なうことの可能なものに関する。
無線で情報を送受信することのできる半導体装置の代表例として、無線チップがある。無線チップは、ある対象物に個体識別番号(ID)を付し、対象物の履歴を記憶し、生産管理を行うために用いられたり、無線チップにIDを付したタグ(無線タグ)により、個人情報や金銭などの利用、それを管理するために用いられる。このような無線チップは、IDタグや、ICカードなどと呼ばれ、個体識別技術の発達と需要の増加に伴い、生産量、使用量が増加している。
無線チップは、用途によって、通信距離、通信方法、大きさ、内部電源の有無、内蔵メモリの構成等、様々な形態をとる。生産管理においては、小型で軽量、通信距離の長い無線タグの需要が拡大している。
内部電源を持たず、外部からの電力供給により動作する無線タグは、小型化、軽量化が可能であるが、周囲の状況、特にアンテナ近辺の導電体の有無により、通信距離の長短が大きく左右される。
無線チップは、無線によって情報を送受信するため、情報の傍受や偽造の危険性が伴う。また、無線チップには、金銭の情報や、個人のプライバシーに係る重要な情報を記憶させる事もあるため、内部に記憶させた情報の安全性を高める必要がある。
そのため無線チップに、書き換えが可能なメモリを内蔵する場合は、暗号化技術などの対策が必要となる。
情報の偽造を防止するために、1度だけ書き込みが可能で、書き換えが不可能なメモリ(ライトワンスメモリ)を内蔵する方法がある。
無線チップにライトワンスメモリを内蔵する場合、マスクROMのように、製造時にしか情報を書き込めないメモリよりも、製造後、特に使用初期時に情報を書き込むことのできるメモリを内蔵すると、使い勝手がよくなり、需要も高くなる。
また無線チップの使用数は、年々増加し、さらに安価な無線チップの生産が求められている。
需要に合った無線チップを供給するためには、小型、軽量で、通信距離が長く、情報の安全性が高く、使い勝手もよく、かつ、製造に費用がかからないための安価な材料や、単純な構造の無線チップを提供する必要がある。
現在実用化されているこれらの無線チップの多くは、Si等の半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有し、当該ICチップは記憶回路(メモリとも呼ぶ)や制御回路等から構成されている。これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機TFTや有機メモリ等の開発が盛んに行われている(例えば特許文献1)。
特開2004−47791号公報
上記を鑑み本発明は、無線で情報を送受信することのできる半導体装置において、製造後に情報の書き込みが可能で、情報の書き換えによる偽造を防止できるものを提供する。さらに本発明は、単純な構造と安価な材料から、安価に製造できる半導体装置を提供する。さらに加えて本発明では、上記の機能を備え、本発明の半導体装置が行う無線通信を、当該装置内部の構成により阻害しない半導体装置を提供する事を課題とする。
上記課題を解決するために、本発明では、以下の手段を講ずる。
本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路とを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする。
本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路と、アンテナとを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする。
本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路とを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、第1の導電層及び前記第2の導電層の一方又は両方は透光性を有することを特徴とする。
本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路と、アンテナとを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、第1の導電層及び前記第2の導電層の一方又は両方は透光性を有することを特徴とする。
なお、前記第2の導電層は、線状に形成され、且つ前記複数のメモリセルの記憶素子それぞれと電気的に接続されていることを特徴としている。
また、上記構成において、有機化合物層は、電子輸送層又はホール輸送層である。
また、上記構成において、前記有機化合物層は、光を照射する、加熱する、又は、電気的作用を加えることにより、電気抵抗が変化する材料を用いる。
また、本発明の半導体装置は、有機化合物を有する記憶素子に加えて、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Mask Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)及びフラッシュメモリから選択された1つ又は複数を有することを特徴としている。また有機メモリであっても、材料の選択により、DRAMやFeRAM等が可能となる。
また、本発明の半導体装置は、制御回路に加えて、電源回路、クロック発生回路、復調回路、変調回路、命令解析部、符号化回路から選択された1つ又は複数を有することを特徴としている。なお、制御回路は有機メモリを制御するだけでなく、他の構成のメモリを制御してもよく、メモリ制御回路ともいう。
また、本発明において、有機メモリと制御回路は、ガラス基板上又は可撓性基板上に設けることができる。なお、有機メモリと制御回路は、同一の基板上でも別々の基板上に設けらていてもよく、同一の基板上に設けられることで生産効率を向上させることができる。
さらに、本発明において、有機メモリと制御回路、及びアンテナは、ガラス基板上又は可撓性基板上に設けることができる。なお、有機メモリと制御回路は、同一の基板上でも別々の基板上に設けらていてもよく、同一の基板上に設けられることで生産効率を向上させることができる。
また、上記構成において、制御回路が薄膜トランジスタを有していてもよい。
なお本明細書において、半導体装置とは、無線チップ、無線タグ、電子タグ、IDチップ、IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、RFID(Radio Frequency Identification)タグなどを含むものとする。
本発明の記憶素子は、光を照射する、加熱する、または電気的作用を加えることに電気抵抗が変化する有機物化合物から構成されているため、半導体装置の製造後に、光や熱、電気的作用を加えることで、情報を書き込むことが可能であり、使い勝手のよい半導体装置を提供することができる。
さらに本発明の記憶素子は、チップ製造時以外では、データの書き込み(追記)のみ可能であるので、書き換えによる情報の偽造を防止することができ、安全性の高い半導体装置を提供することができる。
また、ガラス基板などの安価な材料を用い、単純な構造の記憶素子をもつメモリを内蔵する事により、安価な半導体装置を提供することができる。
本発明の半導体装置の内部構成において、記憶素子の第2の導電膜を線状に作製することにより、当該半導体装置が行う無線通信を阻害せず、通信距離の長い半導体装置を提供する事ができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明のアンテナを介して、外部の通信機(リーダライタ)と無線で通信を行う半導体装置の構成を説明する。
本発明の半導体装置の概念図を図1に示す。
図1(A)に示すように、本発明の半導体装置101は、アンテナ102、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、メモリ108から構成される。そして、外部の通信機(リーダライタ109)と、非接触で情報の送受信を行うことができる。
図1(B)に示すように、半導体装置101が、別途作製されたアンテナ102と接続する場合、半導体装置101はアンテナを接続する配線110を有してもよい。そして、半導体装置101が非接触で情報の送受信を行う場合には、配線110に、半導体装置とは別途作製されたアンテナを接続する。
電源回路103は、アンテナ102から入力された交流信号を基に、半導体装置101の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路104は、アンテナ102から入力された交流信号を基に、半導体装置101内の各回路に供給する各種クロック信号を生成する回路である。復調回路111はアンテナ102が受信した信号を復調する機能を有し、、また変調回路112は送信する信号にASKあるいはFSK方式の変調を施す。メモリ制御回路114は、メモリ108を制御する機能を有する。命令解析部113は復調された命令の解析を行う機能を有し、符号化回路115は、送信するデジタル信号にマンチェスター方式等の符号化を施す。アンテナ102は、電磁波或いは電波の送受信を行う機能を有する。
また、半導体装置は上記の構成に制約されず、例えば、輻輳制御回路や暗号処理回路といった、他の要素を有していてもよい。
本発明のメモリ108は、有機化合物を含む層を有することを特徴とする。本明細書中においては、有機化合物を含む層を、有機化合物層と記載し、有機化合物層を有することを特徴とするメモリを、有機メモリと呼ぶ。
有機メモリは、記憶素子に有機化合物層を有し、当該有機化合物層に光を照射する、加熱する、又は電気的作用を加えることにより、前記有機化合物層の電気抵抗を変化させることで情報を記憶する。
記憶素子内の有機化合物層に、電気抵抗の変化が不可逆的である有機化合物を使用すれば、ライトワンスメモリとなり、電気抵抗の変化が可逆的なものを用いれば、書き換え可能なメモリとなる。
また、本発明の半導体装置101が内蔵するメモリ108は、有機メモリのみでもよいし、有機メモリとは別に、他の構成のメモリを、1つもしくは複数含んでいてもよい。
図14に、本発明の半導体装置101に他の構成のメモリ108bを含んだ構成を示す。
図14(A)に示すように、本発明の半導体装置101は、アンテナ102、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、及び、有機メモリ108aと他の構成のメモリ108bを含むメモリ108から構成される。そして、外部の通信機(リーダライタ109)と、非接触で情報の送受信を行うことができる。
また、図14(B)に示すように、半導体装置101が、別途作製されたアンテナ102と接続する場合、半導体装置101はアンテナを接続する配線110を有してもよい。そして、半導体装置101が非接触で情報の送受信を行う場合には、配線110に、半導体装置とは別途作製されたアンテナを接続する。
電源回路103は、アンテナ102から入力された交流信号を基に、半導体装置101の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路104は、アンテナ102から入力された交流信号を基に、半導体装置101内の各回路に供給する各種クロック信号を生成する回路である。復調回路111はアンテナ102が受信した信号を復調する機能を有し、また変調回路112は送信する信号にASKあるいはFSK方式の変調を施す。メモリ制御回路114は、メモリ108を制御する機能を有する。命令解析部113は復調された命令の解析を行う機能を有し、符号化回路115は、送信するデジタル信号にマンチェスター方式等の符号化を施す。アンテナ102は、電磁波或いは電波の送受信を行う機能を有する。
また、半導体装置は上記の構成に制約されず、例えば、輻輳制御回路や暗号処理回路といった、他の要素を有していてもよい。
本発明のメモリ108は、有機化合物を含む層を有することを特徴とする。本明細書中においては、有機化合物を含む層を、有機化合物層と記載し、有機化合物層を有することを特徴とするメモリを、有機メモリと呼ぶ。
有機メモリ108aは、記憶素子に有機化合物層を有し、当該有機化合物層に光を照射する、加熱する、又は電気的作用を加えることにより、前記有機化合物層の電気抵抗を変化させることで情報を記憶する。
記憶素子内の有機化合物層に、電気抵抗の変化が不可逆的である有機化合物を使用すれば、ライトワンスメモリとなり、電気抵抗の変化が可逆的なものを用いれば、書き換え可能なメモリとなる。
ここで、他の構成のメモリ108bとは、例えば、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Mask Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)及びフラッシュメモリのことであるが、この例には限定されない。また他の構成を有するメモリの1つ又は複数を有することができる。
次に、有機メモリの構成を図2(A)に示す。
有機メモリ201は、メモリセルアレイ202、デコーダ203、セレクタ204、読み出し書き込み回路205を有する。
有機メモリ201のメモリセル206は、1つのトランジスタ207と、記憶素子208を有する。
上記記憶素子208は、一対の導電層、つまり第1の導電層と、第2の導電層との間に有機化合物層が挟まれた構造を有する。上記一対の導電層のうち、第1の導電層は、上記メモリセル206内のトランジスタ207が有するソース領域、又はドレイン領域の一方に接続されている。
上記一対の導電層のうち、第2の導電層は、1つの有機メモリ201内にある全てのメモリセル206の記憶素子208に共通であっても良い。第2の導電層は、有機メモリの動作時(読み出し、又は書き込み時)に、全ての記憶素子の一端に、共通の電位を与えるものであり、本明細書中においては共通電極と呼ぶ。
図2(B)に示すように、メモリセル206内のトランジスタ207において、記憶素子208に接続されていない方のソース領域、又はドレイン領域に、ビット線Bm(1≦m≦x)が接続され、ゲート電極には、ワード線Wn(1≦n≦y)が接続されている。このように、メモリセル206が、マトリックス状に設けられることでメモリセルアレイ202を構成している。
次に、第2の導電層、すなわち共通電極について説明する。図4は、基板上面、図3の矢印Aの方向から見た有機メモリの構造についての1例を示す。
共通電極401は、全ての記憶素子の一端に共通の電位を与える。この共通電極401を、図4に示すような線状に形成することを特徴とする。なお図4に示す形態は一例であり、線状の形態はこれに限定されない。
半導体装置の中でも、特に、相互誘導によって通信を行う電磁結合方式や、誘導電磁界によって通信を行う電磁誘導方式により情報を送受信する場合、アンテナ付近に金属のような導電性の高い物質が面状に広く存在すると、通信距離が短くなる。
これは、リーダライタから発せられる電磁波によって、上記導電性の高い物質内部に渦電流が生じ、上記電磁波を吸収する。したがって、半導体装置は十分な誘導起電力を得られなくなるためである。
共通電極を面状に形成すると、共通電極がリーダライタから発せられる電磁波を吸収し、無線タグの通信距離が短くなる。また、共通電極内に発生した渦電流により、半導体装置を動作させるリーダライタの負荷が大きくなる。
そこで図4に示すように、共通電極401を線状に形成すると、電磁波の吸収を少なくすることができる。そのため、無線タグの通信を阻害せず、通信距離が長くなる。
ここで言う線状とは、第1の辺に比べて第2の辺が長い方形や、焦点間距離の長い楕円、それに類似する細長い形であってもよい。共通電極は、全ての記憶素子の一端に同電位を与え、例えば図4に示すように、方形や楕円をくし状に作製すること好ましく、これらも線状に含まれる。しかし、線状という形状は、上記渦電流の発生による電磁波の吸収を低減できる形状であれば、ここに挙げた例のみに限定されるものではない。さらに、共通電極401の形状は、上記渦電流の発生による電磁波の吸収を低減できればよく、高い加工精度を求めるものではない。
次に、有機メモリ201に情報の書き込みを行うときの動作について、図2(B)を用いて説明する。
まず、電気的作用により情報の書き込みを行うときの動作について説明する。ここでは、m列目n行目のメモリセル206に情報の書き込みを行う場合について説明する。この場合、デコーダ203、セレクタ204により、m列目のビット線Bmと、n行目のワード線Wnが選択され、m列目n行目のメモリセル206が含むトランジスタ207のゲート電極に電圧が印加される。続いて、図2(B)中Vwriteと共通電極401に所定の電圧が印加される。
通常、Vwriteと共通電極401の電位差は、読み出し時のVreadと共通電極401の電位差よりも大きい。また、Vwriteに電圧が印加される場合は、Vreadには電圧が印加されず、また、図外の回路によって、電流が逆方向に流れないようにするための措置が取られているものとする。
m列目のビット線Bmに印加された電圧は、記憶素子208を構成する第1の導電層に伝達される。共通電極401の電圧を、ビット線Bmに印加された電圧よりも低い電圧に固定することで、第1の導電層と第2の導電層の間には電位差が生じる。この電位差により、記憶素子208内の有機化合物層の抵抗値が変化し、情報を書き込むことができる。
続いて、光学的作用により情報の書き込みを行う場合について説明する。光学的作用により、有機メモリに情報を書き込む場合は、記憶素子を構成する第1の導電層と第2の導電層のうち、一方、又は、両方が透光性を有する構成とし、透光性を有する導電層側から、有機化合物層に対して、光を照射する。
有機化合物層の材料として、光学的作用を受けると電気抵抗が上昇する有機化合物を用いた場合、レーザ光などの光の照射により、有機化合物層の抵抗値が上昇する。
また、有機化合物層の材料として、光学的作用を受けると電気抵抗が減少するものを用いることもできる。例えば、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光などの光の照射により、有機化合物層の抵抗値が減少する。
例えば、有機化合物層に対する光学的作用の例として、レーザ光を照射する場合について説明する。レーザ光を照射した有機化合物層の電気抵抗は、メモリセルの大きさにもよるが、μmオーダの径に絞ったレーザ光の照射により変化する。例えば、径が1μmのレーザビームが10m/secの線速度で通過するとき、1つのメモリセルが含む有機化合物を含む層にレーザ光が照射される時間は100nsecとなる。100nsecという短い時間内で相を変化させるためには、レーザパワーは、例えば10mW、パワー密度は10kW/mmとするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。
レーザ照射装置としては、紫外光、可視光、又は赤外光を発振することが可能なものを用いることができる。レーザ照射装置の例としては、KrF、ArF、XeCl、Xe等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO、YVO、YLF、YAlOなどの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第2高調波〜第5高調波を適用するのが好ましい。
ここに挙げた書き込みの方法は、一例である。有機メモリに情報を書き込む方法は他にも、記憶素子の有機化合物層を局所的に加熱する方法などが挙げられるが、これらの例に限定されるものではない。
次に、有機メモリに書き込まれている情報の読み出しを行う際の動作について説明する。
図2(B)に、電気的作用による読み出しの1例を示す。ここでは、読み出し書き込み回路205は、抵抗素子211とセンスアンプ212を含む構成とする。但し、読み出し書き込み回路205の構成は上記構成に制約されず、どのような構成を有していてもよい。
情報の読み出しは、第1の導電層と第2の導電層の間に電圧を印加して、有機化合物層の抵抗値を読み取ることにより行う。例えば、メモリセルアレイ202が含む複数のメモリセル206から、m列目n行目のメモリセル206の情報の読み出しを行う場合、まず、デコーダ203、セレクタ204により、m列目のビット線Bmと、n行目のワード線Wnを選択する。そうすると、m列目n行目に配置されたメモリセル206が含むトランジスタ207のゲート電極に電圧が印加される。
ここで、メモリセル206が含む記憶素子208と、抵抗素子211とは、直列に接続された状態となる。このとき、記憶素子208は1つの抵抗素子として見なすことができ、このように、直列に接続された2つの抵抗素子の両端、図2(B)中のVreadと共通電極401に所定の電圧が印加されると、ノードαの電位は、記憶素子208と抵抗素子211によって抵抗分割された電位となる。ここで、Vreadに電圧が印加される場合は、Vwriteには電圧が印加されず、また、図外の回路によって、電流が逆方向に流れないようにするための措置が取られているものとする。
有機メモリの記憶素子は、光や熱、電気的な作用による情報の書き込みにより、電気抵抗が変化する。したがって、情報が書き込まれた記憶素子の電気抵抗と、情報が書き込まれていない記憶素子の電気抵抗が異なるので、ノードαの電位は、記憶素子に情報が書き込まれているのか、書き込まれていないのかの違いによって異なった値をとる。
そして、ノードαの電位は、センスアンプ212に供給される。センスアンプ212は、参照電位(Vref)とノードαとの電位を比較し、記憶素子208が有する情報を判別する。その後、センスアンプ212において判別された情報を含む信号が有機メモリの外部に供給される。
上記の方法では、記憶素子208の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っているが、これは一例にすぎず、別の機構を用いて、記憶素子208が有する情報を読み取ることもできる。別の機構とは、電流値を比較して情報を読み出す方法や、ビット線Bmをプリチャージして、当該ビット線Bmの電位の変化を比較することで情報を読み出す方法などが挙げられるが、これらに限定されるものではない。
上記のように、有機メモリを有する本発明の半導体装置は、光や熱、電気的作用により、作製後に情報を書き込むことができる。したがって、本発明においては、使い勝手の良い半導体装置を提供することができる。
なお、本実施の形態は、本明細書中に挙げる他の実施の形態及び実施例と自由に組み合わせて行うことができる。
(実施の形態2)
本実施の形態では、メモリセル206を構成するトランジスタと記憶素子208の作製工程を、図9、図10、図11、図12、図3の順に図を用いて示す。
本発明の半導体装置は、ガラス基板上に作製したものをそのまま使用してもよいが、機能的付加価値をつけるために、基板上に作製した半導体装置を剥離し、別の可撓性基板に貼り合わせてもよい。そこで本実施の形態は、剥離プロセスを用いて、可撓性を持った半導体装置を構成する場合について説明する。なお本明細書内において、基板からの剥離し、別基板へ貼り合わせるための方法を剥離プロセスと記載する。
まず、基板502の一表面に、剥離層503を作製する(図9(A))。基板502は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。なお、本工程では、剥離層503は、基板502の全面に設けているが、必要に応じて、基板502の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターニングして、選択的に設けてもよい。また、基板502に接するように剥離層503を形成しているが、必要に応じて、基板502に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層503を形成してもよい。選択的に剥離層503を設けることにより、剥離後の半導体素子等の飛散を防止することができる。
剥離層503は、スパッタリング法やプラズマCVD法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、鉛(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素又は前記元素を主成分とする合金材料若しくは化合物材料からなる層を用いて形成することができる。なお剥離層503の構造は、上記材料からなる単層、又は上記材料のいずれか一を有する積層とすることができる。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層503が単層構造の場合、例えば、タングステン層、モリブデン層又はタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
剥離層503が積層構造の場合、1層目としてタングステン層、モリブデン層又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
なお、剥離層503として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO)、Xが2.5の場合(W)、Xが2.75の場合(W11)、Xが3の場合(WO)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層(WOx、0<X<3)である。従って、作製時間の短縮のため、剥離層503として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
なお、ガラスなどの基板上に作製した半導体装置を、剥離プロセスを用いずに形成し、使用する場合は、剥離層503を形成せず、次に説明するプロセスから作製することが可能である。
次に、剥離層503を覆うように、下地となる絶縁層504を形成する。絶縁層504は、スパッタリング法、又はプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層504が2層構造の場合、例えば、1層目として窒化酸化珪素層を形成し、2層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層504が3層構造の場合、1層目の絶縁層として酸化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。または、1層目の絶縁層として酸化窒化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層504は、基板502からの不純物の侵入を防止するブロッキング膜として機能するため、珪素の窒化物材料を有すると好ましい。
次に、絶縁層504上に、非晶質半導体層505(例えば非晶質珪素を含む層)を形成する。非晶質半導体層505は、スパッタリング法、LPCVD法、又はプラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。続いて、非晶質半導体層505を結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等)により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層706〜710を形成する(図9(B))。
結晶質半導体層706〜710の作製工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚66nmの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層706〜710を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振又はパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いる。固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO、YLF、YAlOなどの結晶を使ったレーザを用いることができる。
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある。一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。すると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
次に、結晶質半導体層706〜710を覆うゲート絶縁層705を形成する。ゲート絶縁層705は、プラズマCVD法、又はスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
次に、ゲート絶縁層705上に、下部導電層と上部導電層を積層して形成する。下部導電層は、プラズマCVD法、又はスパッタリング法により、20〜100nmの厚さで形成する。上部導電層は、プラズマCVD法、又はスパッタリング法により、100〜400nmの厚さで形成する。下部導電層と上部導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nd)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。下部導電層と上部導電層の組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、下部導電層と上部導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスク(レジストマスク)を形成し、下部導電層と上部導電層に対して、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層(単にゲート電極層とも呼ぶ)716〜725を形成する。このとき、下部導電層と、上部導電層とのエッチングレートの差により、各導電層の形状、特にそのテーパ角度を異ならせることができる。
また薄膜トランジスタの性能を高めるため、ゲート電極の幅を短くするとよい。この場合、ゲート電極をパターニングするためのレジストマスク等を、酸素プラズマ等によりエッチングした後に、ゲート電極をパターニングするとよい。
次に、フォトリソグラフィ法により、レジストマスクを形成して、結晶質半導体層706、708〜710に、イオンドープ法又はイオン注入法により、N型を付与する不純物元素を低濃度に添加して、N型不純物領域711、713〜715とチャネル形成領域780、782〜784を形成する。N型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。
次に、フォトリソグラフィ法によりレジストマスクを形成して、結晶質半導体層707に、P型を付与する不純物元素を添加して、P型不純物領域712とチャネル形成領域781を形成する。P型を付与する不純物元素は、例えばボロン(B)を用いる。
次に、ゲート絶縁層705と導電層716〜725を覆うように、絶縁層を形成する。絶縁層は、プラズマCVD法、又はスパッタリング法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層716〜725の側面に接する絶縁層(サイドウォールともよばれる)739〜743を形成する(図9(C))。また、絶縁層739〜743の作製と同時に、ゲート絶縁層705がエッチングされた絶縁層734〜738が形成される。絶縁層739〜743は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いることができる。
次に、フォトリソグラフィ法により形成したレジストマスクと、絶縁層739〜743をマスクとして用いて、結晶質半導体層706、708〜710にN型を付与する不純物元素を添加して、第1のN型不純物領域(LDD領域とも呼ぶ)727、729、731、733と、第2のN型不純物領域(ソースドレイン領域とも呼ぶ)726、728、730、732とを形成する。第1のN型不純物領域727、729、731、733が含む不純物元素の濃度は、第2のN型不純物領域726、728、730、732の不純物元素の濃度よりも低い。上記工程を経て、N型の薄膜トランジスタ744、746〜748と、P型の薄膜トランジスタ745が完成する。
なお、LDD領域を形成するためには、ゲート電極を2層以上の積層構造として、当該ゲート電極に異方性エッチングを行って、当該ゲート電極を構成する下層の導電層をマスクとして用いてドーピングを行う手法と、サイドウォールの絶縁層をマスクとして用いてドーピングを行う手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造となる。この構造は、ゲート電極の異方性エッチングを利用するために、LDD領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、LDD領域を形成することができない場合がある。一方、後者のサイドウォールの絶縁層をマスクとして用いる手法は、前者の手法と比較すると、LDD領域の幅の制御が容易であり、また、LDD領域を確実に形成することができる。
続いて、薄膜トランジスタ744〜748を覆うように、絶縁層を単層又は積層して形成する(図10(A))。薄膜トランジスタ744〜748を覆う絶縁層は、SOG法、又は液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。例えば、薄膜トランジスタ744〜748を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成するとよい。
なお、絶縁層749〜751を形成する前、又は絶縁層749〜751のうちの1つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法などを適用するとよい。
次に、フォトリソグラフィ法により絶縁層749〜751をエッチングして、N型不純物領域726、728〜732、P型不純物領域785を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層752〜761を形成する。
導電層752〜761は、プラズマCVD法やスパッタリング法により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層752〜761は、例えば、バリア層とアルミニウムシリコン(Al−Si)層とバリア層の積層構造、バリア層とアルミニウムシリコン(Al−Si)層と窒化チタン(TiN)層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層752〜761を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
次に、導電層752〜761を覆うように、絶縁層762を形成する(図10(B))。絶縁層762は、SOG法、又は液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層762は、好適には、0.75μm〜3μmの厚さで形成する。
続いて、フォトリソグラフィ法により絶縁層762をエッチングして、導電層757、759、761を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、プラズマCVD法、又はスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。なお、導電層763〜765は、記憶素子が含む一対の導電層のうちの第1の導電層に相当する。従って、好適には、導電層763〜765は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層763〜765を形成するためのエッチング工程においては、下層の薄膜トランジスタ744〜748にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素(HF)又はアンモニア過水を用いるとよい。
次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、SOG法、又は液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層766は、好適には、0.75μm〜3μmの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させるコンタクトホール767〜769を形成する。
次に、導電層765に接し、アンテナとして機能する導電層786を形成する(図11(A))。導電層786は、プラズマCVD法、スパッタリング法、印刷法、又は液滴吐出法を用いて、導電性材料により形成する。好ましくは、導電層786は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層786は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。
また、アンテナを別の基板に作製し、後で貼り合わせる場合には、アンテナを形成する代わりに、アンテナを接続するための配線を形成する。
次に、導電層763、764に接するように有機化合物層303を形成する(図11(B))。有機化合物層303は、液滴吐出法、又は蒸着法等により形成する。続いて、有機化合物層303に接するように、第2の導電層304を形成する。第2の導電層304は、スパッタリング法、又は蒸着法などにより形成する。
各記憶素子208は、第1の導電層(導電層763、764)、有機化合物層303と、第2の導電層304の積層体に相当し、隣接する記憶素子208の間には、絶縁層305が設けられる。記憶素子208の有機化合物層303の材料は、光を照射する、加熱する又は、電気的作用を加えることにより電気抵抗が変化する有機化合物を用いる。
光を照射する、加熱する、又は電気的作用を加えることで、電気抵抗を変化させることのできる有機物のうち、正孔輸送性の高い有機化合物としては、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン(即ち、ベンゼン環−窒素の結合を有する)を含む化合物やフタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等がある。
また、光を照射する、加熱する、又は電気的作用を加えることで、電気抵抗を変化させることのできる有機物のうち、電子輸送性が高い有機化合物としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格又はベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール、チアゾール配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等がある。
他にも、有機化合物層303の材料として使用できる有機化合物には、例えば、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等がある。
また、有機化合物層303の材料として、例えば、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることができる。ここで共役高分子としては、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。
また上記有機化合物層303の材料に、金属酸化物又は金属窒化物等を混在させた層、又はそれらを積層させた層を用いてもよい。さらに好ましくは周期表第4族乃至第12族のいずれかの遷移金属酸化物を用いるとよい。例えば、酸化バナジウム、酸化モリブデン、酸化レニウム、酸化タングステン、酸化ルテニウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルが好適である。
有機化合物と金属酸化物とが混在した層、又はそれらを積層させた層を用いることによって、有機化合物層の結晶化を抑制することができ、抵抗の増加を伴わずに有機化合物層を厚く形成することが可能となる。そのため、基板上にゴミや汚れ等に起因する凹凸がある場合であっても、有機化合物層の厚膜化により凹凸の影響をほとんど受けない。従って、凹凸に起因するのショート等の不良を防止することができる。また、有機メモリを可撓性基板上に搭載する場合であっても、記憶素子の層を厚く形成することによって、曲げ等の物理的応力に対抗することができる。
ここに挙げた有機化合物は一例であり、これに限定されるものではない。また、有機化合物層303は、上記に挙げるような有機化合物の単層構造でもよいし、いずれかを積層した構造を用いることもできる。
次に、第2の導電層304はについて説明する。第2の導電層304は、図4に示す例のように、線状に形成する。第2の導電層はアンテナが形成されている面と同一面上、もしくは平行な面上に形成されるため、広い面上に形成すると、リーダライタから発せられる電磁波により内部に渦電流を生じ、当該電磁波を吸収し、無線通信を阻害する。しかしながら、第2の導電層304を線状に形成することで、渦電流の生成を防止し、電磁波の吸収を少なくすることができる。そのため、半導体装置が行なう無線通信を阻害せず、通信距離が長くなる。
また、光を用いて記憶素子に情報を書き込む場合は、第1の導電層(導電層763、764)と第2の導電層304のうち、一方、又は、両方が透光性を有する構成とする。例えば、図11(B)に示すように、光が矢印Aから照射される場合、少なくとも第2の導電層304が透光性を有する必要がある。透光性を有する導電層を形成するためには、透明な導電性材料を用いるか、又は透明でない導電材料を、光が透過する厚さに形成する。透明な導電性材料としては、例えば、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム酸化亜鉛(IZO、Indium Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料があるが、これに限定されるものではない。また酸化珪素を含む酸化亜鉛、酸化珪素を含むインジウム錫酸化物(以下、ITSOとする)、ITSOに、さらに2〜20w%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたものを用いることができる。また非透光性を有する材料としては、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等がある。
なお、上記のように、アンテナとして機能する導電層786を形成した後に有機化合物層303を形成するのは、一般的に有機化合物の耐熱性が低いためである。しかしながら、耐熱性の高い有機化合物を使用して本発明の半導体装置を作成する場合は、有機化合物層303の形成後に、アンテナとして機能する導電層786を形成する工程を行うこともできる。
次に、記憶素子208、アンテナとして機能する導電層786を覆うように、SOG法、又は液滴吐出法等により、保護層として機能する絶縁層772を形成する。絶縁層772は、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
次に、剥離層503が露出するように、フォトリソグラフィ法により絶縁層をエッチングして、開口部773、774を形成する(図12(A))。
次に、開口部773、774にエッチング剤を導入して、剥離層503を除去する(図12(B))。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素(ClF)を使用する。そうすると、薄膜集積回路791は、基板502から剥離された状態となる。なお、薄膜集積回路791とは、薄膜トランジスタ744〜748、記憶素子208の素子群と、アンテナとして機能する導電層786を合わせたものとする。なお、剥離層503は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。さらに、薄膜集積回路791が飛散することを防止できる。
薄膜集積回路791が剥離されていた基板502は、コストの削減のために、再利用するとよい。また、絶縁層772によって、剥離層503を除去した後に、薄膜集積回路791が飛散しないようにすることができる。薄膜集積回路791は小さく薄く軽いために、剥離層503を除去した後は、基板502に密着していないために飛散しやすい。しかしながら、薄膜集積回路791上に絶縁層772を形成することで、薄膜集積回路791に重みが付き、基板502からの飛散を防止することができる。また、薄膜集積回路791単体では薄くて軽いが、絶縁層772を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、薄膜集積回路791の一方の面を、第1の基体776に接着させて、基板502から完全に剥離する(図3)。続いて、薄膜集積回路791の他方の面を、第2の基体775に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路791を、第1の基体776と第2の基体775により封止する。第1の基体776と第2の基体775は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル合成樹脂、エポキシ合成樹脂等)との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最外層に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1の基体776と第2の基体775の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂を含む接着剤、樹脂添加剤等の接着剤を含む層に相当する。
以上の工程により、可撓性を有する半導体装置を作製することができる。
また、基板502上に作製した半導体装置をそのまま使用する場合は、開口部773、774を形成する以降の、上記剥離プロセスを必要としない。
また、別基板に作製したアンテナを接続するための配線を作製した場合は、アンテナを接続するための配線を最外面に露出させる必要がある。
なお、本実施の形態において、トランジスタは、活性層に薄膜材料を用いた薄膜トランジスタを用いて形成しているが、これに限定されない。また、薄膜トランジスタのゲート電極は、半導体膜の上層に設けても良いし、下層に設けた構造を採用しても良い。
上記のように、有機メモリは、一対の導電層間に設けられた有機化合物層を設ける単純な構成を有する。またさらに、本発明の半導体装置は、ガラス基板、可撓性基板などの安価な材料を用いて作製することができる。したがって、本発明の半導体装置は、作製行程が単純であり、安価に作製する事が可能になる。
さらに、本発明の半導体装置は、大きな面積の基板上に複数形成し、その後、分断することで完成させる、いわゆる多面取りを用いることにより、より安価なものを提供することができる。このときに用いる大きな面積の基板としては、ガラス基板、可撓性基板等が挙げられる。ガラス基板や可撓性基板等は、円状のシリコン基板と比べて、母体基板形状に制約がない。そのため、半導体装置の生産性を高め、大量生産を行なうことができる。その結果、半導体装置のコストの削減が期待でき、単価が非常に低い半導体装置を提供することができる。
なお、本実施の形態は上記実施の形態と自由に組みあわせて行うことができる。
(実施の形態3)
次に、本発明の半導体装置に内蔵されている有機メモリの共通電極を線状に形成した形状例と、作製方法の例を示す。なお線状とは、第1の辺に比べて第2の辺が長い方形や、焦点間距離の長い楕円、それに類似する細長い形をさしている。共通電極は、全ての記憶素子の一端に同電位を与えるために導通しているので、例えば図5に示すように、上記方形や上記楕円をくし上に形成すると好ましく、これらも線状に含む。しかし、線状という形状は、渦電流の発生による電磁波の吸収を低減できる形状であれば、ここに挙げた例のみに限定されるものではない。さらに、共通電極401の形成は、上記渦電流の発生による電磁波の吸収を低減できればよく、高い加工精度を求めるものではない。
図5(A)から(D)は、図3において矢印Aの方向から基板を示したものである。図5(A)は、くし状に形成された共通電極を示している。図5(B)は、複数の線状に形成された共通電極であって、それぞれコンタクトにより導通をとる場合を示している。図5(C)は、細長い長方形を凸凹型につなぎ合わせた形につくられた共通電極であって、その長辺はデコーダ203に対して平行に設けられている。図5(D)は、はしご型に形成された共通電極を示している。このように、線状の形状を有する共通電極401は、様々な形に作製することができる。
また共通電極は、様々な方法で作製することができる。
例えば、共通電極401を基板上に蒸着させる時に、線状に形成する方法が挙げられる。形成したい共通電極の形に穴を空けた金属板を、基板に、図3矢印Aの方向から隣接させ、導電体を蒸着させることで共通電極の形を作製する方法である。本明細書中において、上記金属板をメタルマスクと記載する。
メタルマスクによって、共通電極を線状に形成する方法は、フォトリソグラフィーなどの方法に比べて加工精度は劣る。しかし、無線タグが行う無線通信を阻害しない程度に共通電極を形成する精度としては十分である。例えば、メタルマスクで作製した共通電極の線幅は、10μm以下であり、好ましくは2〜4μmとなる。
メタルマスクを用いて共通電極を作製する方法は、フォトリソグラフィーに比べて工程数が少なく、簡単に行うことができる。また、基板上に先に作製している他の層の特性に悪影響を与えることがないという利点がある。もちろん、フォトリソグラフィー法を用いて、共通電極を線状に作製してもよい。
図5(B)に示すように、共通電極を作製する層と、下層の導電層との間にコンタクトホール501を設けて、下層の導電層により、共通電極を導通させても良い。また、共通電極を線状に形成するときの、線が延在する方向は図5に限定されるものではない。
他にも、共通電極を作製する方法として、液滴吐出法を用いることができる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを作製する方式の総称である。
液滴吐出法を用いる場合、共通配線を図5(C)に示すような線状に作製することができる。液滴吐出法は加工精度が高くないが、無線タグの無線タグが行う無線通信を阻害しない程度に共通電極を作製する精度としては十分であり、容易に行うことができる。例えば、液滴吐出方により作製した共通電極の線幅は、40μm以下であり、好ましくは、10〜20μmとなる。
液滴吐出法による共通電極の作製は、工程数を少なくできることや、材料を無駄にしないという利点がある。
上記に挙げた、共通電極を作製する方法は、一例に過ぎず、これらに限定されるものではない。
本実施の形態は、本明細書中に挙げる他の実施の形態及び実施の形態と自由に組み合わせて行うことができる。
本実施の形態では、本発明の半導体装置を構成するアンテナの作製方法について説明する。
本発明の半導体装置は、非接触での情報の読み出しと書き込みが可能であることを特徴としている。情報を送受信する形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。
情報の送受信に用いるアンテナは、様々な方法で設けることができる。1つには、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、メモリ108を構成する複数の素子が作製された基板と同一の基板上にアンテナ102を設ける場合である。本明細書中において、上記複数の素子を素子群と表記する。
図6(A)とその断面図(C)に示すように、素子群601が作製された基板上にアンテナ102を設ける場合、記憶素子の第2の導電層304と同じ層にアンテナ102として機能する導電層を設けることができる。
しかしながら、本発明は上記構成に制約されず、記憶素子の第1の導電層302と同じ層にアンテナ102を設けてもよい。また、素子群601を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ102を設けてもよい。
アンテナの作製方法としては、他にも、図6(B)とその断面図(D)に示すように、半導体装置101に、アンテナを接続するための配線110を設け、素子群601とは別工程で作製したアンテナ102を、当該配線110に電気的に接続する方法がある。
アンテナ102を別の基板602に作製し、電気的に接続する場合には、基板306上に、アンテナを接続するための配線110を設ける。例えば、第2の導電層304と同じ層に、アンテナを接続するための配線110を設け、当該アンテナを電気的に接続するための配線110とアンテナ102とを貼り合わせる。貼り合わせには、異方性導電膜603などを用いるが、これに限定されるものではない。
素子群601を作製した基板306と、アンテナ102を作製した基板602とを接着し、間隙を埋めるためには、樹脂604を使用することができる。
またアンテナ102を別基板602に作製する方法としては、金、銀、銅などのナノ粒子を含む導電性ペーストにより、液滴吐出法を用いることができる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率を向上することができるといった利点を有する。
他にも、アンテナ102を作製する方法としては、スクリーン印刷法や、鍍金(めっき)、基板上に蒸着した導電層を、フォトリソグラフィーを用いてにより加工する方法などがある。アンテナ102は、情報の送受信を行う方式や、半導体装置の用途によって、形状が異なるため、作製するアンテナに見合った方法をとる。また、ここに挙げたアンテナの作製方法は一例に過ぎず、これに限定されるものではない。
なお、形成されるアンテナは平面上に設けられ、リーダライタとの無線通信は、当該アンテナがもうけられる平面と平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、素子群601やアンテナ102を形成する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板に作製することが好ましい。
さらに、第2の導電層304、すなわち共通電極を線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、通信距離が長い半導体装置を提供することができる。
本実施例は、上記実施の形態と自由に組み合わせて行うことができる。
本実施例では、本発明の半導体装置を構成する半導体素子の作製の例を示す。
本発明の半導体装置101の素子群601は、トランジスタや容量素子などの多くの半導体素子により構成されている。
回路内の半導体素子は、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性の半導体素子を得るために、金属元素を触媒として結晶化した活性層や、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマCVD法により、SiH及びFガス、SiH及びHガス(Arガス)を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。
また、回路内の半導体素子の活性層として、200度から600度の温度(好適には350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。なお、基板上に高温ポリシリコン層を作製する場合は、ガラス基板では熱に脆弱なので、石英基板を使用するとよい。
回路内の半導体素子の活性層(特にチャネル形成領域)には、1×1019atoms/cm〜1×1022atoms/cmの濃度、好適には1×1019atoms/cm〜5×1020atoms/cmの濃度で、水素又はハロゲン元素を添加することで、欠陥が少なく、クラックが生じにくい活性層を得ることができる。
また、回路内の半導体素子の活性層を構成する結晶は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザ(CWLCと略記することができる)や、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザで形成するとよい。
また、回路内の半導体素子の活性層の厚さは、20nm〜200nm、好ましくは40nm〜170nm、さらに好ましくは50nm〜150nmとするとよい。そうすると、折り曲げても、活性層にクラックが生じにくい半導体素子を提供することができる。
また、回路内のトランジスタのS値(サブスレッシュホールド値)は0.35V/dec以下(好ましくは0.09〜0.25V/dec)、移動度10cm/Vs以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、10MHz以上で動作するパルスレーザで形成すれば、実現する。
また、回路内のトランジスタは、電源電圧が3〜5Vで動作する9段リングオシレータで、1MHz以上、好適には10MHz以上の特性を有することが望ましい。又は、ゲートあたりの周波数特性を100kHz以上、好適には1MHz以上を有する。
また、本発明の半導体装置は、人間が手に持って使用することもあるので、手の汗などに含まれるナトリウム(Na)を代表とする、アルカリ金属の汚染を防ぐための保護層を設けるとよい。当該保護層は、回路内の半導体素子を包むように、又は回路全体を包むように設けるとよい。そうすることで、汚染されることがなく、信頼性が向上した半導体装置を提供することができる。
なお保護層の材料としては、窒化アルミニウムや酸化アルミニウム、窒化珪素、窒化酸化珪素、酸化窒化珪素膜等、無機材料が挙げられる。しかし、ここに挙げた物質は一例であり、これに限定されるものではない。
回路内を構成する素子群は、複数の層に渡って設けられていてもよい。複数の層に渡る素子群を作製する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサンを含むポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、などの無機材料を用いるとよい。
シロキサンを含む化合物材料とは、珪素と酸素との結合で骨格構造が構成される。置換基に少なくとも水素を含む置換基(例えば、アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
多層構造によって回路を構成した場合、層間で発生する寄生容量の低減のために、層間絶縁膜の材料に低誘電率材料を用いるとよい。寄生容量が低減すれば、高速の動作を実現し、また、低消費電力化を実現する。
ここに挙げた層間絶縁膜の材料は一例にすぎず、これらに限定されるものではない。
このように作製された半導体素子によって構成される半導体装置が行なう、リーダライタとの無線通信は、平面上に設けられたアンテナと平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、半導体素子やアンテナ作製する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板であることが好ましい。
さらに、本発明の半導体装置に内蔵する有機メモリ内部の共通電極は、線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、通信距離が長く、かつ、高い性能を持つ半導体素子によって構成される半導体装置を提供することができる。
本実施例は、本明細書中に挙げる他の実施の形態及び実施例と自由に組み合わせて行うことができる。
本実施例は、剥離プロセスを用いて、可撓性を持った半導体装置を構成する場合について説明する。
剥離した素子群601は、可撓性を持つ保護層701への貼り付け、アンテナ102等が作製された可撓性を持つ保護層702と貼り合わせて、半導体装置を作製する(図7(A)参照)。なお、可撓性を持つ保護層の一例には、可撓性基板が相当する。
図7(A)の例が示す半導体装置は、可撓性を持つ保護層701と、アンテナ102を含む可撓性を持つ保護層702と、剥離プロセスにより基板から剥離された素子群601とを有する。保護層702上に作製されたアンテナ102は、素子群601に電気的に接続する。図示する構成では、アンテナ102は保護層702上にのみ作製されているが、本発明はこの構成に制約されず、アンテナ102を保護層701上にも作製してもよいし、素子群601と同一の基板上に作製してもよい。
なお、素子群601と、保護層701、702との間には、窒化珪素膜等からなる膜を形成すると、素子群601がアルカリ金属等に汚染されることなく、信頼性を向上させた無線タグを提供することができる。
アンテナ102は、銀、銅、又はそれらでめっきされた金属であることが望ましい。素子群601とアンテナ102とは、異方性導電膜を用いてUV処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。
図7(A)の断面図を、図7(B)に示す。保護層701、702に挟まれた素子群601の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように作製するとよい。また、保護層701、702を重ねたときの厚さをdとしたとき、保護層701、702の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。さらに、素子群601の面積は5mm角(25mm)以下であり、望ましくは0.3mm角〜4mm角(0.09mm〜16mm)の面積を有するとよい。
保護層701、702は、有機樹脂材料で作製されているため、折り曲げに対して強い特性を有する。また、ガラス基板上等に作製して、剥離プロセスにより基板から剥離した素子群601は、シリコンなど単結晶半導体基板に作製された半導体素子に比べて、折り曲げに対して強い特性を有する。そして、素子群601と、保護層701、702とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層701、702で囲われた素子群601は、他の個体物の表面又は内部に配置しても良いし、紙の中に埋め込んでも良い。
可撓性を持った半導体装置を、曲面を有する基板に貼る場合について説明する(図7(C)参照)。図面では、半導体装置を構成する1つのトランジスタを図示する。トランジスタのドレイン領域703、ゲート電極506、ソース領域704は直線状に位置し、この方向に電流が流れる。この電流が流れる方向と、基板が弧を描く方向を垂直に配置する。このような配置にすれば、基板が折り曲げられて、弧を描いても、トランジスタへの応力の影響が少なく、トランジスタの特性の変動を抑制することができる。
また、応力を起因とした、トランジスタなどの半導体素子の破壊を防止するために、半導体素子の活性領域(シリコンアイランド部分)の面積は、基板全体の面積に対して、50%以下(好ましくは1〜30%)にすることが望ましい。トランジスタなどの半導体素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の60%以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。
このように、素子群601を可撓性を有する保護層等に貼り合わせると、薄く、軽く、強度のある半導体装置を提供することができる。また、可撓性基板に素子群601を貼り合わせた半導体装置は、曲面のように平面とは異形の形状の面上に貼り合わせることが可能となり、多種多様の用途が実現する。
例えば、瓶のような曲面上に、本発明の半導体装置の一形態である無線タグを密着して貼り合わせることができる。さらに、基板を再利用することが可能であるので、安価な半導体装置の提供を実現する。
このように作製された本発明の半導体装置が行なう、リーダライタとの無線通信は、アンテナのもうけられた平面と平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、素子群601やアンテナ102を形成する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板に作製することが好ましい。
さらに、記憶素子の第2の導電層、すなわち共通電極を線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、小型、軽量、安価で通信距離が長く、かつ、可撓性という付加価値をもった半導体装置を提供することができる。
なお、本実施例は上記実施の形態及び実施例と自由に組み合わせて行うことができる。
本実施例では、本発明の半導体装置に有機メモリと他の構成のメモリとしてマスクROMとを有する構成について述べる。
本実施例の半導体装置は、上記実施の形態および実施例のトランジスタの作製工程において、マスクROMを同時に形成すれば良い。以下、トランジスタの作製工程においてマスクROMを形成する場合について説明する。
マスクROMは複数のトランジスタで形成され、マスクROMを構成するトランジスタは、フォトリソグラフィ法によって形成される。その際、トランジスタの例えばドレイン領域と接続する配線用のコンタクトホールを開口するか開口しないかによってデータを書き込むことが可能であり、例えば開口する場合は1(オン)、開口しない場合は0(オフ)のデータ(情報)を、メモリセルに書き込むことが可能である。
フォトレジストを露光する工程において、ステッパなどの露光装置を用いてレチクル(フォトマスク)を通して露光する工程の前又は後に、上記コンタクトホールが開口される領域上のフォトレジストに電子ビーム又はレーザーを照射する。その後、通常どおり現像、エッチング、フォトレジストの剥離などの工程をおこなう。こうすることで、レチクル(フォトマスク)を交換せずに、電子ビーム又はレーザーの照射領域を選択するのみで、上記コンタクトホールを開口するパターンと開口しないパターンをつくり分けることができる。すなわち、電子ビーム又はレーザーの照射領域を選択することで、製造時において、半導体装置毎に異なるデータが書き込まれたマスクROMを作製することが可能となる。
このようなマスクROMを用いて、製造時に半導体装置ごとの固有識別子(UID:Unique Identifier)等を形成することが可能となる。さらに、本実施例の半導体装置は、追記が可能な有機メモリを有するため、半導体装置製造以外にも、データの書き込みが可能である。以上により、本発明は、小型、軽量、安価で通信距離が長く、かつ、半導体装置ごとの固有識別子を有する半導体装置を提供することができる。
なお、本実施例は上記実施の形態及び実施例と自由に組み合わせて行うことができる。
本実施例では、本発明の半導体装置の具体的な使用例を説明する。
本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す。証書類とは、運転免許証、住民票等を指す。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す。書籍類とは、書物、本等を指す。記録媒体とは、DVDソフト、ビデオテープ等を指す。身の回り品とは、鞄、眼鏡等を指す。乗物類とは、自転車等の車両、船舶等を指す。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このような半導体装置を物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、図8(A)に示すように、表示部801を含む携帯端末の側面にリーダライタ802を設けて、品物803の側面に本発明の半導体装置の一形態である半導体装置804を設ける場合が挙げられる。この場合、リーダライタ802に半導体装置804をかざすと、表示部801に品物803の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。
また、別の例としては、図8(B)に示すように、半導体装置804が実装された品物810をベルトコンベアにより搬送し、ベルトコンベアの脇にリーダライタ802を設ける場合が挙げられる。この場合、品物810の検品を簡単に行うことができる。
図8(B)に示す検品のように、半導体装置804とリーダライタ802との距離が一定にならない場合は、通信距離の長い無線タグが必要となる。本発明は、とりわけ、水分の影響を受けないような、比較的通信距離が長い電磁誘導方式の無線タグにおいて、情報の送受信を阻害せず、通信距離の長い無線タグを提供できる。
なお、本実施例は、上記の実施の形態及び実施例と自由に組み合わせることができる。
本実施例では、電気的作用により、記憶素子部のデータを読み出す動作に関して図2、図13を用いて具体的に説明する。
図13は、記憶素子部に「0」のデータの書き込みを行った記憶素子部の電流電圧特性951と、「1」のデータの書き込みを行った記憶素子部の電流電圧特性952と、抵抗素子211の電流電圧特性953を示す。横軸はノードαの電圧を示す。ここでは、抵抗素子211はトランジスタとする。また、データを読み出す際の動作電圧として、共通電極401とVreadの間に3Vを印加した場合について説明する。
そして、「0」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性951とトランジスタの電流電圧特性953との交点954が動作点となり、このときのノードαの電位はV2(V)となる。ノードαの電位はセンスアンプ212に供給され、センスアンプ212は、ノードαの電位と参照電位(Vref)とを比較し、上記メモリセルが記憶するデータを「0」と判別する。
一方、「1」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性952とトランジスタの電流電圧特性953との交点955が動作点となり、このときのノードαの電位はV1(V)となる。そして図2(B)に示すように、ノードαの電位はセンスアンプ212に供給され、センスアンプ212は、ノードαの電位と参照電位(Vref)とを比較し、上記メモリセルが記憶するデータを、「1」と判別する。
センスアンプ212は、供給されるノードαの電位が、Vrefより大きいか小さいかを比較する機能をもつ。したがって、Vrefの電位は、V1<Vref<V2である。
このように、記憶素子208の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを簡単に判別することができる。
上記の方法によると、記憶素子208の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、記憶素子208が有する情報を、電流値により読み取ってもよい。
このように、単純な構造をもち、簡単な操作で書き込みや読み出しができ、安価に作製できる有機メモリを内蔵する半導体装置は、通信距離を長くすることで、さらに市場の需要を満たすことができる。
無線通信の通信距離は、アンテナのもうけられた平面とアンテナと平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。
したがって、有機メモリの共通電極は線状に形成する。導電性の高い共通電極を線状に形成することで、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、使い勝手がよく、通信距離が長い半導体装置を提供することができる。
本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の構成を説明する断面図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の動作方法を説明する図。 本発明の半導体装置を説明する図。

Claims (14)

  1. 複数のメモリセルを含むメモリセルアレイを有する記憶素子と、前記記憶素子を制御する制御回路とを有し、
    前記複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、
    前記記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする半導体装置。
  2. 複数のメモリセルを含むメモリセルアレイを有する記憶素子と、前記記憶素子を制御する制御回路と、アンテナとを有し、
    前記複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、
    前記記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする半導体装置。
  3. 複数のメモリセルを含むメモリセルアレイを有する記憶素子と、前記記憶素子を制御する制御回路とを有し、
    前記複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、
    前記記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、
    前記第1の導電層及び前記第2の導電層の一方または両方は透光性を有することを特徴とする半導体装置。
  4. 複数のメモリセルを含むメモリセルアレイを有する記憶素子と、前記記憶素子を制御する制御回路と、アンテナとを有し、
    前記複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、
    前記記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、
    前記第1の導電層及び前記第2の導電層の一方または両方は透光性を有することを特徴とする半導体装置。
  5. 請求項1乃至請求項4のいずれか一において、
    前記第2の導電層は、前記複数のメモリセルの記憶素子それぞれと電気的に接続されていることを特徴とする半導体装置。
  6. 請求項1乃至請求項5のいずれか一において、
    前記有機化合物層は、電子輸送層またはホール輸送層であることを特徴とする半導体装置。
  7. 請求項1乃至請求項6のいずれか一において、
    前記有機化合物層は、光を照射する、加熱する、または、電気的作用を加えることにより、電気抵抗が変化する材料を有することを特徴とする半導体装置。
  8. 請求項1乃至請求項7のいずれか一において、
    前記半導体装置は、前記有機化合物を有する前記記憶素子に加えて、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Mask Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)及びフラッシュメモリから選択された1つ又は複数を有することを特徴とする半導体装置。
  9. 請求項1乃至請求項8のいずれか一において、
    前記半導体装置は、前記制御回路に加えて、電源回路、クロック発生回路、復調回路、変調回路、命令解析部、符号化回路から選択された1つ又は複数を有することを特徴とする半導体装置。
  10. 請求項1乃至請求項9のいずれか一において、
    前記有機メモリと前記制御回路は、ガラス基板上に設けられることを特徴とする半導体装置。
  11. 請求項1乃至請求項10のいずれか一において、
    前記有機メモリと前記制御回路は、可撓性基板上に設けられることを特徴とする半導体装置。
  12. 請求項1乃至請求項11のいずれか一において、
    前記有機メモリ、前記制御回路、及びアンテナは、ガラス基板上に設けられることを特徴とする半導体装置。
  13. 請求項1乃至請求項12のいずれか一において、
    前記有機メモリ、前記制御回路、及びアンテナは、可撓性基板上に設けられることを特徴とする半導体装置。
  14. 請求項1乃至請求項13のいずれか一において、
    前記制御回路は、薄膜トランジスタを含むことを特徴とする半導体装置。
JP2005347517A 2004-12-03 2005-12-01 半導体装置 Expired - Fee Related JP4954537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005347517A JP4954537B2 (ja) 2004-12-03 2005-12-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004351096 2004-12-03
JP2004351096 2004-12-03
JP2005347517A JP4954537B2 (ja) 2004-12-03 2005-12-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2006186346A true JP2006186346A (ja) 2006-07-13
JP2006186346A5 JP2006186346A5 (ja) 2008-12-11
JP4954537B2 JP4954537B2 (ja) 2012-06-20

Family

ID=36739185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347517A Expired - Fee Related JP4954537B2 (ja) 2004-12-03 2005-12-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4954537B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059013A (ja) * 2006-08-29 2008-03-13 Hitachi Ltd Icメモリ並びにicメモリ用のアクセス装置及び正当性検証方法
JP2008160095A (ja) * 2006-11-29 2008-07-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置並びにそれらの作製方法
JP2008166420A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010016362A (ja) * 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN112786785A (zh) * 2021-01-11 2021-05-11 季华实验室 一种超薄一维有机单晶阵列薄膜及其制备方法和应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239664A (ja) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd 電気的記憶装置
JPH1168041A (ja) * 1997-08-21 1999-03-09 Nec Corp 半導体装置の構造およびその製造方法
JP2000269446A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 電磁波シールド構造を有する強誘電体メモリ
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ
WO2003052827A1 (fr) * 2001-12-18 2003-06-26 Matsushita Electric Industrial Co., Ltd. Memoire non volatile
JP2003229538A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 不揮発メモリとその製造方法
JP2004064062A (ja) * 2002-06-07 2004-02-26 Mitsubishi Chemicals Corp 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239664A (ja) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd 電気的記憶装置
JPH1168041A (ja) * 1997-08-21 1999-03-09 Nec Corp 半導体装置の構造およびその製造方法
JP2000269446A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 電磁波シールド構造を有する強誘電体メモリ
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ
WO2003052827A1 (fr) * 2001-12-18 2003-06-26 Matsushita Electric Industrial Co., Ltd. Memoire non volatile
JP2003229538A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 不揮発メモリとその製造方法
JP2004064062A (ja) * 2002-06-07 2004-02-26 Mitsubishi Chemicals Corp 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059013A (ja) * 2006-08-29 2008-03-13 Hitachi Ltd Icメモリ並びにicメモリ用のアクセス装置及び正当性検証方法
JP2008160095A (ja) * 2006-11-29 2008-07-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置並びにそれらの作製方法
JP2013102204A (ja) * 2006-11-29 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008166420A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010016362A (ja) * 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8420409B2 (en) 2008-06-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN112786785A (zh) * 2021-01-11 2021-05-11 季华实验室 一种超薄一维有机单晶阵列薄膜及其制备方法和应用

Also Published As

Publication number Publication date
JP4954537B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
US7960719B2 (en) Semiconductor device
JP5019737B2 (ja) 半導体装置
US7838993B2 (en) Semiconductor device
US7688624B2 (en) Semiconductor device
JP5204959B2 (ja) 半導体装置の作製方法
JP5459916B2 (ja) 半導体装置
JP4884784B2 (ja) 半導体装置の作製方法及び半導体装置
US20060267141A1 (en) Semiconductor device and manufacturing method thereof
JP4704959B2 (ja) 商品の管理方法および危険物の管理方法
JP5297584B2 (ja) 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法
JP4954537B2 (ja) 半導体装置
US7745827B2 (en) Memory device
JP5297591B2 (ja) 半導体装置
JP5190182B2 (ja) 半導体装置
JP4912671B2 (ja) 半導体装置
JP5027470B2 (ja) 記憶装置
JP4974621B2 (ja) 半導体装置及びその作製方法
JP2008166420A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees