JP2006171033A - 液晶表示装置 - Google Patents

Abstract

【課題】焼き付き、シミなどの発生を防止して画像品質の向上を実現すると共に、非表示領域の面積を狭くして装置を小型化する。
【解決手段】複数の画素電極１１１が形成された表示領域Ｄの周囲に沿うように、ダミー配線電極５０１を非表示領域Ｎに形成する。そして、表示領域Ｄにて画像を表示する際には、対向電極２３に印加する電位と同じ電位をダミー配線電極５０１に印加し、対向電極２３とダミー配線電極５０１との間において液晶層３１に印加される電位差を無くす。
【選択図】図２

Description

本発明は、液晶表示装置に関し、特に、液晶層を透過した光を画像として表示する表示領域と、光を遮光し画像を表示しない非表示領域とが形成されている液晶表示装置に関する。

液晶表示装置は、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）よりも、薄型、軽量、低消費電力などの利点を有し、パーソナルコンピュータ、デジタルスチルカメラ、携帯電話などの電子機器に多く利用されている。このような液晶表示装置の表示方式として、アクティブマトリクス方式が知られている。

アクティブマトリクス方式の液晶表示装置は、表示領域にマトリクス状に形成された画素に、走査信号とデータ信号とを選択的に、順次、印加して駆動することにより、表示領域に画像を表示する。

しかし、アクティブマトリクス方式の液晶表示装置においては、表示領域の周囲において液晶層に印加される電位が安定化しないために、画像にシミが発生するなど画像品質が劣化する場合がある。

これは、表示領域の最端部にある画素と、その他の中央部などにある画素とにおいて発生する寄生容量が異なることに、主に起因する。つまり、中央部などにある画素が周囲を別の画素で囲われるのに対し、表示領域の最端部にある画素が別の画素で周囲を囲われないために、表示領域の最端部と中央部とで寄生容量が異なり、表示領域の周囲において液晶層に印加される電位が安定化しなくなって、画像品質が低下する。

このような不具合を解消するために、液晶パネルの表示領域の周囲の非表示領域にダミー画素を形成する方法が提案されている（たとえば、特許文献１参照）。
特開２００４−２７１５８７号公報

図５，図６，図７は、液晶表示装置６０１ａにおいて、ダミー画素が形成された液晶パネル１０ａを示す図である。ここで、図５は、液晶パネル１０ａの構成を示す断面図である。図６は、液晶パネル１０ａの構成を示す平面図である。そして、図７は、液晶パネル１０ａの回路図である。

図５に示すように、液晶パネル１０ａは、アレイ基板１１ａと、対向基板２１ａと、液晶層３１ａとを含む。液晶パネル１０ａにおいては、アレイ基板１１ａと対向基板２１ａとが間隔を隔てるように対面し、周囲がシール材５１ａを用いて貼り合わされており、アレイ基板１１ａと対向基板２１ａとの間隔に挟まれるように液晶層３１ａが配置されている。そして、液晶パネル１０ａにおいては、液晶層３１ａを透過した光を画像として表示する表示領域Ｄと、光を遮光し画像を表示しない非表示領域Ｎとが形成されている。液晶パネル１０ａは、光がアレイ基板１１ａの側から対向基板２１ａの側に液晶層３１ａを介して透過し、表示領域Ｄで画像を表示する。

各部について説明する。

アレイ基板１１ａには、図５と図６と図７とに示すように、表示領域Ｄに対応するように、画素電極１０１と画素スイッチング素子１０２と保持容量素子１０３と走査配線２０１と信号配線２０２と保持容量配線２０３とが形成されている。そして、非表示領域Ｎに対応するように、ダミー画素電極１５１とダミー画素スイッチング素子１５２とダミー保持容量素子１５３とダミー走査配線４０１とダミー信号配線４０２とダミー保持容量配線４０３と保持容量接続配線４０４とが、形成されている。ここでは、図５と図６とに示すように、複数の画素電極１０１が形成された表示領域Ｄの周囲に沿うように非表示領域Ｎにダミー画素電極１５１が形成されている。そして、保持容量配線２０３とダミー保持容量配線４０３との両者に接続している保持容量接続配線４０４が、そのダミー画素電極１５１の外部の周囲を沿うように、非表示領域Ｎに形成されている。

一方、対向基板２１には、図５と図６とに示すように、液晶層３１ａを介して複数の画素電極１０１とダミー画素電極１５１ａとに対向するように対向電極２３ａが形成されている。

上記の液晶パネル１０ａにおいて、表示領域Ｄにて画像を表示する際には、ゲートドライバ３０１とソースドライバ３０２ａ，３０２ｂとが、走査信号とデータ信号とのそれぞれを画素スイッチング素子１０２に供給することによって所定の電位を画素電極１０１に加える。そして、これと共に、各画素に共通な共通電位を対向電極２３ａに加え、対向電極２３ａと画素電極１０１との間の液晶層３１ａに電圧を印加する。そして、ＣＳドライバ３０３がＣＳ線２０３を介して信号を供給して所定の電位を保持容量素子１０３に保持させ、液晶層３１ａに印加された電圧を保たせる。このような動作により、表示領域Ｄに対応する液晶層３１ａの配向方向が変化するため、液晶層３１ａを透過する光が変調され、表示領域Ｄにて画像が表示される。

そして、この画像表示の際には、上記の動作の他に、ダミー走査配線４０１ａ，４０１ｂを介して、ゲートドライバ３０１が走査信号をダミー画素スイッチング素子１５２に供給すると共に、ＣＳドライバ３０３がダミー信号配線４０２ａ，４０２ｂを介して所定の電位をダミー画素スイッチング素子１５２に供給し、対向電極２３ａに印加される電位と同じ電位をダミー画素電極１５１に印加する。これにより、対向電極２３ａとダミー画素電極１５１との間において液晶層３１ａに印加される電位差を無くし、液晶層３１ａに直流電圧が印加されることを防止している。

以上のように、上記の液晶パネル１０ａにおいては、ダミー画素を形成することによって、表示領域の最端部にある画素と、その他の中央部などにある画素とにおいての寄生容量が互いに同じになるように調整し、表示領域の周囲において液晶層に印加される電位を安定化して画像品質を向上させている。

また、上記の液晶パネル１０ａにおいては、対向電極２３ａとダミー画素電極１５１との間において液晶層３１ａに印加される電位差を無くすことによって、液晶層３１ａに直流電圧が印加されることを防止している。そして、表示領域Ｄと非表示領域Ｎとの境界で液晶層３１ａの配向方向を安定に制御して、焼き付きやシミなどの不具合を防止し、画像品質を向上させている。

しかしながら、上記のように、表示領域Ｄの周囲の非表示領域Ｎに、アレイ基板１１にダミー画素を形成しているために、配線や回路のレイアウトが制限され、非表示領域Ｎの面積を小さくできず、装置を小型化することが困難になっていた。

したがって、本発明は、焼き付き、シミなどの発生を防止して画像品質の向上を実現すると共に、非表示領域の面積を小さくすることができ、装置を小型化することが容易な液晶表示装置を提供することにある。

上記目的の達成のため、本発明の液晶表示装置は、第１基板と、前記第１基板に間隔を隔てて配置されている第２基板と、前記第１基板と前記第２基板との間に挟持されている液晶層とを有し、前記液晶層を透過した光を用いて画像を表示する表示領域と、光を遮光し画像を表示しない非表示領域とが形成されている液晶表示装置であって、前記第１基板は、前記表示領域に対応するように、マトリクス状に形成された複数の画素電極と、前記複数の画素電極が形成された前記表示領域の周囲に沿うように、前記非表示領域に形成された導電体層とを含み、前記第２基板は、前記液晶層を介して前記複数の画素電極と前記導電体層とに対向するように形成された対向電極を含み、前記表示領域にて画像を表示する際には、前記対向電極と前記画素電極との間の前記液晶層に印加する電圧を制御すると共に、前記対向電極と前記導電体層との間の前記液晶層に印加する電圧が無くなるように、前記対向電極に印加する電位と同じ電位を前記導電体層に印加する。

本発明によれば、焼き付き、シミなどの発生を防止して画像品質の向上を実現すると共に、非表示領域の面積を小さくすることができ、装置を小型化することが容易な液晶表示装置を提供することができる。

以下より、本発明にかかる実施形態の一例について説明する。

図１，図２，図３は、本実施形態の液晶表示装置６０１において、液晶パネル１０を示す図である。ここで、図１は、液晶パネル１０の構成を示す断面図である。そして、図２は、液晶パネル１０の構成を示す平面図である。そして、図３は、液晶パネル１０の回路図である。

本実施形態の液晶表示装置６０１は、アクティブマトリクス方式であり、液晶表示装置６０１における液晶パネル１０は、図１に示すように、アレイ基板１１と対向基板２１と液晶層３１とを有する。

液晶パネル１０においては、アレイ基板１１と対向基板２１とが間隔を隔てるように対面し、周囲がシール材５１により貼り合わされている。そして、アレイ基板１１と対向基板２１との間隔に挟まれるように液晶層３１が配置されている。そして、液晶パネル１０においては、液晶層３１を透過した光を画像として表示する表示領域Ｄと、光を遮光し画像を表示しない非表示領域Ｎとが形成されている。液晶パネル１０は、たとえば、透過型と反射型とを併用する併用型であり、たとえば、太陽光などの外部からの光やバックライト（図示無し）などの照明部からの光が液晶層３１を介してアレイ基板１１の側から対向基板２１の側に透過し、その液晶層３１を透過した光によって表示領域Ｄで画像が表示される。

液晶パネル１０の各部について、説明する。

アレイ基板１１は、たとえば、光を透過する絶縁体の基板であり、石英により形成されている。アレイ基板１１は、図１，図２，図３に示すように、画素電極１１１と、画素スイッチング素子１１２と、保持容量素子１１３と、走査配線２１１と、信号配線２１２と、保持容量配線２１３とが、表示領域Ｄに対応するように形成されている。そして、非表示領域Ｎに対応するように、ダミー走査配線４１１と保持容量接続配線４１４とダミー配線電極５０１とが形成されている。各部の詳細については、後述する。

対向基板２１は、アレイ基板１１と同様に、たとえば、光を透過する絶縁体の基板であり、石英により形成されている。そして、対向基板２１には、図１と図２とに示すように、液晶層３１を介して、複数の画素電極１１１とダミー配線電極５０１とに対向するように対向電極２３が形成されている。対向電極２３は、たとえば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いて、複数の画素電極１１１とダミー配線電極５０１とに対向する対向基板２１の全面に一体的に形成されている。対向電極２３は、共通電位印加部（図示無し）が接続されており、共通電位印加部から共通電位Ｖｃｏｍが印加される。

液晶層３１は、アレイ基板１１の画素電極１１１と、対向基板２１の対向電極２３との間に挟まれるように配置されている。液晶層３１は、たとえば、ツイストネマティック型であり、アレイ基板１１と対向基板２１とのそれぞれに形成された配向膜（図示なし）によって、配向されている。液晶層３１は、画素電極１１１と対向電極２３とにより印加される電圧に基づいて配向状態が変化して光学特性が変わり、光を制御して画像表示を実施する。

アレイ基板１１に形成されている各部について、順次、説明する。

画素電極１１１は、表示領域Ｄに対応するように、複数がマトリクス状にアレイ基板１１に形成されている。具体的には、画素電極１１１は、行方向ｘと、その行方向ｘに直交する列方向ｙとに、複数が並ぶように間隔を隔てて形成されている。画素電極１１１は、たとえば、ＩＴＯを用いて形成されており、光を透過する。そして、画素電極１１１は、図２に示すように、互いが交差するように形成された走査配線２１１と信号配線２１２とによって区切られる領域に対応するように、行方向ｘにｍ個、列方向ｙにｎ個ずつ、形成されている。複数の画素電極１１１は、図３に示すように、それぞれに対応するように画素スイッチング素子１１２が形成されており、画素スイッチング素子１１２である薄膜トランジスタ（ＴＦＴ）のドレイン電極に接続している。画素電極１１１は、走査信号が供給されオン状態となった画素スイッチング素子１１２を介して、信号配線２１２によって供給されるデータ信号による電位を液晶層３１に印加する。

画素スイッチング素子１１２は、図３に示すように、複数の画素電極１１１のそれぞれに対応するように、複数がマトリクス状にアレイ基板１１の表示領域Ｄに形成されており、画素電極１１１をスイッチング制御する。画素スイッチング素子１１２は、たとえば、チャネル領域が多結晶のシリコン半導体により形成されたボトムゲート型のＴＦＴであり、行方向ｘにｍ個、列方向ｙにｎ個ずつ形成されている。そして、画素スイッチング素子１１２は、ゲート電極が走査配線２１１に接続されており、走査配線２１１を介してゲートドライバ３１１からゲート電極に入力される走査信号によって、駆動動作が制御される。また、画素スイッチング素子１１２は、ソース電極が信号配線２１２に接続されており、信号配線２１２を介してソースドライバ３１２から画素スイッチング素子１１２にデータ信号が供給される。また、さらに、画素スイッチング素子１１２は、ドレイン電極が画素電極１１１に接続されており、ゲートがオン状態の場合には、ソース電極から受けたデータ信号を画素電極１１１に印加する。

保持容量素子１１３は、図３に示すように、複数の画素電極１１１のそれぞれに対応するように、複数がマトリクス状に表示領域Ｄに形成されており、画素電極１１１へ印加する電位を保持する。具体的には、保持容量素子１１３は、行方向ｘにｍ個、列方向ｙにｎ個ずつ、複数が形成されている。保持容量素子１１３は、誘電体膜（図示なし）を第１電極（図示なし）と第２電極（図示なし）とで挟むように構成されている。そして、保持容量素子１１３は、一方の電極が画素スイッチング素子１１２のドレイン電極に接続され、他方の電極が保持容量配線２１３に接続されている。保持容量素子１１３は、液晶層３１による静電容量と並列になるように形成され、液晶層３１に印加されるデータ信号による電荷を保持する。

走査配線２１１は、図３に示すように、複数の画素スイッチング素子１１２において行方向ｘに並ぶ複数の画素スイッチング素子１１２に沿うように行方向ｘに延在しており、複数が表示領域Ｄに形成されている。そして、複数の走査配線２１１のそれぞれは、行方向ｘに並ぶ画素スイッチング素子１１２のそれぞれに接続しており、その行方向ｘに並ぶ画素スイッチング素子１１２に走査信号を供給する。また、複数の走査配線２１１のそれぞれは、図２に示すように、表示領域Ｄの列方向ｙの一端部から他端部まで、それぞれが間隔を隔てて並ぶように形成されている。ここでは、図３に示すように、複数の走査配線２１１は、互いが等しい間隔になるように列方向ｙに並んで形成されている。具体的には、列方向ｙにｎ個並ぶ画素電極１１１に対応するように、ｎ本の走査配線２１１が形成されており、第１走査配線２１１ａ、第２走査配線２１１ｂ、・・・第ｎ−１走査配線２１１ｎ−１，第ｎ走査配線を含む。複数の走査配線２１１のそれぞれは、ゲートドライバ３１１に接続されており、ゲートドライバ３１１からの走査信号を、画素電極１１１の行を順次選択するように画素スイッチング素子１１２に供給する。つまり、列方向ｙにおいて一端部から他端部に並ぶ画素電極１１１を、その一端部から他端部へ順次選択して、行方向ｘに並ぶ画素スイッチング素子１１２に、順次、走査信号を供給する。たとえば、１行目の第１走査配線２１１ａは、第１走査配線２１１ａ自身が接続している第１行目の画素スイッチング素子１１２のそれぞれに、走査信号を供給して、画素スイッチング素子１１２に画素をスイッチング制御させる。そして、ここでは、第１走査配線２１１ａ、第２走査配線２１１ｂ、・・・第ｎ−１走査配線２１１ｎ−１，第ｎ走査配線の順のように、表示領域Ｄの列方向ｙにおける一端から他端へ、順次、走査信号を供給する。

信号配線２１２は、図３に示すように、複数の画素スイッチング素子１１２において列方向ｙに並ぶ複数の画素スイッチング素子１１２に沿うように延在しており、複数が表示領域Ｄに形成されている。そして、信号配線２１２は、列方向ｙに並ぶ複数の画素スイッチング素子１１２のそれぞれに接続し、列方向ｙに並ぶ複数の画素スイッチング素子１１２を介して画素電極１１１にデータ信号を供給する。そして、信号配線２１２は、行方向ｘにｍ個並ぶ画素スイッチング素子１１２に対応するように、ｍ本が行方向ｘに間隔を隔てて並んで形成されている。具体的には、信号配線２１２は、図３に示すように、第１信号配線２１２ａ、第２信号配線２１２ｂ、・・・第ｍ−１信号配線２１２ｍ−１，第ｍ信号配線２１２ｍを含む。そして、各信号配線２１２は、走査信号が供給された画素スイッチング素子１１２を介してデータ信号を画素電極１１１に供給する。

保持容量配線２１３は、図３に示すように、複数の画素電極１１１において行方向ｘに並ぶ複数の画素電極１１１に沿うように延在しており、複数が表示領域Ｄに形成されている。そして、複数の保持容量配線２１３のそれぞれは、行方向ｘに並ぶ画素電極１１１のそれぞれに接続している。また、保持容量配線２１３は、列方向ｙにｎ個並ぶ保持容量素子１１３に対応するようにｎ本有し、それぞれが列方向ｙに間隔を隔てて並んで形成されている。具体的には、図３に示すように、保持容量配線２１３は、第１保持容量配線２１３ａ、第２保持容量配線２１３ｂ、・・・第ｎ−１保持容量配線２１３ｎ−１，第ｎ保持容量配線２１３ｎを含む。そして、それぞれの保持容量配線２１３は、保持容量接続配線４１４を介してＣＳドライバ３１３に接続されており、ＣＳドライバ３１３からの信号に基づいて、保持容量素子１１３に電荷を保持させ、その行方向ｘに並ぶ画素電極１１１と対向電極２３との間の電位差を保持させる。

ダミー走査配線４１１は、図２に示すように、複数の走査配線２１１において表示領域Ｄの列方向ｙの他端部に位置する第ｎ走査配線２１１ｎに沿って行方向ｘに延在するように、非表示領域Ｎに形成されている。そして、ダミー走査配線４１１は、複数の走査配線４１１のそれぞれに順次供給される走査信号が、第ｎ走査配線２１１ｎの次に供給される。

そして、ダミー走査配線４１１は、複数の画素スイッチング素子１１２および複数の画素電極１１１において第ｎ走査配線２１１ｎに接続している画素スイッチング素子１１２および画素電極１１１にて発生する第１寄生容量Ｃ１が、第ｎ走査配線２１１ｎ以外の走査配線２１１に接続している画素スイッチング素子１１２および画素電極１１１にて発生する第２寄生容量Ｃ２と同じになるように、非表示領域Ｎに配置されている。複数の画素スイッチング素子１１２および複数の画素電極１１１において、第ｎ走査配線２１１ｎに接続している画素スイッチング素子１１２と画素電極１１１とのそれぞれと、第ｎ走査配線２１１ｎと当該ダミー走査配線４１１とのそれぞれとの間では、第１寄生容量Ｃ１が発生する。一方、第ｎ走査配線２１１ｎ以外のたとえば、第ｎ−１走査配線２１１ｎ−１に接続している画素スイッチング素子１１２と画素電極１１１とのそれぞれと、当該画素スイッチング素子および当該画素電極を第ｎ−１走査配線２１１ｎ−１との間で挟むように形成されている第ｎ−２走査配線２１１ｎ−２と第ｎ−１走査配線２１１ｎ−１とのそれぞれとの間では、第２寄生容量Ｃ２が発生する。このため、ダミー走査配線４１１は、第１寄生容量Ｃ２と第２寄生容量Ｃ２とを略同じになるように、複数の走査配線２１１が互いに等しい間隔になるように列方向ｙに並んで形成されているのと同様に、その複数の走査配線２１１の間と同じ間隔を第ｎ走査配線２１１ｎから隔てるように、非表示領域Ｄに形成されている。

保持容量接続配線４１４は、図２に示すように、表示領域Ｄの周囲を沿うように非表示領域Ｎに帯状に一体で形成されている。そして、保持容量接続配線４１４は、複数の保持容量配線２１３に接続すると共に、その保持容量配線２１３を介して保持容量素子１１３に接続している。

図４は、保持容量接続配線４１４が形成されている部分を拡大して示す断面図である。

図４に示すように、保持容量接続配線４１４は、層間絶縁層１３を介してダミー配線電極５０１と対向するように非表示領域Ｄに形成されている。ここでは、保持容量接続配線４１４は、ダミー配線電極５０１とアレイ基板１１との間で挟まれるように形成されている。

ダミー配線電極５０１は、保持容量接続配線４１４と同様に、複数の画素電極１１１が形成された表示領域Ｄの周囲に沿うように、非表示領域Ｎに形成されている。ダミー配線電極５０１は、表示領域Ｄの周囲を帯状に囲うように一体で形成されている。ここでは、ダミー配線電極５０１は、画素電極１１１と同じ導電材料であるＩＴＯを用いて形成されている。そしてダミー配線電極５０１は、表示領域Ｄの周囲に沿って形成されている画素電極１１１の幅以下の幅になるように、表示領域Ｄの周囲に沿って形成されている。たとえば、ダミー配線電極５０１は、４０μｍ幅で形成されている。

具体的には、ダミー配線電極５０１は、図２に示すように、第１信号配線２１２ａと第ｎ信号配線２１２ｎとのそれぞれに近接して平行に並んで列方向ｙに延在するように、帯状に非表示領域Ｎに形成されている。ここでは、第１信号配線２１２ａと第ｎ信号配線２１２ｎとのそれぞれが列方向ｙに延在する幅と同じ幅で、ダミー配線電極５０１が列方向ｙに延在して形成されている。また、これと共に、第１走査配２１１ａと第ｎ走査配線２１１ｎとのそれぞれに近接し平行に並んで行方向ｘに延在するように、帯状に非表示領域Ｎに形成されている。ここでは、第１走査配線２１１ａと第ｎ走査配線２１１ｎとのそれぞれが行方向ｘに延在する幅と同じ幅で、ダミー配線電極５０１が行方向ｘに延在して形成されている。つまり、ダミー配線電極５０１は、画素電極１１１のサイズに対応する幅で矩形形状の表示領域Ｄの境界を帯状に囲って矩形を作るように設けられている。なお、表示領域Ｄにて画像が表示される際には、ゲートドライバ３１１からの走査信号とソースドライバ３１２ａ，３１２ｂからのデータ信号と共通電位印加部により印加される共通電位Ｖｃｏｍとによって、対向電極２３と画素電極１１１との間の液晶層２３に印加する電圧が制御されるが、ダミー配線電極５０１には、対向電極２３との間の液晶層２３に印加する電圧が無くなるように、対向電極２３に印加される共通電位Ｖｃｏｍと同じ電位が印加される。本実施形態においては、ダミー配線電極５０１は、対向電極２３と同様に、共通電位印加部に接続されており、共通電位印加部によって共通電位Ｖｃｏｍが印加される。

そして、その他に、本実施形態の液晶表示装置６０１は、液晶パネル１０の両面に偏光板（図示なし）が設けられている。そして、さらに、アレイ基板１１の液晶層３１が配置された側と反対側に、バックライト（図示なし）が偏光板を介して設けられている。

なお、上記の本実施形態において、アレイ基板１１は、本発明の第１基板に相当する。また、本実施形態の対向基板２１は、本発明の第２基板に相当する。また、本実施形態の対向電極２３は、本発明の対向電極に相当する。また、本実施形態の液晶層３１は、本発明の液晶層に相当する。また、本実施形態の画素電極１１１は、本発明の画素電極に相当する。また、本実施形態の画素スイッチング素子１１２は、本発明の画素スイッチング素子に相当する。また、本実施形態の保持容量素子１１３は、本発明の保持容量素子に相当する。また、本実施形態の走査配線２１１は、本発明の走査配線に相当する。また、本実施形態の信号配線２１２は、本発明の信号配線に相当する。また、本実施形態の第ｎ走査配線２１１ｎは、本発明の第１走査配線に相当する。また、本実施形態のダミー走査配線４１１は、本発明のダミー走査配線に相当する。また、本実施形態の保持容量接続配線４１４は、本発明の保持容量接続配線に相当する。また、本実施形態のダミー配線電極５０１は、本発明の導電体層に相当する。また、本実施形態の液晶表示装置６０１は、本発明の液晶表示装置に相当する。また、本実施形態の表示領域Ｄは、本発明の表示領域に相当する。また、本実施形態の非表示領域Ｎは、本発明の非表示領域に相当する。また、本実施形態の第１寄生容量Ｃ１は、本発明の第１寄生容量に相当する。また、本実施形態の第２寄生容量Ｃ２は、本発明の第２寄生容量に相当する。

上記の液晶表示装置６０１を駆動する際の動作について説明する。

上記の液晶表示装置６０１を駆動する際においては、走査配線２１１を介してゲートドライバ３１１が走査信号を画素スイッチング素子１１２に供給すると共に、信号配線２１２を介してソースドライバ３１２ａ，３１２ｂがデータ信号を画素スイッチング素子１１２に供給する。そして、この時、共通電位印加部が対向電極２３に共通電位Ｖｃｏｍを加え、対向電極２３と画素電極１１１との間の液晶層２３に電位差を発生させる。これにより、液晶層３１の光学特性が変化し、画像の表示が実施される。

具体的には、ゲートドライバ３１１が列方向ｙに並ぶ複数の走査配線２１１に、走査信号を時間分割して順次走査して供給し、画素スイッチング素子１１２をオン状態にする。ここでは、列方向ｙにおいて一端部から他端部に並ぶ画素電極１１１を、その一端部から他端部へ順次選択するように、列方向に並ぶ走査配線２１１に、順次、走査信号を供給する。たとえば、第１走査配線２１１ａ、第２走査配線２１１ｂ、・・・第ｎ−１走査配線２１１ｎ−１，第ｎ走査配線の順のように、表示領域Ｄの列方向ｙにおける一端から他端へ、順次、走査信号を供給する。また、さらに、ここでは、第ｎ走査配線の後に、ダミー走査配線４１１に、走査信号を供給する。

そして、この走査信号の供給のタイミングに合わせて、ソースドライバ３１２がデータ信号を信号配線２０２に供給し、オン状態の画素スイッチング素子１１２を介して画素電極１１１にデータ信号を印加する。これにより、対向電極２３と画素電極１１１との間の液晶層２３に電位差が発生する。つまり、液晶層３１に電圧が印加されたことになる。そして、これにより、液晶層３１の配向方向が変化して、光透過率などの光学特性が変わり、画像の表示が実施される。

このように、表示領域Ｄにて画像が表示される際には、ゲートドライバ３１１からの走査信号とソースドライバ３１２ａ，３１２ｂからのデータ信号と共通電位印加部により印加される共通電位Ｖｃｏｍとによって、対向電極２３と画素電極１１１との間の液晶層２３に印加する電圧が制御される。

この一方で、表示領域Ｄで画像を表示する際には、対向電極２３に印加される共通電位Ｖｃｏｍと同じ電位をダミー配線電極５０１に印加し、ダミー配線電極５０１と対向電極２３との間の液晶層２３に印加される電位差を無くす。ここでは、共通電位印加部が対向電極２３と同様な電位の共通電位を、ダミー配線電極５０１に印加する。

以上のように、本実施形態においては、複数の画素電極１１１が形成された表示領域Ｄの周囲に沿うように、ダミー配線電極５０１が非表示領域Ｎに形成されている。そして、表示領域Ｄにて画像を表示する際には、対向電極２３と画素電極１１１との間の液晶層３１に印加する電圧を制御すると共に、対向電極２３に印加する電位と同じ電位をダミー配線電極５０１に印加し、対向電極２３とダミー配線電極５０１との間において液晶層３１に印加される電位差を無くしている。このようにして、本実施形態は、液晶層３１に直流電圧が印加されることを防止し、表示領域Ｄと非表示領域Ｎとの境界で液晶層３１の配向方向が安定化している。このため、画像表示時に、焼き付きやシミなどの不具合が発生することを防止し、画像品質を向上することができる。また、前述したようなダミー画素を駆動させるためのダミースイッチング素子などを形成せずに、ダミー配線電極５０１で液晶層３１への直流電圧の印加を防止しているために、配線や駆動回路などのレイアウトの自由度が高まるため、非表示領域が占有する面積を小さくすることができ、装置を小型化することが容易にできる。また、構成が単純化されるために、容易に製造することができ、製造効率を向上することができる。

また、本実施形態においては、ダミー配線電極５０１は、画素電極１１１と同じ導電材料によって形成されている。このため、ダミー配線電極５０１と画素電極１１１とを同じ工程で形成可能になるため、製造効率を向上することができる。

また、本実施形態においては、ダミー配線電極５０１は、表示領域Ｄの周囲に沿って形成されている画素電極１１１の幅以下の幅になるように、表示領域Ｄの周囲に沿って形成されている。このため、表示領域Ｄの最端部にある画素と、その他の中央部などにある画素とにおいて発生する寄生容量が同じになるように調整でき、画像表示時に焼き付きやシミなどの不具合が発生することを防止し、画像品質を向上することができる。

また、本実施形態においては、保持容量接続配線４１４は、層間絶縁膜１３を介して、ダミー配線電極５０１と対向するように非表示領域Ｄに形成されている。このため、本実施形態は、非表示領域が占有する面積を小さくすることができ、装置を小型化することが容易にできる。また、保持容量接続配線４１４とダミー配線電極５０１との間の寄生容量によって、表示領域の最端部にある画素と、その他の中央部などにある画素とにおいて発生する寄生容量が同じになるように調整でき、画像表示時に焼き付きやシミなどの不具合が発生することを防止し、画像品質を向上することができる。

また、本実施形態においては、複数の走査配線２１１において表示領域Ｄの列方向ｙの他端部に位置する第ｎ走査配線２１１ｎに沿って、行方向ｘに延在するようにダミー走査配線４１１が非表示領域Ｎに形成されている。そして、表示領域Ｄの列方向ｙにおける一端部から他端部に並ぶ画素電極１１１を、一端部から他端部へ順次選択するように、順次、走査信号を複数の走査配線２１１に供給すると共に、複数の走査配線に順次供給される前記走査信号が、第ｎ走査配線２１１ｎの次にダミー走査配線４１１へ供給する。ここでは、ダミー走査配線４１１は、第ｎ走査配線２１１ｎに接続している画素スイッチング素子１１２および画素電極１１１にて発生する第１寄生容量Ｃ１が、第ｎ走査配線２１１ｎ以外の、たとえば、第ｎ−１走査配線２１１ｎ−１に接続している画素スイッチング素子１１２および画素電極１１１にて発生する第２寄生容量Ｃ２と同じになるように、非表示領域Ｄに形成されている。このため、ダミー走査配線４１１によって、表示領域の最端部にある画素と、その他の中央部などにある画素とにおいて発生する寄生容量が同じになるように調整できるため、画像表示時に焼き付きやシミなどの不具合が発生することを防止し、画像品質を向上することができる。

なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。

図１は、本発明に係る実施形態の液晶表示装置において、液晶パネルの構成を示す断面図である。 図２は、本発明に係る実施形態の液晶表示装置において、液晶パネルの構成を示す平面図である。 図３は、本発明に係る実施形態の液晶表示装置において、液晶パネルの回路図である。 図４は、本発明に係る実施形態の液晶表示装置において、保持容量接続配線が形成されている部分を拡大して示す断面図である。 図５は、アクティブマトリクス方式の液晶パネルの構成を示す断面図である。 図６は、アクティブマトリクス方式の液晶パネルの構成を示す平面図である。 図７は、アクティブマトリクス方式の液晶パネルの回路図である。

符号の説明

１０：液晶パネル
１１：アレイ基板（第１基板）
２１：対向基板（第２基板）
２３：対向電極（対向電極）
３１：液晶層（液晶層）
１１１：画素電極（画素電極）、
１１２：画素スイッチング素子（画素スイッチング素子）、
１１３：保持容量素子（保持容量素子）、
２１１：走査配線（走査配線）、
２１２：信号配線（信号配線）、
２１３：保持容量配線
４１１：ダミー走査配線（ダミー走査配線）
４１４：保持容量接続配線（保持容量接続配線）、
５０１：ダミー配線電極（導電体層）
６０１：液晶表示装置（液晶表示装置）
Ｄ：表示領域（表示領域）
Ｎ：非表示領域（非表示領域）
Ｃ１：第１寄生容量（第１寄生容量））
Ｃ２：第２寄生容量第２寄生容量）

Claims (6)

1. 第１基板と、前記第１基板に間隔を隔てて配置されている第２基板と、前記第１基板と前記第２基板との間に挟持されている液晶層とを有し、前記液晶層を透過した光を用いて画像を表示する表示領域と、光を遮光し画像を表示しない非表示領域とが形成されている液晶表示装置であって、
   前記第１基板は、
   前記表示領域に対応するように、マトリクス状に形成された複数の画素電極と、
   前記複数の画素電極が形成された前記表示領域の周囲に沿うように、前記非表示領域に形成された導電体層と
   を含み、
   前記第２基板は、
   前記液晶層を介して前記複数の画素電極と前記導電体層とに対向するように形成された対向電極
   を含み、
   前記表示領域にて画像を表示する際には、前記対向電極と前記画素電極との間の前記液晶層に印加する電圧を制御すると共に、前記対向電極と前記導電体層との間の前記液晶層に印加する電圧が無くなるように、前記対向電極に印加する電位と同じ電位を前記導電体層に印加する
   液晶表示装置。
2. 前記複数の画素電極のそれぞれに接続するように、複数がマトリクス状に前記表示領域に形成されており、前記画素電極へ印加する電位を保持する保持容量素子と、
   前記複数の保持容量素子に接続する保持容量接続配線と、
   を有し、
   前記保持容量接続配線は、
   絶縁層を介して前記導電体層と対向するように前記非表示領域に形成されている
   請求項１に記載の液晶表示装置。
3. 前記導電体層は、前記画素電極と同じ導電材料によって形成されている
   請求項１に記載の液晶表示装置。
4. 前記導電体層は、前記表示領域の周囲に沿って形成されている前記画素電極の幅以下の幅になるように、前記表示領域の周囲に沿って形成されている
   請求項１に記載の液晶表示装置。
5. 前記第１基板は、
   前記複数の画素電極のそれぞれに対応するように複数がマトリクス状に前記表示領域に形成され、前記画素電極をスイッチング制御する画素スイッチング素子と、
   前記複数の画素スイッチング素子において行方向に並ぶ複数の画素スイッチング素子に沿って延在するように前記表示領域に形成されており、前記行方向に並ぶ複数の画素スイッチング素子のそれぞれに接続し、前記行方向に並ぶ複数の画素スイッチング素子に走査信号を供給する複数の走査配線と、
   前記複数の画素スイッチング素子において列方向に並ぶ複数の画素スイッチング素子に沿って延在するように前記表示領域に形成されており、前記列方向に並ぶ複数の画素スイッチング素子のそれぞれに接続し、前記列方向に並ぶ複数の画素スイッチング素子を介して前記画素電極にデータ信号を供給する複数の信号配線と、
   を有し、
   前記複数の走査配線は、前記列方向の一端部から他端部まで間隔を隔てて並ぶように形成されており、前記一端部から前記他端部に並ぶ前記画素電極を前記一端部から前記他端部へ順次選択するように前記走査信号を供給し、
   前記複数の信号配線は、前記行方向に間隔を隔てて並ぶように形成されており、
   さらに、当該第１基板の前記非表示領域には、
   前記複数の走査配線において前記表示領域の前記列方向の他端部に位置する第１走査配線に沿って前記行方向に延在するようにダミー走査配線が形成されており、
   前記ダミー走査配線は、前記複数の走査配線に順次供給される前記走査信号が前記第１走査配線の次に供給される
   請求項１に記載の液晶表示装置。
6. 前記ダミー走査配線は、前記複数の画素スイッチング素子および前記複数の画素電極において前記第１走査配線に接続している第１画素スイッチング素子および第１画素電極にて発生する第１寄生容量が、前記複数の画素スイッチング素子および前記複数の画素電極において前記第１走査配線以外の第２走査配線に接続している第２画素スイッチング素子および第２画素電極にて発生する第２寄生容量と同じになるように、前記非表示領域に形成されている
   請求項５に記載の液晶表示装置。
   

Images