JP2006170679A - スキャンテスト回路 - Google Patents

Abstract

【課題】入力バッファ及び出力バッファを備えた入出力セルを有するＬＳＩにおいて、故障検出率を向上する。
【解決手段】出力バッファＢＵＦＡ、入力バッファＢＵＦＢ及び入出力端子Ｉ／Ｏを備えた双方向入出力セルＢＩＯが配置されている。スキャンモード信号ＳＣＡＮ及び論理回路ＬＧＣの出力データが入力されたオア回路ＯＲを備え、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。論理回路ＬＧＣの出力は観測用フリップフロップ回路ＯＳＦＦに取り込まれ、かつ保持される。また、観測用スキャンフリップフロップ回路ＯＳＦＦは、前述したような複数のスキャンフリップフロップ回路が構成するシフトレジスタに組み込まれる。
【選択図】図１

Description

本発明は、大規模集積回路のテストを容易化するためのスキャンテスト回路に関する。

一般に大規模集積回路（以下、ＬＳＩという）の市場出荷時にはＬＳＩテスタによる良否判定テストが行われる。この際に使用されるテストパターンは、ＬＳＩを構成する複数の論理回路の中で、できる限り多くの故障箇所を見つけ出すことが必要である。

しかしながら、ＬＳＩの大規模化に伴い、全ての論理回路をテストしようとするとテストベクタ量やテスト時間が膨大になる。そこで、この問題を解決するために、いわゆるテスト容易化設計（Design For Testability）が行われている。

テスト容易化設計は、ＬＳＩのテストの方針をＬＳＩの設計の段階で固め、ＬＳＩの中にテスト回路を組み込んでおく設計手法である。ＬＳＩのテストを容易に行えるかどうかの基本的な指標として、観測性（Observability）と制御性（Controllability）という概念がある。「観測性が良い」回路とは、回路内のあるノードについて、その論理値を外部から観測しやすいものをいい、「制御性が良い」回路とは、回路内のあるノードの論理値を外部からのデータ入力によって設定しやすいものをいう。回路の観測性と制御性が良いほど、有効なテストパターンを容易に作成でき、その結果ＬＳＩを構成する論理回路の故障検出率も向上する。この観測性と制御性を高めたテスト回路の１つにスキャンテスト回路がある。

スキャンテスト回路とは、ＬＳＩ内の各論理回路に対応して、フリップフロップ回路を配置した回路であり、複数のフリップフロップ回路をチェーン状に接続してシフトレジスタを構成し、各フリップフロップに取り込まれたデータを次々とシフトするシフト動作と、各論理回路の出力を各フリップフロップに取り込むキャプチャ動作とを行うものである。

即ち、最初のシフト動作によって、各フリップフロップのデータをテスト信号として各論理回路に与え、次にキャプチャ動作によって各論理回路の出力データを各フリップフロップに取り込む。そして、次のシフト動作によって各フリップフロップに取り込まれた各論理回路の出力データを最終段のフリップフロップから時系列的に得る。そして、そのようにして得られた各論理回路の出力データとその期待値とを比較することにより、各論理回路の良否判定が行われる。

図３に従来例のスキャンテスト回路の回路図を示す。第１、第２、第３の論理回路ＬＧ１，ＬＧ２，ＬＧ３に対応して、第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３が配置されている。第１、第２、第３の論理回路ＬＧ１，ＬＧ２，ＬＧ３は、アンド回路やナンド回路を含む組み合わせ論理回路によって構成されている。

第１のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３は、図４に示すように、マルチプレクサＭＰＸ及びＤ型フリップフロップ回路ＦＦを備えている。マルチプレクサＭＰＸは、スキャンイネーブル信号入力端子ＳＥから入力されるスキャンイネーブル信号ＳＣＡＮＥＮに応じて、スキャン入力端子ＳＩＮから入力されるデータとデータ入力端子ＤＩＮから入力されるデータのいずれかを選択し、Ｄ型フリップフロップ回路ＦＦのデータ入力端子Ｄに選択したデータを出力する。Ｄ型フリップフロップ回路ＦＦは、マルチプレクサＭＰＸが出力したデータをクロック入力端子ＣＫに入力されるクロック信号ＣＬＫに応じて取り込み、かつ保持する。Ｄ型フリップフロップ回路ＦＦによって保持されたデータは出力端子Ｑから出力される。

そして、第１のスキャンフリップフロップ回路ＳＦＦ１のスキャン入力端子ＳＩＮにはＬＳＩの入力端子ＩＮ１からのスキャンテスト信号が入力され、そのデータ入力端子ＤＩＮには第１の論理回路ＬＧ１の出力データが入力される。また、第２のスキャンフリップフロップ回路ＳＦＦ２のスキャン入力端子ＳＩＮには第１のスキャンフリップフロップ回路ＳＦＦ１の出力データが入力され、そのデータ入力端子ＤＩＮには第２の論理回路ＬＧ２の出力データが入力される。

また、第３のスキャンフリップフロップ回路ＳＦＦ３のスキャン入力端子ＳＩＮには第２のスキャンフリップフロップ回路ＳＦＦ２の出力データが入力され、そのデータ入力端子ＤＩＮには第３の論理回路ＬＧ３の出力データが入力される。そして、第３のスキャンフリップフロップ回路ＳＦＦ３の出力データはＬＳＩの出力端子ＯＵＴに出力される。なお、図３では、３つの論理回路及び３つのスキャンフリップフロップ回路を示したが、実際のＬＳＩでは論理回路及びこれに対応したスキャンフリップフロップの数は、数千個から数万個に及ぶ。

次に、上述したスキャンテスト回路のスキャンテストの動作について図５を参照しながら説明する。スキャンイネーブル信号ＳＣＡＮＥＮがハイレベルの時、スキャンテスト回路はシフトモードに設定される。即ち、第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３の各マルチプレクサＭＰＸは、スキャン入力端子ＳＩＮから入力されたデータを選択する。

これにより、第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３のＤ型フリップフロップ回路ＦＦはチェーン状に接続されてシフトレジスタを構成する。よって、クロック入力端子ＣＫから入力されるクロック信号ＣＬＫの１クロック毎にＤ型フリップフロップ回路の出力端子Ｑから次段のＤ型フリップフロップ回路ＦＦの入力端子Ｄへと、データが順次送り込まれる。つまり、３段数分のクロック相当の時間でシフトが行われる。

次に、スキャンイネーブル信号ＳＣＡＮＥＮがローレベルに変化すると、スキャンテスト回路はキャプチャモードに設定される。即ち、第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３の各マルチプレクサＭＰＸは、データ入力端子ＤＩＮから入力されたデータを選択する。これにより、第１、第２、第３の論理回路ＬＧ１，ＬＧ２，ＬＧ３からの出力データが、それぞれ第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３のＤ型フリップフロップ回路ＦＦに取り込まれ、かつ保持される。この際、これらのＤ型フリップフロップ回路ＦＦには同時に各出力データが取り込まれるため、１クロック相当の時間で全てのデータ保持動作が行われる。

次に、再びスキャンイネーブル信号ＳＣＡＮＥＮがハイレベルに変化すると、スキャンテスト回路は再びシフトモードに設定される。すると、第１、第２、第３のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３のＤフリップフロップ回路ＦＦは再びチェーン状に接続されてシフトレジスタを構成する。そして、クロック入力端子ＣＬＫから入力されるクロック信号ＣＬＫの１クロック毎にこれらのＤ型フリップフロップ回路ＦＦに保持された出力データがシフトされ、出力端子ＯＵＴにおいて、それらの各出力データを時系列的に観測することができる。そして、そのようにして得られた各論理回路の出力データとその期待値とを比較することにより、各論理回路の良否判定が行われる。
特開２００１−５９８５６号公報

ところで、図６に示すように、出力バッファＢＵＦＡ、入力バッファＢＵＦＢ及び入出力端子Ｉ／Ｏを備えた双方向入出力セルＢＩＯを有するＬＳＩがある。論理回路ＬＧＡの出力データは出力バッファＢＵＦＡを通して入出力端子Ｉ／Ｏに出力され、一方、入出力端子Ｉ／Ｏに印加されたデータは入力バッファＢＵＦＢを通して、ＬＳＩ内部の論理回路ＬＧＢに入力される。

このようなＬＳＩのスキャンテスト時には、入出力端子Ｉ／Ｏにおけるデータの入出力の向きを制御する必要がある。一般的には、論理回路ＬＧＢのような内部論理回路の制御性を高めるために、スキャンテスト時には、ＬＳＩをスキャンテストモードに設定するためのスキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮによって、出力バッファＢＵＦＡを出力禁止状態に設定し、双方向入出力セルＢＩＯを入力状態に設定する。

また、スキャンテスト時以外でも入出力端子Ｉ／Ｏにおけるデータの入出力の向きを制御する必要があるため、論理回路ＬＧＣの出力データによってこの制御を行う。そこで、図６のように、論理回路ＬＧＣの出力データと、スキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮをオア回路ＯＲに入力し、このオア回路ＯＲの出力によって出力バッファＢＵＦＡの出力禁止を制御していた。

しかしながら、スキャンテスト時には、論理回路ＬＧＣの出力データは、スキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮによってマスクされてしまうため、観測することができず、ＬＳＩの故障検出率が低下してしまうという問題があった。

そこで、本発明のスキャンテスト回路は、入力バッファ及び出力バッファを備えた入出力セルと、前記出力バッファの入力端子に第１のデータを出力する第１の論理回路と、前記入力バッファからの第２のデータが入力される第２の論理回路と、第３の論理回路と、前記第３の論理回路の出力データ及びスキャンテスト制御信号に応じて、前記出力バッファを出力禁止状態に設定するための出力バッファ制御信号を出力するゲート回路と、前記第３の論理回路が出力する第３のデータを取り込み、かつ保持する観測用フリップフロップ回路を備えることを特徴とするものである。

この構成によれば、観測用フリップフロップ回路を設けたので、スキャンテスト時においても第３の論理回路の出力データを観測することが可能になる。また、上記構成に加えて、スキャンイネーブル信号に応じてシフトレジスタを構成する複数のフリップフロップ回路を備え、観測用フリップフロップ回路をシフトレジスタに組み込むことにより、シフトレジスタのシフト動作により、観測用フリップフロップ回路に取り込まれた第３の論理回路の出力データを容易に観測することができる。

本発明によれば、入力バッファ及び出力バッファを備えた入出力セルを有するＬＳＩにおいて、ＬＳＩの故障検出率を向上することが可能になる。

以下、本発明の実施形態に係るスキャンテスト回路について、図面を参照しながら説明する。

図１はこのスキャンテスト回路の概略の回路図である。出力バッファＢＵＦＡ、入力バッファＢＵＦＢ及び入出力端子Ｉ／Ｏを備えた双方向入出力セルＢＩＯがＬＳＩ内に配置されている。論理回路ＬＧＡの出力データは出力バッファＢＵＦＡを通して入出力端子Ｉ／Ｏに出力され、一方、入出力端子Ｉ／Ｏに印加されたデータは入力バッファＢＵＦＢを通して、ＬＳＩ内部の論理回路ＬＧＢに入力される。

また、ＬＳＩをスキャンテストモードに設定するためのスキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮ、及び論理回路ＬＧＣの出力データが入力されたオア回路ＯＲを備え、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。

これは、スキャンテスト時には、論理回路ＬＧＢの制御性を高めるために、スキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮによって、出力バッファＢＵＦＡを出力禁止状態に設定し、双方向入出力セルＢＩＯを入力状態に設定するためである。出力バッファＢＵＦＡがスキャンモード信号ＳＣＡＮによって制御されている場合には、スキャンイネーブル信号ＳＣＡＮＥＮの電圧レベルにかかわらず、出力バッファＢＵＦＡは常に出力禁止状態に設定される。また、スキャンテスト時以外であっても、論理回路ＬＧＣの出力データに応じて、出力バッファＢＵＦＡを出力禁止状態に設定することを可能とするためである。

スキャンテスト時には、オア回路ＯＲの出力データは、スキャンモード信号ＳＣＡＮもしくはスキャンイネーブル信号ＳＣＡＮＥＮによってハイレベルに固定されるため、論理回路ＬＧＣの出力はマスクされるが、本実施形態によれば、論理回路ＬＧＣの出力は観測用フリップフロップ回路ＯＳＦＦ（前述した図４のスキャンフリップフロップ回路と同じ回路構成を有する）のデータ入力端子ＤＩＮに接続されているので、論理回路ＬＧＣの出力データは観測用フリップフロップ回路ＯＳＦＦのＤ型フリップフロップＦＦに取り込まれ、かつ保持される。

また、観測用スキャンフリップフロップ回路ＯＳＦＦは、前述したような複数のスキャンフリップフロップ回路が構成するシフトレジスタに組み込まれる。これにより、スキャンイネーブル信号ＳＣＡＮＥＮがローレベルに変化して、スキャンテスト回路がキャプチャモードに設定されると、論理回路ＬＧＣの出力データは観測用スキャンフリップフロップ回路ＯＳＦＦのＤ型フリップフロップＦＦに取り込まれ、かつ保持される。

次に、スキャンイネーブル信号ＳＣＡＮＥＮがハイレベルに変化して、スキャンテスト回路がシフトモードに設定されると、観測用スキャンフリップフロップ回路ＯＳＦＦのフリップフロップ回路ＦＦに保持されたデータはクロック信号ＣＬＫに同期して次段のスキャンフリップフロップ回路のＤ型フリップフロップ（不図示）へ送られる。こうして、最終段のスキャンフリップフロップ回路が接続された出力端子ＯＵＴ（不図示）において、観測用スキャンフリップフロップ回路ＯＳＦＦに取り込まれた論理回路ＬＧＣの出力データを観測することができる。

図２はこのスキャンテスト回路の詳細な回路図である。図２において、第１乃至第８の論理回路ＬＧ１，ＬＧ２，ＬＧ３，ＬＧ４，ＬＧ５，ＬＧ６，ＬＧ７，ＬＧ８，ＬＧ９が配置されている。また、第１乃至第６のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３，ＳＦＦ４，ＳＦＦ５，ＳＦＦ６が配置されている。これらの第１乃至第６のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３，ＳＦＦ４，ＳＦＦ５，ＳＦＦ６は、図４に示した回路構成を有するものとする。

また、双方向入出力セルＢＩＯが配置され、第４の論理回路ＬＧ４の出力データは、この双方向入出力セルＢＩＯの出力バッファＢＵＦＡに入力される。双方向入出力セルＢＩＯの入力バッファＢＵＦＢの出力は第６の論理回路ＬＧ６に入力されている。論理回路９の出力データとスキャンモード信号ＳＣＡＮ（もしくはスキャンイネーブル信号ＳＣＡＮＥＮ）はオア回路ＯＲに入力され、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。また、論理回路９の出力データは、観測用スキャンフリップフロップ回路ＯＳＦＦのデータ入力端子ＤＩＮに入力される。ここで、論理回路９は前述の論理回路ＬＧＣ（図１）に相当する回路である。

そして、観測用スキャンフリップフロップ回路ＯＳＦＦのスキャン入力端子ＳＩＮには、第２のスキャンフリップフロップ回路ＳＦＦ２の出力データが入力され、観測用スキャンフリップフロップＯＳＦＦの出力データは第３のスキャンフリップフロップ回路ＳＦＦ３のスキャン入力端子ＳＩＮに入力されている。

なお、図示を省略したが、第１乃至第６のスキャンフリップフロップ回路ＳＦＦ１、ＳＦＦ２，ＳＦＦ３，ＳＦＦ４，ＳＦＦ５，ＳＦＦ６の各スキャンイネーブル信号入力端子ＳＥには共通にスキャンイネーブル信号ＳＣＡＮＥＮが入力され、各クロック入力端子ＣＫにはクロック信号ＣＬＫが共通に入力されているものとする。

また、図２において、ＩＮ１は第１の入力端子、ＩＮ２は第２の入力端子、ＯＵＴは出力端子、ＳＥＬはスキャンイネーブル信号ＳＣＡＮＥＮに応じて、第６のスキャンフリップフロップ回路ＳＦＦ６の出力データと第５の論理回路ＬＧ５の出力データを選択的に出力端子ＯＵＴに出力するセレクタである。

次に、上述したスキャンテスト回路の動作について説明する。まず、スキャンイネーブル信号ＳＣＡＮＥＮがローレベルに変化して、このスキャンテスト回路がキャプチャモードに設定されると、第１のスキャンフリップフロップ回路ＳＦＦ１のＤ型フリップフロップＦＦには第１の論理回路ＬＧ１の出力データが取り込まれ、かつ保持される。同様にして、第２のスキャンフリップフロップ回路ＳＦＦ２，ＳＦＦ３，ＳＦＦ４，ＳＦＦ５，ＳＦＦ６の各Ｄ型フリップフロップＦＦには、それぞれ第２の論理回路ＬＧ２、第３の論理回路ＬＧ３、第６の論理回路ＬＧ６、第７の論理回路ＬＧ７及び第８の論理回路ＬＧ８の出力データが取り込まれ、かつ保持される。また、観測用スキャンフリップフロップ回路ＯＳＦＦには論理回路ＬＧ９の出力データが取り込まれ、かつ保持される。

また、出力バッファＢＵＦＡは出力禁止状態に設定され、双方向入出力セルＢＩＯは入力状態に設定されている。したがって、入出力端子Ｉ／Ｏから入力されたデータは入力バッファＢＵＦＢを通して第６の論理回路ＬＧ６に入力され、これによって第６の論理回路ＬＧ６が制御される。

次に、スキャンイネーブル信号ＳＣＡＮＥＮがハイレベルに変化して、このスキャンテスト回路がシフトモードに設定されると、第１乃至第６のスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３，ＳＦＦ４，ＳＦＦ５，ＳＦＦ６及び観測用スキャンフリップフロップ回路ＯＳＦＦはシフトレジスタを構成する。また、セレクタＳＥＬは第６のスキャンフリップフロップ回路ＳＦＦ６の出力データを選択する。これにより、各スキャンフリップフロップ回路のＤ型フリップフロップＦＦに保持されたデータはクロック信号ＣＬＫに同期して順次シフトされ、セレクタＳＥＬを通して、それらのデータは出力端子ＯＵＴにおいて時系列的に観測することができる。

本発明の実施形態に係るスキャンテスト回路の概略を示す回路図である。 本発明の実施形態に係るスキャンテスト回路の詳細を示す回路図である。 従来例のスキャンテスト回路を示す回路図である。 スキャンフリップフロップ回路の回路図である。 スキャンテスト回路のクロック波形図である。 従来例の他のスキャンテスト回路を示す回路図である。

符号の説明

ＳＦＦ１ 第１のスキャンフリップフロップ回路
ＳＦＦ２ 第２のスキャンフリップフロップ回路
ＳＦＦ３ 第３のスキャンフリップフロップ回路
ＳＦＦ４ 第４のスキャンフリップフロップ回路
ＳＦＦ５ 第５のスキャンフリップフロップ回路
ＳＦＦ６ 第６のスキャンフリップフロップ回路
ＯＳＦＦ 観測用スキャンフリップフロップ回路
ＬＧ１ 第１の論理回路
ＬＧ２ 第２の論理回路
ＬＧ３ 第３の論理回路
ＬＧ４ 第４の論理回路
ＬＧ５ 第５の論理回路
ＬＧ６ 第６の論理回路
ＬＧ７ 第７の論理回路
ＬＧ８ 第８の論理回路
ＬＧ９ 第９の論理回路
ＳＥＬ セレクタ

Claims (3)

1. 入力バッファ及び出力バッファを備えた入出力セルと、
   前記出力バッファの入力端子に第１のデータを出力する第１の論理回路と、
   前記入力バッファからの第２のデータが入力される第２の論理回路と、
   第３の論理回路と、
   前記第３の論理回路の出力データ及びスキャンテスト制御信号に応じて、前記出力バッファを出力禁止状態に設定するための出力バッファ制御信号を出力するゲート回路と、
   前記第３の論理回路が出力する第３のデータを取り込み、かつ保持する観測用フリップフロップ回路を備えることを特徴とするスキャンテスト回路。
2. 前記ゲート回路がオア回路であることを特徴とする請求項１に記載のスキャンテスト回路。
3. スキャンイネーブル信号に応じてシフトレジスタを構成する複数のフリップフロップ回路を備え、前記観測用フリップフロップ回路を前記シフトレジスタに組み込んだことを特徴とする請求項１に記載のスキャンテスト回路。

Images