JP2006158163A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2006158163A JP2006158163A JP2004370172A JP2004370172A JP2006158163A JP 2006158163 A JP2006158163 A JP 2006158163A JP 2004370172 A JP2004370172 A JP 2004370172A JP 2004370172 A JP2004370172 A JP 2004370172A JP 2006158163 A JP2006158163 A JP 2006158163A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- circuit
- voltage
- transformer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】パソコンなどデジタル電子機器に使用されているACアダプタなどのスイッチング電源は、変換効率が良い特徴である。この変換効率の向上のために、2次整流ダイオードを、半導体スイッチの電界効果トランジスタに置き換えることが増えている。この方式は同期整流回路と呼ばれている。しかし、従来の同期整流回路の制御方法では、トランスの2次巻線電流が停止してから、1次半導体スイッチを閉させる方法であった。一方、トランスの損失軽減のために、トランスの2次巻線電流が停止する前に、1次半導体スイッチを閉していた。トランスの損失軽減と同期整流による損失軽減を同時できなかった。
【解決手段】1次半導体スイッチと2次半導体スイッチの開閉信号を、それぞれ、閉遅延回路を備えることで、トランスの損失を軽減するとともに、2次整流損失の軽減を実現させる。
【効果】変換効率が、84%から89%に改善できる。
【選択図】 図1
【解決手段】1次半導体スイッチと2次半導体スイッチの開閉信号を、それぞれ、閉遅延回路を備えることで、トランスの損失を軽減するとともに、2次整流損失の軽減を実現させる。
【効果】変換効率が、84%から89%に改善できる。
【選択図】 図1
Description
本発明は、パソコンなど電子機器に使用のACアダプタなどスイッチング電源回路である。同期整流回路を改善したスイッチング電源回路に関する。
図2に、従来のスイッチング電源のブロック回路図を示す。交流電源16の電圧を、整流回路17と半導体スイッチ19とトランス20と電流検知回路21と半導体スイッチ22とコンデンサ23と電圧検知回路25と制御回路26と電圧検知回路30と誤差増幅回路29と絶縁伝達回路28と制御回路27で構成するスイッチング電源回路で、直流電圧に変換して負荷24に供給する。
交流電源16の電圧を、ダイオードブリッジ構成の整流回路17で整流平滑する。この直流電圧は、低周波リップルを含む脈動直流電圧である。この安定しない脈動直流電圧を半導体スイッチ19の開閉動作で、20kHz以上の高周波電圧をトランス20に供給する。トランス20の2次巻線電圧を整流して、コンデンサ23で平滑して、負荷24に安定した直流電圧を供給する。トランス20の2次巻線電圧をダイオードで整流すると、ダイオードの特性で順電圧損失が発生する。図2は、この順電圧特性のない電界効果トランジスタ(FET)の半導体スイッチ22を採用している。フライバックコンバータ回路の構成の場合、電圧検地回路25と電流検地回路21の信号により、半導体スイッチ22の開閉を判定している。
図5に、従来のスイッチング電源の回路図を示す。交流電源59の電圧をダイオード60、61、62、63のダイオードブリッジ構成の交流端子に接続する。ダイオード60、61、62、63の直流端子間にコンデンサ64を接続するとともに、トランス68の1次巻線を経由して半導体スイッチ66を接続する。トランス68の2次巻線は電流トランス70と半導体スイッチ71を経由してコンデンサ76に接続するとともに負荷77に接続する。制御回路69は電流トランス70と半導体スイッチ71の端子間電圧と、半導体スイッチ71のゲート端子とソース端子に接続する。抵抗74と抵抗75はコンデンサ76の端子間を直接接続する。抵抗74と抵抗75の接続点はシャントレギュレータ72のリファレンス端子に接続する。シャントレギュレータ72のアノード端子はコンデンサ76の負端子に接続する。シャントレギュレータ72のカソード端子は抵抗73を経由して絶縁伝達回路67に接続する。絶縁伝達回路67は制御回路65に接続する。絶縁伝達回路67は、フォトカプラと呼ばれる電子部品で、電気信号を光信号に変換して伝達させるために電気的に絶縁できる。
図6を説明する。波形78は半導体スイッチ66のゲート電圧である。波形79は半導体スイッチ66のドレインとソース間電圧である。波形80は半導体スイッチ66のドレイン電流である。波形81は電流トランス70の電流であり、トランス68の2次巻線でもある。波形82は半導体スイッチ71のゲート電圧である。波形83は異常時の電流トランス70の電流であり、半導体スイッチ71の電流でもある。ただし、極性はソース端子からドレイン端子への電流を示している。波形84は異常時の半導体スイッチ71のゲート電圧である。波形85は半導体スイッチ71のドレインとソース間電圧である。
図6を用いて、図5の動作を説明する。交流電源59の電圧をダイオード60、61、62,63で全波整流して、その電圧をコンデンサ64で平滑する。半導体スイッチ66が閉すると、半導体スイッチ66を経由して、コンデンサ64の電圧はトランス68の1次巻線に印加する。このとき、黒点を正とする電圧が、トランス68の2次巻線にも発生するが、半導体スイッチ71が開しているために阻止される。半導体スイッチ66の閉している間は、トランス68の1次巻線に励磁電流が流れてその値は時間に比例して上昇する。このとき、半導体スイッチ66のドレイン電流は波形80である。
電流トランス70で半導体スイッチ71のドレイン電流を検地している。この電流は波形81であり、半導体スイッチ66が開すると、トランス68の励磁電流は流れ続けようと、黒点を負とする逆起電力が発生する。このとき、トランス66の2次巻線から、半導体スイッチ71の逆導通ダイオードと電流トランス70を経由して、コンデンサ76に電流が流れる。電流トランス70に電流が流れた信号を受け制御回路69は、半導体スイッチ71のゲートに波形82の電圧を印加させる。半導体スイッチ71が閉することで、半導体スイッチ71に波形81の電流が流れる。
半導体スイッチ71が閉することで逆導通ダイオードの順電圧損失は発生しない。電流トランス70と半導体スイッチ71を経由して、コンデンサ76と負荷77に流れている電流は時間に比例して、その値は降下する。波形81の通り、半導体スイッチ69の電流が停止してから、半導体スイッチ66が閉すれば問題ないが、波形83のように、半導体スイッチ71の電流が停止する前に、半導体スイッチ66が閉すれば、半導体スイッチ671は開していないために、2次巻線の黒点を正とする電圧が、半導体スイッチ71を通して過大な異常電流が流れる。半導体スイッチ66にも過大な異常電流が流れる。このため、従来の同期整流回路では、半導体スイッチ71の電流が停止したことを確認してから半導体スイッチ66を閉させる制御回路を採用していた。
従来、2次整流ダイオードの損失軽減の目的にダイオードの替わりに半導体スイッチであるFET(電界効果トランジスタ)を、同期させて開閉させて整流する回路方式を採用していた。しかし、従来、2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる電源回路方式には、同期整流回路を採用できなかった。
フライバックコンバータの中でも、2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式は、トランスを小型にできる利点がある。その理由は、トランスの巻線に流れる電流波形により、平均電流値と実効電流値に差が発生することが知られている。2次巻線電流の平均電流値が負荷電流に比例する。
フライバックコンバータの中でも、2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式は、トランスを小型にできる利点がある。その理由は、トランスの巻線に流れる電流波形により、平均電流値と実効電流値に差が発生することが知られている。2次巻線電流の平均電流値が負荷電流に比例する。
2次巻線電流の実効電流値でトランスの2次巻線損失が比例する。2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式は、2次巻線の電流が停止する後に、1次側の半導体スイッチを閉させる方式に比較して、尖頭ピーク電流値低く、実効電流は低い値になる。1次巻線電流も同様に、2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式は、そうでない方式に比較して実効電流値が少なくなる。
トランスの銅損は、巻線に流れる実効電流値の2乗と巻線抵抗の積(I^2*R)になるため、実効電流値が40%多いと損失が約2倍である。よって、従来の同期整流回路は、トランスが大型になる欠点があった。
トランスの銅損は、巻線に流れる実効電流値の2乗と巻線抵抗の積(I^2*R)になるため、実効電流値が40%多いと損失が約2倍である。よって、従来の同期整流回路は、トランスが大型になる欠点があった。
2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式で、同期整流回路を採用するためには、1次側の半導体スイッチが閉する直前に、2次側の半導体スイッチを開する必要がある。しかし、1次側の半導体スイッチが閉する直前の開信号を作ることが容易でなく、現在までに、2次巻線の電流が停止する前に、1次側の半導体スイッチを閉させる方式で、同期整流回路を採用したスイッチング電源回路はなかった。本発明は、2次側の半導体スイッチを開する直後に、1次側の半導体スイッチが閉する方法で、1次側の半導体スイッチが閉する直前に、2次側の半導体スイッチを開できる回路である。よって、本発明は、トランスを大型にすることなく、同期整流回路の特徴である高効率のスイッチング電源回路を提供するものである。
例えば、100V交流電源を直流12V5A60WのACアダプタの場合に、従来、変換効率=84%であったが、本発明は、同じ大きさで、変換効率=89%に改善できた。
特許出願2004−245965「高力率スイッチング電源回路」では、入力電流は正弦波に制御されているために、トランスの2次巻線電流は、0Aを含め大きく変化している。よって、半導体スイッチの閉するときは、2次巻線の電流が停止前と停止後の状態が混在している。このため、従来の同期整流回路は採用できなかった。本発明では、2次巻線の電流の状態に関係なく安定動作できるため、本発明と組み合せることが可能であり、さらに、効率が改善できる。
特許出願2004−245965「高力率スイッチング電源回路」では、入力電流は正弦波に制御されているために、トランスの2次巻線電流は、0Aを含め大きく変化している。よって、半導体スイッチの閉するときは、2次巻線の電流が停止前と停止後の状態が混在している。このため、従来の同期整流回路は採用できなかった。本発明では、2次巻線の電流の状態に関係なく安定動作できるため、本発明と組み合せることが可能であり、さらに、効率が改善できる。
図1に、本発明によるブロック回路図を示す。交流電源1の電圧を、整流回路2と半導体スイッチ4とトランス5と半導体スイッチ6とコンデンサ7と電圧検知回路15と制御回路12と誤差増幅回路14と絶縁伝達回路13と閉遅延回路9とトランス10と閉遅延回路11で構成するスイッチング電源回路で、直流電圧に変換して負荷8に供給する。
交流電源1を整流回路2で整流する。半導体スイッチ4の開閉により、トランス5に交流電力を送る。トランス5は絶縁トランスである。トランス5の2次巻線電圧を半導体スイッチ6で直流電圧に整流して、コンデンサ7で平滑して、負荷8へ電力を供給する。負荷8の電圧と同じコンデンサ7の電圧を電圧検知回路15で検知して、誤差増幅回路14で基準電圧と比較して、その誤差を増幅した信号をフォトカプラなどの絶縁伝達回路13で絶縁して制御回路12へ送る。制御回路12の内部では、この誤差増幅信号をパルス幅信号に変換して、閉遅延回路9を通して、半導体スイッチ4を駆動するとともに、トランス10と閉遅延回路11を通して、半導体スイッチ6を駆動する。
交流電源1を整流回路2で整流する。半導体スイッチ4の開閉により、トランス5に交流電力を送る。トランス5は絶縁トランスである。トランス5の2次巻線電圧を半導体スイッチ6で直流電圧に整流して、コンデンサ7で平滑して、負荷8へ電力を供給する。負荷8の電圧と同じコンデンサ7の電圧を電圧検知回路15で検知して、誤差増幅回路14で基準電圧と比較して、その誤差を増幅した信号をフォトカプラなどの絶縁伝達回路13で絶縁して制御回路12へ送る。制御回路12の内部では、この誤差増幅信号をパルス幅信号に変換して、閉遅延回路9を通して、半導体スイッチ4を駆動するとともに、トランス10と閉遅延回路11を通して、半導体スイッチ6を駆動する。
図3に、本発明実施例の回路図を示す。交流電源31は、ダイオード32、33、34、35で構成する全波整流回路の交流端子に接続する。ダイオード32、33、34、35はブリッジ回路に接続している。ダイオード32のカソード端子とダイオード34のカソード端子の接続点が正端子である。この正端子は、平滑用コンデンサ36の正端子に接続するとともに、トランス43の1次巻線を経由して、半導体スイッチ39のドレイン端子に接続する。ダイオード33のアノード端子とダイオード35のアノード端子の接続点が負端子である。この負端子は、コンデンサ36の負端子と、制御回路37と閉遅延回路38と、半導体スイッチ39のソース端子に接続する。トランス43の2次巻線は半導体スイッチ45を経由して、コンデンサ50と負荷51に接続する。コンデンサ50の両端を、抵抗48と抵抗49で分圧して、シャントレギュレータ47のリファレンス端子に接続する。
シャントレギュレータ47のアノード端子は、抵抗49とコンデンサ50と負荷51に接続する。シャントレギュレータ47のカソード端子は抵抗46を経由して、絶縁伝達回路42のカソード端子に接続する。絶縁伝達回路42のアノード端子はコンデンサ50の正端子に接続する。絶縁伝達回路42のエミッタ端子とコレクタ端子をそれぞれ制御回路37に接続する。制御回路37のパルス幅信号出力端子は、閉遅延回路38を経由して、半導体スイッチ39のゲート端子に接続するとともに、コンデンサ40を経由して、トランス41の1次巻線に接続する。トランス41の2次巻線は、閉遅延回路44を経由して、半導体スイッチ45のゲート端子に接続する。
本発明実施例の回路図の図3と本発明によるブロック回路図の図1を比較する。交流電源31が交流電源1である。ダイオード32、33、34、35とコンデンサ36が整流回路2である。制御回路37が制御回路12である。閉遅延回路38が閉遅延回路9である。半導体スイッチ39が半導体スイッチ4である。コンデンサ40はトランス41に信号を送るための直流分の除去用である。トランス41がトランス10である。絶縁伝達回路42が絶縁伝達回路13である。トランス43がトランス5である。閉遅延回路44が閉遅延回路11である。半導体スイッチ45が半導体スイッチ6である。抵抗46とシャントレギュレータ47が誤差増幅回路14である。抵抗48と抵抗49が電圧検知回路15である。コンデンサ50がコンデンサ7である。負荷51が負荷8である。
図4に、本発明の動作説明チャート図を示す。波形52は制御回路37のパルス幅信号電圧を示す。波形53は半導体スイッチ39のゲート電圧を示す。波形54は半導体スイッチ45のゲート電圧を示す。波形55は半導体スイッチ39のドレインとソース間電圧を示す。波形56は半導体スイッチ39のドレイン電流を示す。波形57はトランス43の2次巻線電流を示す。波形58は半導体スイッチ45のドレインとソース間電圧を示す。
本発明実施例の図3の動作を説明する。交流電源31の電圧をダイオード32、33、34、35のブリッジ整流回路で整流する。この整流電圧をコンデンサ36で平滑する。この平滑された電圧を半導体スイッチ39でスイッチングしてトランス43の1次巻線に印加する。半導体スイッチ39が閉するとトランス43に黒印が正の電圧が印加する。2次巻線電圧は半導体スイッチ45が開であるため阻止される。1次巻線には時間に比例して増える励磁電流が流れる。半導体スイッチ39が開すると、トランス43の1次巻線に流れていた電流は流れ続けようと、黒印が負の逆起電力が発生するために、2次巻線から半導体スイッチ45を通して、コンデンサ50と負荷51に電流を流す。このとき、半導体スイッチ45のゲート電圧が閉信号電圧であり、半導体スイッチ45の逆導通ダイオードの順電圧損失は発生しない。半導体スイッチ39と半導体スイッチ45は交互に開閉を繰り返している。
半導体スイッチ39のゲート端子電圧は、波形53の通り、波形52のパルス幅信号より、遅れて閉信号(Hレベル)になる。半導体スイッチ45のゲート端子電圧は、波形54の通り、波形52のパルス幅信号と、閉信号(Hレベル)と開信号(Lレベル)が逆で、かつ、波形52のパルス幅信号の開信号(Lレベル)より、遅れて閉信号(Hレベル)になる。この閉遅延回路38と閉遅延回路44の働きで、半導体スイッチ39と半導体スイッチ45が同時に閉することはない。この回路構成であれば、トランス43の2次巻線電流が停止する前でも、半導体スイッチ39を閉する直前に半導体スイッチ45を開できる。
コンデンサ50の電圧を抵抗48と抵抗49で分圧検知の電圧とシャントレギュレータ47の内部基準電圧を比較して、その誤差を増幅した信号を抵抗46と絶縁伝達回路42を経由して、制御回路37へ送る。制御回路37で、誤差増幅信号をパルス幅信号に変換する。この働きにより、負荷51の電圧は安定制御できる。
コンデンサ50の電圧を抵抗48と抵抗49で分圧検知の電圧とシャントレギュレータ47の内部基準電圧を比較して、その誤差を増幅した信号を抵抗46と絶縁伝達回路42を経由して、制御回路37へ送る。制御回路37で、誤差増幅信号をパルス幅信号に変換する。この働きにより、負荷51の電圧は安定制御できる。
本発明実施例の閉遅延回路図を図7に示す。制御回路37のパルス幅信号86は、閉遅延回路38の内部のコンデンサ87と抵抗88の直列回路に接続する。コンデンサ87の端子間電圧を抵抗89と抵抗90で分圧して、トランジスタ93のベース端子に接続する。トランジスタ93のコレクタ端子は抵抗91を経由して、半導体スイッチ39のゲート端子に接続する。半導体スイッチ39のゲート端子にダイオード92のアノードを接続する。ダイオード92のカソ−ド端子はトランジスタ93のエミッタ端子と抵抗89とコンデンサ87と制御回路37のパルス幅信号端子に接続する。制御回路37のパルス幅信号86が閉信号(Hレベル)に変化したときは、その電圧がコンデンサ87と抵抗88の直列回路に印加する。
コンデンサ87の端子電圧は、すぐに上昇しないために、トランジスタ93は開状態であり、半導体スイッチ39は、すぐに閉しない。抵抗88からコンデンサ87に充電電流が流れて、コンデンサ87の電圧は上昇する。このコンデンサ87の電圧は、抵抗89と抵抗90で分圧されて、トランジスタ93のベース端子に印加される。抵抗89の電圧が、トランジスタ93のベースとエミッタ間の順電圧(約0.6V)に達すると、トランジスタ93のベースに電流が流れて、トランジスタ93は閉する。この動作で、半導体スイッチ39はパルス幅信号86より遅れて閉する。パルス幅信号86が開に変化したときは、ダイオード92を経由して、すぐに、開信号が半導体スイッチ39に送られる。コンデンサ87の電圧に関係なく、半導体スイッチ39はパルス幅信号86と同時にすぐに開する。図3の閉遅延回路44も、この閉遅延回路38と同じ回路構成で目的の動作ができる。
本発明実施例のフォアードコンバータ回路図を図8に示す。交流電源94は、ダイオード95、96、97,98で構成する全波整流回路の交流端子に接続する。ダイオード95、96、97,98はブリッジ回路に接続している。ダイオード95のカソード端子とダイオード97のカソード端子の接続点が正端子である。この正端子は、平滑用コンデンサ99の正端子に接続するとともに、トランス106の1次巻線を経由して、半導体スイッチ102のドレイン端子に接続する。ダイオード96のアノード端子とダイオード98のアノード端子の接続点が負端子である。この負端子は、コンデンサ99の負端子と、制御回路100と閉遅延回路101と、半導体スイッチ102のソース端子に接続する。トランス106の2次巻線は半導体スイッチ107を経由して半導体スイッチ108に接続するとともに、インダクタ111を経由して、コンデンサ116と負荷117に接続する。
負荷117と同じ電圧のコンデンサ116の電圧を、抵抗114と抵抗115で分圧して、シャントレギュレータ112のリファレンス端子に接続する。シャントレギュレータ112のアノード端子は、抵抗115とコンデンサ116の負端子に接続する。シャントレギュレータ112のカソード端子は抵抗113を経由して、絶縁伝達回路105のカソード端子に接続する。絶縁伝達回路105のアノード端子はコンデンサ116の正端子に接続する。絶縁伝達回路105のエミッタとコレクタをそれぞれ制御回路100に接続する。制御回路100のパルス幅信号出力端子は、閉遅延回路101を経由して、半導体スイッチ102のゲート端子に接続するとともに、コンデンサ103を経由して、トランス104の1次巻線に接続する。トランス104の一方の2次巻線は、閉遅延回路109を経由して、半導体スイッチ107のゲート端子に接続する。トランス104のもう一方の2次巻線は、閉遅延回路110を経由して、半導体スイッチ108のゲート端子に接続する。
図8の動作を説明する。交流電源94は、ダイオード95、96、97,98で、全波整流して、コンデンサ99で平滑する。半導体スイッチ102が閉のとき、コンデンサ99の電圧は、トランス106の1次巻線に印加する。このとき、半導体スイッチ107は閉して、半導体スイッチ108は開しているので、トランス106の2次巻線電圧はインダクタ111とコンデンサ116に分圧印加する。インダクタ111の黒点が正電圧である。インダクタ111の電流は時間に比例して上昇する。半導体スイッチ102が開のとき、半導体スイッチ107は開して、半導体スイッチ108は閉しているので、インダクタ111の電流は、流れ続けようと、半導体スイッチ108を経由して、コンデンサ116へ転流する。この逆起電力は黒点が負電圧である。インダクタ111の逆起電力により転流中であっても、閉遅延回路101と閉遅延回路109の働きで、半導体スイッチ110が開した直後に、半導体スイッチ102と半導体スイッチ107が閉する。半導体スイッチ102と半導体スイッチ108が同時に閉することはない。図3と同様に、抵抗114と抵抗115とシャントレギュレータ112と抵抗113と絶縁伝達回路105と制御回路100の働きにより、負荷117の電圧は安定制御できる。
本発明は、例えば、図3の場合、待機時など、負荷電流が少ないときは、トランス43の逆起電力の転流が停止後も、半導体スイッチ39の開のときに、半導体スイッチ45が閉している時間がある。このとき、コンデンサ50の電圧は、半導体スイッチ45を経由して、トランス43の2次巻線に印加する。このため、転流後に励磁電流が逆流する。その後、半導体スイッチ45が開すると、トランス43の電流は半導体スイッチ39を経由して、コンデンサ36へ回生する。このため、待機時などの軽負荷のときに消費電力が多い欠点がある。この欠点は、誤差増幅信号の値を検知するなどで、軽負荷であることを、判別して、トランス41の1次巻線の電圧を停止できる回路を追加すれば解決できる。
1:交流電源 2:整流回路
4:半導体スイッチ 5:トランス
6:半導体スイッチ 7:コンデンサ
8:負荷 9:閉遅延回路
10:トランス 11:閉遅延回路
12:制御回路 13:絶縁伝達回路
14:誤差増幅回路 15:電圧検知回路
16:交流電源 17:整流回路
19:半導体スイッチ 20:トランス
21:電流検知回路 22:半導体スイッチ
23:コンデンサ 24:負荷
25:電圧検知回路 26:制御回路
27:制御回路 28:絶縁伝達回路
29:誤差増幅回路 30:電圧検知回路
31:交流電源 32〜35:ダイオード
36:コンデンサ 37:制御回路
38:閉遅延回路 39:半導体スイッチ
40:コンデンサ 41:トランス
42:絶縁伝達回路 43:トランス
44:閉遅延回路 45:半導体スイッチ
46、48、49:抵抗 47:シャントレギュレータ
50:コンデンサ 51:負荷
52〜58:波形 59:交流電源
60〜63:ダイオード 64:コンデンサ
65:制御回路 66:半導体スイッチ
67:絶縁伝達回路 68:トランス
69:制御回路 70:電流トランス
71:半導体スイッチ 72:シャントレギュレータ
73〜75:抵抗 76:コンデンサ
77:負荷 78〜85:波形
86:パルス幅信号 87:コンデンサ
88〜91:抵抗 92:ダイオード
93:トランジスタ 94:交流電源
95〜98:ダイオード 99:コンデンサ
100:制御回路 101:閉遅延回路
102:半導体スイッチ 103:コンデンサ
104:トランス 105:絶縁伝達回路
106:トランス 107、108:半導体スイッチ
109、110:閉遅延回路 111:インダクタ
112:シャントレギュレータ 113〜115:抵抗
116:コンデンサ 117:負荷
4:半導体スイッチ 5:トランス
6:半導体スイッチ 7:コンデンサ
8:負荷 9:閉遅延回路
10:トランス 11:閉遅延回路
12:制御回路 13:絶縁伝達回路
14:誤差増幅回路 15:電圧検知回路
16:交流電源 17:整流回路
19:半導体スイッチ 20:トランス
21:電流検知回路 22:半導体スイッチ
23:コンデンサ 24:負荷
25:電圧検知回路 26:制御回路
27:制御回路 28:絶縁伝達回路
29:誤差増幅回路 30:電圧検知回路
31:交流電源 32〜35:ダイオード
36:コンデンサ 37:制御回路
38:閉遅延回路 39:半導体スイッチ
40:コンデンサ 41:トランス
42:絶縁伝達回路 43:トランス
44:閉遅延回路 45:半導体スイッチ
46、48、49:抵抗 47:シャントレギュレータ
50:コンデンサ 51:負荷
52〜58:波形 59:交流電源
60〜63:ダイオード 64:コンデンサ
65:制御回路 66:半導体スイッチ
67:絶縁伝達回路 68:トランス
69:制御回路 70:電流トランス
71:半導体スイッチ 72:シャントレギュレータ
73〜75:抵抗 76:コンデンサ
77:負荷 78〜85:波形
86:パルス幅信号 87:コンデンサ
88〜91:抵抗 92:ダイオード
93:トランジスタ 94:交流電源
95〜98:ダイオード 99:コンデンサ
100:制御回路 101:閉遅延回路
102:半導体スイッチ 103:コンデンサ
104:トランス 105:絶縁伝達回路
106:トランス 107、108:半導体スイッチ
109、110:閉遅延回路 111:インダクタ
112:シャントレギュレータ 113〜115:抵抗
116:コンデンサ 117:負荷
Claims (2)
- 交流電源を直流電圧に変換する電源回路において、整流回路とと1次半導体スイッチと主トランスと2次半導体スイッチと2次平滑コンデンサと電圧検知回路と誤差増幅回路と絶縁伝達回路と制御回路と1次半導体スイッチ用遅延回路と駆動トランスを備えて、1次半導体スイッチと2次半導体スイッチの開閉は同期して、かつ閉時間をそれぞれ遅延させることを特徴としたスイッチング電源回路。
- 軽負荷判別回路を備えて、負荷が軽いときは2次半導体スイッチを開閉させないことを特徴とする請求項1のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370172A JP2006158163A (ja) | 2004-11-25 | 2004-11-25 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370172A JP2006158163A (ja) | 2004-11-25 | 2004-11-25 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006158163A true JP2006158163A (ja) | 2006-06-15 |
Family
ID=36635759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004370172A Pending JP2006158163A (ja) | 2004-11-25 | 2004-11-25 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006158163A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244632A (ja) * | 2010-05-20 | 2011-12-01 | Cosel Co Ltd | スイッチング電源装置 |
JP2016158387A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
JP2016158388A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | シャントレギュレータ回路、それを用いた絶縁型のdc/dcコンバータ、電源装置、電源アダプタおよび電子機器 |
-
2004
- 2004-11-25 JP JP2004370172A patent/JP2006158163A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244632A (ja) * | 2010-05-20 | 2011-12-01 | Cosel Co Ltd | スイッチング電源装置 |
JP2016158387A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
JP2016158388A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | シャントレギュレータ回路、それを用いた絶縁型のdc/dcコンバータ、電源装置、電源アダプタおよび電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10193437B1 (en) | Bridgeless AC-DC converter with power factor correction and method therefor | |
US7859870B1 (en) | Voltage clamps for energy snubbing | |
US6912143B2 (en) | Synchronous rectifier with burst mode control | |
JP2008533960A (ja) | スイッチトモード電力変換装置及びその動作方法 | |
US8416597B2 (en) | Control device for rectifiers of switching converters | |
JP2004015900A (ja) | プッシュプル回路方式の電力変換装置 | |
JP2006191741A (ja) | 直流変換装置 | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP2014230460A (ja) | 電力変換装置 | |
US20160079871A1 (en) | Switching power supply circuit | |
JP5007966B2 (ja) | Ac−dcコンバータ | |
TWI617126B (zh) | 電源轉換器及其控制方法 | |
JP4212366B2 (ja) | スイッチング電源装置 | |
US20190386574A1 (en) | Power supply and power supply unit | |
JP3346543B2 (ja) | スイッチング電源装置 | |
KR20160011497A (ko) | 고효율 역률 개선용 단일단 ac/dc 컨버터 | |
JP2005318757A (ja) | スイッチング電源装置 | |
JP2006158163A (ja) | スイッチング電源回路 | |
JP6942040B2 (ja) | 絶縁型スイッチング電源 | |
JP3755815B2 (ja) | スイッチング電源装置 | |
JP2002151978A (ja) | 絶縁型pwm電力増幅器 | |
JP4715985B2 (ja) | スイッチング電源装置 | |
JP3448130B2 (ja) | 同期整流回路 | |
US20230308010A1 (en) | Switching power supply and electronic device | |
JP2000050625A (ja) | スイッチング電源回路 |