JP2006156842A - Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2006156842A JP2006156842A JP2004347622A JP2004347622A JP2006156842A JP 2006156842 A JP2006156842 A JP 2006156842A JP 2004347622 A JP2004347622 A JP 2004347622A JP 2004347622 A JP2004347622 A JP 2004347622A JP 2006156842 A JP2006156842 A JP 2006156842A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- semiconductor
- laser
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
本発明は半導体基板の製造方法および半導体装置の製造方法に関し、特に、SOI(Silicon On Insulator)基板上に形成された電界効果型トランジスタに適用して好適なものである。 The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device, and is particularly suitable for application to a field effect transistor formed on an SOI (Silicon On Insulator) substrate.
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、SOI基板としては、例えば、特許文献1、2に開示されているように、SIMOX(Separation by Implanted Oxgen)基板や貼り合わせ基板などが用いられている。
Field effect transistors formed on an SOI substrate are attracting attention because of their ease of element isolation, latch-up freeness, and low source / drain junction capacitance. In particular, since a fully depleted SOI transistor can operate at low power consumption and at high speed and can be easily driven at a low voltage, research for operating the SOI transistor in a fully depleted mode has been actively conducted. Here, as the SOI substrate, for example, as disclosed in
また、非特許文献1には、バルク基板上にSOI層を形成することで、SOIトランジスタを低コストで形成できる方法が開示されている。この非特許文献1に開示された方法では、Si基板上にSi/SiGe層を成膜し、SiとSiGeとの選択比の違いを利用してSiGe層のみを選択的に除去することにより、Si基板とSi層との間に空洞部を形成する。そして、空洞部内に露出したSiの熱酸化を行うことにより、Si基板とSi層との間にSiO2層を埋め込み、Si基板とSi層との間にBOX層を形成する。
しかしながら、SIMOX基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、2枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、SOIトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。 However, in order to manufacture a SIMOX substrate, it is necessary to ion-implant high concentration oxygen into a silicon wafer. In order to manufacture a bonded substrate, it is necessary to polish the surface of the silicon wafer after bonding two silicon wafers. For this reason, the SOI transistor has a problem that the cost is increased as compared with a field effect transistor formed in a bulk semiconductor.
また、イオン注入や研磨では、SOI層の膜厚のばらつきが大きく、完全空乏型SOIトランジスタを作製するためにSOI層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
一方、非特許文献1に開示された方法では、SiとSiGeとの選択比を利用してSiGe層のみを選択的に除去するため、SiGe層のエッチング距離に制限が発生し、SOI層の幅が制約されるという問題があった。ここで、SiGe層におけるGe濃度を上げれば、SiとSiGeとの選択比を上昇させることができるが、SiGe層におけるGe濃度を上げると、結晶品質を維持したままSiGe層を厚くすることが困難になり、BOX層が薄くなるとともに、SiGe層上に形成されるSi層の結晶品質も劣化し、SOIトランジスタの特性が悪化するという問題があった。
Also, in ion implantation and polishing, the variation in the thickness of the SOI layer is large, and it is difficult to stabilize the characteristics of the field effect transistor when the SOI layer is thinned in order to produce a fully depleted SOI transistor. There was a problem.
On the other hand, in the method disclosed in
そこで、本発明の目的は、絶縁膜上に形成可能な半導体層の幅の制限を緩和しつつ、半導体層を絶縁体上に安価に形成することが可能な半導体基板の製造方法および半導体装置の製造方法を提供することである。 Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor substrate and a semiconductor device capable of forming a semiconductor layer on an insulator at a low cost while relaxing restrictions on the width of the semiconductor layer that can be formed on the insulating film. It is to provide a manufacturing method.
上述した課題を解決するために、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記レーザ照射された第1半導体層を前記露出部を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。 In order to solve the above-described problem, according to a method for manufacturing a semiconductor substrate according to one embodiment of the present invention, a step of forming a first semiconductor layer over a semiconductor substrate and an etching rate lower than that of the first semiconductor layer are provided. Forming a second semiconductor layer on the first semiconductor layer; and irradiating the first semiconductor layer with the laser through the second semiconductor layer to dissociate the bonds of the elements constituting the first semiconductor layer. A step of forming an exposed portion exposing a part of the first semiconductor layer from the second semiconductor layer, a material having an etching rate smaller than that of the first semiconductor layer, and the second semiconductor layer Forming a support for supporting the first semiconductor layer on the semiconductor substrate, and selectively etching the first semiconductor layer irradiated with the laser through the exposed portion, thereby removing the first semiconductor layer. Forming the cave portion between the semiconductor substrate and the second semiconductor layer, and thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity portion through the exposed portion; And a step of forming an insulating film embedded in the portion.
これにより、第1半導体層上に第2半導体層を形成した後、第1半導体層の構成元素の結合を切断することが可能となり、第1半導体層上に第2半導体層をエピタキシャル成長させることを可能としつつ、第2半導体層と第1半導体層との間のエッチングレートを大きくすることができる。このため、第2半導体層がエッチングされることを抑制しつつ、第1半導体層を選択的にエッチングすることができ、第2半導体層下の第1半導体層のエッチング面積の制限を緩和することができる。この結果、第2半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第2半導体層の幅を拡大することができ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 Thereby, after forming the second semiconductor layer on the first semiconductor layer, it becomes possible to cut the bonds of the constituent elements of the first semiconductor layer, and epitaxially grow the second semiconductor layer on the first semiconductor layer. While making it possible, the etching rate between the second semiconductor layer and the first semiconductor layer can be increased. For this reason, the first semiconductor layer can be selectively etched while suppressing the etching of the second semiconductor layer, and the restriction on the etching area of the first semiconductor layer under the second semiconductor layer can be relaxed. Can do. As a result, the width of the second semiconductor layer that can be formed on the insulating film can be expanded while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the second semiconductor layer having a good crystal quality can be formed on the insulating film. It can be formed at low cost.
また、第1半導体層よりも第2半導体層のエッチングレートを小さくすることにより、第2半導体層を残したまま第1半導体層を除去することが可能となり、第2半導体層下に空洞部を形成することが可能となる。さらに、第2半導体層を半導体基板上で支持する支持体を設けることにより、第2半導体層下に空洞部が形成された場合においても、第2半導体層が陥没することを防止することが可能となる。このため、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を絶縁膜上に配置することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となる。 In addition, by making the etching rate of the second semiconductor layer smaller than that of the first semiconductor layer, the first semiconductor layer can be removed while leaving the second semiconductor layer, and a cavity is formed under the second semiconductor layer. It becomes possible to form. Furthermore, by providing a support for supporting the second semiconductor layer on the semiconductor substrate, it is possible to prevent the second semiconductor layer from sinking even when a cavity is formed below the second semiconductor layer. It becomes. For this reason, it becomes possible to arrange | position a 2nd semiconductor layer on an insulating film, reducing generation | occurrence | production of the defect of a 2nd semiconductor layer, and without impairing the quality of a 2nd semiconductor layer, a 2nd semiconductor layer and a semiconductor substrate It is possible to achieve insulation between them.
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記第1半導体層および第2半導体層の側壁に成膜され、前記第1半導体層よりもエッチングレートが小さな支持体を前記第1溝内に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、前記レーザ照射された第1半導体層を前記第2溝を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記第1溝および前記第2溝を介して、前記半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。 In addition, according to the method of manufacturing a semiconductor substrate according to one aspect of the present invention, the step of forming the first semiconductor layer on the semiconductor substrate, and the second semiconductor layer having an etching rate smaller than that of the first semiconductor layer are the first semiconductor layer. A step of forming on one semiconductor layer, a step of dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer through the second semiconductor layer with a laser, and the first Forming a first groove penetrating the semiconductor layer and the second semiconductor layer to expose the semiconductor substrate; and being formed on sidewalls of the first semiconductor layer and the second semiconductor layer; Forming a support having a low etching rate in the first groove, and forming a second groove that exposes at least a portion of the first semiconductor layer formed on the sidewall of the support from the second semiconductor layer; And a process of The first semiconductor layer irradiated with the laser is selectively etched through the second groove so that the cavity from which the first semiconductor layer is removed is interposed between the semiconductor substrate and the second semiconductor layer. Forming the insulating film buried in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer through the first groove and the second groove. It is characterized by providing.
これにより、第1半導体層上に第2半導体層を形成した後、第1半導体層の構成元素の結合を切断することが可能となる。このため、第1半導体層および第2半導体層の構成成分を変化させることなく、第2半導体層と第1半導体層との間のエッチングレートを大きくすることができ、第2半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第2半導体層の幅を拡大することができる。 Thereby, after forming the second semiconductor layer on the first semiconductor layer, it becomes possible to break the bonds of the constituent elements of the first semiconductor layer. Therefore, the etching rate between the second semiconductor layer and the first semiconductor layer can be increased without changing the constituent components of the first semiconductor layer and the second semiconductor layer, and the crystal quality of the second semiconductor layer can be increased. The width of the second semiconductor layer that can be formed on the insulating film can be increased while suppressing the deterioration of the film.
また、第1溝内に形成された支持体を介して、第2半導体層を半導体基板上で支持することが可能となるとともに、第2溝を介して、第2半導体層下の第1半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層を半導体基板上で安定して支持することを可能としつつ、第2半導体層と半導体基板との間の第1半導体層を除去することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、第2半導体層の熱酸化により、第2半導体層の裏面側に絶縁膜を形成することが可能となり、第2半導体層の膜厚を精度よく制御することができる。 In addition, the second semiconductor layer can be supported on the semiconductor substrate via the support formed in the first groove, and the first semiconductor below the second semiconductor layer via the second groove. An etching gas or an etching solution can be brought into contact with the layer. For this reason, it becomes possible to remove the first semiconductor layer between the second semiconductor layer and the semiconductor substrate while making it possible to stably support the second semiconductor layer on the semiconductor substrate. Insulation between the second semiconductor layer and the semiconductor substrate can be achieved without impairing the quality of the semiconductor layer, and an insulating film is formed on the back surface side of the second semiconductor layer by thermal oxidation of the second semiconductor layer. Thus, the film thickness of the second semiconductor layer can be controlled with high accuracy.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザの波長は、第1半導体層を構成する元素の結合エネルギー以上で、第2半導体層を構成する元素の結合エネルギー以下であることを特徴とする。
これにより、第2半導体層の構成元素の結合が切断されることを抑制しつつ、第1半導体層の構成元素の結合を切断することができる。このため、第1半導体層上に第2半導体層を形成した場合においても、第2半導体層の結晶品質の劣化を抑制しつつ、第1半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第2半導体層の幅を拡大しつつ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。
According to the method for manufacturing a semiconductor substrate of one embodiment of the present invention, the wavelength of the laser is not less than the binding energy of the element constituting the first semiconductor layer and not more than the binding energy of the element constituting the second semiconductor layer. It is characterized by being.
Thereby, the bond of the constituent elements of the first semiconductor layer can be cut while suppressing the bond of the constituent elements of the second semiconductor layer from being cut. For this reason, even when the second semiconductor layer is formed on the first semiconductor layer, it is possible to increase the etching rate of the first semiconductor layer while suppressing the deterioration of the crystal quality of the second semiconductor layer. The second semiconductor layer with good crystal quality can be formed on the insulating film at low cost while increasing the width of the second semiconductor layer that can be formed thereon.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第1半導体層を構成する元素の結合エネルギーより小さく、前記第1半導体層の方が前記第2半導体層よりも吸光係数の大きな波長を有する第1レーザを照射する工程と、前記第1レーザの照射により励起状態にある前記第1半導体層に第2レーザを照射することにより、前記第1半導体層の電子状態を前記第1半導体層の構成元素の反結合励起状態に遷移させる工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor substrate of one embodiment of the present invention, the laser irradiation step is smaller than the binding energy of the elements constituting the first semiconductor layer, and the first semiconductor layer is the second semiconductor layer. Irradiating a first laser having a wavelength with a larger extinction coefficient than the semiconductor layer; and irradiating the first semiconductor layer in an excited state by the irradiation of the first laser with the second laser. And a step of transitioning an electronic state of the layer to an antibonded excited state of a constituent element of the first semiconductor layer.
これにより、第1レーザの照射にて第1半導体層を選択的に励起状態にすることが可能となり、第1半導体層を反結合状態に遷移させるために必要な第2レーザのエネルギーを小さくすることができる。このため、第1半導体層の構成元素の結合エネルギーと第2半導体層の構成元素の結合エネルギーとが近い場合においても、第2半導体層の構成元素の結合が切断されることを抑制しつつ、第1半導体層の構成元素の結合を切断することができる。この結果、第1半導体層上に第2半導体層を形成した場合においても、第2半導体層の結晶品質の劣化を抑制しつつ、第1半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第2半導体層の幅を拡大しつつ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 Accordingly, the first semiconductor layer can be selectively brought into an excited state by irradiation with the first laser, and the energy of the second laser necessary for transitioning the first semiconductor layer to the anti-coupled state is reduced. be able to. For this reason, even when the binding energy of the constituent element of the first semiconductor layer and the binding energy of the constituent element of the second semiconductor layer are close, while suppressing the bond of the constituent element of the second semiconductor layer, Bonds of constituent elements of the first semiconductor layer can be cut. As a result, even when the second semiconductor layer is formed on the first semiconductor layer, it is possible to increase the etching rate of the first semiconductor layer while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the insulating film The second semiconductor layer with good crystal quality can be formed on the insulating film at low cost while increasing the width of the second semiconductor layer that can be formed thereon.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第1半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、前記第1半導体層を多光子吸収にて高振動励起状態に励起させることにより、前記第1半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることを特徴とする。 Further, according to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of irradiating the laser irradiates a laser having a wavelength that matches a vibration frequency that is unique only between the elements constituting the first semiconductor layer. However, the first semiconductor layer is excited to a high vibration excited state by multiphoton absorption, thereby transitioning to an excited state higher than the binding energy of the constituent elements of the first semiconductor layer.
これにより、第1半導体層を選択的に振動励起状態に移行させながら、第1半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることができ、第1半導体層を反結合状態に遷移させるために必要なレーザのエネルギーを小さくすることができる。このため、第1半導体層の構成元素の結合エネルギーと第2半導体層の構成元素の結合エネルギーとが近い場合においても、第2半導体層の構成元素の結合が切断されることを抑制しつつ、第1半導体層の構成元素の結合を切断することができる。この結果、第1半導体層上に第2半導体層を形成した場合においても、第2半導体層の結晶品質の劣化を抑制しつつ、第1半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第2半導体層の幅を拡大しつつ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 Accordingly, the first semiconductor layer can be shifted to an excited state higher than the binding energy of the constituent elements of the first semiconductor layer while selectively shifting the first semiconductor layer to the vibrationally excited state, and the first semiconductor layer can be brought into the anti-bonded state. Laser energy required for the transition can be reduced. For this reason, even when the binding energy of the constituent element of the first semiconductor layer and the binding energy of the constituent element of the second semiconductor layer are close, while suppressing the bond of the constituent element of the second semiconductor layer, Bonds of constituent elements of the first semiconductor layer can be cut. As a result, even when the second semiconductor layer is formed on the first semiconductor layer, it is possible to increase the etching rate of the first semiconductor layer while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the insulating film The second semiconductor layer with good crystal quality can be formed on the insulating film at low cost while increasing the width of the second semiconductor layer that can be formed thereon.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第1半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有する第1レーザを照射しながら、前記第1半導体層を多光子吸収にて高振動励起状態に励起させる工程と、前記第1レーザの照射により高振動励起状態にある前記第1半導体層に第2レーザを照射することにより、前記第1半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させる工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor substrate according to one aspect of the present invention, the step of irradiating the laser beam includes a first laser having a wavelength that matches a vibration frequency unique only between elements constituting the first semiconductor layer. While irradiating, the step of exciting the first semiconductor layer to a high vibration excitation state by multiphoton absorption, and the second laser is irradiated to the first semiconductor layer in a high vibration excitation state by irradiation of the first laser And a step of transitioning to an excited state higher than the binding energy of the constituent elements of the first semiconductor layer.
これにより、第1レーザの照射にて第1半導体層を選択的に振動励起状態に移行させることが可能となり、第1半導体層を反結合状態に遷移させるために必要な第2レーザのエネルギーを小さくすることができる。このため、第1半導体層の構成元素の結合エネルギーと第2半導体層の構成元素の結合エネルギーとが近い場合においても、第2半導体層の構成元素の結合が切断されることを抑制しつつ、第1半導体層の構成元素の結合を切断することができる。この結果、第1半導体層上に第2半導体層を形成した場合においても、第2半導体層の結晶品質の劣化を抑制しつつ、第1半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第2半導体層の幅を拡大しつつ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 This makes it possible to selectively shift the first semiconductor layer to the vibrationally excited state by irradiation with the first laser, and to reduce the energy of the second laser necessary for transitioning the first semiconductor layer to the anti-coupled state. Can be small. For this reason, even when the binding energy of the constituent element of the first semiconductor layer and the binding energy of the constituent element of the second semiconductor layer are close, while suppressing the bond of the constituent element of the second semiconductor layer, Bonds of constituent elements of the first semiconductor layer can be cut. As a result, even when the second semiconductor layer is formed on the first semiconductor layer, it is possible to increase the etching rate of the first semiconductor layer while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the insulating film The second semiconductor layer with good crystal quality can be formed on the insulating film at low cost while increasing the width of the second semiconductor layer that can be formed thereon.
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された第1半導体層上に前記第1半導体層よりもエッチングレートが小さな第2半導体層を形成する工程と、前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記露出部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor substrate of one embodiment of the present invention, the step of forming the first semiconductor layer over the semiconductor substrate, and irradiating the first semiconductor layer with laser light allows the first semiconductor layer to be formed. Dissociating bonds of constituent elements, forming a second semiconductor layer having a lower etching rate than the first semiconductor layer on the laser-irradiated first semiconductor layer, and one of the first semiconductor layers Forming an exposed portion that exposes the portion from the second semiconductor layer; and a support that is made of a material having an etching rate smaller than that of the first semiconductor layer and supports the second semiconductor layer on the semiconductor substrate. Forming a cavity between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer through the exposed portion, and removing the first semiconductor layer. And forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion. And
これにより、第1半導体層上に第2半導体層をエピタキシャル成長させる前に、第1半導体層にレーザ照射することが可能となり、第1半導体層の構成元素の結合を切断してから、第1半導体層上に第2半導体層をエピタキシャル成長させることが可能となる。このため、第2半導体層の構成元素の結合を切断することなく、第2半導体層と第1半導体層との間のエッチングレートを大きくすることができ、第2半導体層下の第1半導体層のエッチング面積の制限を緩和することができる。この結果、第2半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第2半導体層の幅を拡大することができ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 Accordingly, before the second semiconductor layer is epitaxially grown on the first semiconductor layer, the first semiconductor layer can be irradiated with laser, and the bonds of the constituent elements of the first semiconductor layer are cut, and then the first semiconductor layer is cut. The second semiconductor layer can be epitaxially grown on the layer. Therefore, the etching rate between the second semiconductor layer and the first semiconductor layer can be increased without breaking the bonding of the constituent elements of the second semiconductor layer, and the first semiconductor layer below the second semiconductor layer. The restriction of the etching area can be relaxed. As a result, the width of the second semiconductor layer that can be formed on the insulating film can be expanded while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the second semiconductor layer having a good crystal quality can be formed on the insulating film. It can be formed at low cost.
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記第1半導体層および第2半導体層の側壁に成膜され、前記第1半導体層よりもエッチングレートが小さな支持体を前記第1溝内に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記第1溝および前記第2溝を介して、前記半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor substrate of one embodiment of the present invention, the step of forming the first semiconductor layer over the semiconductor substrate, and irradiating the first semiconductor layer with laser light allows the first semiconductor layer to be formed. Dissociating bonds of constituent elements, forming a second semiconductor layer having an etching rate lower than that of the first semiconductor layer irradiated with the laser on the first semiconductor layer, and And irradiating the first semiconductor layer with a laser to dissociate the bonds of elements constituting the first semiconductor layer, and exposing the semiconductor substrate through the first semiconductor layer and the second semiconductor layer. Forming a first groove to be formed, and forming a support formed in sidewalls of the first semiconductor layer and the second semiconductor layer and having an etching rate smaller than that of the first semiconductor layer in the first groove. Forming a second groove for exposing at least a part of the first semiconductor layer having the support formed on the side wall from the second semiconductor layer; and selecting the first semiconductor layer through the second groove Etching to form a cavity from which the first semiconductor layer has been removed between the semiconductor substrate and the second semiconductor layer, through the first groove and the second groove, Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer.
これにより、第1半導体層上に第2半導体層をエピタキシャル成長させる前に、第1半導体層にレーザ照射することが可能となり、第2半導体層の構成元素の結合を切断することなく、第2半導体層と第1半導体層との間のエッチングレートを大きくすることができる。このため、第2半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第2半導体層の幅を拡大することができ、結晶品質の良い第2半導体層を絶縁膜上に安価に形成することが可能となる。 Thereby, before the second semiconductor layer is epitaxially grown on the first semiconductor layer, the first semiconductor layer can be irradiated with laser, and the second semiconductor layer can be cut without breaking the bonds of the constituent elements of the second semiconductor layer. The etching rate between the layer and the first semiconductor layer can be increased. Therefore, the width of the second semiconductor layer that can be formed on the insulating film can be increased while suppressing the deterioration of the crystal quality of the second semiconductor layer, and the second semiconductor layer having a good crystal quality can be formed on the insulating film. It can be formed at low cost.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記半導体基板および前記第2半導体層は単結晶Si、前記第1半導体層は単結晶SiGeであることを特徴とする。
これにより、半導体基板、第1半導体層および第2半導体層間の格子整合をとることを可能としつつ、半導体基板および第2半導体層よりも第1半導体層のエッチングレートを大きくすることが可能となる。このため、結晶品質の良い第2半導体層を第1半導体層上に形成することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となる。
The semiconductor substrate manufacturing method according to one aspect of the present invention is characterized in that the semiconductor substrate and the second semiconductor layer are single crystal Si, and the first semiconductor layer is single crystal SiGe.
As a result, it is possible to increase the etching rate of the first semiconductor layer compared to the semiconductor substrate and the second semiconductor layer while allowing lattice matching between the semiconductor substrate, the first semiconductor layer, and the second semiconductor layer. . For this reason, it becomes possible to form the second semiconductor layer with good crystal quality on the first semiconductor layer, and insulation between the second semiconductor layer and the semiconductor substrate is achieved without impairing the quality of the second semiconductor layer. It becomes possible.
また、本発明の一態様に係る半導体基板の製造方法によれば、前記第1半導体層のフッ硝酸(フッ酸、硝酸、水の混合液)処理により、前記第1半導体層を選択的にエッチングすることを特徴とする。
これにより、半導体基板および第2半導体層よりも第1半導体層のエッチングレートを大きくすることが可能となるとともに、ウェットエッチングにて第1半導体層を除去することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となる。
According to the method for manufacturing a semiconductor substrate of one embodiment of the present invention, the first semiconductor layer is selectively etched by a hydrofluoric acid (hydrofluoric acid, nitric acid, water mixture) treatment of the first semiconductor layer. It is characterized by doing.
As a result, the etching rate of the first semiconductor layer can be made larger than that of the semiconductor substrate and the second semiconductor layer, and the first semiconductor layer can be removed by wet etching. It is possible to achieve insulation between the second semiconductor layer and the semiconductor substrate without impairing quality.
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記レーザ照射された第1半導体層を前記露出部を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the first semiconductor layer over the semiconductor substrate, and the second semiconductor layer having an etching rate smaller than that of the first semiconductor layer are provided in the first semiconductor layer. A step of forming on one semiconductor layer, a step of dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer through the second semiconductor layer with a laser, and the first Forming an exposed portion for exposing a part of the semiconductor layer from the second semiconductor layer; and a material having an etching rate smaller than that of the first semiconductor layer, and supporting the second semiconductor layer on the semiconductor substrate. A step of forming a supporting body, and selectively etching the laser-irradiated first semiconductor layer through the exposed portion, thereby removing the cavity from which the first semiconductor layer has been removed from the semiconductor substrate. An insulating film embedded in the cavity portion by performing thermal oxidation of the semiconductor substrate and the second semiconductor layer in the cavity portion through the exposed portion and the step of forming between the second semiconductor layer and the exposed portion; Forming a gate electrode on the second semiconductor layer via a gate insulating film, and forming source / drain layers respectively disposed on both sides of the gate electrode in the second semiconductor layer And a process.
これにより、第2半導体層を半導体基板上で安定して支持することを可能としつつ、第2半導体層と半導体基板との間の第1半導体層を広範囲に渡って除去することが可能となるとともに、第2半導体層の熱酸化により、第2半導体層の裏面側に絶縁膜を形成することができる。このため、バルク基板を用いることで、絶縁膜上に第2半導体層を形成することが可能となるとともに、絶縁膜上に形成可能な第2半導体層の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いSOIトランジスタを形成することが可能となる。 This makes it possible to remove the first semiconductor layer between the second semiconductor layer and the semiconductor substrate over a wide range while allowing the second semiconductor layer to be stably supported on the semiconductor substrate. At the same time, an insulating film can be formed on the back surface side of the second semiconductor layer by thermal oxidation of the second semiconductor layer. For this reason, by using a bulk substrate, it is possible to form the second semiconductor layer on the insulating film, and it is possible to increase the width of the second semiconductor layer that can be formed on the insulating film. It is possible to form a high-quality SOI transistor while suppressing the increase.
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された第1半導体層上に前記第1半導体層よりもエッチングレートが小さな第2半導体層を形成する工程と、前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記露出部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor device of one embodiment of the present invention, a step of forming a first semiconductor layer over a semiconductor substrate, and laser irradiation of the first semiconductor layer, the first semiconductor layer is formed. Dissociating bonds of constituent elements, forming a second semiconductor layer having a lower etching rate than the first semiconductor layer on the laser-irradiated first semiconductor layer, and one of the first semiconductor layers Forming an exposed portion that exposes the portion from the second semiconductor layer; and a support that is made of a material having an etching rate smaller than that of the first semiconductor layer and supports the second semiconductor layer on the semiconductor substrate. Forming a cavity between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer through the exposed portion, and removing the first semiconductor layer. A step of thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion, and forming an insulating film embedded in the cavity, and the second semiconductor Forming a gate electrode on the layer via a gate insulating film; and forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer.
これにより、第2半導体層を半導体基板上で安定して支持することを可能としつつ、第2半導体層と半導体基板との間の第1半導体層を広範囲に渡って除去することが可能となるとともに、第2半導体層の熱酸化により、第2半導体層の裏面側に絶縁膜を形成することができる。このため、バルク基板を用いることで、絶縁膜上に第2半導体層を形成することが可能となるとともに、絶縁膜上に形成可能な第2半導体層の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いSOIトランジスタを形成することが可能となる。 This makes it possible to remove the first semiconductor layer between the second semiconductor layer and the semiconductor substrate over a wide range while allowing the second semiconductor layer to be stably supported on the semiconductor substrate. At the same time, an insulating film can be formed on the back surface side of the second semiconductor layer by thermal oxidation of the second semiconductor layer. For this reason, by using a bulk substrate, it is possible to form the second semiconductor layer on the insulating film, and it is possible to increase the width of the second semiconductor layer that can be formed on the insulating film. It is possible to form a high-quality SOI transistor while suppressing the increase.
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図1(a)および図2(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図1(b)および図2(b)は、図1(a)のA11−A11´および図2(a)のA12−A12´線でそれぞれ切断した断面図、図1(c)および図2(c)は、図1(a)のB11−B11´および図2(a)のB12−B12´線でそれぞれ切断した断面図である。また、図7(a)〜図14(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図7(b)〜図14(b)は、図7(a)〜図14(a)のA1−A1´〜A8−A8´線でそれぞれ切断した断面図、図7(c)〜図14(c)は、図7(a)〜図14(a)のB1−B1´〜B8−B8´線でそれぞれ切断した断面図である。
Hereinafter, a semiconductor device manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.
1A and 2A are perspective views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 1B and 2B are views of FIG. Sectional views cut along line A11-A11 ′ and line A12-A12 ′ in FIG. 2A, respectively, FIG. 1C and FIG. 2C are B11-B11 ′ in FIG. It is sectional drawing cut | disconnected by the B12-B12 'line | wire of a), respectively. 7A to 14A are perspective views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 7B to 14B are FIGS. ) To FIG. 14A are cross-sectional views cut along lines A1-A1 ′ to A8-A8 ′, respectively, and FIG. 7C to FIG. 14C are those of FIG. 7A to FIG. It is sectional drawing cut | disconnected by the B1-B1'-B8-B8 'line | wire, respectively.
図1において、半導体基板1上には第1半導体層2がエピタキシャル成長にて形成され、第1半導体層2上には第2半導体層3がエピタキシャル成長にて形成されている。なお、第1半導体層2は、半導体基板1および第2半導体層3よりもエッチングレートが大きな材質を用いることができ、半導体基板1、第1半導体層2および第2半導体層3の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。特に、半導体基板1がSiの場合、第1半導体層2としてSiGe、第2半導体層3としてSiを用いることが好ましい。これにより、第1半導体層2と第2半導体層3との間の格子整合をとることを可能としつつ、第1半導体層2と第2半導体層3との間の選択比を確保することができる。なお、第1半導体層2としては、単結晶半導体層の他、他結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。
In FIG. 1, a
次に、図2に示すように、第2半導体層3を介して第1半導体層2にレーザ光Rを照射することにより、第1半導体層2を構成する元素の結合を解離させ、第1半導体層2に解離点Kを選択的に形成する。ここで、レーザ光Rの波長は、第1半導体層2を構成する元素の結合エネルギー以上で、第2半導体層3を構成する元素の結合エネルギー以下であることが好ましい。例えば、“大木道則 他編集 化学大辞典 第6刷 (2001年)”に開示されているように、Si−Si間の結合エネルギーは450.6kJ/mol(4.67eV)、Ge−Ge間の結合エネルギーは167.2kJ/mol(1.73eV)である。Si−Ge間の結合エネルギーは、SiGeの組成比によって異なり、これらのエネルギーの間にある。このため、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、Geの組成比に応じて対応する波長を有する可視、または紫外線レーザの照射を行うことができる。
Next, as shown in FIG. 2, by irradiating the
これにより、第2半導体層3の構成元素の結合が切断されることを抑制しつつ、第1半導体層2の構成元素の結合を切断することができる。このため、第1半導体層2上に第2半導体層3を形成した場合においても、第2半導体層3の結晶品質の劣化を抑制しつつ、第1半導体層2のエッチングレートを高めることが可能となる。
なお、SiとSiGeの組み合わせなどのように、第1半導体層2の構成元素の結合エネルギーと第2半導体層3の構成元素の結合エネルギーとが近い場合、2段階励起にて第1半導体層2の構成元素の結合を選択的に解離させるようにしてもよい。
Thereby, it is possible to cut the bond between the constituent elements of the
When the binding energy of the constituent elements of the
図3は、本発明の一実施形態に係る2段階励起方法を示す図である。
図3において、第1半導体層2を構成する元素の結合エネルギーより小さく、第1半導体層2の方が第2半導体層3よりも吸光係数の大きな波長λ1を有するレーザ光を照射する。そして、波長λ1のレーザ光の照射により電子励起状態にある第1半導体層2に波長λ2のレーザを照射することにより、第1半導体層2の電子状態を第1半導体層2の構成元素の反結合励起状態に遷移させることができる。
FIG. 3 is a diagram illustrating a two-stage excitation method according to an embodiment of the present invention.
In FIG. 3, the
図4は、本発明の一実施形態に係るSiおよびSiGeの可視紫外吸収スペクトルを示す図である。
図4において、“Journal of Applied Physics,Volume 65,pp2827−2832(1989年)”に記載されている誘電率関数からSiおよびSiGeの可視紫外吸収スペクトルを計算すると、500〜700nm(2.48〜1.55eV)にSiGeに固有の吸収ピークがあることが判る。このため、例えば、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、500〜700nmの領域に波長λ1を有するレーザ光を照射し、さらに、波長λ2のレーザを照射することにより、Si−Geの結合エネルギーよりも大きなエネルギーを2段階励起にて第1半導体層2に与えることができる。
FIG. 4 is a view showing visible ultraviolet absorption spectra of Si and SiGe according to one embodiment of the present invention.
In FIG. 4, when the visible ultraviolet absorption spectrum of Si and SiGe is calculated from the dielectric constant function described in “Journal of Applied Physics, Volume 65, pp 2827-2832 (1989)”, 500 to 700 nm (2.48 to It can be seen that there is an intrinsic absorption peak in SiGe at 1.55 eV). For this reason, for example, when the
これにより、波長λ1のレーザ光の照射にて第1半導体層2を選択的に励起状態にすることが可能となり、第1半導体層2を反結合状態に遷移させるために必要な波長λ2のレーザ光のエネルギーを小さくすることができる。このため、第1半導体層2の構成元素の結合エネルギーと第2半導体層3の構成元素の結合エネルギーとが近い場合においても、第2半導体層3の構成元素の結合が切断されることを抑制しつつ、第1半導体層2の構成元素の結合を切断することができ、第1半導体層2のエッチングレートを高めることができる。
Thereby, it becomes possible to selectively bring the
なお、第1半導体層2の構成元素の結合エネルギーと第2半導体層3の構成元素の結合エネルギーとが近い場合、2段階励起にて第1半導体層2の構成元素の結合を選択的に解離させる方法以外にも、第1半導体層2の構成元素間の振動状態を多光子吸収にて高振動状態に励起し、第1半導体層2の構成元素の結合を選択的に解離させるようにしてもよい。
When the binding energy of the constituent elements of the
図5は、本発明の一実施形態に係る多光子吸収による励起方法を示す図である。
図5において、第1半導体層2を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、第1半導体層2を多光子吸収にて次々と高い振動励起状態に励起させることにより、第1半導体層2の構成元素の結合エネルギーよりも高い電子励起状態に遷移させることができる。
FIG. 5 is a diagram illustrating an excitation method by multiphoton absorption according to an embodiment of the present invention.
In FIG. 5, while irradiating a laser having a wavelength that matches a vibration frequency unique only to the elements constituting the
図6は、本発明の一実施形態に係るSiおよびSiGeの赤外吸収スペクトルを示す図である。
図6において、“Physical Review B,Volume 59,pp10614−10621(1999年)”に開示されているように、SiGeの赤外吸収スペクトルには、390cm-1(48meV)付近に吸収ピークが現れる。従って、例えば、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、390cm-1付近に波長λ1を有する赤外レーザ光を照射し、多光子吸収にて次々と高い振動励起状態に励起させることにより、Si−Geの結合エネルギーよりも大きなエネルギーを第1半導体層2に与えることができる。
FIG. 6 is a diagram showing an infrared absorption spectrum of Si and SiGe according to an embodiment of the present invention.
In FIG. 6, as disclosed in “Physical Review B, Volume 59, pp 10614-10621 (1999)”, an absorption peak appears in the vicinity of 390 cm −1 (48 meV) in the infrared absorption spectrum of SiGe. Therefore, for example, when the
これにより、第1半導体層2を選択的に振動励起状態に移行させながら、第1半導体層2の構成元素の結合エネルギーよりも高い励起状態に遷移させることができ、第1半導体層2を反結合状態に遷移させるために必要なレーザのエネルギーを小さくすることができる。このため、第1半導体層2の構成元素の結合エネルギーと第2半導体層3の構成元素の結合エネルギーとが近い場合においても、第2半導体層3の構成元素の結合が切断されることを抑制しつつ、第1半導体層1の構成元素の結合を切断することができ、第1半導体層2のエッチングレートを高めることができる。
As a result, the
なお、第1半導体層2を構成する元素の結合エネルギーより小さく、第1半導体層2の方が第2半導体層3よりも吸光係数の大きな波長を有する第1レーザを照射し、多光子吸収にて振動励起状態に励起させた上で、第1レーザの照射により振動励起状態にある第1半導体層2に第2レーザを照射することにより、第1半導体層2の構成元素の結合エネルギーよりも高い励起状態に遷移させるようにしてもよい。
The
次に、図7に示すように、第2半導体層3の熱酸化またはCVDなどの方法により第2半導体層3の表面に下地酸化膜4を形成する。この酸化膜は、次に行うドライエッチングの保護膜となる。次に、図8に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下地酸化膜4、犠牲酸化膜4、第2半導体層3および第1半導体層2をパターニングすることにより、半導体基板1の一部を露出させる溝6を形成する。なお、半導体基板1の一部を露出させる場合、半導体基板1の表面でエッチングを止めるようにしてもよいし、半導体基板1をオーバーエッチングして半導体基板1に凹部を形成するようにしてもよい。また、溝6の配置位置は、第2半導体層3の素子分離領域の一部に対応させることができる。
Next, as shown in FIG. 7, a
次に、CVDなどの方法により基板全面に、支持体5を成膜する。支持体5は、図9に示すように、溝6内の、第1半導体層2および第2半導体層3の側壁にも成膜され、第2半導体層3を半導体基板1上で支持する。支持体5の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いる。
次に、図10に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体5、下地酸化膜4、第2半導体層3および第1半導体層2をパターニングすることにより、第1半導体層2の一部を露出させる溝8を形成する。ここで、溝8の配置位置は、第2半導体層3の素子分離領域の残りの部分に対応させることができる。
Next, the
Next, as shown in FIG. 10, the
なお、第1半導体層2の一部を露出させる場合、第1半導体層2の表面でエッチングを止めるようにしてもよいし、第1半導体層2をオーバーエッチングして第1半導体層に凹部を形成するようにしてもよい。あるいは、溝8内の第1半導体層2を貫通させて半導体基板1の表面を露出させるようにしてもよい。ここで、第1半導体層2のエッチングを途中で止めることにより、溝8内の半導体基板1の表面が露出されることを防止することができる。このため、第1半導体層2をエッチング除去する際に、溝8内の半導体基板1がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝8内の半導体基板1のオーバーエッチングを抑制することができる。
When a part of the
次に、図11に示すように、溝8を介してエッチングガスまたはエッチング液を第1半導体層2に接触させることにより、第1半導体層2をエッチング除去し、半導体基板1と第2半導体層3との間に空洞部9を形成する。
ここで、レーザ照射にて第1半導体層2に解離点Kを選択的に形成することにより、第2半導体層3に及ぶダメージを抑制しつつ、第1半導体層2のエッチングレートを高めることが可能となる。このため、第2半導体層3がエッチングされることを抑制しつつ、第1半導体層2を選択的にエッチングすることができ、第2半導体層3下の第1半導体層2のエッチング面積の制限を緩和することができる。この結果、第2半導体層3の結晶品質の劣化を抑制しつつ、酸化膜10上に形成可能な第2半導体層3の幅を拡大することができ、結晶品質の良い第2半導体層3を酸化膜10上に安価に形成することが可能となる。
Next, as shown in FIG. 11, the
Here, by selectively forming the dissociation point K in the
また、溝6内に支持体5を設けることにより、第1半導体層2が除去された場合においても、第2半導体層3を半導体基板1上で支持することが可能となるとともに、溝6とは別に溝8を設けることにより、第2半導体層3下の第1半導体層2にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層3の品質を損なうことなく、第2半導体層3と半導体基板1との間の絶縁を図ることが可能となる。
In addition, by providing the
なお、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、第1半導体層2のエッチング液としてフッ硝酸(フッ酸、硝酸、水の混合液)を用いることが好ましい。これにより、SiとSiGeの選択比として1:100〜1000程度を得ることができ、半導体基板1および第2半導体層3のオーバーエッチングを抑制しつつ、第1半導体層2を除去することが可能となる。
When the
次に、図12に示すように、半導体基板1および第2半導体層3の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部9に酸化膜10を形成するとともに、溝8内の第2半導体層3の側壁に酸化膜11を形成する。
これにより、エピタキシャル成長時の第2半導体層3の膜厚および第2半導体層3の熱酸化時の酸化膜11の膜厚により、素子分離後の第2半導体層3の膜厚を規定することができる。このため、第2半導体層3の膜厚を精度よく制御することができ、第2半導体層3の膜厚のバラツキを低減させることを可能としつつ、第2半導体層3を薄膜化することができる。
Next, as shown in FIG. 12, the
Thus, the film thickness of the
また、エッチングレートが互いに異なる第1半導体層2および第2半導体層3を半導体基板1上に順次成膜するとともに、溝6、8の形成を2回に分けて行うことにより、半導体基板1と第2半導体層3との間の空洞部9に酸化膜10を形成することが可能となる。このため、工程増を抑止しつつ、品質の良いSOI基板を安定して作製することが可能となり、コストアップを抑制しつつ、SOIトランジスタを安定して作製することが可能となる。
In addition, the
また、第2半導体層3上に支持体5を設けることで、第2半導体層3の表面が熱酸化されることを防止しつつ、第2半導体層3の裏面側に酸化膜10を形成することが可能となる。このため、溝6、8内にそれぞれ形成された酸化膜11が侵食されることを防止しつつ、第2半導体層3の表面を露出させることができ、素子分離を安定して行うことを可能としつつ、第2半導体層3にトランジスタを形成することが可能となる。
Further, by providing the
また、溝6、8の配置位置を第2半導体層3の素子分離領域に対応させることにより、第2半導体層3の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、第2半導体層3下の第1半導体層2を除去するための溝を別途設ける必要がなくなる。このため、工程増を抑制しつつ、SOIトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、SOIトランジスタのコストダウンを図ることが可能となる。
In addition, by making the arrangement positions of the
なお、酸化膜10、11を形成した後、高温アニールを行うようにしてもよい。これにより、支持体5をリフローさせることが可能となり、空洞部9の上下から成長した酸化膜10を隙間なく接着することができる。
次に、図13に示すように、CVDなどの方法により溝6、8内に埋め込み絶縁層13を埋め込んだ後、下地酸化膜4および下地酸化膜4上の支持体5を除去する。これにより、溝6、8内に埋め込み絶縁層13を一括して埋め込むことが可能となり、工程増を抑制しつつ、素子分離を安定して行うことができる。なお、下地酸化膜4および下地酸化膜4上の支持体5を除去してから、溝6、8内に埋め込み絶縁層13を埋め込むようにしてもよい。また、必要に応じて、CMP(化学的機械的研磨)などの方法により、埋め込み絶縁層13を平坦化するようにしてもよい。
Note that high-temperature annealing may be performed after the
Next, as shown in FIG. 13, after the buried insulating
次に、図14に示すように、第2半導体層3の表面の熱酸化を行うことにより、第2半導体層3の表面にゲート絶縁膜21を形成する。そして、CVDなどの方法により、ゲート絶縁膜21が形成された第2半導体層3上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第2半導体層3上にゲート電極22を形成する。
Next, as shown in FIG. 14, the surface of the
次に、ゲート電極22をマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、ゲート電極22の両側にそれぞれ配置された低濃度不純物導入層からなるLDD層23a、23bを第2半導体層3に形成する。そして、CVDなどの方法により、LDD層23a、23bが形成された第2半導体層3上に絶縁層を形成し、RIEなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極22の側壁にサイドウォール24a、24bをそれぞれ形成する。そして、ゲート電極22およびサイドウォール24a、24bをマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、サイドウォール24a、24bの側方にそれぞれ配置された高濃度不純物導入層からなるソース/ドレイン層25a、25bを第2半導体層3に形成する。
Next, by using the
これにより、第2半導体層3を半導体基板1上で安定して支持することを可能としつつ、第2半導体層3と半導体基板1との間の第1半導体層を広範囲に渡って除去することが可能となるとともに、第2半導体層3の熱酸化により、第2半導体層3の裏面側に酸化膜10を形成することができる。このため、バルク基板を用いることで、酸化膜10上に第2半導体層3を形成することが可能となるとともに、酸化膜10上に形成可能な第2半導体層3の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いSOIトランジスタを形成することが可能となる。
Accordingly, the first semiconductor layer between the
なお、上述した実施形態では、酸化膜10、11を形成した後、溝6、8内に埋め込み絶縁層13を一括して埋め込む方法について説明したが、溝8を形成する前に、支持体5が形成された溝6内に絶縁体を埋め込むようにしてもよい。これにより、支持体5を絶縁体で補強することが可能となり、溝6の幅が狭い場合においても、第2半導体層3を半導体基板1上で安定して支持することができる。
In the above-described embodiment, the method of collectively filling the buried insulating
また、上述した実施形態では、酸化膜10を介して半導体基板1上に第2半導体層3を1層分だけ積層する方法について説明したが、酸化膜をそれぞれ介して複数の半導体層を半導体基板1上に積層するようにしてもよい。
また、上述した実施形態では、体層3上に下地酸化膜4を形成する方法について説明したが、第2半導体層3の表面にエッチングダメージが入る恐れのある場合、第2半導体層3上に下地酸化膜4を形成することなく、支持体5を形成するようにしてもよい。
In the above-described embodiment, the method for laminating the
In the above-described embodiment, the method for forming the
また、上述した実施形態では、第1半導体層2上に第2半導体層3をエピタキシャル成長させた後、溝6、8を形成する前に第1半導体層2にレーザ照射する方法について説明したが、溝6または溝8を形成した後に第1半導体層2にレーザ照射するようにしてもよく、第1半導体層2をエッチング除去する前ならいつでもよい。
また、上述した実施形態では、第1半導体層2上に第2半導体層3をエピタキシャル成長させた後、第1半導体層2にレーザ照射する方法について説明したが、第1半導体層2上に第2半導体層3をエピタキシャル成長させる前に第1半導体層2にレーザ照射するようにしてもよい。
In the above-described embodiment, the method of irradiating the
In the above-described embodiment, the method in which the
1 半導体基板、2 第1半導体層、3 第2半導体層、4 下地酸化膜、5 支持体、6、8 素子分離用溝、7 支持体、9 空洞部、10、11、12 酸化膜、13 埋め込み絶縁層、21 ゲート絶縁膜、22 ゲート電極、23a、23b LDD層、24a、24b サイドウォールスペーサ、25a、25b ソース/ドレイン層、K 解離点
DESCRIPTION OF
Claims (12)
前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、
前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記レーザ照射された第1半導体層を前記露出部を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Forming a second semiconductor layer having a lower etching rate than the first semiconductor layer on the first semiconductor layer;
Dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser through the second semiconductor layer; and
Forming an exposed portion for exposing a part of the first semiconductor layer from the second semiconductor layer;
Forming a support made of a material having an etching rate smaller than that of the first semiconductor layer and supporting the second semiconductor layer on the semiconductor substrate;
A cavity from which the first semiconductor layer has been removed is formed between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer irradiated with the laser through the exposed portion. And a process of
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion. Manufacturing method.
前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、
前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記第1半導体層および第2半導体層の側壁に成膜され、前記第1半導体層よりもエッチングレートが小さな支持体を前記第1溝内に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、
前記レーザ照射された第1半導体層を前記第2溝を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記第1溝および前記第2溝を介して、前記半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Forming a second semiconductor layer having a lower etching rate than the first semiconductor layer on the first semiconductor layer;
Dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser through the second semiconductor layer; and
Forming a first groove through the first semiconductor layer and the second semiconductor layer to expose the semiconductor substrate;
Forming a support formed in sidewalls of the first semiconductor layer and the second semiconductor layer and having a lower etching rate in the first groove than the first semiconductor layer;
Forming a second groove for exposing at least a part of the first semiconductor layer formed on the side wall of the support from the second semiconductor layer;
By selectively etching the first semiconductor layer irradiated with the laser through the second groove, the cavity from which the first semiconductor layer has been removed is interposed between the semiconductor substrate and the second semiconductor layer. Forming, and
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer through the first groove and the second groove. A method for manufacturing a semiconductor substrate.
第1半導体層を構成する元素の結合エネルギーより小さく、前記第1半導体層の方が前記第2半導体層よりも吸光係数の大きな波長を有する第1レーザを照射する工程と、
前記第1レーザの照射により励起状態にある前記第1半導体層に第2レーザを照射することにより、前記第1半導体層の電子状態を前記第1半導体層の構成元素の反結合励起状態に遷移させる工程とを備えることを特徴とする請求項1または2記載の半導体基板の製造方法。 The laser irradiation step includes
Irradiating a first laser having a wavelength smaller than the binding energy of the elements constituting the first semiconductor layer and having a larger extinction coefficient in the first semiconductor layer than in the second semiconductor layer;
By irradiating the first semiconductor layer in an excited state by irradiation with the first laser with a second laser, the electronic state of the first semiconductor layer is changed to an anti-bonded excited state of the constituent elements of the first semiconductor layer. The method of manufacturing a semiconductor substrate according to claim 1, further comprising:
第1半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、前記第1半導体層を多光子吸収にて高振動励起状態に励起させることにより、前記第1半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることを特徴とする請求項1または2記載の半導体基板の製造方法。 The laser irradiation step includes
Exciting the first semiconductor layer to a high vibration excitation state by multiphoton absorption while irradiating a laser having a wavelength corresponding to a vibration frequency unique to only between elements constituting the first semiconductor layer. 3. The method of manufacturing a semiconductor substrate according to claim 1, wherein the semiconductor substrate is shifted to an excited state higher than the binding energy of the constituent elements of one semiconductor layer.
第1半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有する第1レーザを照射しながら、前記第1半導体層を多光子吸収にて高振動励起状態に励起させる工程と、
前記第1レーザの照射により高振動励起状態にある前記第1半導体層に第2レーザを照射することにより、前記第1半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させる工程とを備えることを特徴とする請求項1または2記載の半導体基板の製造方法。 The laser irradiation step includes
Exciting the first semiconductor layer into a high-vibration excited state by multiphoton absorption while irradiating a first laser having a wavelength that matches a vibration frequency that is unique only between elements constituting the first semiconductor layer;
Irradiating the first semiconductor layer in a high vibration excitation state by irradiation with the first laser with a second laser to transition to an excitation state higher than the binding energy of the constituent elements of the first semiconductor layer; The method for manufacturing a semiconductor substrate according to claim 1, further comprising:
前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された第1半導体層上に前記第1半導体層よりもエッチングレートが小さな第2半導体層を形成する工程と、
前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記露出部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Dissociating the bonds of the elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser;
Forming a second semiconductor layer having an etching rate smaller than that of the first semiconductor layer on the laser-irradiated first semiconductor layer;
Forming an exposed portion for exposing a part of the first semiconductor layer from the second semiconductor layer;
Forming a support made of a material having an etching rate smaller than that of the first semiconductor layer and supporting the second semiconductor layer on the semiconductor substrate;
Forming a cavity from which the first semiconductor layer is removed between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer through the exposed portion;
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion. Manufacturing method.
前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、
前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記第1半導体層および第2半導体層の側壁に成膜され、前記第1半導体層よりもエッチングレートが小さな支持体を前記第1溝内に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、
前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記第1溝および前記第2溝を介して、前記半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Dissociating the bonds of the elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser;
Forming a second semiconductor layer having an etching rate smaller than that of the first semiconductor layer irradiated with the laser on the first semiconductor layer;
Dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser through the second semiconductor layer; and
Forming a first groove through the first semiconductor layer and the second semiconductor layer to expose the semiconductor substrate;
Forming a support formed in sidewalls of the first semiconductor layer and the second semiconductor layer and having a lower etching rate in the first groove than the first semiconductor layer;
Forming a second groove for exposing at least a part of the first semiconductor layer formed on the side wall of the support from the second semiconductor layer;
Forming a cavity from which the first semiconductor layer is removed between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer through the second groove;
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer through the first groove and the second groove. A method for manufacturing a semiconductor substrate.
前記第1半導体層よりもエッチングレートが小さな第2半導体層を前記第1半導体層上に形成する工程と、
前記第2半導体層を介して前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記レーザ照射された第1半導体層を前記露出部を介して選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、
前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Forming a second semiconductor layer having a lower etching rate than the first semiconductor layer on the first semiconductor layer;
Dissociating bonds of elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser through the second semiconductor layer; and
Forming an exposed portion for exposing a part of the first semiconductor layer from the second semiconductor layer;
Forming a support made of a material having an etching rate smaller than that of the first semiconductor layer and supporting the second semiconductor layer on the semiconductor substrate;
A cavity from which the first semiconductor layer has been removed is formed between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer irradiated with the laser through the exposed portion. And a process of
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion;
Forming a gate electrode on the second semiconductor layer through a gate insulating film;
Forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer.
前記第1半導体層にレーザ照射することにより、前記第1半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された第1半導体層上に前記第1半導体層よりもエッチングレートが小さな第2半導体層を形成する工程と、
前記第1半導体層の一部を前記第2半導体層から露出させる露出部を形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記露出部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第2半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、
前記第2半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a first semiconductor layer on a semiconductor substrate;
Dissociating the bonds of the elements constituting the first semiconductor layer by irradiating the first semiconductor layer with laser;
Forming a second semiconductor layer having an etching rate smaller than that of the first semiconductor layer on the laser-irradiated first semiconductor layer;
Forming an exposed portion for exposing a part of the first semiconductor layer from the second semiconductor layer;
Forming a support made of a material having an etching rate smaller than that of the first semiconductor layer and supporting the second semiconductor layer on the semiconductor substrate;
Forming a cavity from which the first semiconductor layer is removed between the semiconductor substrate and the second semiconductor layer by selectively etching the first semiconductor layer through the exposed portion;
Forming an insulating film embedded in the cavity by thermally oxidizing the semiconductor substrate and the second semiconductor layer in the cavity through the exposed portion;
Forming a gate electrode on the second semiconductor layer through a gate insulating film;
Forming a source / drain layer respectively disposed on both sides of the gate electrode in the second semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347622A JP4867162B2 (en) | 2004-11-30 | 2004-11-30 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347622A JP4867162B2 (en) | 2004-11-30 | 2004-11-30 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156842A true JP2006156842A (en) | 2006-06-15 |
JP4867162B2 JP4867162B2 (en) | 2012-02-01 |
Family
ID=36634712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004347622A Expired - Fee Related JP4867162B2 (en) | 2004-11-30 | 2004-11-30 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867162B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019129233A (en) * | 2018-01-24 | 2019-08-01 | 信越半導体株式会社 | Manufacturing method of SOI wafer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202419A (en) * | 1986-03-03 | 1987-09-07 | 凸版印刷株式会社 | Manufacture of transparent electrode substrate |
JPS62218587A (en) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | Selective etching method utilizing laser |
JP2003324200A (en) * | 2002-05-02 | 2003-11-14 | Tokyo Inst Of Technol | Field effect transistor and method for manufacturing the same |
-
2004
- 2004-11-30 JP JP2004347622A patent/JP4867162B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202419A (en) * | 1986-03-03 | 1987-09-07 | 凸版印刷株式会社 | Manufacture of transparent electrode substrate |
JPS62218587A (en) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | Selective etching method utilizing laser |
JP2003324200A (en) * | 2002-05-02 | 2003-11-14 | Tokyo Inst Of Technol | Field effect transistor and method for manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019129233A (en) * | 2018-01-24 | 2019-08-01 | 信越半導体株式会社 | Manufacturing method of SOI wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4867162B2 (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4670524B2 (en) | Manufacturing method of semiconductor device | |
JP4737378B2 (en) | Manufacturing method of semiconductor device | |
JP2006253181A (en) | Semiconductor device and its manufacturing method | |
JP2005354024A (en) | Manufacturing method of semiconductor substrate, and of semiconductor device | |
JP4029884B2 (en) | Manufacturing method of semiconductor device | |
JP2006093268A (en) | Semiconductor substrate, semiconductor device, manufacturing method of semiconductor substrate and manufacturing method of semiconductor device | |
JP4231909B2 (en) | Manufacturing method of semiconductor device | |
JP4867162B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP2006128428A (en) | Semiconductor substrate, semiconductor device, manufacturing method of semiconductor substrate and manufacturing method of semiconductor device | |
JP2006156867A (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
JP2006210552A (en) | Semiconductor device, manufacturing method thereof and manufacturing method of semiconductor device | |
JP4678163B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP2006253182A (en) | Semiconductor device and its manufacturing method | |
JP2006156731A (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
JP4862253B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP4696518B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP2006278632A (en) | Semiconductor substrate, semiconductor device, process for producing semiconductor substrate, and process for fabricating semiconductor device | |
JP4595474B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
JP2006344769A (en) | Semiconductor device and its fabrication process | |
JP2006278855A (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
JP2007035675A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP2006253258A (en) | Semiconductor substrate, semiconductor device, process for producing semiconductor substrate, and process for fabricating semiconductor device | |
JP2007042877A (en) | Semiconductor device and its fabrication process | |
JP2007266390A (en) | Manufacturing method of semiconductor device | |
JP2007103491A (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |