JP2019129233A - Manufacturing method of SOI wafer - Google Patents
Manufacturing method of SOI wafer Download PDFInfo
- Publication number
- JP2019129233A JP2019129233A JP2018010040A JP2018010040A JP2019129233A JP 2019129233 A JP2019129233 A JP 2019129233A JP 2018010040 A JP2018010040 A JP 2018010040A JP 2018010040 A JP2018010040 A JP 2018010040A JP 2019129233 A JP2019129233 A JP 2019129233A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- single crystal
- crystal silicon
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 46
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Abstract
Description
本発明は絶縁膜上に形成された半導体層を有する、ＳＯＩウェーハの製造方法に関するものである。 The present invention relates to a method of manufacturing an SOI wafer having a semiconductor layer formed on an insulating film.
絶縁層上にシリコン層等の半導体層を有する基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハとして知られている。ＳＯＩウェーハの製造方法として幾つかの方法が知られている。 A substrate having a semiconductor layer such as a silicon layer on an insulating layer is known as an SOI (Silicon on Insulator) wafer. Several methods are known as methods for manufacturing SOI wafers.
特許文献１には、ＳＩＭＯＸウェーハ（ＳＩＭＯＸ法で作製されたＳＯＩウェーハ）に形成する埋め込み酸化膜（ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層）を厚膜化し、埋め込み酸化膜のピンホールを低減し、又は、埋め込み酸化膜とその上のシリコン単結晶層との界面の平坦度を向上させる方法が開示されている。この方法は、単結晶シリコン基板に酸素イオンを注入した後に、不活性ガス雰囲気中でアニール処理することにより埋め込み酸化膜を形成し、その埋め込み酸化膜により表面の単結晶シリコン層を絶縁分離する。この方法では、アニール処理によって埋め込み酸化膜の厚さが酸素イオン注入量により計算される理論的な膜厚になった後に、基板に高温酸素雰囲気中で酸化処理を施す。アニール処理後の高温酸化では、濃度１％を超える酸素を供給し、１１５０℃以上かつ単結晶シリコン基板の融点温度未満の温度で該基板に酸化処理を施して、埋め込み酸化膜の上に更に酸化膜を形成する。これにより埋め込み酸化膜が厚膜化し、元の埋め込み酸化膜のピンホールが補修され、埋め込み酸化膜の界面の凹凸も平坦化される。この高温酸化処理は、ＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）と呼ばれる。 In Patent Document 1, a buried oxide film (BOX (Buried Oxide) layer) formed on a SIMOX wafer (an SOI wafer manufactured by the SIMOX method) is thickened to reduce pin holes in the buried oxide film or to be buried. A method is disclosed to improve the flatness of the interface between the oxide film and the silicon single crystal layer thereon. In this method, after implanting oxygen ions into a single crystal silicon substrate, a buried oxide film is formed by annealing in an inert gas atmosphere, and the single crystal silicon layer on the surface is insulated and separated by the buried oxide film. In this method, after the thickness of the buried oxide film reaches a theoretical thickness calculated by the oxygen ion implantation amount by annealing, the substrate is oxidized in a high-temperature oxygen atmosphere. In the high-temperature oxidation after the annealing treatment, oxygen exceeding 1% is supplied, the substrate is oxidized at a temperature of 1150 ° C. or higher and lower than the melting point temperature of the single crystal silicon substrate, and further oxidized on the buried oxide film. A film is formed. As a result, the buried oxide film becomes thicker, the pinholes in the original buried oxide film are repaired, and the unevenness at the interface of the buried oxide film is flattened. This high-temperature oxidation treatment is called ITOX (Internal Thermal Oxidation).
しかしながら、この方法はイオン注入により酸素を注入する方法を採用しており、注入酸素の飛程近傍に注入酸素により生成した点欠陥が存在する。これの影響により、ＩＴＯＸ処理を行っても、完全な酸化膜とはならずに、ピンホールが生成されたり、また酸化膜が完全に形成されずに、酸化膜中にシリコンが残留するシリコン島が形成されることで、ＢＯＸ層が完全な絶縁膜として機能することができないという問題を抱えている。 However, this method adopts a method of implanting oxygen by ion implantation, and there is a point defect generated by implanted oxygen in the vicinity of the range of implanted oxygen. Due to this effect, even if ITOX processing is performed, a silicon oxide is not formed as a complete oxide film, but pinholes are generated or an oxide film is not completely formed, and silicon remains in the oxide film. There is a problem that the BOX layer can not function as a complete insulating film because
特許文献２には、多孔質体の上に非多孔質半導体層を有する基板を準備する準備工程と、上記基板に酸化処理を施すことにより、上記多孔質体の少なくとも一部を酸化させて埋め込み酸化膜に変化させる酸化工程を経て作製される、ＳＯＩウェーハが記載されている。具体的には、ＨＦ溶液中にシリコン基板を浸漬し、陽極酸化を行うことで、多孔質シリコン、いわゆるポーラスシリコン層を形成する。この上に、シリコンエピ成長を行った後に、酸化処理を行うことで、ポーラス層を酸化し、ＢＯＸ酸化膜とすることで、ＳＯＩウェーハとする方法である。 In Patent Document 2, a preparation step of preparing a substrate having a non-porous semiconductor layer on a porous body, and oxidizing the at least part of the porous body by embedding the substrate are embedded. An SOI wafer is described which is fabricated through an oxidation process that converts it to an oxide film. Specifically, a silicon substrate is immersed in an HF solution and anodic oxidation is performed to form porous silicon, a so-called porous silicon layer. On this, a silicon epitaxial growth is performed, and then an oxidation treatment is performed to oxidize the porous layer to form a BOX oxide film, thereby forming an SOI wafer.
この方法は、多孔質層の上に、シリコンエピ成長を行う必要があり、無欠陥層を形成することが困難である。また、ポーラスシリコンを形成する際に、ＨＦ溶液中で処理を行う必要があるが、陽極側をシリコン基板として、陰極材の準備が必要であるが、ＨＦに対して耐性があり、かつ電気分解に強い材料となると、白金以外の材料を選択することができず、装置の作製上非常に困難を伴う。 This method needs to perform silicon epi growth on the porous layer, and it is difficult to form a defect-free layer. Further, when forming porous silicon, it is necessary to perform treatment in an HF solution. However, it is necessary to prepare a cathode material using the anode side as a silicon substrate, but it is resistant to HF and is electrolyzed. If the material is strong, it is not possible to select a material other than platinum, which is very difficult to manufacture the device.
特許文献３には、貼り合わせ法が開示されている。具体的には、表面酸化膜のない表面活性シリコン層側単結晶シリコン基板と、厚さ１００ｎｍ以下の表面酸化膜を有するベース側単結晶シリコン基板とを貼り合わせ、アニールにより貼り合わせを完了する。次に、表面活性シリコン層側単結晶シリコン基板の表面を研磨し、厚さ１．０μｍ程度の活性層を形成する。次に、このようにして得られるＳＯＩウェーハを、１％を超えるＯ２ガス雰囲気中において１１５０℃以上かつ基板の融点未満の温度で数時間酸化処理することで埋め込み酸化膜を成長させ、表面活性シリコン層と埋め込み酸化膜との界面を貼り合わせ面から移動形成することを特徴とする貼り合わせＳＯＩウェーハの製造方法である。 Patent Document 3 discloses a bonding method. Specifically, a surface active silicon layer side single crystal silicon substrate having no surface oxide film and a base side single crystal silicon substrate having a surface oxide film having a thickness of 100 nm or less are bonded together, and the bonding is completed by annealing. Next, the surface of the surface active silicon layer side single crystal silicon substrate is polished to form an active layer having a thickness of about 1.0 μm. Next, a buried oxide film is grown by oxidizing the SOI wafer thus obtained for several hours at a temperature of 1150 ° C. or higher and below the melting point of the substrate in an atmosphere of O 2 gas of more than 1% to grow a surface active silicon. A method of manufacturing a bonded SOI wafer is characterized in that an interface between a layer and a buried oxide film is moved from a bonding surface.
また、貼り合わせ法の他の製法として、軽元素である水素イオンをイオン注入して酸化膜付きのシリコンウエーハと貼り合わせたのちに、５００℃前後の低温で熱処理して、水素イオン注入層で剥離を行いＳＯＩ構造とする、いわゆるＳｕｍａｒｔＣｕｔ（登録商標）法もある。現在のＳＯＩウェーハは、これらの貼り合わせを用いた手法にて作製されるものが主流であるが、作製方法から分かるように、２枚の基板から１枚の基板を作製することで、コストがかかってしまうという問題がある。 Also, as another manufacturing method of the bonding method, after hydrogen ions which are light elements are ion-implanted and bonded to a silicon wafer with an oxide film, heat treatment is performed at a low temperature of about 500 ° C. There is also a so-called SumartCut (registered trademark) method in which peeling is performed to form an SOI structure. Current SOI wafers are mainly produced by a technique using these bonding methods, but as can be seen from the production method, the cost is reduced by producing one substrate from two substrates. There is a problem that it takes.
本発明は、上記問題を解決するためになされたものであり、１枚のシリコンウェーハから、ＳＯＩ層及びＢＯＸ層に欠陥をできるだけ含まないＳＯＩウェーハの製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and it is an object of the present invention to provide a method of manufacturing an SOI wafer containing as few defects as possible in an SOI layer and a BOX layer from a single silicon wafer.
上記課題を達成するために、本発明では、単結晶シリコン基板にＢＯＸ層及びＳＯＩ層が形成された構造を含むＳＯＩウェーハの製造方法であって、単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びＢＯＸ層を形成する工程、及び前記表面酸化膜を除去する工程、を含むＳＯＩウェーハの製造方法を提供する。 In order to achieve the above object, the present invention provides an SOI wafer manufacturing method including a structure in which a BOX layer and an SOI layer are formed on a single crystal silicon substrate, wherein the single crystal silicon substrate is irradiated with laser, A step of forming a polysilicon layer by converting a part of the inside of the crystalline silicon substrate into polysilicon, and performing an oxidation heat treatment in an oxidizing atmosphere on the single crystal silicon substrate subjected to the laser irradiation, Provided is a method for manufacturing an SOI wafer, which includes a step of oxidizing a surface of the single crystal silicon substrate and the polysilicon layer to form a surface oxide film and a BOX layer, and a step of removing the surface oxide film.
この方法によれば、１枚の単結晶シリコン基板からＳＯＩウェーハを作製することが可能となる。またイオン注入を使用しないことから、イオン注入欠陥の影響も排除することが可能である。 According to this method, it is possible to manufacture an SOI wafer from one single crystal silicon substrate. Also, since ion implantation is not used, it is possible to eliminate the effects of ion implantation defects.
この場合、前記レーザーの焦点位置を調整することにより前記ＳＯＩ層の厚さを調整することができる。 In this case, the thickness of the SOI layer can be adjusted by adjusting the focal position of the laser.
また、前記レーザーの焦点深度を変化させて前記ポリシリコン層の厚さを調整することによって、前記ＢＯＸ層の厚さを調整することができる。 Further, the thickness of the BOX layer can be adjusted by changing the depth of focus of the laser to adjust the thickness of the polysilicon layer.
このような方法とすることで、製造条件の設定がしやすく、またＳＯＩ層やＢＯＸ層の厚さ精度が高いＳＯＩウェーハの製造方法となる。 By adopting such a method, the manufacturing conditions can be easily set, and the SOI wafer manufacturing method with high thickness accuracy of the SOI layer and the BOX layer is obtained.
以上説明したように、本発明により、１枚のシリコン基板から、ＳＯＩ層及びＢＯＸ層に欠陥をできるだけ含まない高品質のＳＯＩウェーハを簡便に作製することが可能となる。 As described above, according to the present invention, it is possible to easily manufacture a high-quality SOI wafer that contains as few defects as possible in the SOI layer and the BOX layer from one silicon substrate.
上述のように、１枚のシリコンウェーハから、ＳＯＩ層及びＢＯＸ層に欠陥をできるだけ含まないＳＯＩウェーハの製造方法の開発が求められていた。 As described above, there has been a demand for the development of a method for manufacturing an SOI wafer that contains as few defects as possible in the SOI layer and the BOX layer from a single silicon wafer.
本発明者らは、上記課題について鋭意検討を重ねた結果、単結晶シリコン基板にレーザー処理を施し、基板内部にポリシリコン層を形成し、これを酸化してＢＯＸ層を形成することにより、ＳＯＩウェーハを製造できるとともに、このようにして製造されたＳＯＩウェーハであれば、１枚のウェーハから作製され安価であり、かつ、ＳＯＩ層及びＢＯＸ層に欠陥を含まないＳＯＩウェーハとなることを見出し、本発明を完成させた。 As a result of intensive studies on the above problems, the present inventors have performed laser processing on a single crystal silicon substrate, formed a polysilicon layer inside the substrate, and oxidized it to form a BOX layer. It is found that an SOI wafer that can be manufactured as well as a wafer manufactured in this way is an inexpensive one manufactured from a single wafer, and that the SOI layer and the BOX layer do not contain defects. The present invention has been completed.
即ち、本発明は、単結晶シリコン基板にＢＯＸ層及びＳＯＩ層が形成された構造を含むＳＯＩウェーハの製造方法であって、単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びＢＯＸ層を形成する工程、及び前記表面酸化膜を除去する工程、を含むＳＯＩウェーハの製造方法である。 That is, the present invention is a method for manufacturing an SOI wafer including a structure in which a BOX layer and an SOI layer are formed on a single crystal silicon substrate, wherein the single crystal silicon substrate is irradiated with laser, and the inside of the single crystal silicon substrate is A step of forming a polysilicon layer by forming a part of the region into polysilicon, and subjecting the single crystal silicon substrate subjected to the laser irradiation to an oxidation heat treatment in an oxidizing atmosphere, A method for manufacturing an SOI wafer, comprising: oxidizing a surface and the polysilicon layer to form a surface oxide film and a BOX layer; and removing the surface oxide film.
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
図１に、本発明のＳＯＩウェーハの製造方法の概略フローを示す。まず、単結晶シリコン基板１を準備する（図１（Ａ））。単結晶シリコン基板１の表面には、予め表面保護のため薄い酸化膜を形成していてもよい。単結晶シリコン基板１にレーザー照射を行い、基板の内部の一部の領域をポリシリコン化し、ポリシリコン層２を形成する（図１（Ｂ））。次に、レーザー照射した単結晶シリコン基板１´に、酸化性雰囲気下で酸化熱処理を行い、単結晶シリコン基板１´の表面及びポリシリコン層２を酸化して、表面酸化膜３、ＢＯＸ層４を形成するとともに、ＳＯＩ層５もあわせて形成される（図１（Ｃ））。酸化熱処理の後、ＳＯＩウェーハ６´の表面酸化膜３を除去することにより、ＳＯＩウェーハ６を製造することができる（図１（Ｄ））。 FIG. 1 shows a schematic flow of a method for manufacturing an SOI wafer according to the present invention. First, a single crystal silicon substrate 1 is prepared (FIG. 1A). A thin oxide film may be formed in advance on the surface of the single crystal silicon substrate 1 for surface protection. The single crystal silicon substrate 1 is irradiated with a laser, and a partial region of the inside of the substrate is polysiliconized to form a polysilicon layer 2 (FIG. 1B). Next, the single crystal silicon substrate 1 ′ irradiated with the laser is subjected to an oxidation heat treatment in an oxidizing atmosphere to oxidize the surface of the single crystal silicon substrate 1 ′ and the polysilicon layer 2 to form a surface oxide film 3 and a BOX layer 4. In addition, the SOI layer 5 is also formed (FIG. 1C). After the oxidation heat treatment, the SOI wafer 6 can be manufactured by removing the surface oxide film 3 of the SOI wafer 6 '(FIG. 1D).
ここで、ポリシリコン層は空隙を多く含むために、単結晶シリコンの層よりも酸化速度が速い。このため、酸化熱処理において、酸化性雰囲気下に直接露出している単結晶シリコン基板の表面部分だけではなく、基板内部のポリシリコン層においても酸化反応が進む。一方、単結晶シリコン基板表面とポリシリコン層の間の領域は酸化性雰囲気下に直接さらされておらず、かつ、酸化反応も遅いため、酸化熱処理を行った後も、単結晶シリコンの状態を保っている。したがって、本発明のＳＯＩウェーハの製造方法では、ＳＯＩ層を形成することができる。 Here, the polysilicon layer has a higher oxidation rate than the layer of single crystal silicon because it contains many voids. For this reason, in the oxidation heat treatment, the oxidation reaction proceeds not only in the surface portion of the single crystal silicon substrate exposed directly in the oxidizing atmosphere but also in the polysilicon layer inside the substrate. On the other hand, the region between the surface of the single crystal silicon substrate and the polysilicon layer is not directly exposed to an oxidizing atmosphere, and the oxidation reaction is slow. I keep it. Therefore, in the method of manufacturing an SOI wafer according to the present invention, an SOI layer can be formed.
また、準備する単結晶シリコン基板には、デバイス製造プロセスでドーパントイオンをイオン注入する際のスクリーン酸化と同様に、単結晶シリコン基板の表面に薄い酸化膜を形成しておくことで、単結晶シリコン基板への汚染を低減することが可能である。 In addition, in the single crystal silicon substrate to be prepared, a thin oxide film is formed on the surface of the single crystal silicon substrate in the same manner as in the screen oxidation when dopant ions are implanted in the device manufacturing process. It is possible to reduce contamination on the substrate.
レーザー照射は、単結晶シリコン基板を室温にして行ってもよいし、例えば、４００℃程度に加熱した状態で行ってもよい。この際、温度を高くし過ぎなければ、ポリ粒径（ポリシリコン層内の多結晶の粒径）が大きくなりすぎて、次の工程（酸化熱処理）で十分な酸化速度が得られなくなるようなこともない。このため、レーザー照射時の温度は８００℃以下とすることが好ましい。 The laser irradiation may be performed with the single crystal silicon substrate at room temperature, or may be heated at, for example, about 400 ° C. At this time, if the temperature is not set too high, the poly grain size (polycrystalline grain size in the polysilicon layer) becomes too large, and a sufficient oxidation rate cannot be obtained in the next step (oxidation heat treatment). There is nothing. For this reason, it is preferable that the temperature at the time of laser irradiation shall be 800 degrees C or less.
レーザー照射は、ＹＡＧレーザーのような高出力レーザーでは、所定の深さ位置だけではなく、それ以外の半導体ウェーハ部分にも熱エネルギーが伝達する可能性がある。そのために、低出力レーザーである、例えば、フェムト秒レーザーのような超短パルスレーザを用いることがより好ましい。 In laser irradiation, in a high-power laser such as a YAG laser, thermal energy may be transmitted not only to a predetermined depth position but also to other semiconductor wafer portions. To that end, it is more preferable to use a low power laser, for example, an ultrashort pulse laser such as a femtosecond laser.
この場合、前記レーザーの焦点位置を調整することにより前記ＳＯＩ層の厚さを調整することができる。 In this case, the thickness of the SOI layer can be adjusted by adjusting the focal position of the laser.
また、前記レーザーの焦点深度を変化させて前記ポリシリコン層の厚さを調整することによって、前記ＢＯＸ層の厚さを調整することができる。 Further, the thickness of the BOX layer can be adjusted by changing the depth of focus of the laser to adjust the thickness of the polysilicon layer.
またこのレーザー照射時の焦点位置と焦点深度でＳＯＩ層厚が決まるが、この際、酸化熱処理で表面側も酸化されることを予め考慮し、狙いのＳＯＩ厚さよりも深く（厚くＳＯＩ層が形成されるように）設定することが好ましい。 In addition, the SOI layer thickness is determined by the focal position and focal depth at the time of this laser irradiation. At this time, considering that the surface side is also oxidized by the oxidation heat treatment, it is deeper than the intended SOI thickness (thick SOI layer is formed Preferably).
このような方法とすることで、非常に製造条件の設定がしやすく、また精度よくＢＯＸ層やＳＯＩ層を形成できるので、高品質のＳＯＩウェーハの製造方法となる。 By adopting such a method, the manufacturing conditions can be set very easily, and the BOX layer and the SOI layer can be formed with high accuracy, so that a high quality SOI wafer manufacturing method is obtained.
レーザー照射後に、酸化熱処理を行う。この酸化熱処理は、レーザー照射で生成したポリシリコン層を十分に酸化しきる時間行うことができ、所要時間はポリシリコン層の厚さに依存する。酸化熱処理の際、最初に形成した薄い酸化膜（スクリーン酸化膜）は、スクリーン酸化膜としての機能を考えれば、酸化膜表面に汚染がある可能性があるので、あらかじめ除去しておくことが好ましい。さらに、酸化温度であるが、レーザー照射時に４００℃付近で加熱した場合、また加熱を積極的に行っていない場合でも、シリコン基板内部に存在する酸素原子が酸素ドナーを形成し、局所的、ないしはウェーハ全体の抵抗率が変化している可能性がある。このドナー消去も考慮して、酸化温度は８００℃以上の高温を使用することが好ましい。 An oxidation heat treatment is performed after the laser irradiation. This oxidation heat treatment can be performed for a time sufficient to fully oxidize the polysilicon layer generated by laser irradiation, and the required time depends on the thickness of the polysilicon layer. In the oxidation heat treatment, the thin oxide film (screen oxide film) formed first may be contaminated on the surface of the oxide film in view of the function as the screen oxide film. . Furthermore, although it is an oxidation temperature, even when it is heated at around 400 ° C. during laser irradiation, or even when heating is not actively performed, oxygen atoms present inside the silicon substrate form oxygen donors, and local or The resistivity of the entire wafer may have changed. Considering this donor erasing, it is preferable to use an oxidation temperature of 800 ° C. or higher.
酸化熱処理が完了したら、最後に表面に形成された酸化膜（表面酸化膜）を除去することで、ＳＯＩウェーハの製造工程が終了する。 When the oxidation heat treatment is completed, the oxide film (surface oxide film) formed on the surface is finally removed to complete the manufacturing process of the SOI wafer.
このようにして作製されたＳＯＩウェーハは、１枚のウェーハから作製されることから安価であり、本ＳＯＩウェーハを用いて製造された半導体装置も安価で供給されることが期待される。 The SOI wafer manufactured in this manner is inexpensive because it is manufactured from a single wafer, and it is expected that the semiconductor devices manufactured using the present SOI wafer can also be supplied inexpensively.
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated concretely using an Example and a comparative example, this invention is not limited to these.
［実施例］
抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍ、結晶方位＜１００＞の単結晶シリコン基板を準備した。まずこれをＰｙｒｏ雰囲気下、９００℃・１０分の酸化処理を行い、表面に２０ｎｍの薄い酸化膜を形成した。次にチタンサファイアレーザーを用い、ビーム波長を１０８０ｎｍとして、ビーム径を約２μｍ、パルス幅を１ｎｓｅｃ、１パルスのエネルギーを１００ｍＪとしてレーザー照射処理を行い、深さ２μｍに約２００ｎｍのポリ層（ポリシリコン層）を形成した（図２）。その後、Ｐｙｒｏ雰囲気下、１１００℃の酸化熱処理でポリ層を約４５０ｎｍの酸化膜に変化させた。その際、ウェーハ表面には約１０００ｎｍの表面酸化膜が形成されたので、最後にバッファードフッ酸で表面酸化膜を除去してＳＯＩウェーハとした（図３）。
[Example]
A single-crystal silicon substrate having a boron dope with a resistivity of 10 Ω · cm, a diameter of 200 mm, and a crystal orientation <100> was prepared. First, this was oxidized in a Pyro atmosphere at 900 ° C. for 10 minutes to form a 20 nm thin oxide film on the surface. Next, using a titanium sapphire laser, laser irradiation treatment is performed with a beam wavelength of 1080 nm, a beam diameter of about 2 μm, a pulse width of 1 nsec, and an energy of 1 pulse of 100 mJ, and a poly layer (polysilicon having a depth of 2 μm of about 200 nm). Layer) (FIG. 2). Thereafter, the poly layer was changed to an oxide film of about 450 nm by an oxidation heat treatment at 1100 ° C. in a Pyro atmosphere. At that time, a surface oxide film of about 1000 nm was formed on the wafer surface. Finally, the surface oxide film was removed with buffered hydrofluoric acid to obtain an SOI wafer (FIG. 3).
その後、ＳＯＩウェーハ上に直径５ｍｍのＡｕ電極を形成し、１００点の素子について、ＢＯＸ耐圧を測定したところ、平均で３５０Ｖの破壊電圧を示し、最小破壊電圧は３２５Ｖと比較例での測定結果と比べて良好であり、欠陥の少ないＢＯＸ層が形成されていることが分かる。 After that, an Au electrode with a diameter of 5 mm was formed on the SOI wafer, and the BOX breakdown voltage was measured for 100 devices. The breakdown voltage was 350V on average, and the minimum breakdown voltage was 325V. It can be seen that a BOX layer that is better than that and has few defects is formed.
［比較例］
抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍ、結晶方位＜１００＞の単結晶シリコン基板を準備した。この基板に酸素のイオン注入を行い、１３５０℃で４時間アニールして作製したＳＩＭＯＸウェーハに、直径５ｍｍのＡｕ電極を形成し、１００点の素子について、ＢＯＸ耐圧を測定したところ、平均で３１５Ｖの破壊電圧を示し、最小破壊電圧は１９５ＶとＢＯＸ膜欠陥に起因する不良が観察された。
[Comparative example]
A single-crystal silicon substrate having a boron dope with a resistivity of 10 Ω · cm, a diameter of 200 mm, and a crystal orientation <100> was prepared. This substrate was subjected to oxygen ion implantation and annealed at 1350 ° C. for 4 hours to form an Au electrode having a diameter of 5 mm. When BOX breakdown voltage was measured for 100 elements, an average of 315 V was obtained. The breakdown voltage was indicated, and the minimum breakdown voltage was 195 V, and defects due to BOX film defects were observed.
以上のように、本発明のＳＯＩウェーハの製造方法であれば、１枚のシリコンウェーハから、ＳＯＩ層及びＢＯＸ層に欠陥をできるだけ含まないＳＯＩウェーハを高品質、低コストで製造できることが明らかになった。 As described above, it becomes clear that, with the method of manufacturing an SOI wafer according to the present invention, an SOI wafer containing as few defects as possible in the SOI layer and the BOX layer can be manufactured with high quality and low cost from one silicon wafer. It was.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has the substantially same constitution as the technical idea described in the claims of the present invention, and the same effects can be exhibited by any invention. It is included in the technical scope of
１、１´…単結晶シリコン基板、 ２…ポリシリコン層、 ３…表面酸化膜、
４…ＢＯＸ層、 ５…ＳＯＩ層、 ６、６´…ＳＯＩウェーハ。
1, 1 '... single crystal silicon substrate, 2 ... polysilicon layer, 3 ... surface oxide film,
4 ... BOX layer, 5 ... SOI layer, 6, 6 '... SOI wafer.
Claims (3)
単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、
前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びＢＯＸ層を形成する工程、及び
前記表面酸化膜を除去する工程、
を含むことを特徴とするＳＯＩウェーハの製造方法。 A method for manufacturing an SOI wafer including a structure in which a BOX layer and an SOI layer are formed on a single crystal silicon substrate,
A step of forming a polysilicon layer by irradiating the single crystal silicon substrate with laser and forming a part of the inside of the single crystal silicon substrate into polysilicon;
The surface of the single crystal silicon substrate and the polysilicon layer are oxidized to form a surface oxide film and a BOX layer by subjecting the single crystal silicon substrate subjected to the laser irradiation to an oxidation heat treatment in an oxidizing atmosphere. A step of removing the surface oxide film,
A method for manufacturing an SOI wafer, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018010040A JP6812992B2 (en) | 2018-01-24 | 2018-01-24 | Manufacturing method of SOI wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018010040A JP6812992B2 (en) | 2018-01-24 | 2018-01-24 | Manufacturing method of SOI wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019129233A true JP2019129233A (en) | 2019-08-01 |
| JP6812992B2 JP6812992B2 (en) | 2021-01-13 |
Family
ID=67473204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018010040A Active JP6812992B2 (en) | 2018-01-24 | 2018-01-24 | Manufacturing method of SOI wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6812992B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701033A (en) * | 2020-12-29 | 2021-04-23 | 济南晶正电子科技有限公司 | Preparation method of composite substrate, composite substrate and composite film |
| DE112020002789T5 (en) | 2019-07-11 | 2022-02-24 | Makita Corporation | Electrically operated work machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430780A (en) * | 1977-08-12 | 1979-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2006156842A (en) * | 2004-11-30 | 2006-06-15 | Seiko Epson Corp | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
| JP2012099516A (en) * | 2010-10-29 | 2012-05-24 | Denso Corp | Method for manufacturing semiconductor device |
-
2018
- 2018-01-24 JP JP2018010040A patent/JP6812992B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430780A (en) * | 1977-08-12 | 1979-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2006156842A (en) * | 2004-11-30 | 2006-06-15 | Seiko Epson Corp | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
| JP2012099516A (en) * | 2010-10-29 | 2012-05-24 | Denso Corp | Method for manufacturing semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112020002789T5 (en) | 2019-07-11 | 2022-02-24 | Makita Corporation | Electrically operated work machine |
| CN112701033A (en) * | 2020-12-29 | 2021-04-23 | 济南晶正电子科技有限公司 | Preparation method of composite substrate, composite substrate and composite film |
| CN112701033B (en) * | 2020-12-29 | 2022-03-15 | 济南晶正电子科技有限公司 | Preparation method of composite substrate, composite substrate and composite film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6812992B2 (en) | 2021-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5061489B2 (en) | SIMOX wafer manufacturing method | |
| US7727867B2 (en) | Method for manufacturing SIMOX wafer | |
| JP4820801B2 (en) | Manufacturing method of bonded wafer | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| JP2010251444A (en) | Method of manufacturing soi wafer | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JP4876442B2 (en) | SIMOX wafer manufacturing method and SIMOX wafer | |
| TW201721710A (en) | Method for producing bonded SOI wafer | |
| JP6544807B2 (en) | Method of manufacturing semiconductor having gettering layer, method of manufacturing semiconductor device, and semiconductor device | |
| JP2007208023A (en) | Manufacturing method of simox wafer | |
| JP2019129233A (en) | Manufacturing method of SOI wafer | |
| JP5496540B2 (en) | Method for manufacturing semiconductor substrate | |
| JP2010027959A (en) | Method for manufacturing high-resistance simox wafer | |
| JP4931212B2 (en) | Thin buried oxide by low dose oxygen implantation into modified silicon | |
| JPS59124136A (en) | Process of semiconductor wafer | |
| TWI549192B (en) | Method of manufacturing wafers | |
| JPH11191617A (en) | Manufacture of soi substrate | |
| JP2010062291A (en) | Semiconductor substrate and its manufacturing method | |
| JP2010251523A (en) | Method of manufacturing partial soi wafer | |
| JPS62104021A (en) | Formation of silicon semiconductor layer | |
| TWI733905B (en) | Device forming method | |
| JP6859964B2 (en) | Manufacturing method of high frequency SOI wafer | |
| JP5565128B2 (en) | Manufacturing method of bonded wafer | |
| TWI833756B (en) | How to form the suction layer | |
| JPH1117216A (en) | Manufacture of material for light-emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6812992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |