JP2006156629A - 抵抗素子及びその製造方法 - Google Patents

抵抗素子及びその製造方法 Download PDF

Info

Publication number
JP2006156629A
JP2006156629A JP2004343636A JP2004343636A JP2006156629A JP 2006156629 A JP2006156629 A JP 2006156629A JP 2004343636 A JP2004343636 A JP 2004343636A JP 2004343636 A JP2004343636 A JP 2004343636A JP 2006156629 A JP2006156629 A JP 2006156629A
Authority
JP
Japan
Prior art keywords
electrode
resistance
lower electrode
manufacturing
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004343636A
Other languages
English (en)
Other versions
JP4506433B2 (ja
Inventor
Hideki Kodaira
秀樹 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004343636A priority Critical patent/JP4506433B2/ja
Publication of JP2006156629A publication Critical patent/JP2006156629A/ja
Application granted granted Critical
Publication of JP4506433B2 publication Critical patent/JP4506433B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】抵抗素子の製造での不良がない製造工程で、プリント配線基板の製造時、加熱工程でも抵抗値が安定し、プリント配線基板に作りこまれた抵抗素子が、経時での抵抗値変化のない抵抗素子及びその製造方法を提供することを目的とする。
【解決手段】基板上に、少なくとも一対の第1電極と、その間に設けられた抵抗材料と、それぞれの第1電極と抵抗材料とを接続するように設けられた第2電極とを有する抵抗素子において、第2電極はそれぞれ上部電極と下部電極からなり、基板上より、下部電極、その上に抵抗材料、その上に上部電極とその順序で積層形成され、前記抵抗材料の端部は上部電極と下部電極により挟み込まれた構造であることを特徴とする抵抗素子。
【選択図】図1

Description

本発明は、各種電気機器の抵抗素子及びその製造方法に関する。
図3及び図5は、従来の抵抗素子を説明する層構造の側断面図である。
図3は、基板(5)上面に、一対の電極(1)が形成され、電極間に抵抗材料(3)が形成された抵抗素子である。抵抗材料(3)は、電極(1)上面に直接に接続する構造である。
図3に示す従来の抵抗素子の製造方法を、図4(a)〜(e)に示す。
まず、銅箔(11A)付の基板(55)の銅箔(11A)上に、レジスト(66)を塗布する(図4(a)参照)。
次に、パターン露光及び現像等の一連のフォトプロセス法のパターニング処理を行って、レジストパターン(66A)を形成する(図4(b)参照)。
次に、レジストパターン(66A)をマスクにして銅箔(11A)をエッチングして、電極(11)を形成する(図4(c)参照)。
次に、レジストパターン(66A)を、剥離する(図4(d)参照)。
次に、抵抗材料(33)を、印刷して抵抗を得る(図4(e)参照)。
図5は、基板(5)上面に、一対の電極(1)が形成され、該電極上面に下部電極(2)を形成し、下部電極間に抵抗材料(3)が形成された抵抗素子である。抵抗材料(3)は、下部電極(2)を介して、電極(1)上面に間接に接続する構造である。すなわち、基板上面から電極(1)と、下部電極(2)と、抵抗材料(3)と、その順番に積層した構造である。
図5に示す従来の抵抗素子の製造方法を、図6(a)〜(f)に示す。
まず、銅箔(111A)付の基板(555)の銅箔(111A)上に、レジスト(666)を塗布する(図6(a)参照)。
次に、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン(666A)を形成する(図6(b)参照)。
次に、レジストパターン(666A)をマスクにして銅箔(111A)をエッチングして、電極(111)を形成する(図6(c)参照)。
次に、レジストパターン(666A)を、剥離する(図6(d)参照)。
次に、電極(111)上面に、導電性材料を印刷して、下部電極(222)を得る(図6(e)参照)。
次に、下部電極(222)間に、抵抗材料(333)を、印刷して抵抗素子を得る(図6(f)参照)。
上記の図4の抵抗素子の製造方法では、電極(11)と抵抗材料(33)とを直接に接続するため、電極(11)の表面が酸化され、経時により、電極(11)と抵抗材料(33)の接触抵抗が増大するという問題を有している(図4(e)参照)。
この問題を解決する方法として、図5に示す従来の抵抗素子の構造が提案された。図6に示す従来の抵抗素子の製造方法では、電極(111)の表面酸化を防止する為に、電極(111)と抵抗材料(333)の間に、下部電極(222)を形成して抵抗素子を製造しているが、高温高湿下で保存すると、基板(555)、電極(111)、下部電極(222)、抵抗材料(333)の熱膨張率の違いにより、下部電極(222)と抵抗材料(333)の密着が熱応力により弱まり、抵抗値安定性が悪い問題がある(図6(f)参照)。
微細化・高機能化において、プリント配線基板を小型化するために、従来、基板の表面に実装していた受動素子を基板内部に組み込む、又は作り込むことが行われている。中でも、受動素子をプリント配線基板内部に印刷法を用いて作り込む方法は、別工程で製造した受動素子を組み込む方法に比べて受動素子の小型化が可能な上、その製造効率が良いという特徴がある。
上記の図(4)及び図(6)の製造方法では、プリント配線基板に受動素子を作り込み、該表面に絶縁樹脂を積層して埋め込むために、事後に受動素子の容量を調整できない問題がある(特許文献1、非特許文献1参照)。
以下に公知文献を記す。
米国特許第6005197号明細書 エレクトロニクス実装学会誌 Vol.6 No.4(2003) 埋め込み受動部品技術に使用されるポリマー抵抗体
本発明は、上記の問題点を鑑み考案されたものであり、抵抗素子の製造での不良がない製造工程で、プリント配線基板の製造時、加熱工程でも抵抗値が安定し、プリント配線基板に作りこまれた抵抗素子が、経時での抵抗値変化のない抵抗素子及びその製造方法を提供することを目的とする。
本発明の請求項1に係る発明は、基板上に、少なくとも一対の第1電極と、その間に設けられた抵抗材料と、各々の第1電極と抵抗材料とを接続するように設けられた各々の第2電極とを有する抵抗素子において、第2電極は各々、下部電極と上部電極からなり、基板及び第1電極の上面に形成する下部電極と、その上に、対となる下部電極を接続するように基材及び下部電極の上面に形成する抵抗材料と、その上に、抵抗材料及び下部電極の上面に形成する上部電極とをその順序で積層形成され、前記抵抗材料の端部は下部電極と上部電極により挟み込まれた構造であることを特徴とする抵抗素子である。
本発明の請求項2に係る発明は、請求項1記載の抵抗素子の製造方法において、(a)対となる第1電極を設ける工程と、(b)前記第1電極の対向する側に第2電極の下部電
極を設ける工程と、(c)前記下部電極を接続し、その下部電極と抵抗材料の端部が重なるように、抵抗材料を設ける工程と、(d)前記下部電極及び該下部電極と重なる抵抗材料の端部上に、第2電極の上部電極を設ける工程と、を含むことを特徴とする抵抗素子の製造方法である。
本発明の抵抗の製造方法では、抵抗材料(3)と下部接続電極(2)の両方を覆う様に上部接続電極(4)を形成する事により、熱応力で下部接続電極(2)と抵抗材料(3)の密着が弱まっても、熱応力を受けにくい上部接続電極(4)と抵抗材料(3)の導通により、抵抗値が安定する。
本発明の抵抗素子及びその製造方法の一実施形態を説明する。
図1は、本発明の抵抗素子の層構造を説明する側断面図である。図1に示す本発明の抵抗素子は、基板(5)上に、少なくとも一対の第1電極(1)と、その間に設けられた抵抗材料(3)と、各々の第1電極と抵抗材料とを接続するように設けられた各々の第2電極(下部電極(2)と、上部電極(4)から形成)とを形成する層構造であり、前記抵抗材料(3)の端部が下部電極(2)と上部電極(4)により上下より挟み込まれた構造で層形成されている。
基板(5)上には、一対の第1電極(1)が形成されている。前記第1電極(1)の上面に下部電極が形成される。前記下部電極(2)は、各々の第1電極の対向する側の端部表面及び基板に形成する。前記下部電極(2)の上面に抵抗材料が形成される。前記抵抗材料(3)は、対となる下部電極を接続するよう、基材及び下部電極の上面に形成する。前記抵抗材料(3)の上面に上部電極が形成される。前記上部電極(4)は、抵抗材料及び下部電極の上面に形成する。
以下、本発明の抵抗の製造方法について説明する。図2(a)〜(g)に、本発明の抵抗製造方法の一実施例を工程順に示す模式構成部分断面図を示す。
まず、銅箔(1A)付の基板(5)に、レジスト層(6)を形成する(図2(a)参照)。
この発明において用いることができる基板(5)の材料として、電気絶縁性を示すものであり、例えば、ポリイミド、ポリエチレン、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、エチレン−アクリル酸共重合体、エチレン−メタクリル酸、エチレン−酢酸ビニル共重合体、エチレン−酢酸ビニル共重合体ケン化物、エチレン−α−オレフィン共重合体エラストマー、酸変性ポリオレフィン、スチレン−ブタジエン−アクリロニトリル共重合体、ポリアミド、ポリイミドアミド、ポリエーテルイミド、ポリカーボネート、ポリスルホン、ポリアリルスルホン、ポリアセタール、ポリメチルメタクリレート、ポリフェニレンオキシド、ポリウレタン、ポリエチレンテレフタレート、エポキシ樹脂、ポリビニルブチラール、ポリブタジエンテレフタレート、ポリカプロラクタム、フッ素化エチレン−プロピレン共重合体、塩素化ポリエチレン、ナイロンなど、およびこれらの単体もしくは混合体(共押出フィルムなど)および、紙、布、ガラスその他の材料とのラミネート品などがある。
また、レジスト(6)は、ネガタイプでもポジタイプでも構わなく、レジスト層(6)形成は、レジストコーティングでも感光性ドライフィルム圧着でも構わない。
次に、パターン露光、現像等の一連のフォトプロセス法のパターニング処理を行って、電極(1)を形成する為のレジストパターン(6A)を形成する(図2(b)参照)。
次に、エッチングを行い、銅箔(1A)に、第1電極(1)を形成する(図2(c)参照)。
次に、専用の剥離液でレジストパターン(6A)を剥離する(図2(d)参照)。
基板(5)上面に、対となる第1電極(1)を形成する。
次に、導電性Agペーストをスクリーン印刷により、対の第1電極(1)上面に塗工し、その後、ベークして、下部電極(2)を形成する(図2(e)参照)。
次に、導電性ペーストをスクリーン印刷で塗布し、その後、ベークして、抵抗材料(3)を形成する。抵抗材料(3)は、前記下部電極(2)に接続するように形成する(図2(f)参照)。導電性ペーストは、特に指定は無く、フェノール系でもエポキシ系でも構わない。
次に、導電性Agペーストをスクリーン印刷で下部電極(2)と抵抗材料(3)の両方を覆う様に塗工し、その後、ベークして、上部電極(4)を形成し抵抗素子を得る(図2(g)参照)。
以上、下部電極(2)と重なる抵抗材料の端部上に、第2電極の上部電極(4)を形成し、本発明の抵抗素子の製造が終了する。
本発明の抵抗の製造方法では、抵抗材料(3)と下部接続電極(2)の両方を覆う様に上部接続電極(4)を形成する為、上部接続電極(4)と抵抗材料(3)で導通が取れ、熱応力で下部接続電極(2)と抵抗材料(3)の密着が弱まっても、抵抗値が安定する抵抗を得る事ができる。さらに、抵抗素子は、抵抗材料(3)の端部が下部電極(2)と上部電極(4)により上下より挟み込まれた構造であり、界面の密着が強化する。
本発明の実施例を詳細に説明する。
以下、図1に示す本発明の抵抗素子を作製した。まず、銅箔(1A)付基板(5)(住友ベークライト株式会社製APL−4501)の銅箔(1A)面に、厚さ12μmのドライフィルム(日立化成工業株式会社製DFR−3215)を110℃下でロールラミし、レジスト層(6)を形成した。(図2(a)参照)。
次に、90mj/cm2の条件でパターン露光、30℃下、1.5kg/cm2下で現像を行い、その後、純水で水洗した後、エアブローで乾燥し、電極(1)形状をトレースしたレジストパターン(6A)を形成した(図2(b)参照)。
次に、レジストパターン(6A)をマスクにして、銅箔(1A)にエッチング処理を行って、電極(1)を形成した(図2(c)参照)。
次に、5%水酸化ナトリウム溶液に常温下で1分間浸漬し、その後、純水に揺動させながら浸漬し、エアブローで乾燥して、レジストパターン(6A)を剥離した(図2(d)参照)。
次に、導電性Agペースト(株式会社アサヒ化学研究所製、LS−504J)を、#325SUSメッシュ(直貼)、線径28μm、乳剤厚10μmのスクリーン上に塗布し、硬度80のスキージで、印圧40kgf/cm2、印刷速度0.025m/s、スキージ角度80度で、スクリーン印刷した後、IRオーブンで90℃下で10分間仮焼成した後、窒素ガス雰囲気中で200℃下120分間本焼成して、下部接続電極(2)を形成した(図2(e)参照)を得た。
次に、導電性抵抗ペースト(株式会社アサヒ化学研究所製、TU−100−8)を、#200SUSメッシュ、乳剤厚20μmのスクリーン上に塗布し、硬度80のスキージで、印圧50kgf/cm2、印刷速度0.025m/s、スキージ角度70度で、スクリーン印刷した後、80℃下で10分間IRオーブンで仮焼成した後、200℃下2時間ファインオーブンで本焼成して、抵抗材料(3)を形成した(図2(f)参照)。
次に、導電性Agペースト(株式会社アサヒ化学研究所製、LS−504J)を、#325SUSメッシュ(直貼)、線径28μm、乳剤厚10μmのスクリーン上に塗布し、硬度80のスキージで、印圧40kgf/cm2、印刷速度0.025m/s、スキージ角度80度で、スクリーン印刷した後、IRオーブンで90℃下、10分間仮焼成した後、窒素ガス雰囲気中で200℃下120分間本焼成して、上部接続電極(4)を形成し、抵抗を得た(図2(g)参照)。
比較例とした、図5に示す従来の抵抗素子と、図3に示す従来の抵抗素子とを作製した製造方法は、公知の製造方法であり、使用した材料は実施例と共通するため記述は省略する。
本発明の抵抗素子(図1に示す構造の)の抵抗値の変化率を評価した。なお、比較のため、従来の抵抗素子(図5、第2電極の下部電極のみ)と、同じく(図3、第2電極なし)の3グループを評価した。本評価方法は、試料を温度40℃、湿度90%の雰囲気条件下で、2000時間まで評価した。評価結果は、所定時間経過時点での抵抗値の変化率(単位%)で測定した。
高温高湿下(40℃・90%RH)で保存した抵抗の経時での抵抗値測定結果を図7のグラフに示す。
図7に示すように、図3の抵抗素子のグループ300(接続電極を形成せず)は、電極と抵抗材料が直接に接触している抵抗であり、経時で抵抗値が上昇し続けた。その変化率は約15%から約75%までの範囲で大きく増加した。
図5の抵抗素子のグループ200は、第一電極と抵抗材料が直接に接触しないように、抵抗材料と電極の間に第二電極の下部電極のみを形成した抵抗であり、接続電極の無い抵抗に比べ、経時での抵抗値変化が大幅に減少したが、一般的に要求される±5%以内の変化率には収まらず、約−15%から約35%までの範囲で大きく変動した。
図7に示すように、本発明の図1の抵抗素子のグループ100は、抵抗材料と第一電極の間に下部接続電極を形成し、かつ、この接続電極と抵抗材料を覆う様に上部接続電極を追加形成した抵抗で、経時での抵抗値変化率が、一般的に要求される±5%以内に収まり、約0%から約5%の範囲で安定した。
本発明の抵抗素子の一実施例の層構成を説明する側断面図である。 (a)〜(g)は、本発明の抵抗の製造方法における製造工程の一部を模式的に示す断面図である。 従来の抵抗素子の一実例の層構成を説明する側断面図である。 (a)〜(e)は従来の抵抗の製造方法における製造工程の一部を模式的に示す断面図である。 従来の抵抗素子の一実例の層構成を説明する側断面図である。 (a)〜(f)は従来の抵抗の製造方法における製造工程の一部を模式的に示す断面図である。 高温高湿下(40℃・90%RH)で保存した抵抗の経時での抵抗値変化を示したグラフである。
符号の説明
1…第1電極
11、111…電極
1A、11A、111A…銅箔
2、222…下部電極
3、33、333…抵抗材料
4…上部電極
5、55、555…基板
6、66、666…レジスト層
6A、66A、666A…レジストパターン
100…図1の抵抗素子のグループ
200…図5の抵抗素子のグループ
300…図3の抵抗素子のグループ

Claims (2)

  1. 基板上に、少なくとも一対の第1電極と、その間に設けられた抵抗材料と、各々の第1電極と抵抗材料とを接続するように設けられた各々の第2電極とを有する抵抗素子において、第2電極は各々、下部電極と上部電極からなり、基板及び第1電極の上面に形成する下部電極と、その上に、対となる下部電極を接続するように基材及び下部電極の上面に形成する抵抗材料と、その上に、抵抗材料及び下部電極の上面に形成する上部電極とをその順序で積層形成され、前記抵抗材料の端部は下部電極と上部電極により挟み込まれた構造であることを特徴とする抵抗素子。
  2. 請求項1記載の抵抗素子の製造方法において、
    (a)対となる第1電極を設ける工程と、
    (b)前記第1電極の対向する側に第2電極の下部電極を設ける工程と、
    (c)前記下部電極を接続し、その下部電極と抵抗材料の端部が重なるように、抵抗材料を設ける工程と、
    (d)前記下部電極及び該下部電極と重なる抵抗材料の端部上に、第2電極の上部電極を設ける工程と、
    を含むことを特徴とする抵抗素子の製造方法。
JP2004343636A 2004-11-29 2004-11-29 抵抗素子及びその製造方法 Expired - Fee Related JP4506433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343636A JP4506433B2 (ja) 2004-11-29 2004-11-29 抵抗素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343636A JP4506433B2 (ja) 2004-11-29 2004-11-29 抵抗素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006156629A true JP2006156629A (ja) 2006-06-15
JP4506433B2 JP4506433B2 (ja) 2010-07-21

Family

ID=36634536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343636A Expired - Fee Related JP4506433B2 (ja) 2004-11-29 2004-11-29 抵抗素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4506433B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935941B1 (ja) * 1967-01-19 1974-09-26
JPH07176402A (ja) * 1993-12-20 1995-07-14 Matsushita Electric Ind Co Ltd 角形チップ固定抵抗器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935941B1 (ja) * 1967-01-19 1974-09-26
JPH07176402A (ja) * 1993-12-20 1995-07-14 Matsushita Electric Ind Co Ltd 角形チップ固定抵抗器

Also Published As

Publication number Publication date
JP4506433B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
WO1991003064A1 (en) Laminated capacitor and method of producing the same
JP2007042932A (ja) 固体電解コンデンサおよび分布定数型ノイズフィルタ
JP5707710B2 (ja) 積層型チップ部品
JP2006073761A (ja) 配線回路基板
JP2008034417A (ja) キャパシタの製造方法
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
KR100896601B1 (ko) 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
JP2004087971A (ja) 多層配線板及びその製造方法
JP4506433B2 (ja) 抵抗素子及びその製造方法
TW201029285A (en) Over-current protection device and manufacturing method thereof
JP2008288051A (ja) 燃料電池スタック用断熱容器及び燃料電池装置
JP4735929B2 (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JPH11195552A (ja) 薄型コンデンサとその製造方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
WO2018150781A1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JPH08279438A (ja) セラミック積層電子部品の製造方法
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法
JP4599997B2 (ja) 固体電解コンデンサを内蔵した配線基板の製造方法
JP2007299849A (ja) 配線基板の製造方法
JP4501570B2 (ja) キャパシタ内蔵多層配線基板の製造方法
JP4058941B2 (ja) チップ型サーミスタおよびその製造方法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2012114110A (ja) 多層配線基板の製造方法
JPH04237172A (ja) 電歪効果素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees