JP2006140506A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006140506A JP2006140506A JP2005332689A JP2005332689A JP2006140506A JP 2006140506 A JP2006140506 A JP 2006140506A JP 2005332689 A JP2005332689 A JP 2005332689A JP 2005332689 A JP2005332689 A JP 2005332689A JP 2006140506 A JP2006140506 A JP 2006140506A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy pattern
- region
- target
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ウェハのスクライブ領域SRに形成されるターゲットT2領域の下層に大面積ダミーパターンDLを形成する。また、製品領域PRおよびスクライブ領域SRの素子として機能するパターン(活性領域L1,L2,L3、ゲート電極17等)のパターン間スペースが広い領域に下層の小面積ダミーパターンと上層の小面積ダミーパターンDs2を配置する。このとき、上層の小面積ダミーパターンDs2は、下層の小面積ダミーパターンに対してハーフピッチシフトさせて形成する。
【選択図】図17
Description
1c チップ
1n ノッチ
1w ウェハ
2 シリコン酸化膜
3 シリコン窒化膜
4 フォトレジスト膜
5 溝
6 シリコン酸化膜
7 素子分離領域
8 ディープウェル
9 n型ウェル
10 p型ウェル
11 シリコン酸化膜
12 多結晶シリコン膜
13 タングステンシリサイド膜
14 シリコン窒化膜
15 フォトレジスト膜
16 キャップ絶縁膜
17 ゲート電極
19 低濃度不純物半導体領域
20 サイドウォールスペーサ
21 高濃度不純物半導体領域
22 シリコン酸化膜
23 接続孔
24 接続プラグ
25 配線
DL 大面積ダミーパターン
Ds,Ds2 小面積ダミーパターン
L1〜L3 活性領域
PR 製品領域
SR スクライブ領域
DR ダミー領域
CR 回路領域
SR 給電領域
TR ターゲット領域
IR 小面積ダミー禁止領域
MA メモリセルアレイ
R1、R2 パターン配置禁止領域
SL スクライブライン
T1、T2、T3 ターゲット(ターゲットパターン)
PCd 直接周辺回路
PCi 間接周辺回路
Claims (12)
- 第1ダミーパターンを規定する溝を有する半導体基板を準備する工程と、
前記半導体基板上に形成された絶縁膜を研磨することにより、前記溝に前記絶縁膜を埋め込む工程と、
前記第1ダミーパターン上に、光学的パターン認識の対象となるターゲットパターンを形成する工程と、
を有し、
前記第1ダミーパターンは、製品領域以外のスクライブ領域に形成され、
前記第1ダミーパターンの面積は、前記ターゲットパターンの面積よりも大きく形成されることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記ターゲットパターンは、半導体素子を構成するゲート電極と同層の導電層で形成されることを特徴とする半導体装置の製造方法。 - 第1ダミーパターンを規定する溝を有する半導体基板を準備する工程と、
前記半導体基板上に形成された絶縁膜を研磨することにより、前記溝に前記絶縁膜を埋め込む工程と、
前記第1ダミーパターン上に、光学的パターン認識の対象となるターゲットパターンを形成する工程と、
を有し、
前記第1ダミーパターンは、製品領域以外のスクライブ領域に形成され、
前記第1ダミーパターンは、前記ターゲットパターンの下部に前記絶縁膜が形成されないように配置されることを特徴とする半導体装置の製造方法。 - 請求項3において、
前記ターゲットパターンは、半導体素子を構成するゲート電極と同層の導電層で形成されることを特徴とする半導体装置の製造方法。 - 第1ダミーパターンを規定する溝を有する半導体基板を準備する工程と、
前記半導体基板上に形成された絶縁膜を研磨することにより、前記溝に前記絶縁膜を埋め込む工程と、
前記第1ダミーパターン上に、光学的パターン認識の対象となるターゲットパターンを形成する工程と、
を有し、
前記第1ダミーパターンは、製品領域以外のスクライブ領域に形成され、
前記第1ダミーパターンは、前記ターゲットパターンの下部及び前記ターゲットパターンを越えて延在するように形成されることを特徴とする半導体装置の製造方法。 - 請求項5において、
前記ターゲットパターンは、半導体素子を構成するゲート電極と同層の導電層で形成されることを特徴とする半導体装置の製造方法。 - 第1ダミーパターンを規定する溝を有する半導体基板を準備する工程と、
前記半導体基板上に形成された絶縁膜を研磨することにより、前記溝に前記絶縁膜を埋め込む工程と、
前記第1ダミーパターン上に、光学的パターン認識の対象となるターゲットパターンを形成する工程と、
を有し、
前記第1ダミーパターンは、製品領域以外のスクライブ領域に形成され、
前記第1ダミーパターンは、前記ターゲットパターンを内包するように形成されることを特徴とする半導体装置の製造方法。 - 請求項7において、
前記ターゲットパターンは、半導体素子を構成するゲート電極と同層の導電層で形成されることを特徴とする半導体装置の製造方法。 - 請求項1〜8の何れか一項において、
前記溝は、第2ダミーパターンを規定するように形成され、
前記第2ダミーパターンは、前記スクライブ領域に形成されることを特徴とする半導体装置の製造方法。 - 請求項9において、
前記第2ダミーパターンは、前記製品領域にも形成されることを特徴とする半導体装置の製造方法。 - 請求項9において、
前記第2ダミーパターンは、前記第1ダミーパターンより小さい平面形状で形成されることを特徴とする半導体装置の製造方法。 - 請求項1〜8の何れか一項において、
前記ターゲットパターンと同層で形成された第3ダミーパターンが、前記スクライブ領域に形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332689A JP4398420B2 (ja) | 2005-11-17 | 2005-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332689A JP4398420B2 (ja) | 2005-11-17 | 2005-11-17 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34542999A Division JP4307664B2 (ja) | 1999-12-03 | 1999-12-03 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006140506A true JP2006140506A (ja) | 2006-06-01 |
JP2006140506A5 JP2006140506A5 (ja) | 2009-09-10 |
JP4398420B2 JP4398420B2 (ja) | 2010-01-13 |
Family
ID=36621036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332689A Expired - Lifetime JP4398420B2 (ja) | 2005-11-17 | 2005-11-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4398420B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119331A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US10141363B2 (en) | 2016-06-29 | 2018-11-27 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing same |
CN114647145A (zh) * | 2022-05-23 | 2022-06-21 | 合肥新晶集成电路有限公司 | 光罩及半导体结构 |
-
2005
- 2005-11-17 JP JP2005332689A patent/JP4398420B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119331A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US10141363B2 (en) | 2016-06-29 | 2018-11-27 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing same |
CN114647145A (zh) * | 2022-05-23 | 2022-06-21 | 合肥新晶集成电路有限公司 | 光罩及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4398420B2 (ja) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307664B2 (ja) | 半導体装置 | |
JP5659135B2 (ja) | パターン形成方法 | |
JP4468408B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2006344900A (ja) | 半導体装置 | |
JP4901898B2 (ja) | 半導体装置の製造方法 | |
JP2006303009A (ja) | 半導体装置およびその製造方法 | |
JP2009252830A (ja) | 半導体装置の製造方法 | |
JP4398420B2 (ja) | 半導体装置の製造方法 | |
US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
JP2008198723A (ja) | Nand型不揮発性半導体記憶装置 | |
JP2010010716A (ja) | 半導体装置 | |
JP2006080562A (ja) | 半導体装置 | |
JP2011124300A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006080310A (ja) | 半導体装置及びその製造方法 | |
US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2008211027A (ja) | 半導体装置の製造方法 | |
JP2009170630A (ja) | 半導体装置の製造方法 | |
JP2008270260A (ja) | 半導体装置及びその製造方法 | |
TW497225B (en) | Method for preventing polysilicon stringer in memory device | |
JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090723 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4398420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20201030 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20201030 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20201030 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |