JP2006135871A - フレーム伝送装置およびフレーム受信装置 - Google Patents

フレーム伝送装置およびフレーム受信装置 Download PDF

Info

Publication number
JP2006135871A
JP2006135871A JP2004325160A JP2004325160A JP2006135871A JP 2006135871 A JP2006135871 A JP 2006135871A JP 2004325160 A JP2004325160 A JP 2004325160A JP 2004325160 A JP2004325160 A JP 2004325160A JP 2006135871 A JP2006135871 A JP 2006135871A
Authority
JP
Japan
Prior art keywords
frame
data
digital wrapper
transmission
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004325160A
Other languages
English (en)
Inventor
Makoto Takakuwa
誠 高桑
Futoshi Izumi
太 泉
Masahiro Yoshimoto
匡宏 吉本
Takahiro Hosokawa
高宏 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004325160A priority Critical patent/JP2006135871A/ja
Priority to US11/067,401 priority patent/US20060098686A1/en
Publication of JP2006135871A publication Critical patent/JP2006135871A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used

Abstract

【課題】データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制する。
【解決手段】ＭＡＣフレームを分割することにより生成された６４ビットのブロックに当該ブロックが制御コードを含むか否かを示す１ビットの識別情報を付加した１ビット付加フレーム２０をペイロード領域３２に含み、誤り訂正符号をＦＥＣ領域３３に含んだデジタルラッパフレーム３０を生成し、生成したデジタルラッパフレーム３０を伝送する。
【選択図】 図１

Description

この発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置、および、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置に関し、特に、データの伝送誤りを効率的に制御するとともに、データの伝送に必要な伝送帯域を低減し、さらにデータの伝送をおこなう機器に要求される処理速度を抑制するフレーム伝送装置およびフレーム受信装置に関する。
従来、１０ギガビットイーサネット（登録商標）の規格では、ＬＡＮ−ＰＨＹと呼ばれるフレームフォーマットが規定されている。具体的には、ＬＡＮ−ＰＨＹのフレームフォーマットは、ＭＡＣフレームを６４ビットごとに２ビットのヘッダを付加して、６６ビットのブロックに変換したものである。この変換処理は、一般に６４Ｂ／６６Ｂ符合化と呼ばれている。
ここで、ＬＡＮ−ＰＨＹのフレームにデータのみが含まれる場合には、２ビットのヘッダの値が「０１」に設定される。また、ＬＡＮ−ＰＨＹのフレームに制御コードが含まれる場合には、２ビットのヘッダの値が「１０」に設定される。このように、このヘッダはフレームに含まれる情報を判別するために用いられる。
また、この２ビットのヘッダが「０１」または「１０」に設定されると、０から１に、または、１から０に値が反転するパターンが６６ビットごとに検出されるようになる。そのため、この２ビットのヘッダはフレームの同期をとるためにも利用される。
ところが、２ビットのヘッダを付加すると、データの伝送をおこなう機器の処理速度をさらに高める必要が生じ、コストアップに繋がるという欠点がある。そのため、特許文献１には、ｍＢ／ｎＢ符号化されたｎビット長の符号をｍ＋１ビット長の符号に変換して通信をおこなう符号通信方法が開示されている。
具体的には、この符号通信方法では、２ビットのヘッダを付加する代わりに、符号がデータを送信するデータ符号か、制御コードを送信する特殊符号かを識別するための１ビットの制御ビットを付加することによりデータの伝送に必要な伝送帯域を低減させる。さらに、この符号通信方法では、符号同期をおこなうための符号同期パターンを少なくとも１回送信することにより、符号を受信した装置が符号同期をおこなうことを可能としている。
特開２００２−２７１３０８号公報
しかしながら、上述した特許文献１の従来技術では、データの伝送誤りが発生した場合に、それに対処することが難しいという問題があった。具体的には、ＷＤＭ方式により光ファイバを介してデータを送信するような場合には、ＳＰＭ（Self Phase Modulation）やＸＰＭ（Cross Phase Modulation）などの光ファイバが有する非線形光学効果によりデータの伝送誤りが発生する可能性が高くなるが、そのような伝送誤りの発生を検出することが難しいという問題があった。
上記ＬＡＮ−ＰＨＹのフレームのように２ビットのヘッダを付加する場合には、ヘッダの値が「００」または「１１」に設定されることがないため、「００」または「１１」というヘッダの値をもつフレームの受信頻度の情報から、データの伝送誤り率を推定し、警報を発することができる。ところが、特許文献１の従来技術のように、２ビットのヘッダを１ビットの制御ビットで置き換えてしまうと、伝送誤りを制御することが非常に難しくなってしまう。
ＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮＥＴ（Synchronous Optical Network）などの広域ネットワークを介してデータの長距離伝送をおこなう場合には、光損失が増大するため、伝送誤りの制御はより重要なものになってくる。そのため、データの伝送誤りをいかに効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるかが重要な問題となってくる。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるフレーム伝送装置およびフレーム受信装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置であって、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成するフレーム生成手段と、前記フレーム生成手段により生成されたフレームを伝送するフレーム伝送手段と、を備えたことを特徴とする。
また、本発明は、上記発明において、前記フレーム生成手段は、フレームの同期に係るフレーム同期符号を含んだフレームを生成することを特徴とする。
また、本発明は、上記発明において、前記フレーム生成手段は、誤り制御符号およびフレーム同期符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に識別情報付加データを含んだフレームを生成することを特徴とする。
また、本発明は、上記発明において、前記フレーム生成手段は、前記デジタルラッパフォーマットのフレームにおけるオーバーヘッドの所定の領域に同一内容のデータを含んだフレームを識別するフレーム識別情報を格納し、前記フレーム伝送手段は、フレーム識別情報がオーバーヘッドに格納されたフレームを複数のネットワーク回線を介して伝送することを特徴とする。
また、本発明は、上記発明において、前記フレーム伝送手段は、あらかじめ記憶した経路情報に基づいてフレームを伝送すべき伝送経路を選択し、選択した伝送経路を介してフレームを伝送することを特徴とする。
また、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置であって、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報が付加された識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを受信するフレーム受信手段と、前記フレーム受信手段により受信されたフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御手段と、前記伝送誤り制御手段によりデータの伝送誤りの制御が実行された場合に、前記識別情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換手段と、を備えたことを特徴とする。
また、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置であって、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成するフレーム生成手段と、前記フレーム生成手段により生成されたフレームを伝送するフレーム伝送手段と、を備えたことを特徴とする。
また、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置であって、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することにより生成されたフレームを受信するフレーム受信手段と、前記フレーム受信手段により受信されたフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御手段と、前記伝送誤り制御手段によりデータの伝送誤りの制御が実行された場合に、前記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換手段と、を備えたことを特徴とする。
また、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送し、伝送されたフレームを受信するフレーム送受信方法であって、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成するフレーム生成工程と、前記フレーム生成工程により生成されたフレームを伝送するフレーム伝送工程と、前記フレーム伝送工程により伝送されたフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御工程と、前記伝送誤り制御工程によりデータの伝送誤りの制御が実行された場合に、前記識別情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換工程と、を含んだことを特徴とする。
また、本発明は、伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送し、伝送されたフレームを受信するフレーム送受信方法であって、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成するフレーム生成工程と、前記フレーム生成工程により生成されたフレームを伝送するフレーム伝送工程と、前記フレーム伝送工程により伝送されたフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御工程と、前記伝送誤り制御工程によりデータの伝送誤りの制御が実行された場合に、前記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換工程と、を含んだことを特徴とする。
本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成し、生成したフレームを伝送することとしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、フレームの同期に係るフレーム同期符号を含んだフレームを生成することとしたので、データの伝送誤りの制御およびフレームの同期を効率的におこなうことができるという効果を奏する。
また、本発明によれば、誤り制御符号およびフレーム同期符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に識別情報付加データを含んだフレームを生成することとしたので、規格化がなされたデジタルラッパのフレームを用いて、データの伝送誤りの制御およびフレームの同期を効率的におこなうとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、デジタルラッパフォーマットのフレームにおけるオーバーヘッドの所定の領域に同一内容のデータを含んだフレームを識別するフレーム識別情報を格納し、フレーム識別情報がオーバーヘッドに格納されたフレームを複数のネットワーク回線を介して伝送することとしたので、フレームを複数のネットワーク回線を介して伝送する無瞬断装置などにおいて、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、あらかじめ記憶した経路情報に基づいてフレームを伝送すべき伝送経路を選択し、選択した伝送経路を介してフレームを伝送することとしたので、ルータなどにおいて、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報が付加された識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを受信し、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行し、データの伝送誤りの制御を実行した場合に、上記識別情報に基づいてフレームフォーマットの変換をおこなうこととしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成し、生成したフレームを伝送することとしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することにより生成されたフレームを受信し、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行し、データの伝送誤りの制御を実行した場合に、上記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうこととしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成して当該フレームを伝送し、伝送したフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行し、データの伝送誤りの制御を実行した場合に、上記識別情報に基づいてフレームフォーマットの変換をおこなうこととしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
また、本発明によれば、データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成して当該フレームを伝送し、伝送したフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行し、データの伝送誤りの制御を実行した場合に、上記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうこととしたので、データの伝送誤りを効率的に制御するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができるという効果を奏する。
以下に添付図面を参照して、この発明に係るフレーム伝送装置およびフレーム受信装置の好適な実施例を詳細に説明する。
まず、本発明に係るフレーム伝送処理の概念について説明する。図１は、本発明に係るフレーム伝送処理の概念を説明する図である。図１に示すように、このフレーム伝送処理においては、まず、１０ＧＬＡＮ−ＰＨＹの規格に基づいてデータを６４Ｂ／６６Ｂ符号化することにより生成されたＬＡＮ−ＰＨＹフレーム１０の２ビットのヘッダ１１を１ビットのヘッダ２１に置き換え、１ビット付加フレーム２０を作成する処理をおこなう。
ここで、ＬＡＮ−ＰＨＹフレーム１０は、２ビットのヘッダ１１と６４ビットのデータ１２とからなるフレームであり、１ビット付加フレーム２０は、１ビットのヘッダ２１と６４ビットのデータ２２とからなるフレームである。
具体的には、このフレーム伝送処理では、２ビットのヘッダ１１の値が「０１」である場合には、「０」の値を有する１ビットのヘッダ２１でヘッダ１１を置き換える。また、２ビットのヘッダ１１の値が「１０」である場合には、「１」の値を有する１ビットのヘッダ２１でヘッダ１１を置き換える（逆に、「０１」の値を有するヘッダ１１を「１」の値を有するヘッダ２１で置き換え、「１０」の値を有するヘッダ１１を「０」の値を有するヘッダ２１で置き換えることとしてもよい。）。
さらに、このフレーム伝送処理では、１ビット付加フレーム２０を、デジタルラッパフォーマットのフレームにおけるペイロード領域３２に埋め込んだデジタルラッパフレーム３０を生成し、生成したデジタルラッパフレーム３０を送信する処理をおこなう。
ここで、デジタルラッパとは、ＩＴＵ−Ｔ（International Telecommunication Union - Telecommunication Standardization Sector）の勧告Ｇ．７０９に盛り込まれているフレームフォーマット技術である。このデジタルラッパのフレームは、１６バイトのＯＨ（Overhead）３１と、３８０８バイトのペイロード領域と、２５６バイトのＦＥＣ（Forward Error Collection）領域とから構成される。
図２は、デジタルラッパのフレームのフレーム構造４０を説明する図である。図２に示すように、このデジタルラッパのフレームは、４０８０バイトのデータ領域からなる４つのｒｏｗにより構成されている。
各ｒｏｗにおいて、１バイト目から１４バイト目まで（ｃｏｌｕｍｎ番号が１から１４まで）は、ＯＴＵ／ＯＤＵ ＯＨ（Optical Channel Transport Unit/Optical channel Data Unit Overhead）であり、１５バイト目および１６バイト目（ｃｏｌｕｍｎ番号が１５および１６）は、ＯＰＵ ＯＨ（Optical Channel Payload Unit Overhead）である。
このＯＴＵ／ＯＤＵ ＯＨおよびＯＰＵ ＯＨは、フレームの運用管理に係る各種情報を格納するために用いられる。このＯＴＵ／ＯＤＵ ＯＨおよびＯＰＵ ＯＨが図１に示したＯＨ３１に対応する。
また、図２には、ＯＴＵ／ＯＤＵ ＯＨおよびＯＰＵ ＯＨのデータ構造４１が詳細に示されている。このＯＴＵ／ＯＤＵ ＯＨおよびＯＰＵ ＯＨには、ＦＡＳなどの運用管理情報を格納する領域があらかじめ定義されている。
ここで、ＦＡＳ（Frame Alignment Signal）とは、フレーム同期をおこなうために参照されるフレーム同期符号である。また、図２において、ＲＥＳと表示されている領域は、使用されていない予約領域である。
各ｒｏｗにおいて、１７バイト目から３８２４バイト目まで（ｃｏｌｕｍｎ番号が１７から３８２４まで）はペイロード領域であり、伝送するユーザデータを格納する領域である。このペイロード領域は、図１に示したペイロード領域３２に対応する。
また、各ｒｏｗにおいて、３８２５バイト目から４０８０バイト目まで（ｃｏｌｕｍｎ番号が３８２５から４０８０まで）はＦＥＣ領域であり、フォワードエラーコントロール方式によりデータの送信エラーを訂正するための誤り訂正符号を格納する領域である。このＦＥＣ領域は、図１に示したＦＥＣ領域３３に対応する。
このように、６６ビットのＬＡＮ−ＰＨＹフレーム１０を６５ビットの１ビット付加フレーム２０に変換し、さらに、１ビット付加フレーム２０をデジタルラッパのフレームに埋め込んで送信することにより、フレームの伝送をおこなうネットワーク機器の処理速度を低減させることができる。
具体的には、１０．０Ｇｂｐｓの１０ＧＬＡＮ−ＰＨＹの信号を６４Ｂ／６６Ｂ符号化し、さらに、４０８０バイトのデジタルラッパフレーム３０における３８０８バイトのペイロード領域３２に格納して伝送する場合、ネットワーク機器に要求される処理速度は、
１０．０×６６／６４×４０８０／３８０８＝１１．０４９１０７１４（Ｇｂｐｓ）
となる。
一方、本発明のフレーム伝送処理のように、１０．０Ｇｂｐｓの１０ＧＬＡＮ−ＰＨＹの信号を６５ビットの信号に変換し、さらに、４０８０バイトのデジタルラッパフレーム３０における３８０８バイトのペイロード領域３２に格納して送信する場合、ネットワーク機器に要求される処理速度は、
１０．０×６５／６４×４０８０／３８０８＝１０．８８１６９６４３（Ｇｂｐｓ）
となる。
このように、本発明のフレーム伝送処理では、ネットワーク機器に要求される処理速度を１．５％程度低減させ、ネットワーク機器の低コスト化を実現することができるようになる。また、本発明のフレーム伝送処理では、誤り訂正符合を併せて送信するので、信頼性の高いデータの伝送をおこなうことができるようになる。
つぎに、実施例１に係るフレーム伝送システムの構成について説明する。図３は、実施例１に係るフレーム伝送システムの構成を示す図である。図３に示すように、このフレーム伝送システムは、端末装置５０ａ〜５０ｈ、ルータ６０ａ〜６０ｄ、トランスポンダ７０ａ〜７０ｄおよびＷＤＭ（Wavelength Division Multiplexing）装置８０ａ,８０ｂから構成されている。
端末装置５０ａ〜５０ｈは、他の端末装置との間でデータの送受信をおこなう装置である。具体的には、端末装置５０ａ〜５０ｈは、他の端末装置にＩＰパケットによりデータを送信する場合に、ＩＰパケットを格納したＭＡＣフレームを生成し、それをルータ６０ａ〜６０ｄに送信する。また、端末装置５０ａ〜５０ｈは、ルータ６０ａ〜６０ｄからＭＡＣフレームを受信して、ＭＡＣフレームからＩＰパケットを取り出す処理をおこなう。
ルータ６０ａ〜６０ｄは、端末装置５０ａ〜５０ｈから受信したＭＡＣフレームの送信先のアドレス情報に基づいて、ＭＡＣフレームを転送すべき適切な経路を選択し、さらにＭＡＣフレームに対して６４Ｂ／６６Ｂ符号化処理を実行するルータである。
そして、ルータ６０ａ〜６０ｄは、６４Ｂ／６６Ｂ符号化処理の結果得られたＬＡＮ−ＰＨＹフレームを光信号に変換し、選択した経路上のトランスポンダ７０ａ〜７０ｄに光信号に変換したＬＡＮ−ＰＨＹフレームを伝送する処理をおこなう。
また、このルータ６０ａ〜６０ｄは、トランスポンダ７０ａ〜７０ｄから伝送されたＬＡＮ−ＰＨＹフレームの光信号を受信した場合に、それを電気信号に変換し、ＭＡＣフレームを再構築する。
そして、ルータ６０ａ〜６０ｄは、再構築したＭＡＣフレームに含まれる送信先のアドレス情報に基づいて、ＭＡＣフレームを転送すべき適切な経路を選択し、選択した経路上の端末装置５０ａ〜５０ｈにＭＡＣフレームを送信する処理をおこなう。
トランスポンダ７０ａ〜７０ｄは、ルータ６０ａ〜６０ｄから受信したＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換し、ＷＤＭ装置８０ａ，８０ｂにデジタルラッパフレームを所定の光波長で伝送する装置である。
また、トランスポンダ７０ａ〜７０ｄは、ＷＤＭ装置８０ａ，８０ｂからデジタルラッパフレームを受信した場合に、デジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換し、ルータ６０ａ〜６０ｄに伝送する処理をおこなう。このトランスポンダ７０ａ〜７０ｄの機能構成については、後に詳しく説明する。
ＷＤＭ装置８０ａ，８０ｂは、トランスポンダ７０ａ〜７０ｄからデジタルラッパフレームを受信した場合に、デジタルラッパフレームの光信号の波長多重処理をおこなって、対向するＷＤＭ装置８０ａ，８０ｂに光信号を伝送する装置である。
つぎに、図３に示したトランスポンダ７０ａ〜７０ｄの機能構成について説明する。図４は、図３に示したトランスポンダ７０ａの機能構成を示す図である。ここで、図３に示した各トランスポンダ７０ａ〜７０ｄは、同様の機能構成を有するので、図４では、トランスポンダ７０ａの機能構成のみを説明する。
図４に示すように、このトランスポンダ７０ａは、ＬＡＮ−ＰＨＹフレーム受信部７０１、光／電気信号変換部７０２ａ，７０２ｂ、ＬＡＮ−ＰＨＹフレーム終端処理部７０３、ＭＡＣフレーム終端処理部７０４、１ビット付加フレーム生成部７０５、デジタルラッパフレーム生成部７０６、電気／光信号変換部７０７ａ，７０７ｂ、デジタルラッパフレーム伝送部７０８、デジタルラッパフレーム受信部７０９、デジタルラッパフレーム終端処理部７１０、１ビット付加フレーム終端処理部７１１、６４Ｂ／６６Ｂ符号化処理部７１２およびＬＡＮ−ＰＨＹフレーム伝送部７１３を有する。
ＬＡＮ−ＰＨＹフレーム受信部７０１は、ルータ６０ａ〜６０ｄにより送信されたＬＡＮ−ＰＨＹフレームの光信号を受信する。光／電気信号変換部７０２ａは、ＬＡＮ−ＰＨＹフレーム受信部７０１が、ＬＡＮ−ＰＨＹフレームの光信号を受信した場合に、光信号を電気信号に変換する。また、光／電気信号変換部７０２ｂは、デジタルラッパフレーム受信部７０９が、ＷＤＭ装置８０ａからデジタルラッパフレームの光信号を受信した場合に、光信号を電気信号に変換する。
ＬＡＮ−ＰＨＹフレーム終端処理部７０３は、ＬＡＮ−ＰＨＹフレームを解析し、ＬＡＮ−ＰＨＹフレームのヘッダの情報から伝送誤りが発生したか否かを判定したり、ＭＡＣフレームを再構築したりするなどのＬＡＮ−ＰＨＹフレームの終端処理をおこなう。
ＭＡＣフレーム終端処理部７０４は、ＬＡＮ−ＰＨＹフレーム終端処理部７０３により再構築されたＭＡＣフレーム、あるいは、後に説明する１ビット付加フレーム終端処理部７１１により再構築されたＭＡＣフレームを解析し、ＭＡＣフレームの伝送誤りが発生しているかどうかを検出するなどのＭＡＣフレームの終端処理をおこなう。
１ビット付加フレーム生成部７０５は、ＬＡＮ−ＰＨＹフレームの２ビットのヘッダを１ビットのヘッダに置き換えた１ビット付加フレームを生成する。デジタルラッパフレーム生成部７０６は、１ビット付加フレーム生成部７０５により生成された１ビット付加フレームをデジタルラッパのフレームのペイロード領域に埋め込むとともに、デジタルラッパフレームのＯＨに運用管理情報を格納し、さらに、デジタルラッパフレームのＦＥＣ領域に誤り訂正符号を格納したデジタルラッパフレームを生成する。
電気／光信号変換部７０７ａは、デジタルラッパフレーム生成部７０６により生成されたデジタルラッパフレームの電気信号を、ＷＤＭ装置８０ａに伝送する所定の光波長の光信号に変換する。また、電気／光信号変換部７０７ｂは、６４Ｂ／６６Ｂ符号化処理部７１２により生成されたＬＡＮ−ＰＨＹフレームの電気信号を、ルータ６０ａに伝送する所定の光波長の光信号に変換する。
デジタルラッパフレーム伝送部７０８は、電気／光信号変換部７０７ａにより電気信号から光信号に変換されたデジタルラッパフレームをＷＤＭ装置８０ａに伝送する処理をおこなう。
デジタルラッパフレーム受信部７０９は、ＷＤＭ装置８０ａにより伝送されたデジタルラッパフレームの光信号を受信する。デジタルラッパフレーム終端処理部７１０は、ＷＤＭ装置８０ａにより伝送されたデジタルラッパフレームの光信号が光／電気信号変換部７０２ｂにより電気信号に変換された場合に、その電気信号を受信して、デジタルラッパフレームを解析するなど、デジタルラッパフレームの終端処理をおこなう。
具体的には、デジタルラッパフレーム終端処理部７１０は、デジタルラッパフレームのＯＨに格納された運用管理情報や、ＦＥＣ領域に格納された誤り訂正符号に基づいて、フレーム同期やフレームの伝送誤りの訂正処理などをおこなう。また、デジタルラッパフレーム終端処理部７１０は、デジタルラッパフレームのペイロード領域に埋め込まれた１ビット付加フレームを取り出す処理をおこなう。
１ビット付加フレーム終端処理部７１１は、デジタルラッパフレーム終端処理部７１０により取り出された１ビット付加フレームを解析し、１ビット付加フレームからＭＡＣフレームを生成する１ビット付加フレームの終端処理をおこなう。また、１ビット付加フレーム終端処理部７１１は、１ビット付加フレームの１ビットのヘッダから、ＭＡＣフレームを分割することにより生成された６４ビットごとのブロックが制御コードを含むか否かを判定する。
６４Ｂ／６６Ｂ符号化処理部７１２は、ＭＡＣフレームを６４ビットごとのブロックに分割する。さらに、６４Ｂ／６６Ｂ符号化処理部７１２は、６４ビットごとのブロックが制御コードを含むか否かを判定した結果の情報を１ビット付加フレーム終端処理部７１１から取得し、その情報に基づいて各ブロックに２ビットのヘッダを付加する６４Ｂ／６６Ｂ符号化処理をおこない、ＬＡＮ−ＰＨＹフレームを生成する。
さらに、６４Ｂ／６６Ｂ符号化処理部７１２は、デジタルラッパフレーム終端処理部７１０がおこなう伝送誤りの訂正能力をフレームの伝送誤りの程度が超えて訂正できない場合に、「０１」または「１０」のヘッダを付加する代わりに、異常が発生したことを示す「００」または「１１」の２ビットのヘッダを各ブロックに付加したＬＡＮ−ＰＨＹフレームを生成する。
この場合、デジタルラッパのフレームが有するＢＩＰ（Bit Interleaved Parity）のチェック機能により伝送誤りが発生したことを検出する。このＬＡＮ−ＰＨＹフレームを受信したルータ６０ａは、ヘッダの情報から伝送誤りの発生を検出することができる。
ＬＡＮ−ＰＨＹフレーム伝送部７１３は、電気／光信号変換部７０７ｂにより電気信号から光信号に変換されたＬＡＮ−ＰＨＹフレームをルータ６０ａに伝送する処理をおこなう。
つぎに、ＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送する処理の処理手順について説明する。図５は、ＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送する処理の処理手順を示すフローチャートである。
図５に示すように、まず、トランスポンダ７０ａのＬＡＮ−ＰＨＹフレーム受信部７０１は、ＬＡＮ−ＰＨＹフレームを受信する（ステップＳ１０１）。そして、光／電気信号変換部７０２ａは、ＬＡＮ−ＰＨＹフレームの電気信号を光信号に変換する（ステップＳ１０２）。
続いて、ＬＡＮ−ＰＨＹフレーム終端処理部７０３は、ＬＡＮ−ＰＨＹフレームの終端処理をおこない（ステップＳ１０３）、ＭＡＣフレーム終端処理部７０４は、ＬＡＮ−ＰＨＹフレームに変換することにより送信されたＭＡＣフレームの終端処理をおこなう（ステップＳ１０４）。
その後、１ビット付加フレーム生成部７０５は、ＬＡＮ−ＰＨＹフレームの２ビットのヘッダを１ビットのヘッダに置き換えた１ビット付加フレームを生成し（ステップＳ１０５）、デジタルラッパフレーム生成部７０６は、１ビット付加フレームをデジタルラッパのフレームのペイロード領域に埋め込んだデジタルラッパフレームを生成する（ステップＳ１０６）。
そして、電気／光信号変換部７０７ａは、デジタルラッパフレーム生成部７０６により生成されたデジタルラッパフレームの電気信号を光信号に変換し（ステップＳ１０７）、デジタルラッパフレーム伝送部７０８は、光信号に変換されたデジタルラッパフレームをＷＤＭ装置８０ａに伝送して（ステップＳ１０８）、ＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送する処理を終了する。
つぎに、デジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換して伝送する処理の処理手順について説明する。図６は、デジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換して伝送する処理の処理手順を示すフローチャートである。
図６に示すように、まず、トランスポンダ７０ａのデジタルラッパフレーム受信部７０９は、ＷＤＭ装置８０ａにより伝送されたデジタルラッパフレームを受信する（ステップＳ２０１）。そして、光／電気信号変換部７０２ｂは、デジタルラッパフレームの光信号を電気信号に変換する（ステップＳ２０２）。
続いて、デジタルラッパフレーム終端処理部７１０は、デジタルラッパフレームの終端処理をおこない（ステップＳ２０３）、１ビット付加フレーム終端処理部７１１は、デジタルラッパフレームのペイロード領域に埋め込まれて伝送された１ビット付加フレームの終端処理をおこなう（ステップＳ２０４）。さらに、ＭＡＣフレーム終端処理部７０４は、１ビット付加フレームに変換することにより送信されたＭＡＣフレームの終端処理をおこなう（ステップＳ２０５）。
その後、６４Ｂ／６６Ｂ符号化処理部７１２は、１ビット付加フレームの１ビットのヘッダを２ビットのヘッダに置き換えたＬＡＮ−ＰＨＹフレームを生成する（ステップＳ２０６）。
そして、電気／光信号変換部７０７ｂは、６４Ｂ／６６Ｂ符号化処理部７１２により生成されたＬＡＮ−ＰＨＹフレームの電気信号を光信号に変換し（ステップＳ２０７）、ＬＡＮ−ＰＨＹフレーム伝送部７１３は、光信号に変換されたＬＡＮ−ＰＨＹフレームをルータ６０ａに伝送して（ステップＳ２０８）、デジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換して伝送する処理を終了する。
上述してきたように、本実施例１では、トランスポンダ７０ａのデジタルラッパフレーム生成部７０６が、ＭＡＣフレームを分割することにより生成された６４ビットのブロックに当該ブロックが制御コードを含むか否かを示す１ビットの識別情報を付加した１ビット付加フレームと、誤り訂正符号とを含んだデジタルラッパフレームを生成し、デジタルラッパフレーム伝送部７０８が、デジタルラッパフレームを伝送することとしたので、デジタルラッパフレームの伝送誤りを効率的に制御するとともに、デジタルラッパフレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
また、本実施例１では、デジタルラッパフレーム生成部７０６が、フレーム同期をおこなうために参照されるフレーム同期符号を含んだデジタルラッパフレームを生成することとしたので、デジタルラッパフレームの伝送誤りの制御およびデジタルラッパフレームの同期を効率的におこなうことができる。
また、本実施例１では、デジタルラッパフレーム生成部７０６が、誤り訂正符号およびフレーム同期符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に１ビット付加フレームを含んだデジタルラッパフレームを生成することとしたので、規格化がなされたデジタルラッパのフレームを用いて、フレームの伝送誤りの制御およびフレームの同期を効率的におこなうとともに、フレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
また、実施例１では、デジタルラッパフレーム受信部７０９が、ＭＡＣフレームを分割することにより生成された６４ビットのブロックに当該ブロックが制御コードを含むか否かを示す１ビットの識別情報を付加した１ビット付加フレームと、誤り訂正符号とを含んだデジタルラッパフレームを受信し、デジタルラッパフレーム終端処理部７１０が、誤り訂正符号に基づいてフレームの伝送誤りを訂正し、６４Ｂ／６６Ｂ符号化処理部７１２が、１ビット付加フレームに含まれる１ビットの識別情報に基づいて、ＭＡＣフレーム終端処理部７０４により再構築されたＭＡＣフレームをＬＡＮ−ＰＨＹフレームに変換することとしたので、デジタルラッパフレームの伝送誤りを効率的に制御するとともに、デジタルラッパフレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
なお、上記実施例１では、６４ビットのブロックに当該ブロックが制御コードを含むか否かを示す１ビットの識別情報を付加することとしたが、ブロックに１ビットのヘッダを付加する代わりに、ＯＨの予約領域に制御コードに係る情報を格納したデジタルラッパフレームを伝送することとしてもよい。
具体的には、デジタルラッパフレームを送信するトランスポンダは、６４ビットのブロックから制御コードを除去し、制御コードを除去したブロックをデジタルラッパのフレームのペイロード領域に格納するとともに、除去した制御コードの情報をデジタルラッパのフレームのＯＨの予約領域に格納する処理をおこなう。
そして、このデジタルラッパフレームを受信したトランスポンダは、ＯＨの予約領域に格納された制御コードの情報と、ペイロード領域に格納されたブロックとから、ＬＡＮ−ＰＨＹフレームを再構築し、ルータ等に送信する処理をおこなう。
また、ここでは、１ビットのヘッダの付加をおこなわないだけでなく、さらにブロックに含まれる制御コードを除去することとしているが、制御コードの除去は必ずしもおこなう必要はない。この場合、デジタルラッパのフレームのＯＨの予約領域には、ブロックが制御コードを含んでいるか否かの情報が格納される。
このように、実施例１の上記変形例によれば、６４ビットのブロックが制御コードを含む場合に、トランスポンダが、制御コードを含んだブロックまたは制御データを除去したブロックを誤り訂正符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御コードに係る情報をデジタルラッパフォーマットのフレームにおけるオーバーヘッドの予約領域に格納することによりデジタルラッパフレームを生成し、生成したデジタルラッパフレームを伝送することとしたので、デジタルラッパフレームの伝送誤りを効率的に制御するとともに、デジタルラッパフレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
また、実施例１の上記変形例によれば、６４ビットのブロックが制御コードを含む場合に、トランスポンダが、制御コードを含んだブロックまたは制御コードを除去したブロックを誤り訂正符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御コードに係る情報をデジタルラッパフォーマットのオーバーヘッドの予約領域に格納することにより生成されたフレームを受信し、受信したフレームに含まれる誤り訂正符号に基づいてデータの伝送誤りの訂正を実行し、上記制御コードに係る情報に基づいてフレームフォーマットの変換をおこなうこととしたので、データの伝送誤りを効率的に訂正するとともに、データの伝送をおこなう機器に要求される処理速度を抑制することができる。
ところで、上記実施例１では、デジタルラッパフレームを生成して伝送する処理をトランスポンダがおこなうこととしたが、ルータがこの処理をおこなうこととしてもよい。そこで、本実施例２では、ルータが上記処理を実行する場合について説明することとする。
まず、実施例２に係るルータ９０の機能構成について説明する。図７は、実施例２に係るルータの機能構成を示す図である。なお、図４に示したトランスポンダ７０ａと同等の機能を有する機能部については、詳細な説明を省略する。
図７に示すように、このルータ９０は、ＭＡＣフレーム受信部９０１、ＭＡＣフレーム終端処理部９０２、ルーティング処理部９０３、記憶部９０４、１ビット付加フレーム生成部９０５、デジタルラッパフレーム生成部９０６、電気／光信号変換部９０７、デジタルラッパフレーム伝送部９０８、デジタルラッパフレーム受信部９０９、光／電気信号変換部９１０、デジタルラッパフレーム終端処理部９１１、１ビット付加フレーム終端処理部９１２およびＭＡＣフレーム伝送部９１３を有する。
ＭＡＣフレーム受信部９０１は、端末装置により送信されたＭＡＣフレームの電気信号を受信する。ＭＡＣフレーム終端処理部９０２は、ＭＡＣフレーム受信部９０１が受信したＭＡＣフレームを解析し、ＭＡＣフレームの伝送誤りが発生しているかどうかを検出するなどのＭＡＣフレームの終端処理をおこなう。
ルーティング処理部９０３は、記憶部９０４に記憶されたルーティングテーブル９０４ａを参照し、ＭＡＣフレームに含まれる送信先のアドレス情報に基づいて、デジタルラッパフレームまたはＭＡＣフレームを転送すべき適切な経路を選択する処理をおこなう。
記憶部９０４は、メモリなどのデータを記憶する記憶デバイスである。この記憶部９０４は、ルーティングテーブル９０４ａを記憶している。このルーティングテーブル９０４ａには、データの最終送信先のアドレス情報と、その最終送信先にデータを送信するために、最初にデータを送信すべき送信先のアドレス情報とが対応付けて記憶されている。
１ビット付加フレーム生成部９０５は、ＭＡＣフレームを６４ビットごとに分割した各ブロックに１ビットのヘッダを付加した１ビット付加フレームを生成する。具体的には、１ビット付加フレーム生成部９０５は、６４ビットのブロックに制御コードが含まれる場合には、「１」の値のヘッダを付加した１ビット付加フレームを生成し、６４ビットのブロックに制御コードが含まれない場合には、「０」の値のヘッダを付加した１ビット付加フレームを生成する。
デジタルラッパフレーム生成部９０６は、１ビット付加フレーム生成部９０５により生成された１ビット付加フレームをデジタルラッパのフレームのペイロード領域に埋め込むとともに、デジタルラッパフレームのＯＨに運用管理情報を格納し、さらに、デジタルラッパフレームのＦＥＣ領域に誤り訂正符号を格納したデジタルラッパフレームを生成する処理をおこなう。
電気／光信号変換部９０７は、デジタルラッパフレーム生成部９０６により生成されたデジタルラッパフレームの電気信号を、ＷＤＭ装置に伝送する所定の光波長の光信号に変換する。デジタルラッパフレーム伝送部９０８は、電気／光信号変換部９０７により電気信号から光信号に変換されたデジタルラッパフレームをＷＤＭ装置に伝送する。
デジタルラッパフレーム受信部９０９は、ＷＤＭ装置により伝送されたデジタルラッパフレームの光信号を受信する。光／電気信号変換部９１０は、デジタルラッパフレーム受信部９０９が、ＷＤＭ装置からデジタルラッパフレームの光信号を受信した場合に、光信号を電気信号に変換する。
デジタルラッパフレーム終端処理部９１１は、ＷＤＭ装置により伝送されたデジタルラッパフレームの光信号が光／電気信号変換部９１０により電気信号に変換された場合に、その電気信号を受信して、デジタルラッパフレームの終端処理をおこなう。
具体的には、デジタルラッパフレーム終端処理部９１１は、デジタルラッパフレームのＯＨに格納された運用管理情報や、ＦＥＣ領域に格納された誤り訂正符号に基づいて、フレーム同期やフレームの伝送誤りの訂正処理などをおこなう。また、デジタルラッパフレーム終端処理部９１１は、デジタルラッパフレームのペイロード領域に埋め込まれた１ビット付加フレームを取り出す処理をおこなう。
１ビット付加フレーム終端処理部９１２は、デジタルラッパフレーム終端処理部９１１により取り出された１ビット付加フレームを解析し、１ビット付加フレームからＭＡＣフレームを生成する１ビット付加フレームの終端処理をおこなう。
また、このＭＡＣフレーム終端処理部９０２は、デジタルラッパフレームに含まれ、１ビット付加フレーム終端処理部９１２により１ビット付加フレームの終端処理がなされた場合に、１ビット付加フレームからＭＡＣフレームを再構築する処理をおこなう。ＭＡＣフレーム伝送部９１３は、ルーティング処理部９０３により選択された経路を介してＭＡＣフレームを伝送する処理をおこなう。
つぎに、ＭＡＣフレームをデジタルラッパフレームに変換して伝送する処理の処理手順について説明する。図８は、ＭＡＣフレームをデジタルラッパフレームに変換して伝送する処理の処理手順を示すフローチャートである。
図８に示すように、まず、ルータ９０のＭＡＣフレーム受信部９０１は、端末装置により送信されたＭＡＣフレームを受信する（ステップＳ３０１）。そして、ＭＡＣフレーム終端処理部９０２は、ＭＡＣフレームの終端処理を実行する（ステップＳ３０２）。
続いて、ルーティング処理部９０３は、記憶部９０４に記憶されたルーティングテーブル９０４ａを参照し、ＭＡＣフレームに含まれる送信先のアドレス情報に基づいて、ＭＡＣフレームを転送すべき適切な経路を選択するルーティング処理を実行する（ステップＳ３０３）。
そして、１ビット付加フレーム生成部９０５は、ＭＡＣフレームを６４ビットごとに分割した各ブロックに１ビットのヘッダを付加した１ビット付加フレームを生成する（ステップＳ３０４）。続いて、デジタルラッパフレーム生成部９０６は、１ビット付加フレームをデジタルラッパのフレームのペイロード領域に埋め込んだデジタルラッパフレームを生成する（ステップＳ３０５）。
その後、電気／光信号変換部９０７は、デジタルラッパフレーム生成部９０６により生成されたデジタルラッパフレームの電気信号を光信号に変換し（ステップＳ３０６）、デジタルラッパフレーム伝送部９０８は、ルーティング処理部９０３により選択された経路上のＷＤＭ装置に光信号に変換されたデジタルラッパフレームを伝送して（ステップＳ３０７）、ＭＡＣフレームをデジタルラッパフレームに変換して伝送する処理を終了する。
つぎに、デジタルラッパフレームをＭＡＣフレームに変換して伝送する処理の処理手順について説明する。図９は、デジタルラッパフレームをＭＡＣフレームに変換して伝送する処理の処理手順を示すフローチャートである。
図９に示すように、まず、ルータ９０のデジタルラッパフレーム受信部９０９は、ＷＤＭ装置からデジタルラッパフレームを受信する（ステップＳ４０１）。そして、光／電気信号変換部９１０は、デジタルラッパフレームの光信号を電気信号に変換する（ステップＳ４０２）。
続いて、デジタルラッパフレーム終端処理部９１１は、デジタルラッパフレームの終端処理をおこない（ステップＳ４０３）、１ビット付加フレーム終端処理部９１２は、デジタルラッパフレームのペイロード領域に埋め込まれて伝送された１ビット付加フレームの終端処理をおこなう（ステップＳ４０４）。さらに、ＭＡＣフレーム終端処理部９０２は、１ビット付加フレームに変換することにより送信されたＭＡＣフレームの終端処理をおこなう（ステップＳ４０５）。
その後、ルーティング処理部９０３は、記憶部９０４に記憶されたルーティングテーブル９０４ａを参照し、ＭＡＣフレームに含まれる送信先のアドレス情報に基づいて、ＭＡＣフレームを転送すべき適切な経路を選択するルーティング処理を実行する（ステップＳ４０６）。
そして、ＭＡＣフレーム伝送部９１３は、ルーティング処理部９０３により選択された経路を介してＭＡＣフレームを端末装置に伝送して（ステップＳ４０７）、デジタルラッパフレームをＭＡＣフレームに変換して伝送する処理を終了する。
上述してきたように、本実施例２では、ルータ９０の記憶部９０４にあらかじめ記憶されたルーティングテーブル９０４ａに基づいて、ルーティング処理部９０３が、デジタルラッパフレームを伝送すべき伝送経路を選択し、デジタルラッパフレーム伝送部９０８が、ルーティング処理部９０３により選択された伝送経路を介してデジタルラッパフレームを伝送することとしたので、ルータ９０において、デジタルラッパフレームの伝送誤りを効率的に制御するとともに、デジタルラッパフレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
ところで、上記実施例１および実施例２では、デジタルラッパフレームを生成して伝送する処理をトランスポンダまたはルータが実行することとしたが、無瞬断装置がその処理を実行することとしてもよい。そこで、本実施例３では、無瞬断装置が、デジタルラッパフレームを生成して伝送する処理を実行する場合について説明する。
図１０は、無瞬断ＬＡＮ−ＰＨＹ装置１００，２００の機能構成を示す図である。図１０では、無瞬断ＬＡＮ−ＰＨＹ装置１００が、ルータ等から受信したＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送し、無瞬断ＬＡＮ−ＰＨＹ装置２００が、無瞬断ＬＡＮ−ＰＨＹ装置１００から受信したデジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換してルータ等に伝送する場合が示されている。
ただし、図１０では省略されているが、無瞬断ＬＡＮ−ＰＨＹ装置１００と無瞬断ＬＡＮ−ＰＨＹ装置２００とは同様の機能部を有しており、無瞬断ＬＡＮ−ＰＨＹ装置１００と無瞬断ＬＡＮ−ＰＨＹ装置２００とは同等の機能を実現することができる。
すなわち、無瞬断ＬＡＮ−ＰＨＹ装置２００が、ルータ等から受信したＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送し、無瞬断ＬＡＮ−ＰＨＹ装置１００が、無瞬断ＬＡＮ−ＰＨＹ装置２００から受信したデジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換してルータ等に伝送することもできる。
図１０に示すように、無瞬断ＬＡＮ−ＰＨＹ装置１００は、ＬＡＮ−ＰＨＹフレーム受信部１００１、ＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２およびデジタルラッパフレーム伝送部１００３ａ，１００３ｂを有する。
ＬＡＮ−ＰＨＹフレーム受信部１００１は、ルータ等からＬＡＮ−ＰＨＹフレームを受信する処理をおこなう。ＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２は、ＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換する。
具体的には、このＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２は、図４に示したＬＡＮ−ＰＨＹフレーム受信部７０１、光／電気信号変換部７０２ａ、ＬＡＮ−ＰＨＹフレーム終端処理部７０３、ＭＡＣフレーム終端処理部７０４、１ビット付加フレーム生成部７０５、デジタルラッパフレーム生成部７０６および電気／光信号変換部７０７ａとほぼ同等の機能を備える。
ただし、このＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２は、さらにマルチフレームナンバー情報格納部１００２ａを有する。このマルチフレームナンバー情報格納部１００２ａは、ＬＡＮ−ＰＨＹフレームを１ビット付加フレームに変換し、１ビット付加フレームをデジタルラッパのフレームのペイロード領域に埋め込む際に、デジタルラッパフレームのＯＨにマルチフレームナンバー情報を格納する。
ここで、マルチフレームナンバー情報とは、同一内容のデジタルラッパフレームを２つのネットワーク回線３００ａ，３００ｂを介して並行して伝送する場合に、同一内容のデジタルラッパフレームに共通に割り当てられる識別番号である。
なお、本実施例３では、デジタルラッパフレームを２つのネットワーク回線３００ａ，３００ｂを介して並行して伝送することとしているが、これに限定されず、３つ以上のネットワーク回線を介して並行して伝送することとしてもよい。
そして、ＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２は、マルチフレームナンバー情報をＯＨに格納したデジタルラッパフレームを、デジタルラッパフレーム伝送部１００３ａ，１００３ｂに出力する。
デジタルラッパフレーム伝送部１００３ａ，１００３ｂは、ＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部１００２により生成されたデジタルラッパフレームをそれぞれ別のネットワーク回線３００ａ，３００ｂを介して伝送する処理をおこなう。
また、無瞬断ＬＡＮ−ＰＨＹ装置２００は、デジタルラッパフレーム受信部２００１ａ，２００１ｂ、光／電気信号変換部２００２ａ，２００２ｂ、デジタルラッパフレーム終端処理部２００３ａ，２００３ｂ、１ビット付加フレーム終端処理部２００４ａ，２００４ｂ、メモリ２００５ａ，２００５ｂ、無瞬断切替部２００６、ＭＡＣフレーム終端処理部２００７、６４Ｂ／６６Ｂ符号化処理部２００８、電気／光信号変換部２００９およびＬＡＮ−ＰＨＹフレーム伝送部２０１０を有する。
デジタルラッパフレーム受信部２００１ａ，２００１ｂは、無瞬断ＬＡＮ−ＰＨＹ装置１００により伝送されたデジタルラッパフレームの光信号を受信する。光／電気信号変換部２００２ａ，２００２ｂは、デジタルラッパフレーム受信部２００１ａ，２００１ｂが受信したデジタルラッパフレームの光信号を電気信号に変換する。
デジタルラッパフレーム終端処理部２００３ａ，２００３ｂは、デジタルラッパフレームのＯＨに格納された運用管理情報や、ＦＥＣ領域に格納された誤り訂正符号に基づいて、フレーム同期処理やフレームの伝送誤り訂正処理をおこなう。
また、デジタルラッパフレーム終端処理部２００３ａ，２００３ｂは、デジタルラッパフレームのペイロード領域に埋め込まれたデータを解析し、１ビット付加フレームを取り出す。さらに、デジタルラッパフレーム終端処理部２００３ａ，２００３ｂは、無瞬断ＬＡＮ−ＰＨＹ装置１００のマルチフレームナンバー情報格納部１００２ａによりデジタルラッパフレームのＯＨに格納されたマルチフレームナンバー情報を取得する。
１ビット付加フレーム終端処理部２００４ａ，２００４ｂは、デジタルラッパフレームのペイロード領域に埋め込まれたデータを解析し、１ビット付加フレームからＭＡＣフレームを生成する１ビット付加フレームの終端処理をおこなう。
また、１ビット付加フレーム終端処理部２００４ａ，２００４ｂは、１ビット付加フレームの１ビットのヘッダから、ＭＡＣフレームを分割することにより生成された６４ビットごとのブロックが制御コードを含むか否かを判定し、判定結果をメモリ２００５ａ，２００５ｂを介して無瞬断切替部２００６に出力する。
メモリ２００５ａ，２００５ｂは、１ビット付加フレーム終端処理部２００４ａ，２００４ｂにより生成されたＭＡＣフレームなどのデータを一時的に記憶するバッファメモリである。
無瞬断切替部２００６は、マルチフレームナンバー情報をデジタルラッパフレーム終端処理部２００３ａ，２００３ｂから取得して、２つのネットワーク回線３００ａ，３００ｂを介して並行して伝送された同一内容のＭＡＣフレームどうしを識別し、一方のネットワーク回線３００ａ，３００ｂを介して伝送されたＭＡＣフレームをＭＡＣフレーム終端処理部２００７に出力する。
また、無瞬断切替部２００６は、ＭＡＣフレームのメモリ２００５ａ，２００５ｂへの蓄積状況などからネットワーク回線３００ａ，３００ｂの障害が発生したか否かを検出し、ＭＡＣフレームをＭＡＣフレーム終端処理部２００７に出力していたネットワーク回線３００ａ，３００ｂに障害が発生した場合に、他方のネットワーク回線３００ａ，３００ｂを介して伝送されたＭＡＣフレームをＭＡＣフレーム終端処理部２００７に出力するよう切り替える処理をおこなう。
ＭＡＣフレーム終端処理部２００７は、無瞬断切替部２００６から受信したＭＡＣフレームを解析し、ＭＡＣフレームの伝送誤りが発生しているかどうかを検出するなどのＭＡＣフレームの終端処理をおこなう。
６４Ｂ／６６Ｂ符号化処理部２００８は、ＭＡＣフレームを６４ビットごとのブロックに分割する。さらに、６４Ｂ／６６Ｂ符号化処理部２００８は、６４ビットごとのブロックが制御コードを含むか否かを判定した結果の情報を無瞬断切替部２００６から取得し、その情報に基づいて各ブロックに２ビットのヘッダを付加する６４Ｂ／６６Ｂ符号化処理をおこない、ＬＡＮ−ＰＨＹフレームを生成する。
電気／光信号変換部２００９は、６４Ｂ／６６Ｂ符号化処理部２００８により生成されたＬＡＮ−ＰＨＹフレームの電気信号を、ルータ等に伝送する所定の光波長の光信号に変換する。ＬＡＮ−ＰＨＹフレーム伝送部２０１０は、電気／光信号変換部２００９により電気信号から光信号に変換されたＬＡＮ−ＰＨＹフレームをルータ等に伝送する処理をおこなう。
なお、無瞬断ＬＡＮ−ＰＨＹ装置１００がおこなうＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換する処理の処理手順は、図５に示した処理手順とほぼ同様のものとなる。
ただし、本実施例３の場合は、図５のステップＳ１０６においてデジタルラッパフレームを生成する際に、無瞬断ＬＡＮ−ＰＨＹ装置１００のマルチフレームナンバー情報格納部１００２ａが、デジタルラッパフレームのＯＨにマルチフレームナンバー情報を格納する点が異なる。
また、無瞬断ＬＡＮ−ＰＨＹ装置２００がおこなうデジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換する処理の処理手順は、図６に示した処理手順とほぼ同様のものとなる。
ただし、本実施例３の場合は、図６のステップＳ２０１からステップＳ２０４の処理が、２つのネットワーク回線３００ａ，３００ｂを介して伝送されたデータに対しておこなわれる点と、図６のステップＳ２０４に示した１ビット付加フレームの終端処理の終了後、メモリ２００５ａ,２００５ｂにＭＡＣフレームをバッファリングし、無瞬断切替部２００６がネットワーク回線における障害の有無に応じてネットワーク回線３００ａ，３００ｂの切替処理をおこなう点が異なる。
上述してきたように、本実施例３では、無瞬断ＬＡＮ−ＰＨＹ装置１００のマルチフレームナンバー情報格納部１００２ａが、デジタルラッパフォーマットのフレームにおけるオーバーヘッドの予約領域に同一内容のデータを含んだフレームを識別するマルチフレームナンバー情報を格納し、デジタルラッパフレーム伝送部１００３ａ，１００３ｂが、マルチフレームナンバー情報がオーバーヘッドに格納されたデジタルラッパフレームを複数のネットワーク回線３００ａ，３００ｂを介して伝送することとしたので、デジタルラッパフレームを複数のネットワーク回線３００ａ，３００ｂを介して伝送する無瞬断ＬＡＮ−ＰＨＹ装置１００において、デジタルラッパフレームの伝送誤りを効率的に制御するとともに、デジタルラッパフレームの伝送をおこなう機器に要求される処理速度を抑制することができる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。
例えば、本実施例では、ＬＡＮ−ＰＨＹフレームまたはＭＡＣフレームをデジタルラッパフレームに変換し、デジタルラッパフレームをＬＡＮ−ＰＨＹフレームまたはＭＡＣフレームに復元する場合を示したが、本発明はこれに限定されるものではなく、ＸＧＭＩＩ（10 Gigabit Media Independent Interface）／ＸＡＵＩ（10 Gigabit Attachment Unit Interface）のインターフェースをデジタルラッパフレームに変換し、デジタルラッパフレームをＸＧＭＩＩ／ＸＡＵＩのインターフェースに復元することとしてもよい。
デジタルラッパフレームをＸＧＭＩＩ／ＸＡＵＩのインターフェースに復元する場合、デジタルラッパフレームに発生した伝送誤りは、デジタルラッパの伝送誤りの訂正機能により訂正される。
また、デジタルラッパの伝送誤りの訂正能力をフレームの伝送誤りの程度が超えて訂正できない場合でも、エラーが発生したことを示す制御コードをＸＧＭＩＩ／ＸＡＵＩのインターフェースに付加して伝送し、エラーが発生したことを通信相手となる機器に通知することができる。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
（付記１）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成するフレーム生成手段と、
前記フレーム生成手段により生成されたフレームを伝送するフレーム伝送手段と、
を備えたことを特徴とするフレーム伝送装置。
（付記２）前記フレーム生成手段は、フレームの同期に係るフレーム同期符号を含んだフレームを生成することを特徴とする付記１に記載のフレーム伝送装置。
（付記３）前記フレーム生成手段は、誤り制御符号およびフレーム同期符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に識別情報付加データを含んだフレームを生成することを特徴とする付記２に記載のフレーム伝送装置。
（付記４）前記フレーム生成手段は、前記デジタルラッパフォーマットのフレームにおけるオーバーヘッドの所定の領域に同一内容のデータを含んだフレームを識別するフレーム識別情報を格納し、前記フレーム伝送手段は、フレーム識別情報がオーバーヘッドに格納されたフレームを複数のネットワーク回線を介して伝送することを特徴とする付記３に記載のフレーム伝送装置。
（付記５）前記フレーム伝送手段は、あらかじめ記憶した経路情報に基づいてフレームを伝送すべき伝送経路を選択し、選択した伝送経路を介してフレームを伝送することを特徴とする付記１〜４のいずれか１つに記載のフレーム伝送装置。
（付記６）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報が付加された識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを受信するフレーム受信手段と、
前記フレーム受信手段により受信されたフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御手段と、
前記伝送誤り制御手段によりデータの伝送誤りの制御が実行された場合に、前記識別情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換手段と、
を備えたことを特徴とするフレーム受信装置。
（付記７）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成するフレーム生成手段と、
前記フレーム生成手段により生成されたフレームを伝送するフレーム伝送手段と、
を備えたことを特徴とするフレーム伝送装置。
（付記８）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することにより生成されたフレームを受信するフレーム受信手段と、
前記フレーム受信手段により受信されたフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御手段と、
前記伝送誤り制御手段によりデータの伝送誤りの制御が実行された場合に、前記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換手段と、
を備えたことを特徴とするフレーム受信装置。
（付記９）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送し、伝送されたフレームを受信するフレーム送受信方法であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成するフレーム生成工程と、
前記フレーム生成工程により生成されたフレームを伝送するフレーム伝送工程と、
前記フレーム伝送工程により伝送されたフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御工程と、
前記伝送誤り制御工程によりデータの伝送誤りの制御が実行された場合に、前記識別情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換工程と、
を含んだことを特徴とするフレーム送受信方法。
（付記１０）伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送し、伝送されたフレームを受信するフレーム送受信方法であって、
データをｎ（ｎは自然数）ビットごとに分割したブロックが制御データを含む場合に、制御データを含んだブロックまたは制御データを除去したブロックを誤り制御符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に格納し、制御データに係る情報をデジタルラッパフォーマットのオーバーヘッドの所定の領域に格納することによりフレームを生成するフレーム生成工程と、
前記フレーム生成工程により生成されたフレームを伝送するフレーム伝送工程と、
前記フレーム伝送工程により伝送されたフレームを受信した場合に、受信したフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御工程と、
前記伝送誤り制御工程によりデータの伝送誤りの制御が実行された場合に、前記制御データに係る情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換工程と、
を含んだことを特徴とするフレーム送受信方法。
以上のように、本発明に係るフレーム伝送装置およびフレーム受信装置は、データの伝送誤りを効率的に制御するとともに、データの伝送に必要な伝送帯域を低減し、さらにデータの伝送をおこなう機器に要求される処理速度を抑制することが必要なフレーム伝送システムに適している。
本発明に係るフレーム伝送処理の概念を説明する図である。 デジタルラッパのフレームのフレーム構造を説明する図である。 実施例１に係るフレーム伝送システムの構成を示す図である。 図３に示したトランスポンダの機能構成を示す図である。 ＬＡＮ−ＰＨＹフレームをデジタルラッパフレームに変換して伝送する処理の処理手順を示すフローチャートである。 デジタルラッパフレームをＬＡＮ−ＰＨＹフレームに変換して伝送する処理の処理手順を示すフローチャートである。 実施例２に係るルータの機能構成を示す図である。 ＭＡＣフレームをデジタルラッパフレームに変換して伝送する処理の処理手順を示すフローチャートである。 デジタルラッパフレームをＭＡＣフレームに変換して伝送する処理の処理手順を示すフローチャートである。 無瞬断ＬＡＮ−ＰＨＹ装置の機能構成を示す図である。
符号の説明
１０ ＬＡＮ−ＰＨＹフレーム
１１，２１ ヘッダ
１２，２２ データ
２０ １ビット付加フレーム
３０ デジタルラッパフレーム
３１ ＯＨ
３２ ペイロード領域
３３ ＦＥＣ領域
４０ フレーム構造
４１ ＯＴＵ／ＯＤＵ ＯＨおよびＯＰＵ ＯＨのデータ構造
５０ａ〜５０ｈ 端末装置
６０ａ〜６０ｄ ルータ
７０ａ〜７０ｄ トランスポンダ
７０１ ＬＡＮ−ＰＨＹフレーム受信部
７０２ａ，７０２ｂ 光／電気信号変換部
７０３ ＬＡＮ−ＰＨＹフレーム終端処理部
７０４ ＭＡＣフレーム終端処理部
７０５ １ビット付加フレーム生成部
７０６ デジタルラッパフレーム生成部
７０７ａ，７０７ｂ 電気／光信号変換部
７０８ デジタルラッパフレーム伝送部
７０９ デジタルラッパフレーム受信部
７１０ デジタルラッパフレーム終端処理部
７１１ １ビット付加フレーム終端処理部
７１２ ６４Ｂ／６６Ｂ符号化処理部
７１３ ＬＡＮ−ＰＨＹフレーム伝送部
８０ａ，８０ｂ ＷＤＭ装置
９０ ルータ
９０１ ＭＡＣフレーム受信部
９０２ ＭＡＣフレーム終端処理部
９０３ ルーティング処理部
９０４ 記憶部
９０４ａ ルーティングテーブル
９０５ １ビット付加フレーム生成部
９０６ デジタルラッパフレーム生成部
９０７ 電気／光信号変換部
９０８ デジタルラッパフレーム伝送部
９０９ デジタルラッパフレーム受信部
９１０ 光／電気信号変換部
９１１ デジタルラッパフレーム終端処理部
９１２ １ビット付加フレーム終端処理部
９１３ ＭＡＣフレーム伝送部
１００，２００ 無瞬断ＬＡＮ−ＰＨＹ装置
１００１ ＬＡＮ−ＰＨＹフレーム受信部
１００２ ＬＡＮ−ＰＨＹ／デジタルラッパフレーム変換部
１００２ａ マルチフレームナンバー情報格納部
１００３ａ，１００３ｂ デジタルラッパフレーム伝送部
２００１ａ，２００１ｂ デジタルラッパフレーム受信部
２００２ａ，２００２ｂ 光／電気信号変換部
２００３ａ，２００３ｂ デジタルラッパフレーム終端処理部
２００４ａ，２００４ｂ １ビット付加フレーム終端処理部
２００５ａ，２００５ｂ メモリ
２００６ 無瞬断切替部
２００７ ＭＡＣフレーム終端処理部
２００８ ６４Ｂ／６６Ｂ符号化処理部
２００９ 電気／光信号変換部
２０１０ ＬＡＮ−ＰＨＹフレーム送信部
３００ａ，３００ｂ ネットワーク回線

Claims (5)

  1. 伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームをネットワークを介して伝送するフレーム伝送装置であって、
    データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報を付加した識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを生成するフレーム生成手段と、
    前記フレーム生成手段により生成されたフレームを伝送するフレーム伝送手段と、
    を備えたことを特徴とするフレーム伝送装置。
  2. 前記フレーム生成手段は、フレームの同期に係るフレーム同期符号を含んだフレームを生成することを特徴とする請求項１に記載のフレーム伝送装置。
  3. 前記フレーム生成手段は、誤り制御符号およびフレーム同期符号を含んだデジタルラッパフォーマットのフレームにおけるペイロード領域に識別情報付加データを含んだフレームを生成することを特徴とする請求項２に記載のフレーム伝送装置。
  4. 前記フレーム生成手段は、前記デジタルラッパフォーマットのフレームにおけるオーバーヘッドの所定の領域に同一内容のデータを含んだフレームを識別するフレーム識別情報を格納し、前記フレーム伝送手段は、フレーム識別情報がオーバーヘッドに格納されたフレームを複数のネットワーク回線を介して伝送することを特徴とする請求項３に記載のフレーム伝送装置。
  5. 伝送するデータを含んだフレームまたはデータの伝送制御に係る制御データを含んだフレームを受信するフレーム受信装置であって、
    データをｎ（ｎは自然数）ビットごとに分割したブロックに当該ブロックが制御データを含むか否かを示す１ビットの識別情報が付加された識別情報付加データおよびデータの伝送誤りの制御に係る誤り制御符号を含んだフレームを受信するフレーム受信手段と、
    前記フレーム受信手段により受信されたフレームに含まれる誤り制御符号に基づいてデータの伝送誤りの制御を実行する伝送誤り制御手段と、
    前記伝送誤り制御手段によりデータの伝送誤りの制御が実行された場合に、前記識別情報に基づいてフレームフォーマットの変換をおこなうフォーマット変換手段と、
    を備えたことを特徴とするフレーム受信装置。
JP2004325160A 2004-11-09 2004-11-09 フレーム伝送装置およびフレーム受信装置 Withdrawn JP2006135871A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004325160A JP2006135871A (ja) 2004-11-09 2004-11-09 フレーム伝送装置およびフレーム受信装置
US11/067,401 US20060098686A1 (en) 2004-11-09 2005-02-28 Frame transmitting apparatus and frame receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325160A JP2006135871A (ja) 2004-11-09 2004-11-09 フレーム伝送装置およびフレーム受信装置

Publications (1)

Publication Number Publication Date
JP2006135871A true JP2006135871A (ja) 2006-05-25

Family

ID=36316268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325160A Withdrawn JP2006135871A (ja) 2004-11-09 2004-11-09 フレーム伝送装置およびフレーム受信装置

Country Status (2)

Country Link
US (1) US20060098686A1 (ja)
JP (1) JP2006135871A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009005154A1 (ja) * 2007-07-05 2009-01-08 Nippon Telegraph And Telephone Corporation 信号ブロック列処理方法および信号ブロック列処理装置
JP2010517392A (ja) * 2007-03-12 2010-05-20 ▲ホア▼▲ウェイ▼技術有限公司 データを符号化および復号化するための方法および機器
KR101861535B1 (ko) * 2016-08-26 2018-05-28 대아티아이 (주) 철도 위치검지 시스템에서의 트랜스폰더 리더 및 그 제어방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886891B2 (ja) * 2002-12-10 2007-02-28 富士通株式会社 通信システム、並びにその通信システムにおいて使用される通信装置およびネットワーク管理装置
EP1768106B8 (en) * 2004-07-23 2017-07-19 III Holdings 12, LLC Audio encoding device and audio encoding method
JP4863649B2 (ja) * 2005-06-01 2012-01-25 富士通株式会社 Ｌａｎ信号伝送方法及びそれに用いる伝送装置
US7676733B2 (en) 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
CN101436917B (zh) * 2007-11-12 2012-06-27 华为技术有限公司 用于以太网无源光网络的数据编译码方法及装置
CN101488827B (zh) 2008-01-14 2015-07-08 华为技术有限公司 实现数据报错的方法和装置
US8370704B2 (en) 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8307265B2 (en) * 2009-03-09 2012-11-06 Intel Corporation Interconnection techniques
US8379710B2 (en) 2009-03-10 2013-02-19 Intel Corporation Transmitter control in communication systems
US8111704B2 (en) * 2009-06-26 2012-02-07 Intel Corporation Multiple compression techniques for packetized information
JP4978757B1 (ja) * 2012-01-24 2012-07-18 オムロン株式会社 データ設定装置
CN107888344B (zh) * 2016-09-29 2021-03-16 中兴通讯股份有限公司 一种误码检测的方法、设备和系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835730A (en) * 1996-07-31 1998-11-10 General Instrument Corporation Of Delaware MPEG packet header compression for television modems
US6707819B1 (en) * 1998-12-18 2004-03-16 At&T Corp. Method and apparatus for the encapsulation of control information in a real-time data stream
JP3837696B2 (ja) * 2001-03-30 2006-10-25 富士通株式会社 伝送装置及びデータ伝送方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517392A (ja) * 2007-03-12 2010-05-20 ▲ホア▼▲ウェイ▼技術有限公司 データを符号化および復号化するための方法および機器
KR101341933B1 (ko) 2007-03-12 2013-12-16 후아웨이 테크놀러지 컴퍼니 리미티드 데이터를 부호화 및 복호화하기 위한 방법 및 장치
WO2009005154A1 (ja) * 2007-07-05 2009-01-08 Nippon Telegraph And Telephone Corporation 信号ブロック列処理方法および信号ブロック列処理装置
JP4754646B2 (ja) * 2007-07-05 2011-08-24 日本電信電話株式会社 信号ブロック列処理方法および信号ブロック列処理装置
US9054894B2 (en) 2007-07-05 2015-06-09 Nippon Telegraph And Telephone Corporation Signal block sequence processing method and signal block sequence processing apparatus
KR101861535B1 (ko) * 2016-08-26 2018-05-28 대아티아이 (주) 철도 위치검지 시스템에서의 트랜스폰더 리더 및 그 제어방법

Also Published As

Publication number Publication date
US20060098686A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US10931554B2 (en) Flexible ethernet operations, administration, and maintenance systems and methods
US20060098686A1 (en) Frame transmitting apparatus and frame receiving apparatus
US10097480B2 (en) Time transfer systems and methods over flexible ethernet
CN1748381B (zh) 用于可变长度分组的高效成帧方法
JP5482182B2 (ja) 通信装置および通信方法
US10164728B2 (en) Method and apparatus for generic mapping procedure GMP and method and apparatus for generic mapping procedure GMP demapping
US20170005742A1 (en) Flexible ethernet switching systems and methods
AU1369401A (en) Method of communicating data in communication systems
US7684419B2 (en) Ethernet encapsulation over optical transport network
US6654562B1 (en) Optical transmission system and optical transmission device
US20130136008A1 (en) Method of accommodating signals, frame generation apparatus, frame reception apparatus, and transmission system
US7278081B1 (en) Optical transport network frame structure with in-band data channel and forward error correction
JP2008177772A (ja) デジタル伝送システム、およびデジタル伝送方法
JP2010114765A (ja) 光伝送装置
US7002968B1 (en) Transport system and transport method
US8934769B2 (en) Optical transport network alarms
JP6783872B2 (ja) 故障検出方法及びデバイス
US7028241B1 (en) Optical transport network frame structure with dynamically allocable in-band data channel and forward error correction byte capacity
ITMI20000545A1 (it) Metodo ed apparato per trasmettere/ricevere segnali digitali di livello stm-4(sdh) o sts-12(sonet) su due portanti rf in una sezione di rige
EP2077637B1 (en) System and method for protecting payload information in radio transmission
CN113078980A (zh) 一种数据传输的方法以及装置
US10771178B2 (en) Method for sending and receiving optical transport network (OTN) signal, OTN device, and system
JP4234055B2 (ja) 送信装置及び受信装置並びに送信方法及び受信方法並びに送信プログラム及び受信プログラム
US8848738B2 (en) Optical transmission device and optical transmission method
US6915348B1 (en) Validation of a connection between arbitrary end-points in a communications network using an augmented SPE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090828