JP2006133056A - 半導体装置および半導体素子 - Google Patents

Abstract

【課題】
水晶発振器が出力するクロック信号と外部からのクロック信号とが同時に半導体素子に入力されるのを防止できる半導体装置を提供すること。
【解決手段】
本発明にかかる半導体装置１は、半導体素子２０と水晶発振器３０とを備えている。
半導体素子２０は、水晶発振器３０が出力するクロック信号が入力される第一のクロック信号入力端子ＣＫと、外部からのクロック信号が入力される第二のクロック信号入力端子ＴＳＴとを有する。
【選択図】 図１

Description

この発明は、半導体装置および半導体素子に関し、特に圧電発振器を備えている半導体装置および圧電発振器に接続された半導体素子に関する。

従来から水晶発振器やセラミック発振器等の圧電発振器はコンピュータ機器のクロック源として広く活用されている。また、圧電発振器の周波数については、例えば、５０ＭＨｚ〜１２５ＭＨｚと広範な範囲にわたり、使用されている。
一方、パチンコ遊戯機器のような電子機器に対して、電子機器に搭載された圧電発振器と同一の周波数を入力することにより電子機器を誤動作させて、悪意に重要な制御情報が取得される場合があった。
このような悪意による制御情報の取得を防止するには、電子機器に搭載された圧電発振器の周波数を取得できないような仕組みにすることが考えられ、例えば、半導体装置の内部に半導体素子とあわせて圧電発振器を取り付けることが知られている（特許文献１）。

ところが、このような半導体装置を製造した後、たとえば出荷前の動作検査のため、半導体装置に所定のクロック信号を入力した場合、半導体装置内部の半導体素子は圧電発振器からのクロック信号の入力を受けると共に、外部からのクロック信号の入力を同時に受けることとなる。このとき、半導体装置内部の半導体素子は２つのクロック信号の入力を同時に受けることとなり、誤動作を生じてしまい、正確な動作検査を行えなかった。

なお、参考技術として、Ｆ／Ｆ（フリップフロップ）に接続される２つのクロック信号入力端子ＣＬＫ１およびＣＬＫ２を設け、テストモード時であるか、ノーマルモード時であるかに応じて、セレクタ回路１によってＣＬＫ１およびＣＬＫ２のＦ／Ｆへの接続を切り替えることができる集積回路のテスト装置が開示されている（特許文献２）。
特開平７−１２２９３７号公報（図６） 特開平１０−３０７１６７号公報（図１、段落００１４）

上述のように、半導体装置の動作検査を行おうとした場合、半導体装置内部に設けられた半導体素子に、圧電発振器が出力するクロック信号と外部からのクロック信号とが同時に入力されてしまい、半導体素子が誤動作してしまう問題があった。

本発明に係る半導体装置は、半導体素子と圧電発振器とを備え、上記半導体素子は、上記圧電発振器が出力するクロック信号が入力される第一のクロック信号入力端子と外部からのクロック信号が入力される第二のクロック信号入力端子とを有することを特徴とするものである。
このように、圧電発振器が出力するクロック信号が入力される第一のクロック信号入力端子と、外部からのクロック信号が入力される第二のクロック信号入力端子とを区別して設けたので、圧電発振器が出力するクロック信号と外部からのクロック信号とが同時に半導体素子に入力されるのを防止できる。

本発明により、圧電発振器が出力するクロック信号と外部からのクロック信号とが同時に半導体素子に入力されるのを防止できる半導体装置および半導体素子を提供することができる。

発明の実施の形態１．
本発明の実施の形態１に係る半導体装置の構成について、図に基づいて説明する。
図１は、本発明の実施の形態１に係る半導体装置の構成を示す上面図である。
図２は、本発明の実施の形態１に係る半導体装置におけるクロック信号の入力端子と内部回路の接続関係を示す図である。
図１において、半導体装置１は、複数本のリード１１の先端側が樹脂パッケージ１２の外部に露出するように構成されている。複数のリード１１には、コントロール信号用リードＣＮＴ（以下、リードＣＮＴと称する）、電源用リードＶＤＤ１（以下、リードＶＤＤ１と称する）、クロック信号用リードＣＬＫ（以下、リードＣＬＫと称する）、グランド用リードＧＮＤ１（以下、リードＧＮＤ１と称する）が含まれている。
また、図１に示されるように、樹脂パッケージ１２の中央部には、半導体素子２０が設けられている。また、圧電発振器としての水晶発振器３０が、半導体素素子２０上に積層されて設けられている。水晶発振器３０は所定の周波数のクロック信号を出力する。

半導体素子２０の上面であって外周縁近傍に、複数の端子２１が形成されている。複数の端子２１には、コントロール信号用端子ＣＮ（以下、端子ＣＮと称する）、電源用端子ＶＤＤ２（以下、端子ＶＤＤ２と称する）、テストクロック信号用端子ＴＳＴ（以下、端子ＴＳＴと称する）、クロック信号用端子ＣＫ（以下、端子ＣＫと称する）、グランド信号端子ＧＮＤ２（以下、端子ＧＮＤ２と称する）が含まれている。
水晶発振器３０の上面には、複数の端子３１が設けられている。具体的には電源用端子ＶＤＤ３（以下、端子ＶＤＤ３と称する）、クロック信号用端子ＣＬＫ０（以下、端子ＣＬＫ０と称する）、グランド用端子ＧＮＤ３（以下、端子ＧＮＤ３と称する）が設けられている。
ここで、水晶発振器３０では端子（ＣＬＫ０、ＧＮＤ３、ＶＤＤ３）以外の部分は絶縁物質で覆われているものとする。
また、図１に示されるように、リード１１、半導体素子２０上の端子２１および水晶発振器３０上の端子３１の間は、ワイヤー４１を用いたワイヤーボンディングにより電気的に接続されている。

リード１１、各端子２１、３１との間の接続関係を詳細に図に基づいて説明する。
図１に示されるように、リードＣＮＴおよび端子ＣＮの間はワイヤーボンディングにより電気的に接続されている。リードＣＮＴには、スイッチ４０を切り替えるための切替信号が入力される。

リードＶＤＤ１および端子ＶＤＤ２の間と、端子ＶＤＤ２および端子ＶＤＤ３の間は、ワイヤーボンディングにより電気的に接続されており、外部電源がリードＶＤＤ１、端子ＶＤＤ２および端子ＶＤＤ３を介して、半導体素子２０および水晶発振器３０に入力される。半導体素子２０および水晶発振器３０は入力される電源により動作する。
リードＣＬＫおよび端子ＴＳＴの間はワイヤーボンディングにより電気的に接続されており、外部からのクロック信号がリードＣＬＫ、端子ＴＳＴを介して半導体素子２０に入力される。

リードＧＮＤ１および端子ＧＮＤ２の間と、端子ＧＮＤ２および端子ＧＮＤ３の間はワイヤーボンディングにより電気的に接続されており、半導体素子２０の端子ＧＮＤ２および水晶発振器３０の端子ＧＮＤ３を接地電位に接続している。
端子ＣＫおよび端子ＣＬＫ０の間はワイヤーボンディングにより電気的に接続されており、水晶発振器３０が出力するクロック信号が、端子ＣＬＫおよび端子ＣＫを介して半導体素子２０に入力される。

また、図２に示されるように、半導体装置１は、端子ＴＳＴまたは端子ＣＫに入力されるクロック信号のいずれかを選択するスイッチ４０を備えている。スイッチ４０は、図２に示されたように、ＭＯＳトランジスタ２３ａ、２３ｂ、インバータ２３ｃにより構成されている。
バッファ２２ａ〜２２ｃは、端子ＣＮ、端子ＴＳＴおよび端子ＣＫと、半導体素子２０の内部回路との間にそれぞれ設けられており、当該バッファ２２ａ〜２２ｃに入力された信号を半導体素子２０の内部回路へ出力する。
図２に示されるように、抵抗２４は端子ＴＳＴと接地電位２５との間に設けられている。抵抗２４は端子ＴＳＴに信号入力がなかったときに接地電位２５にプルダウンさせるために設けられている。なお、抵抗２４には、外部からのクロック信号の出力インピーダンスと比較して抵抗値が大きい抵抗を使用している。

次に、図に基づいて、本発明の実施の形態１に係る半導体装置の動作について説明する。
図２において、通常動作時には、選択部としてのスイッチ４０により、端子ＣＬＫ０、端子ＣＫを介して入力されるクロック信号の入力が選択され、リードＣＬＫ、端子ＴＳＴを介して入力されるクロック信号の入力が非選択にされるように設定されている。
従って、通常動作時には、水晶発振器３０が出力するクロック信号が端子ＣＬＫ０、端子ＣＫを介して、半導体素子２０の内部回路へ出力される。このとき、半導体素子２０は水晶発振器３０のクロック信号に従って動作する。

次にテスト動作時においては、例えば、試験用機器を用いて、半導体装置１のリードＣＮＴにスイッチ４０を切り替えるための切替信号を入力する。リードＣＮＴにスイッチ４０を切り替えるための切替信号が入力されたとき（例えば、ＨＩＧＨレベルになったとき）、スイッチ４０により、端子ＣＬＫ０、端子ＣＫを介して入力されるクロック信号の入力を非選択にされ、リードＣＬＫ、端子ＴＳＴを介して入力されるクロック信号の入力が選択される。
そして、リードＣＬＫにテスト用のクロック信号が入力されると、テスト用のクロック信号は、リードＣＬＫ、端子ＴＳＴを介して、半導体素子２０の内部回路へ出力される。 また、抵抗２４により、端子ＴＳＴおよびバッファ２２ｂ間に残存する電位が、接地電位２５にプルダウンされる。なお、テスト用のクロック信号は、水晶発信器３０のクロック信号と同一周波数のものを用いる。

従って、テスト動作時には、半導体装置１の外部からのクロック信号がリードＣＬＫ、端子ＴＳＴを介して、半導体素子２０の内部回路へ出力される。このとき、半導体素子２０は外部からのクロック信号に従って動作する。
このように、水晶発振器３０が出力するクロック信号が入力される端子ＣＫと、外部からのクロック信号が入力される端子ＴＳＴとを区別して設けたので、水晶発振器３０が出力するクロック信号と外部からのクロック信号とが、同時に半導体素子２０に入力されるのを防止できる。また、外部からのクロック信号が入力される端子ＴＳＴは、水晶発振器３０には接続されていないので、外部からのクロック信号が水晶発信器３０に入力されることはなく、水晶発振器３０に誤動作を生じさせることはない。

また、端子ＴＳＴまたは端子ＣＫに入力されるクロック信号を選択するスイッチ４０を設けたので、半導体素子２０は、端子ＣＫに入力されるクロック信号の入力が選択されたときには、半導体素子２０は水晶発振器３０が出力するクロック信号に従って確実に動作でき、端子ＴＳＴに入力されるクロック信号の入力が選択されたときには、半導体素子２０は外部からのクロック信号に従って確実に動作できる。

また、抵抗２４を端子ＴＳＴと接地電位２５との間に設けたので、水晶発振器３０が出力するクロック信号に従って半導体素子２０が動作している間に、端子ＴＳＴおよびバッファ２２ｂ間の残存電位を接地電位２５にプルダウンさせることができ、バッファ２２ｂの電力消費を低減することができる。更には、抵抗２４の抵抗値は、外部からのクロック信号の出力インピーダンスと比較して大きい抵抗値としているので、半導体素子２０が、外部からのクロック信号に従って動作している間であっても、外部からのクロック信号の波形が抵抗２４による影響を受けることはない。

また、外部からのクロック信号がリードＣＬＫ、端子ＴＳＴに入力されたのを検知し、クロック信号の入力が検知されたときに、スイッチ４０により、端子ＣＫに入力されるクロック信号の入力を非選択とし、端子ＴＳＴに入力されるクロック信号の入力を選択するように構成してもよい。この場合、リードＣＮＴからスイッチ４０の切替信号を入力することなく、外部からのクロック信号のリードＣＬＫ、端子ＴＳＴへの入力に応じて、自動的に外部からのクロック信号を半導体素子２０の内部回路へ出力することができる。したがって、より簡便にかつ正確に、水晶発振器３０が出力するクロック信号と外部からのクロック信号とが同時に半導体素子２０に入力されるのを防止できる。
また、更に、外部からのクロック信号がリードＣＬＫ、端子ＴＳＴに所定のパルス数分、入力されたのを検知し、所定のパルス数のクロック信号の入力が検知されたときに、スイッチ４０により、端子ＣＫに入力されるクロック信号の入力を非選択とし、端子ＴＳＴに入力されるクロック信号の入力を選択するように構成してもよい。この場合も、同様の効果を奏する。

このように構成された本発明の実施の形態１に係る半導体装置１から、水晶発振器３０を取り外しても半導体装置１ａを構成できる。
図３は、本発明の実施の形態１に係る半導体装置から水晶発振器を取り外した構成を示す上面図である。
図４は、本発明の実施の形態１に係る半導体装置から水晶発振器を取り外した構成におけるクロック信号の入力端子と内部回路の接続関係を示す図である。
図３において、図１との相違点は、水晶発振器３０が半導体装置１ａの外部に設けられ、その関係から、端子ＶＤＤ２および端子ＶＤＤ３の間、端子ＣＬＫ０および端子ＣＫの間、端子ＧＮＤ２および端子ＧＮＤ３の間のワイヤー４１の接続がなくなっている点である。

また、半導体装置１ａの外部に配置された水晶発振器３０の端子ＣＬＫ０から半導体装置１ａのリードＣＬＫへ、水晶発振器３０のクロック信号が出力されている。また、水晶発振器３０の端子ＶＤＤ３には半導体装置１ａとは別に独自に電源が入力されている。また、水晶発振器３０の端子ＧＮＤ３は半導体装置１ａとは別に独自に接地電位３３に接続されている。

次に、図に基づいて、本発明の実施の形態１に係る半導体装置から水晶発振器を取り外した構成の動作について説明する。
図２と図４との相違点について、図２ではリードＣＬＫは端子ＴＳＴに接続されているのに対し、図４ではリードＣＬＫは端子ＣＫに接続されている点で相違する。また、常時、端子ＣＬＫ、端子ＣＫに入力されるクロック信号の入力が選択され、端子ＴＳＴに入力されるクロック信号の入力が非選択にされるように、例えばバッファ２２ａに対して、スイッチ４０を常時オン（例えば、ＨＩＧＨレベル）にする設定が行われている。

水晶発振器３０は端子ＶＤＤ３から電源の供給を受けて、所定のクロック信号を端子ＣＬＫ０から半導体装置１のリードＣＬＫへ出力する。
リードＣＬＫに入力された水晶発振器３０のクロック信号は、半導体素子２０の端子ＣＫへ出力される。そして、半導体素子２０は水晶発振器３０のクロック信号に従って動作する。なお、端子ＴＳＴには何ら信号は入力されず、抵抗２４により端子ＴＳＴおよびバッファ２２ｂ間に残存する電位が接地電位２５にプルダウンされるので、バッファ２２ｂの消費電力を低減できる。

このように、本発明の実施の形態１に係る半導体装置１から水晶発振器３０を取り外した構成であっても半導体装置１ａを構成できる。このとき、同一の半導体素子２０および水晶発振器３０を用いたとしても、リードＣＬＫの接続先を半導体素子２０の端子ＴＳＴから端子ＣＫへ変更するだけで、容易に水晶発振器３０を取り外した半導体装置１ａを構成できる。従って、水晶発振器３０を半導体装置の内部に搭載する場合と半導体装置の外部に取り外す場合とを自由に選択できる。

次に、本発明の実施の形態１の半導体装置の別の実施例について説明する。
図５は、本発明の実施の形態１の別の実施例に係る半導体装置におけるクロック信号の入力端子と内部回路の接続関係を示す図である。
図５において、図２との相違点は、新たに識別子記憶部２６および照合部２７を備えた点である。
識別子記憶部２６は識別子としての所定の記号または文字で構成された複数のキー複数個（例えば、キー１（ＡＢＣ１２３）、キー２（ＡＢＢ２３１）、キー３（ＡＢＡ３２１）、・・・）を記憶している。なお、複数のキーは予め設定されている。
照合部２７は、リードＣＮＴから端子ＣＮを介して入力されるキーと、識別子記憶部２６に記憶されているキーとを比較して、両キーが一致したとき、スイッチ４０を切り替えるための切替信号を出力する。
これにより、外部からリードＣＬＫ、端子ＴＳＴを介して半導体素子２０の内部回路へクロック信号を供給することが可能となる。

このように構成された本発明の実施の形態１の別の実施例に係る半導体装置の動作について、図に基づいて説明する。
通常動作時からテスト動作時に切り替えようとしたとき、例えばキー１（ＡＢＣ１２３）をリードＣＮＴに入力する。リードＣＮＴに入力されたキー１は端子ＣＮおよびバッファ２２ａを介して、照合部２７へ出力される。
次に、照合部２７は、入力されたキー１と、識別子記憶部２６に記憶された複数のキーの全てとを比較して、いずれかが一致した場合には、スイッチ４０を切り替えるための切替信号を出力する。

次に、スイッチ４０により、端子ＣＬＫ０、端子ＣＫに入力されるクロック信号の入力が非選択にされ、リードＣＬＫ、端子ＴＳＴに入力されるクロック信号の入力が選択される。また、半導体装置１は、水晶発振器３０のクロック信号を読み出し可能に設定される。
次に、読み出し可能となった水晶発振器３０のクロック信号を読み出して、テスト用のクロック信号としてリードＣＬＫに入力する。
そして、リードＣＬＫに入力されたテスト用のクロック信号は、リードＣＬＫ、端子ＴＳＴを介して、半導体素子２０の内部回路へ出力される。
本実施例において、識別子記憶部２６に設定されるキーを１個としてもよく、又は設定された複数のキーのうちフラグを付加した１個のキーと一致した場合にのみスイッチ４０が切り替えられ、外部から半導体素子２０の内部回路へクロック信号を供給することが可能となるように構成してもよい。

このように、本発明の実施の形態１の別の実施例に係る半導体装置では、スイッチ４０を動作するための所定の識別子としてのキーが設定されているので、水晶発振器３０が出力するクロック信号と外部からのクロック信号とが同時に半導体素子２０に入力されるのを防止できることに加えて、キーを秘密にしておくことにより、製造者およびユーザ以外の第三者が外部からクロック信号を供給して半導体素子２０の内部回路のＲＯＭ等に記録されたプログラムを読み出すことがきわめて困難となり、秘匿性が向上するという効果が生じる。
なお、キーの入力にはリードＣＮＴを用いる態様で説明したが、それ以外の複数のリードに複数のキー入力がされる場合にも、適用される。この場合には、例えば、複数のキーの組合せが識別子記憶部２６に記憶されたキーと一致したときに、スイッチ４０の切替信号をバッファ２２ａへ出力するようにする。

発明の実施の形態２．
本発明の実施の形態２に係る半導体装置の構成について、図に基づいて説明する。
図６は、本発明の実施の形態２に係る半導体装置の構成を示す透視図である。
図６と図１との相違点は、図１では水晶発振器３０は半導体素子２０の上に積層されて設けられているのに対し、図６では水晶発振器３０は半導体素子３０と並列に配置されている点で相違する。
このように半導体装置１ｂを構成しても、本発明の実施形態１と同様の効果を奏することができる。

本発明の実施の形態１に係る半導体装置の構成を示す上面図である。 本発明の実施の形態１に係る半導体装置におけるクロック信号の入力端子と内部回路の接続関係を示す図である。 本発明の実施の形態１に係る半導体装置から水晶発振器を取り外した構成を示す上面図である 本発明の実施の形態１に係る半導体装置から水晶発振器を取り外した構成におけるクロック信号の入力端子と内部回路の接続関係を示す図である。 本発明の実施の形態１の別の実施例に係る半導体装置におけるクロック信号の入力端子と内部回路の接続関係を示す図である。 本発明の実施の形態２に係る半導体装置の構成を示す透視図である。

符号の説明

１ 半導体装置、 １１ リード、 １２ 樹脂パッケージ、 ２１、３１ 端子、 ２０ 半導体素子、 ２６ 識別子記憶部、 ２７ 照合部、 ３０ 水晶発振器、 ４０ スイッチ、 ＣＮＴ コントロール信号用リード、 ＣＮ コントロール信号用端子、 ＶＤＤ１ 電源用リード、 ＶＤＤ２、ＶＤＤ３ 電源用端子、 ＣＬＫ クロック信号用リード、 ＣＫ、ＣＬＫ０ クロック信号用端子、 ＧＮＤ１ グランド用リード、 ＧＮＤ２、ＧＮＤ３ グランド用端子、 ＴＳＴ テストクロック信号用端子。

Claims (12)

1. 半導体素子と圧電発振器とを備え、
   上記半導体素子は、上記圧電発振器が出力するクロック信号が入力される第一のクロック信号入力端子と外部からのクロック信号が入力される第二のクロック信号入力端子とを有することを特徴とする半導体装置。
2. 上記第一または第二のクロック信号入力端子に入力されるクロック信号のいずれかを選択する選択部を備え、
   上記半導体素子は、上記選択部により、
   上記第一のクロック信号入力端子に入力されるクロック信号が選択されたとき、上記圧電発振器が出力するクロック信号で動作し、
   上記第二のクロック信号入力端子に入力されるクロック信号が選択されたとき、上記外部からのクロック信号で動作することを特徴とする請求項１に記載の半導体装置。
3. 上記外部からのクロック信号が上記第二のクロック信号入力端子に入力されたとき、
   上記選択部により、上記第二のクロック信号入力端子に入力されるクロック信号が選択されることを特徴とする請求項２に記載の半導体装置。
4. 所定のパルス数の上記外部からのクロック信号が、上記第二のクロック信号入力端子に入力されたとき、
   上記選択部により、上記第二のクロック信号入力端子に入力されるクロック信号が選択されることを特徴とする請求項２に記載の半導体装置。
5. 上記選択部を動作するための所定の識別子が設定されており、入力された識別子が上記所定の識別子と一致したときのみ、上記選択部が動作することを特徴とする請求項２に記載の半導体装置。
6. 上記半導体素子および上記圧電発振器は積層されて構成されたことを特徴とする請求項１に記載の半導体装置。
7. 上記半導体素子および上記圧電発振器は並列配置されて構成されたことを特徴とする請求項１に記載の半導体装置。
8. 同一の半導体装置内部に設けられた圧電発振器が出力するクロック信号が入力される第一のクロック信号入力端子と外部からのクロック信号が入力される第二のクロック信号入力端子とを有することを特徴とする半導体素子。
9. 上記第一または第二のクロック信号入力端子に入力されるクロック信号のいずれかを選択する選択部を備え、
   上記半導体素子は、上記選択部により、
   上記第一のクロック信号入力端子に入力されるクロック信号が選択されたとき、上記圧電発振器が出力するクロック信号で動作し、
   上記第二のクロック信号入力端子に入力されるクロック信号が選択されたとき、上記外部からのクロック信号で動作することを特徴とする請求項８に記載の半導体素子。
10. 上記外部からのクロック信号が上記第二のクロック信号入力端子に入力されたとき、
    上記選択部により、上記第二のクロック信号入力端子に入力されるクロック信号が選択されることを特徴とする請求項８に記載の半導体素子。
11. 所定のパルス数の上記外部からのクロック信号が上記第二のクロック信号入力端子に入力されたとき、
    上記選択部により、上記第二のクロック信号入力端子に入力されるクロック信号が選択されることを特徴とする請求項８に記載の半導体素子。
12. 上記選択部を動作するための所定の識別子が設定されており、入力された識別子が上記所定の識別子と一致したときのみ、上記選択部が動作することを特徴とする請求項８に記載の半導体素子。

Images