JP2009094853A - 温度補償型圧電発振器 - Google Patents
温度補償型圧電発振器 Download PDFInfo
- Publication number
- JP2009094853A JP2009094853A JP2007264200A JP2007264200A JP2009094853A JP 2009094853 A JP2009094853 A JP 2009094853A JP 2007264200 A JP2007264200 A JP 2007264200A JP 2007264200 A JP2007264200 A JP 2007264200A JP 2009094853 A JP2009094853 A JP 2009094853A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- switch
- temperature
- piezoelectric oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】温度補償型圧電発振器に不具合が生じた場合に、その分析、または再温度補償のできる圧電発振器を得る。
【解決手段】発振回路5と、発振回路5の温度補償を行う温度補償回路5と、温度補償回路5の温度補償データを記憶するEEPROM7と、EEPROM7に温度補償データを書き込むための調整端子T1〜Tnと、EEPROM7と調整端子T1〜Tnとの間に設けられ、EEPROM7と調整端子T1〜Tnとの間の回路の開閉を行うスイッチSW1〜SWnと、スイッチSW1〜SWnの開閉を制御するスイッチ制御回路と、スイッチ制御回路に制御信号を供給するための制御端子Tsと、を備え、スイッチ制御回路は、制御端子Tsから入力された制御信号と、EEPROM7に記憶されたメモリデータとに基づいて、スイッチSW1〜SWnの開閉制御を行うようにした。
【選択図】図1
【解決手段】発振回路5と、発振回路5の温度補償を行う温度補償回路5と、温度補償回路5の温度補償データを記憶するEEPROM7と、EEPROM7に温度補償データを書き込むための調整端子T1〜Tnと、EEPROM7と調整端子T1〜Tnとの間に設けられ、EEPROM7と調整端子T1〜Tnとの間の回路の開閉を行うスイッチSW1〜SWnと、スイッチSW1〜SWnの開閉を制御するスイッチ制御回路と、スイッチ制御回路に制御信号を供給するための制御端子Tsと、を備え、スイッチ制御回路は、制御端子Tsから入力された制御信号と、EEPROM7に記憶されたメモリデータとに基づいて、スイッチSW1〜SWnの開閉制御を行うようにした。
【選択図】図1
Description
本発明は、温度補償型圧電発振器に関し、特に出荷後に温度補償圧電発振器に不具合が生じた場合に温度補償圧電発振器の原因分析等を行うのに好適なものである。
圧電発振器は周波数安定度、小型軽量、低価格等の優れた点を有するため、通信機器や電子機器等の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償圧電発振器(TCXO)は、携帯電話等に広く用いられている。しかし、昨今、携帯電話の多機能化、薄型化と相まって温度補償圧電発振器の小型化への要求は一段と強くなってきている。温度補償圧電発振器が小型化されると、温度補償データを書き込む端子間の間隔が狭くなり、温度補償圧電発振器を搭載する際に、搭載側の機器の接続用ランドと短絡事故が生じる虞があった。そこで、短絡事故を無くすべく、種々の改善が図られている。例えば、特許文献1には、搭載機器側の接続用ランドとの短絡防止を図るべく、水晶発振器の主基板部から補助基板部を分割し、補助電極端子を無くした表面実装型水晶発振器が開示されている。
図7(a)、(b)、(c)は、複数のセラミック基板が縦横に配列されたシート状セラミック基板を分割し、得られたセラミック基板50の平面図、正面図及び裏面図である。図7(a)の平面図に示すように、セラミック基板50は、主基板51と補助基板52とかなり、主基板51の四隅には接合用の電極57が形成されている。また、図7(b)の正面図に示すように、主基板51の側面には外部回路との接続用電極端子54が形成されている。そして、図7(c)の裏面図に示すように主基板51の裏面には外部回路との接続用電極端子54が形成され、補助基板52の裏面には補助電極端子53が形成されている。
セラミック基板50には図7に示すように、分割線Bが形成されており、この分割線Bに沿って、主基板51と補助基板52とが分割される構造となっている。主基板51には、発振回路、温度補償回路、メモリ等を有するICチップが搭載され、更に前記接合用の電極57を用いて、主基板51の上に平面実装型の水晶振動子が載置、接合されると共に、電気的にも接続される。補助基板52には、ICチップ内のメモリに温度補償データを書き込むための補助電極端子53、53・・が形成されている。主基板51に搭載した水晶振動子の温度特性を測定し、水晶振動子の温度特性を補償するデータを、補助電極端子53を用いてICチップのメモリに書き込んだ後、補助基板52を分割線Bから切り離し、水晶発振器を完成する。
特開2004−343372公報
しかしながら、特許文献1に開示された構造の圧電発振器では、ICチップ内のメモリを操作する電極端子を切除したので、水晶発振器の小型化を図る際に、搭載側の機器の接続用ランドとの間で短絡する事故は無くなるものの、圧電発振器を出荷した後に不具合が生じた場合、ICチップ内のメモリの状態をチェックする電極端子が無く原因を分析したり、あるいは圧電発振器を修復したりすることが出来ないという問題があった。
本発明は上記問題を解決するためになされたもので、不具合の分析や再調整等を容易に行うことができる温度補償型圧電発振器を提供することにある。
本発明は上記問題を解決するためになされたもので、不具合の分析や再調整等を容易に行うことができる温度補償型圧電発振器を提供することにある。
本発明の温度補償型圧電発振器は、発振回路と、発振回路の温度補償を行う温度補償回路と、温度補償回路の温度補償データを記憶するメモリ回路と、メモリ回路に温度補償データを書き込むための調整端子と、メモリ回路と調整端子との間に設けられ、メモリ回路と調整端子との間の回路の開閉を行うスイッチと、スイッチを開閉制御するための制御信号が供給される制御端子と、を備えたことを特徴とする。
このように構成すると、調整端子に入力されるクロック信号、CS信号、データ信号等を、制御端子から制御信号により確実にメモリに書き込むことができるという効果がある。
このように構成すると、調整端子に入力されるクロック信号、CS信号、データ信号等を、制御端子から制御信号により確実にメモリに書き込むことができるという効果がある。
また、本発明の温度補償型圧電発振器は、スイッチを開閉制御するためのスイッチ制御信号を出力するスイッチ制御回路と、スイッチ制御回路を制御する前記制御信号を供給するための前記制御端子と、を備え、スイッチ制御回路は、制御端子から入力された制御信号とメモリ回路に記憶されたメモリデータとに基づいて、スイッチの開閉制御を行うことを特徴とする。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に入力されるデータ信号等を用いて、メモリの内容を書き改めることができるという効果がある。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に入力されるデータ信号等を用いて、メモリの内容を書き改めることができるという効果がある。
また、本発明の温度補償型圧電発振器は、スイッチ制御回路とスイッチとの間にスイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に接続されたスイッチを動作させるので、調整端子に入力されたデータのメモリへの書き込み処理が完了した後に、スイッチがOFFとなるので、メモリの書き込みがより確実となるという効果がある。
このように構成すると、メモリに格納された情報と、制御端子から制御信号とに基づいて、調整端子に接続されたスイッチを動作させるので、調整端子に入力されたデータのメモリへの書き込み処理が完了した後に、スイッチがOFFとなるので、メモリの書き込みがより確実となるという効果がある。
また、本発明の温度補償型圧電発振器は、調整端子にプルダウン抵抗、又はプルアップ抵抗を接続した温度補償型圧電発振器を構成する。
このように構成すると、プルダウン抵抗、又はプルアップ抵抗が接続された後段の増幅器(バッファ)の動作がより確実に動作するという利点がある。
このように構成すると、プルダウン抵抗、又はプルアップ抵抗が接続された後段の増幅器(バッファ)の動作がより確実に動作するという利点がある。
また、本発明の温度補償型圧電発振器は、スイッチ制御回路は、NAND回路と増幅器とからなり、増幅器の入力を制御端子に接続すると共に増幅器の出力をNAND回路の一方の端子に接続し、NAND回路の他方の端子をメモリ回路に接続し、NAND回路の出力によりスイッチを開閉することを特徴とする。
このように構成すると、スイッチ制御回路を容易に構成することができる。
このように構成すると、スイッチ制御回路を容易に構成することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図1は、本発明に係る第1の実施の形態の温度補償型圧電発振器の構成を示す機能ブロック図である。温度補償型圧電発振器1は、圧電振動子Xを有する発振回路5と、圧電振動子Xの周波数の温度補償を行う温度補償回路6と、温度補償回路6の温度補償データを記憶するメモリ回路7と、メモリ回路7に前記温度補償データを書き込むための複数の調整端子T1、T2、・・Tnと、を備えている。そして、メモリ回路7と複数の調整端子T1、T2、・・Tnとの間に設けられ、メモリ回路7と調整端子T1、T2、・・Tnとの間の回路を開閉する複数のスイッチSW1、SW2、・・SWnと、複数のスイッチT1、T2、・・Tnの開閉を制御するスイッチ制御回路9と、スイッチ制御回路9に制御信号を供給するための制御端子Tsと、を備えている。更に、スイッチ制御回路9は、制御端子Tsから入力された制御信号と、メモリ回路7に記憶されたメモリデータとに基づいて、複数のスイッチSW1、SW2、・・SWnの開閉制御を行うように構成されている(nは自然数)。
発振回路5の一例としては、図8に示すようなコルピッツ型圧電発振回路がある。コルピッツ型圧電発振回路は、トランジスタTrのコレクタを、抵抗23を介して電源Vccに接続し、ベースにはブリーダー抵抗R21、R22を介してバイアス電圧を供給し、ベースとエミッタ間に容量C21を接続する。さらに、トランジスタTrのエミッタと接地間に、エミッタ抵抗REと容量C22とを並列接続した回路を接続し、圧電振動子Xと負荷容量CLとの直列接続回路をベース−接地間に接続し、出力OUTはコレクタから容量Coを介して取り出す。なお、トランジスタTrのコレクタは、バイパスコンデンサCcを介して高周波的に接地されている。
温度補償回路6の一例としては、図9に示すような低温用及び高温用MOS容量素子ML、MHを用いた温度補償回路が知られている。この温度補償回路は、低温用及MOS容量素子MLと容量C24との直列回路と、高温用MOS容量素子MHと、の並列回路で可変容量回路を構成する。低温用MOS容量素子のゲートに容量C25の一方の端子を接続し、他方の端子を接地する。そして、低温用及MOS容量素子のゲートと、高温用MOS容量素子MHのバックゲートとの接点に基準電圧Vrefを印加し、低温用及MOS容量素子のバックゲートに抵抗R24を介して低温用補償電圧VLを、高温用MOS容量素子MHのゲートに抵抗R25を介して高温用補償電圧VHを、印加する構成となっている。高温用MOS容量素子MHのゲートを発振回路の圧電振動子の一方の端子と接続して、温度補償型圧電発振器を構成する。
温度補償回路6の温度補償データを記憶するメモリ回路7としては、例えばEEPROM(Electronically Erasable and Programmable Read Only Memory)がある。EEPROM7に温度補償データを書き込む手順について、図1を用いて説明する。図1に示すように、調整端子Ti(i=1〜n)、スイッチSWi、抵抗Ri(i=1〜n)及び増幅器Ai(i=1〜n)は、夫々複数個ある。調整回路は調整端子とEEPROM7との間にそれぞれあり、例えば、調整端子TiとEEPROM7との間には第iの調整回路(i=1〜n)が接続されている。第iの調整回路は、スイッチSWiと、抵抗Riと、増幅器Aiと、を備え、スイッチSWiは増幅器Aiの入力に接続され、増幅器Ai出力はEEPROM7の端子に接続され、スイッチSWiと増幅器Aiとの接続点は、抵抗Riを介して接地される。調整端子Tiは、第iの調整回路のスイッチSWiに接続される。
制御端子Tsと、スイッチ制御回路9とは、図1の例では夫々1個としてある。スイッチ制御回路9は、増幅器(バッファ)Asと、NAND回路8と、抵抗Rsと、を備え、増幅器Asの出力とNAND素子8の一方の入力bとを接続すると共に、EEPROM7の出力と、NAND回路8の一方の入力aとを接続して構成される。そして、制御信号を供給する制御端子Tsは増幅器Asの入力に接続され、NAND回路8の出力は前記スイッチSWiに接続される。なお、増幅器Asの入力と接地間には抵抗Rs(図1の例はプルダウン抵抗)が挿入される。
図2(a)は、EEPROM7と、スイッチ制御回路9と、制御端子Tsと、第i番目(i=1〜n)の調整回路と、調整端子Tiと、を示した回路図である。EEPROM7に温度補償データを書き込むとき(調整時と称す)の手順を説明する。EEPROM7の初期処理として、例えば、全てのメモリに「0」を入力しておくものとする。図2(a)に示すように、EEPROM7の例えば、最終ビットの1ビット分の「0」を出力し、Low電圧(以下、Lと記す)とする。制御端子Tsの電圧にLを加えると、NAND回路8の端子bの電圧はHigh(以下、Hと記す)となり、NAND回路8の出力端子cの電圧はHとなって、スイッチSWiがON状態となり、調整端子Tiに入力されたデータがEEPROM7に書き込まれる。
書き込みが終了したとき(調整終了時)には、EEPROM7の例えば、最終ビットの1ビット分のメモリに「1」を格納する。この1ビット分のメモリ「1」を出力するとき、例えば出力電圧がHとなるように設定する。NAND回路8の端子aの電圧はHとなり、NAND回路8の端子bはHであり、NAND回路8の出力端子cはLとなって、スイッチSWiがOFFとなり、調整端子Tiからデータ書き込みはできなくなる。例えば、出荷した温度補償型圧電発振器に不具合が生じた場合には、該温度補償型圧電発振器の不具合分析が必要となる。分析時あるいは再調整時には、制御端子Tsの電圧をHとする。NAND回路8の端子bの電圧はLとなり、EEPROM7の最下段の1ビット分のメモリからは電圧Hが出力されるので、スイッチSWiはONとなり、調整端子Tiのデータが再書き込み可能な状態になる。図2(b)は、EEPROM7の最終ビットの1ビット分のメモリの状態「0」又は「1」、つまりと、NAND回路8の端子aの電圧ではL又はHと、NAND回路8の端子bの電圧の状態(制御端子Tsの電圧は端子bの電圧と逆の状態)と、NAND回路8の端子cの電圧の状態と、スイッチSWiのON/OFFと、を一覧表にした図である。
図3は第2の実施の形態の温度補償型圧電発振器2の構成を示す回路である。図1に示した温度補償型圧電発振器1の回路構成と異なる点は、スイッチ制御回路9にある。スイッチ制御回路9のNAND回路8の出力と、スイッチSWi(i=1〜n)との間に遅延回路10を挿入した点である。NAND回路8の出力に遅延回路10を設けたことによりデータの書き込み終了した後に、スイッチSWiがOFFとなるのでデータの書き込みを確実に行えるという効果がある。
図4(a)は、第3の実施の形態の温度補償型圧電発振器3の構成を示す回路で、実際の回路構成に近い回路図である。調整端子Tiは、Vcont/CLK端子、Cs端子、DATA端子であり、スイッチSWiはスイッチSW1、SW2である。抵抗Riは抵抗R1、R2であり、増幅器Aiは増幅器A1、A2である。スイッチ制御回路9の構成は、図3のスイッチ制御回路9と同様である。図3の回路構成と異なる点は、データ書き込み用の増幅器A1に並列に読み出し用の増幅器A’1を設けた点である。読み出し用の増幅器A’1を設けることにより、不具合分析が容易となる。図4(b)はデータの書き込み、読み出しのタイミングチャート図である。データの書き込み時のタイミングを説明すると、スイッチ制御回路9を動作させて、データ用のスイッチSW1、Cs用のスイッチSW2を共にONとする。Cs端子の電圧をHにすると共に、Vcont/CLK端子をクロック信号とし、DATA端子にデータを入力する。図4(b)ではクロック信号の立ち下がり時にデータを書き込むように図示している。遅延回路10を設けたことによりスイッチSW1、SW2がOFFとなるタイミングが、遅延回路10の遅延時間tdだけ遅くなり、メモリ7の書き込みが終了した後に、スイッチSW1、SW2がOFFとなるのでデータの書き込み処理がより確実となるという効果がある。
図1〜図4において、調整回路のスイッチと増幅器との接続点と接地との間、及びスイッチ制御回路9の増幅器Asの入力と接地との間にそれぞれプルダウン抵抗を挿入したのは、スイッチがOFFの状態でその点の電位をLの状態に安定化させて回路の動作を確実に安定状態とするためである。また、図5はスイッチ制御回路9の増幅器As1の入力にプルアップ抵抗を用いた例である。増幅器As1の入力に抵抗Rsの一方の端子を接続し、他方の端子を安定した電圧源に接続する。プルアップ抵抗Rsを用いて図4に示す実施例と同じ機能をもたせる場合は、2個の増幅器As1、As2が必要となる。プルダウン抵抗又はプルアップ抵抗は、IC内部に設けるのが望ましいが、ICの外に付けてもよい。
図6は、第4の実施例の温度補償型圧電発振器4の回路構成を示す機能ブロック図であり、図1に示した温度補償型圧電発振器1と異なる点は、スイッチ制御回路9の構成である。スイッチ制御回路9は、増幅器(バッファ)Asと、抵抗Rsと備え、増幅器Asの入力と接地間に抵抗Rsが挿入される。制御端子Tsが増幅器(バッファ)Asの入力に接続され、増幅器(バッファ)Asの出力をスイッチSWi(i=1〜n)に供給する。抵抗Rsはプルダウン抵抗として機能し、この点の電位を安定化し、増幅器(バッファ)Asは入力信号の波形を整形し、誤動作を無くする効果がある。
1、2、3、4 温度補償型圧電発振器、5 発振回路、6 温度補償回路、7 メモリ回路、8 NAND回路、9 スイッチ制御回路、10 遅延回路、T1、T2、・・Tn 調整端子、Ts 制御端子、A1、A’1、A2、・・An、As、As1、As2 増幅器、R1、R2、・・Rn、Rs 抵抗、SW1、SW2、・・SWn スイッチ、a、b NAND回路の入力端子、c NAND回路の出力端子
Claims (5)
- 発振回路と、前記発振回路の温度補償を行う温度補償回路と、前記温度補償回路の温度補償データを記憶するメモリ回路と、前記メモリ回路に前記温度補償データを書き込むための調整端子と、前記メモリ回路と前記調整端子との間に設けられ、前記メモリ回路と前記調整端子との間の回路の開閉を行うスイッチと、前記スイッチを開閉制御するための制御信号が供給される制御端子と、を備えたことを特徴とする温度補償型圧電発振器。
- 前記スイッチを開閉制御するためのスイッチ制御信号を出力するスイッチ制御回路と、前記スイッチ制御回路を制御する前記制御信号を供給するための前記制御端子と、を備え、前記スイッチ制御回路は、前記制御端子から入力された制御信号と前記メモリ回路に記憶されたメモリデータとに基づいて、前記スイッチの開閉制御を行うことを特徴とする請求項1に記載の温度補償型圧電発振器。
- 前記スイッチ制御回路とスイッチとの間に前記スイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする請求項2に記載の温度補償型圧電発振器。
- 前記調整端子にプルダウン抵抗又はプルアップ抵抗を接続したことを特徴とする請求項2又は3に記載の温度補償型圧電発振器。
- 前記スイッチ制御回路は、NAND回路と増幅器とからなり、前記増幅器の入力を前記制御端子に接続すると共に前記増幅器の出力を前記NAND回路の一方の端子に接続し、前記NAND回路の他方の端子を前記メモリ回路に接続し、前記NAND回路の出力により前記スイッチを開閉することを特徴とする請求項2乃至4のいずれかに記載の温度補償型圧電発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264200A JP2009094853A (ja) | 2007-10-10 | 2007-10-10 | 温度補償型圧電発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264200A JP2009094853A (ja) | 2007-10-10 | 2007-10-10 | 温度補償型圧電発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094853A true JP2009094853A (ja) | 2009-04-30 |
Family
ID=40666355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007264200A Withdrawn JP2009094853A (ja) | 2007-10-10 | 2007-10-10 | 温度補償型圧電発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014137272A (ja) * | 2013-01-16 | 2014-07-28 | Denso Corp | 電圧監視装置 |
-
2007
- 2007-10-10 JP JP2007264200A patent/JP2009094853A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014137272A (ja) * | 2013-01-16 | 2014-07-28 | Denso Corp | 電圧監視装置 |
US10139453B2 (en) | 2013-01-16 | 2018-11-27 | Denso Corporation | Battery voltage monitoring device using capacitor circuit and switch failure detection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100416456B1 (ko) | 온도 보상형 발진기, 온도 보상형 발진기의 제어방법 및무선 통신 장치 | |
CN105871335B (zh) | 晶体振荡装置以及半导体装置 | |
US8564378B2 (en) | Voltage-controlled oscillating circuit and crystal oscillator | |
JP4244865B2 (ja) | 圧電発振器および電子機器 | |
US20070126316A1 (en) | Electronic device | |
US7808333B2 (en) | IC for control of temperature-compensated crystal oscillator | |
US20030155984A1 (en) | Temperature-compensated crystal oscillator | |
US20070126485A1 (en) | Voltage-controlled oscillator | |
JP5252172B2 (ja) | 圧電デバイスおよび電子機器 | |
JP2009094853A (ja) | 温度補償型圧電発振器 | |
JP2009094854A (ja) | 温度補償型圧電発振器 | |
JP3960037B2 (ja) | 温度補償型水晶発振器 | |
JP4370893B2 (ja) | 圧電発振器、及び製造方法 | |
JP2005217773A (ja) | 電圧制御型圧電発振器 | |
JP2009094926A (ja) | 温度補償型圧電発振器 | |
JPH06140838A (ja) | 水晶発振器 | |
CN113179086B (zh) | 振荡电路、振荡器和振荡电路的动作模式切换方法 | |
JPH08186442A (ja) | 温度補償型水晶発振器 | |
JP2001102869A (ja) | 表面実装パッケージ | |
US20240030871A1 (en) | Circuit Unit And Vibrator Device | |
JP2001057509A (ja) | 発振回路 | |
US11949380B2 (en) | Method of manufacturing oscillator and oscillator | |
JP2009081700A (ja) | 圧電デバイス、電子機器および圧電デバイスの製造方法 | |
JP5585855B2 (ja) | 圧電デバイス、電子機器および圧電デバイスの実装方法 | |
KR100561932B1 (ko) | 감소된 지터를 갖는 집적된 오실레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |