JP2009094854A - 温度補償型圧電発振器 - Google Patents

Abstract

【課題】出荷した温度補償型圧電発振器の分析、再調整を行えるようにした温度補償型圧電発振器を得る。
【解決手段】圧電振動子５と、発振回路、発振回路の温度補償を行う温度補償回路、及び温度補償回路の温度補償データを記憶するメモリ回路等が構成された半導体素子２０と、絶縁材料から成り、上面側に圧電振動子５と半導体素子２０とを搭載するための搭載用パッドを有すると共に、下面側に実装端子１６、１７、１８及びメモリ回路に前記温度補償データを書き込むための調整端子Ｔ１、Ｔ２、Ｔ３を有する回路基板１０と、を備えている。回路基板１０には、下面側以外の領域に調整端子Ｔ１、Ｔ２、Ｔ３を介して温度補償データの書き込みを制御する制御端子Ｔｓを設けるようにした。
【選択図】図１

Description

本発明は、温度補償型圧電発振器に関し、特に出荷後に温度補償圧電発振器に不具合が生じた場合に温度補償圧電発振器の原因分析等を行うのに好適なものである。

圧電発振器は周波数安定度、小型軽量、低価格等の優れた点を有するため、通信機器や電子機器等の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償型圧電発振器（ＴＣＸＯ）は、携帯電話等に広く用いられている。しかし、昨今、携帯電話の多機能化、薄型化と相まって温度補償型圧電発振器の小型化への要求は一段と強くなってきている。その為、圧電振動子以外の回路を集積化した構成の温度補償型圧電発振器が主流となっている。しかし、温度補償型圧電発振器が小型化されると、集積回路内のメモリに温度補償データを書き込む為の調整端子と実装用等の他の端子との間隔が狭くなり、温度補償型圧電発振器を搭載する際に、調整用端子が搭載側の機器の接続用ランドと短絡事故が生じる虞があった。そこで、短絡事故を無くすべく、種々の改善が図られている。例えば、特許文献１には、搭載機器側の接続用ランドとの短絡防止を図るべく、水晶発振器の主基板部から補助基板部を分割し、補助電極端子を無くした表面実装型水晶発振器が開示されている。

図７（ａ）、（ｂ）、（ｃ）は、複数のセラミック基板が縦横に配列されたシート状セラミック基板を分割し、得られたセラミック基板５０の平面図、正面図及び裏面図である。図７（ａ）の平面図に示すように、セラミック基板５０は、主基板５１と補助基板５２とかなり、主基板５１の四隅には接合用の電極５７が形成されている。また、図７（ｂ）の正面図に示すように、主基板５１の側面には外部回路との接続用電極端子５４が形成されている。そして、図７（ｃ）の裏面図に示すように主基板５１の裏面には外部回路との接続用電極端子５４が形成され、補助基板５２の裏面には補助電極端子５３が形成されている。

セラミック基板５０には図７に示すように、分割線Ｂが形成されており、この分割線Ｂに沿って、主基板５１と補助基板５２とが分割される構造となっている。主基板５１には、発振回路、温度補償回路、メモリ等を有するＩＣチップが搭載され、更に前記接合用の電極５７を用いて、主基板５１の上に平面実装型の水晶振動子が載置、接合されると共に、電気的にも接続される。補助基板５２には、ＩＣチップ内のメモリに温度補償データを書き込むための補助電極端子５３、５３・・が形成されている。主基板５１に搭載した水晶振動子の温度特性を測定し、水晶振動子の温度特性を補償するデータを、補助電極端子５３を用いてＩＣチップのメモリに書き込んだ後、補助基板５２を分割線Ｂから切り離し、水晶発振器を完成する。
特開２００４−３４３３７２公報

しかしながら、特許文献１に開示された構造の圧電発振器では、ＩＣチップ内のメモリを操作する電極端子を切除したので、水晶発振器の小型化を図る際に、搭載側の機器の接続用ランドとの間で短絡する事故は無くなるものの、圧電発振器に不具合が生じた場合、ＩＣチップ内のメモリの状態をチェックする電極端子が無く、原因分析が出来ないという問題と、当該圧電発振器を修復することが不可能になるという問題とがあった。
本発明は上記問題を解決するためになされたもので、不具合の分析や再調整等を容易に行うことができる温度補償型圧電発振器を提供することにある。

本発明の温度補償型圧電発振器は、圧電振動子と発振用回路とを備えた発振回路と、該発振回路の温度補償を行う温度補償回路と、これら回路のうち少なくとも一の回路の設定条件に関わる設定データを記憶するメモリ回路が構成された半導体素子と、絶縁材料から成る絶縁基板の上面側に前記圧電振動子と半導体素子とを搭載するための搭載用パッドを有すると共に、下面側に実装端子と、設定データが供給される調整端子を有する回路基板と、を備えた温度補償型圧電発振器であって、回路基板の下面側以外の領域に調整端子を介した設定データの入力を制限するための制御信号が供給される制御端子を備えたことを特徴とする。
このように構成すると、出荷した温度補償型圧電発振器に不具合が発生しても、制御端子に信号を加えることにより、メモリに書き込まれたデータを読み出し、分析したり、データを再書き込みして再出荷したりすることができるという効果がある。

また、本発明の温度補償型圧電発振器は、圧電振動子は、圧電振動素子と、圧電振動素子を搭載するための振動素子搭載用端子電極を有するパッケージ本体と、圧電振動素子を収容するパッケージ本体を気密封止する蓋部材と、により構成され、蓋部材を制御端子とした。
このように構成すると、圧電振動子の蓋部材を制御端子として用いることができるので、温度補償型圧電発振器のメモリの分析、または再書き込みが容易に行えるという利点がある。

また、本発明の温度補償型圧電発振器は、メモリ回路と調整端子との間に設けられ、メモリ回路と調整端子との間の回路を開閉するスイッチを備え、制御端子から入力された制御信号に基づいて、スイッチの開閉制御を行うことを特徴とする。
このように構成すると、完成した温度補償型圧電発振器に不具合が生じても、制御端子に信号を加えることにより、メモリに書き込まれたデータを読み出し、分析したり、またデータを再書き込みして調整したりできるという効果がある。

また、本発明の温度補償型圧電発振器は、スイッチの開閉を制御するスイッチ制御回路を備え、スイッチ制御回路は、制御端子から入力された制御信号とメモリ回路に記憶されたメモリデータとに基づいて出力するスイッチ制御信号により、スイッチの開閉制御を行うことを特徴とする。
このように構成すると、メモリデータと、制御端子に加える制御信号とに基づいて、スイッチ制御回路を動作させるのでメモリへの書き込みの精度がより向上するという効果がある。

また、本発明の温度補償型圧電発振器は、スイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする。このように遅延回路を付加することにより、制御信号のタイミングに余裕ができ、メモリへの書き込みがより確実になるという効果がある。

また、本発明の温度補償型圧電発振器は、スイッチ制御回路が、ＮＡＮＤ回路と増幅器とからなり、増幅器の入力を制御端子に接続すると共に増幅器の出力をＮＡＮＤ回路の一方の端子に接続し、ＮＡＮＤ回路の他方の端子をメモリ回路に接続し、ＮＡＮＤ回路の出力によりスイッチを断続するようにした。このように構成すると、スイッチ制御回路を容易に構成することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１（ａ）は、本発明に係る実施の形態である温度補償型圧電発振器１の構造を示す分解斜視図、同図（ｂ）は裏面図である。温度補償型圧電発振器１は、圧電振動子５と発振用回路とを備えた発振回路、該発振回路の温度補償を行う温度補償回路、及び発振回路の設定条件または該温度補償回路の設定条件の少なくとも一方に関わる設定データを記憶するメモリ回路等が構成された半導体素子２０と、絶縁材料から成絶縁基板の上面側に前記圧電振動子と前記半導体素子２０とを搭載するための搭載用パッドを有すると共に、下面側に実装端子１６、１７、１８及び前記メモリ回路に前記温度補償データを書き込むための調整端子Ｔ１、Ｔ２、Ｔ３を有する回路基板１０と、を備えている。回路基板１０には、下面側以外の領域に前記調整端子Ｔ１、Ｔ２、Ｔ３を介した前記設定データの入力を制限する為の制御信号が供給される制御端子Ｔｓを設ける。図１（ａ）に示した例では、回路基板１０の上面側の手前端部に制御端子Ｔｓを設けた場合を示し、制御データは温度補償回路の設定条件に関わる温度補償データとする。

温度補償型圧電発振器１の組み立ては、回路基板１０の中央部に形成した半導体素子搭載用パッドに半導体素子２０を載置し、半導体素子２０の各端子を電気的に接続し、半導体素子２０と制御端子Ｔｓとを配線パターンより接続するか、または、図１（ａ）に示すようにボンディングワイヤ用いて接続する。次に、回路基板１０の四隅に形成した接続用のパッド１２と圧電振動子５の端子電極（図示しない）との間を半田バンプ６を介在させた状態で半田付けする。

図２は、温度補償型圧電発振器１の回路構成を示す機能ブロック図である。前記の半導体素子２０は、発振用回路２５と、温度補償回路２６と、温度補償データを記憶するメモリ回路２７と、スイッチＳＷｉ（ｉ＝１、２）、抵抗Ｒｉ（ｉ＝１、２）及び増幅器Ａｉ（ｉ＝１、２）からなる調整回路と、増幅器Ａｓ及び抵抗Ｒｓからなるスイッチ制御回路２９と、を備えている。そして、回路基板１０の裏面に形成された調整端子Ｔ１（ＤＡＴＡ）、Ｔ２（ＣＳ）は、夫々回路基板１０の内部配線によりスイッチＳＷ１、ＳＷ２に接続され、調整端子Ｔ３（Ｖcont／ＣＬＫ）は、メモリ２７、発振回路２５に接続されている。なお、図１（ｂ）に示した実装端子１６、１７、１８は、それぞれ電源ＶＤＤ、出力（ＯＵＴ）、接地（ＧＮＤ）の各端子である。

調整端子Ｔ１、Ｔ２は夫々スイッチＳＷ１、ＳＷ２と接続され、スイッチＳＷ１、ＳＷ２は、夫々増幅器Ａ１、Ａ２を経てメモリ回路２７と接続されている。つまり、スイッチＳＷ１、ＳＷ２は、調整端子Ｔ１、Ｔ２とメモリ２７との間の回路の開閉を行う。また、スイッチ制御回路２９は、制御信号を供給するための制御端子Ｔｓからの信号に基づいて、ＯＮ、ＯＦＦの信号をスイッチＳＷ１、ＳＷ２に送り、開閉制御を行うように構成されている。調整回路のスイッチＳＷｉ（ｉ＝１、２）と増幅器Ａｉ（ｉ＝１、２）との接続点はプルダウン抵抗Ｒｉ（ｉ＝１、２）を介して接地されている。制御回路２９の制御端子Ｔｓと増幅器（バッファ）Ａｓとの接続点はプルダウン抵抗Ｒｓを介して接地されている。このプルダウン抵抗は調整端子Ｔ１、Ｔ２からの入力信号が未入力であってもメモリ２７に安定した接地電位レベルの信号を入力するためである。なお、制御端子Ｔｓは完成した温度補償型圧電発振器１ではＳＷ１、ＳＷ２を開状態となるようボンディングワイヤ１９にて接地（ＧＮＤ）、又は電源（Ｖｃｃ）に接続され、一方メモリ２７へのデータの再書き込みの際にはボンディングワイヤ１９を切断し、制御信号による制御を可能にする。また、図２に示すように制御端子Ｔｓと増幅器（バッファ）Ａｓとの接続点とにプルダウン抵抗Ｒｓを設けた場合には、制御端子Ｔｓは開放したままでよい。

前記圧電振動子５は、例えばＡＴカット水晶振動素子を用い、該ＡＴカット水晶振動素子をセラミック製パッケージ本体の凹陥部に収容し、ＡＴカット水晶振動素子の両主電極から延在する引き出し電極を、パッケージ本体の端子電極に導電性接着剤等にて接着、固定し、パッケージ本体を金属製の蓋部材にて気密封止して構成した表面実装型の圧電振動子である。パッケージ本体裏面の四隅に夫々端子電極が形成され、パッケージ本体の内部端子電極と導通するようにする。
また、パッケージ本体裏面の四隅に形成した端子電極の１つと、金属製の蓋部材とを導通するように構成すると、蓋部材は回路基板１０のパッド１２を介して半導体素子２０に接続されるので、蓋部材を制御端子Ｔｓとして用いることも可能である。
尚、蓋部材は、金属製の他に露出する外表面に金属膜などの導体膜と回路基板１０のパッド１２と導通する回路配線とを有する絶縁性の基板であっても良い。
周知のように、ＡＴカット水晶振動子の振動モードは厚み滑りモードであり、その周波数は水晶基板の厚さの逆数に比例し、周波数温度特性は３次曲線となる。

発振回路２５は、例えば図８に示すようなコルピッツ型圧電発振回路を用いる。コルピッツ型圧電発振回路は、トランジスタＴｒのコレクタを、抵抗２３を介して電源Ｖｃｃに接続し、ベースにはブリーダー抵抗Ｒ２１、Ｒ２２を介してバイアス電圧を供給し、ベースとエミッタ間に容量Ｃ２１を接続する。さらに、トランジスタＴｒのエミッタと接地間に、エミッタ抵抗Ｒ_Eと容量Ｃ２２とを並列接続した回路を接続し、圧電振動子Ｘと負荷容量Ｃ_Lとの直列接続回路をベース−接地間に接続し、出力ＯＵＴはコレクタから容量Ｃｏを介して取り出す。なお、トランジスタＴｒのコレクタは、バイパスコンデンサＣｃを介して高周波的に接地されている。

温度補償回路２６は、例えば図９に示すような電圧制御型可変容量素子として低温用及び高温用ＭＯＳ容量素子ＭＬ、ＭＨを用いた温度補償回路が知られている。この温度補償回路は、低温用及ＭＯＳ容量素子ＭＬと容量Ｃ２４との直列回路と、高温用ＭＯＳ容量素子ＭＨと、の並列回路で可変容量回路と、基準電圧Ｖ_REFを発生する為の基準電圧回路（図示しない）と、低温用補償電圧ＶＬを発生する為の低温用補償電圧回路（図示しない）と、高温用補償電圧ＶＨを発生する為の高温用補償電圧回路（図示しない）とを備えた構成である。低温用ＭＯＳ容量素子のゲートに容量Ｃ２５の一方の端子を接続し、他方の端子を接地する。そして、低温用ＭＯＳ容量素子のゲートと、高温用ＭＯＳ容量素子ＭＨのバックゲートとの接点に基準電圧Ｖ_REFを印加し、低温用及ＭＯＳ容量素子のバックゲートに抵抗Ｒ２４を介して低温用補償電圧ＶＬを、高温用ＭＯＳ容量素子ＭＨのゲートに抵抗Ｒ２５を介して高温用補償電圧ＶＨを、印加する構成となっている。高温用ＭＯＳ容量素子ＭＨのゲートを発振回路の圧電振動子の一方の端子と接続して、温度補償型圧電発振器を構成する。
そして温度補償回路２６は温度補償データに基づき基準電圧発生回路や低温・高温用補償電圧発生回路更には電圧制御型可変容量素子の容量特性の設定条件を設定できるものである。

温度補償回路２６の温度補償データを記憶するメモリ回路２７としては、例えばＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）がある。図３は、図２に示す温度補償型圧電発振器１のメモリ回路２７に温度補償データを書き込むタイミングチャート図の一例であり、制御端子ＴｓにＬｏｗ電圧（以下、Ｌと称す）を印加すると、増幅器Ａｓの出力はＨｉｇｈ電圧（以下、Ｈと称す）となり、スイッチＳＷ１、ＳＷ２がＯＮとなる。スイッチＳＷ１、ＳＷ２がＯＮとなると、調整端子Ｔ２に加えられるＣＳ信号がスイッチＳＷ２と、増幅器Ａ２とを経て、メモリ２７に入力され、調整端子Ｔ１に加えられたデータがスイッチＳＷ１と、増幅器Ａ１とを経てメモリ２７に書き込みされる。制御端子Ｔｓに加える制御信号をＨとすると、増幅器Ａｓの出力がＬとなり、スイッチＳＷ１、ＳＷ２はＯＦＦとなり、調整端子Ｔ１からのデータの書き込みは出来なくなる。

図４は、本発明に係る実施例２の温度補償型圧電発振器２の構成を示す機能ブロック図である。図２に示した温度補償型圧電発振器１と異なる点は、図４に示すように、調整端子及び調整回路の数をｎ（ｎ＝自然数）として一般化した点と、制御回路２９を改良した点である。つまり、調整回路は調整端子とＥＥＰＲＯＭ２７との間に介在したスイッチと増幅器とを有する回路である。調整端子はＴ１、Ｔ２・・Ｔｎとし、調整回路ｉ（ｉ＝１〜ｎ）は、スイッチＳＷｉ（ｉ＝１〜ｎ）と、抵抗Ｒｉ（ｉ＝１〜ｎ）と、増幅器Ａｉ（ｉ＝１〜ｎ）と、を備え、スイッチＳＷｉと増幅器Ａｉの入力とを接続し、該増幅器Ａｉの出力をメモリ２７に接続する。スイッチＳＷｉと増幅器Ａｉの入力との接続点と接地間に前記抵抗Ｒｉを挿入して構成される。なお、前記調整端子Ｔｉ（ｉ＝１〜ｎ）はスイッチＳＷｉに接続される。
そして、スイッチ制御回路２９は、増幅器（バッファ）Ａｓと、ＮＡＮＤ回路２８と、抵抗Ｒｓと、を備え、増幅器Ａｓの出力とＮＡＮＤ素子８の一方の入力ｂとを接続すると共に、メモリ２７の出力と、ＮＡＮＤ回路２８の一方の入力ａとを接続して構成される。そして、制御信号を供給する制御端子Ｔｓは増幅器Ａｓの入力に接続され、ＮＡＮＤ回路８の出力は前記スイッチＳＷｉに接続される。なお、増幅器Ａｓの入力と接地間には抵抗Ｒｓ（図１の例はプルダウン抵抗）が挿入される。

図４（ｂ）は、メモリ２７と、スイッチ制御回路２９と、制御端子Ｔｓと、第ｉ番目（ｉ＝１〜ｎ）の調整回路と、調整端子Ｔｉと、を示した回路図である。メモリ２７に温度補償データを書き込むとき（調整時と称す）の手順を説明する。メモリ２７の初期処理として、例えば、全てのメモリに「０」を入力しておくものとする。図４（ｂ）に示すように、メモリ２７の例えば、最終ビットの１ビット分の「０」を出力し、Ｌとする。制御端子Ｔｓの電圧にＬを加えると、ＮＡＮＤ回路２８の端子ｂの電圧はＨとなり、ＮＡＮＤ回路８の出力端子ｃの電圧はＨとなって、スイッチＳＷｉがＯＮ状態となり、調整端子Ｔｉに入力されたデータがメモリ２７に書き込まれる。

書き込みが終了したとき（調整終了時）には、メモリ２７の例えば、最終ビットの１ビット分のメモリに「１」を格納する。この１ビット分のメモリ「１」を出力するとき、例えば出力電圧がＨとなるように設定する。ＮＡＮＤ回路２８の端子ａの電圧はＨとなり、ＮＡＮＤ回路２８の端子ｂはＨであり、ＮＡＮＤ回路２８の出力端子ｃはＬとなって、スイッチＳＷｉがＯＦＦとなり、調整端子Ｔｉからデータ書き込みはできなくなる。例えば、出荷した温度補償型圧電発振器に不具合が生じた場合には、該温度補償型圧電発振器の不具合分析が必要となる。分析時あるいは再調整時には、制御端子Ｔｓの電圧をＨとする。ＮＡＮＤ回路２８の端子ｂの電圧はＬとなり、メモリ２７の最下段の１ビット分のメモリからは電圧Ｈが出力されていても、スイッチＳＷｉはＯＮとなり、調整端子Ｔｉのデータが再書き込み可能な状態になる。

図５は、本発明に係る実施例３の温度補償型圧電発振器３の構成を示す機能ブロック図である。図４（ａ）に示した実施例２の温度補償型圧電発振器２と異なる点は、制御回路２９であり、ＮＡＮＤ回路２８と、スイッチＳＷｉ（ｉ＝１〜ｎ）との間に遅延回路３０を挿入した点である。遅延回路３０を設けることにより、メモリ２７へのデータの書き込みがより確実となる。
図６は、例えば図５に示す調整端子Ｔ１をデータ端子、Ｔ２をＣｓ端子、Ｔｎをクロック端子とした例のタイミングチャート図である。遅延回路３０の遅延時間ｔｄだけスイッチＳＷｉのＯＦＦとなるタイミングが遅くなるので、メモリ２７へのデータの書き込みがより確実となる。

本発明の特徴は、調整端子Ｔｉ（ｉ＝１〜ｎ）と内部回路（スイッチＳＷｉ（ｉ＝１〜ｎ）等）とを切り離し、調整端子Ｔｉに信号外乱が入力されても、メモリへのデータ書き換え等の影響を絶無にした点である。また、調整端子Ｔｉに信号外乱が入力されても、調整回路のスイッチＳＷｉと増幅器Ａｉとの接点に設けたプルダウン抵抗Ｒｉ、あるいはプルアップ抵抗に電流が流れないという利点もある。また、回路基板１０の実装面に調整端子を設けたとしても、調整端子Ｔｉが制御端子Ｔｓに加えた制御信号により切り離されているので、メモリへの影響はない。

（ａ）及び（ｂ）は本発明に係る温度補償型圧電発振器の構造を示す分解斜視図。 温度補償型圧電発振器１の構成を示す機能ブロック回路図。 温度補償型圧電発振器１のタイミングチャート。 （ａ）は第２の実施例の温度補償型圧電発振器の回路構成を示すブロック図、（ｂ）は要部を示す回路図。 第３の実施例の温度補償型圧電発振器の回路構成を示すブロック図。 第３の実施例の温度補償型圧電発振器のタイミングチャート。 従来の温度補償型圧電発振器の構成を示す（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図。 従来の圧電発振回路の回路構成を示した図。 従来の温度補償回路の回路構成を示した図。

符号の説明

１、２、３ 温度補償型圧電発振器、５ 圧電振動子、６ ボール状接続端子、１０ 回路基板、１２ パッド、１６、１７、１８ 実装端子、１９ ボンディングワイヤ、２０ 半導体素子、Ｔ１、Ｔ２、Ｔ３ 調整端子、Ｔｓ 制御端子、ＳＷ１、ＳＷ２、・・ＳＷｉ、ＳＷｎ スイッチ、Ｒ１、Ｒ２、・・Ｒｉ、Ｒｎ、Ｒｓ 抵抗、Ａ１、Ａ２、・・Ａｉ、Ａｎ、Ａｓ 増幅器、２５ 発振回路、２６ 温度補償回路、２７ メモリ、２８ ＮＡＮＤ回路、２９ スイッチ制御回路、３０ 遅延回路

Claims (6)

1. 圧電振動子と発振用回路とを備えた発振回路と、該発振回路の温度補償を行う温度補償回路と、これら回路のうち少なくとも一の回路の設定条件に関わる設定データを記憶するメモリ回路が構成された半導体素子と、
   絶縁材料から成る絶縁基板の上面側に前記圧電振動子と前記半導体素子とを搭載するための搭載用パッドを有すると共に、下面側に実装端子と、前記設定データが供給される調整端子を有する回路基板と、を備えた温度補償型圧電発振器であって、
   前記回路基板の下面側以外の領域に前記調整端子を介した前記設定データの入力を制限するための制御信号が供給される制御端子を備えたことを特徴とする温度補償型圧電発振器。
2. 前記圧電振動子は、圧電振動素子と、該圧電振動素子を搭載するための振動素子搭載用端子電極を有するパッケージ本体と、前記圧電振動素子を収容する前記パッケージ本体を気密封止する蓋部材と、により構成され、
   前記蓋部材を前記制御端子としたことを特徴とする請求項１に記載の温度補償型圧電発振器。
3. 前記メモリ回路と前記調整端子との間に設けられ、前記メモリ回路と前記調整端子との間の回路を開閉するスイッチを備え、
   前記制御端子から入力された前記制御信号に基づいて、前記スイッチの開閉制御を行うことを特徴とする請求項１又は２に記載の温度補償型圧電発振器。
4. 前記スイッチの開閉を制御するスイッチ制御回路を備え、
   前記スイッチ制御回路は、前記制御端子から入力された前記制御信号と前記メモリ回路に記憶されたメモリデータとに基づいて出力するスイッチ制御信号により、前記スイッチの開閉制御を行うことを特徴とする請求項３に記載の温度補償型圧電発振器。
5. 前記スイッチ制御信号を遅延させる遅延回路を備えたことを特徴とする請求項４に記載の温度補償型圧電発振器。
6. 前記スイッチ制御回路は、ＮＡＮＤ回路と増幅器とからなり、前記増幅器の入力を前記制御端子に接続すると共に前記増幅器の出力を前記ＮＡＮＤ回路の一方の端子に接続し、前記ＮＡＮＤ回路の他方の端子を前記メモリ回路に接続し、前記ＮＡＮＤ回路の出力により前記スイッチを断続することを特徴とする請求項４又は５に記載の温度補償型圧電発振器。

Images