JP2006128466A - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JP2006128466A
JP2006128466A JP2004316188A JP2004316188A JP2006128466A JP 2006128466 A JP2006128466 A JP 2006128466A JP 2004316188 A JP2004316188 A JP 2004316188A JP 2004316188 A JP2004316188 A JP 2004316188A JP 2006128466 A JP2006128466 A JP 2006128466A
Authority
JP
Japan
Prior art keywords
external electrode
electrode
piezoelectric element
recess
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004316188A
Other languages
English (en)
Other versions
JP4335118B2 (ja
Inventor
Kazuo Mochizuki
一夫 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004316188A priority Critical patent/JP4335118B2/ja
Publication of JP2006128466A publication Critical patent/JP2006128466A/ja
Application granted granted Critical
Publication of JP4335118B2 publication Critical patent/JP4335118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】 積層体の積層方向への変位の阻害、及び内部電極と外部電極との電気的な接続の断線を単純な構成で抑制することができる積層型圧電素子を提供する。
【解決手段】 積層型圧電素子1は、複数の圧電体3,5と複数の内部電極11,13とが交互に積層されてなる積層体2と、積層体2の各側面4,6に設けられ、内部電極11又は内部電極13と電気的に接続された第1の外部電極23と、第1の外部電極23の外側に設けられ、積層体2の積層方向に沿って波状に延在する平板状の第2の外部電極25とを備えている。そして、各側面4,6には、積層体2の積層方向と交差する方向に沿って延在する凹部30が形成されており、第1の外部電極23と第2の外部電極25とは、凹部30が延在する方向に対して凹部の上側及び下側のそれぞれに位置する接続部において電気的且つ物理的に接続されている。
【選択図】 図1

Description

本発明は、積層型圧電素子に関するものである。
従来の積層型圧電素子として、複数の圧電体と複数の内部電極とが交互に積層されてなる積層体と、その積層体の側面に設けられ、所定の内部電極と電気的に接続された外部電極とを備えたものが知られている(例えば、特許文献1〜3参照)。特許文献1に記載された積層型圧電素子では、外部電極は、その全体が積層体の積層方向に延在するように形成されている。特許文献2に記載された積層型圧電素子では、外部電極は導電性線材からなるメッシュ部材であって、導電性接着剤により積層体の側面に固着されている。特許文献3に記載された積層型圧電素子では、外部電極はコイル状弾性部材である。
特開2000−340849号公報 特開2001−210884号公報 特開2002−171003号公報
しかしながら、特許文献1〜3に記載された積層型圧電素子には、次のような問題が存在する。
特許文献1に記載された積層型圧電素子では、外部電極の全体が積層体の積層方向に延在しているため、積層体の積層方向への変位(伸縮動作)が阻害されてしまう。また、圧電素子の製造時に分極処理が施されたり、或いは圧電素子が長期間に渡って使用されたりすると、外部電極が形成された側面から積層体の内部に至るクラックが発生し、そのクラックの発生位置で外部電極が切断されて、内部電極と外部電極との電気的な接続が断線するおそれがある。
特許文献2,3に記載された積層型圧電素子では、外部電極はメッシュ部材或いはコイル状弾性部材であり、積層体の伸縮動作に追従し得ることから、積層体の積層方向への変位の阻害、及び内部電極と外部電極との電気的な接続の断線は抑制される。ところが、外部電極にメッシュ部材或いはコイル状弾性部材といった特殊形状の部材が採用されるため、圧電素子の構成が複雑になってしまう。
そこで、本発明は、このような事情に鑑みてなされたものであり、積層体の積層方向への変位の阻害、及び内部電極と外部電極との電気的な接続の断線を単純な構成で抑制することができる積層型圧電素子を提供することを目的とする。
上記目的を達成するために、本発明に係る積層型圧電素子は、複数の圧電体と複数の内部電極とが交互に積層されてなる積層体と、積層体の側面に設けられ、所定の内部電極と電気的に接続された第1の外部電極と、第1の外部電極の外側に設けられ、積層体の積層方向に沿って波状に延在する平板状の第2の外部電極と、を備え、側面には、積層方向と交差する方向に沿って延在する凹部が形成されており、第1の外部電極と第2の外部電極とは、凹部が延在する方向に対して凹部の一方の側及び他方の側のそれぞれに位置する接続部において電気的且つ物理的に接続されていることを特徴とする。
この積層型圧電素子においては、第2の外部電極は、積層体の積層方向に沿って波状に延在すると共に、複数の接続部において第1の外部電極と電気的且つ物理的に接続されている。これにより、第2の外部電極は積層方向に伸縮性を有することとなるため、外部電極の全体が積層体の積層方向に延在しているものに比べ、積層体の積層方向への変位が阻害されるのを抑制することができる。また、積層体において第1の外部電極が設けられた側面には、積層方向と交差する方向に沿って延在する凹部が形成されている。これにより、圧電素子の製造時に分極処理が施されたり、或いは圧電素子が長期間に渡って使用されたりして第1の外部電極が切断される場合には、凹部の形成位置で積層体にクラックが発生し、その凹部の形成位置で第1の外部電極が切断されることとなる。ところが、第1の外部電極と第2の外部電極とは、凹部が延在する方向に対して凹部の一方の側及び他方の側のそれぞれに位置する接続部において電気的且つ物理的に接続されている。このため、凹部の形成位置で第1の外部電極が切断されたとしても、その第1の外部電極と電気的に接続された所定の内部電極と第2の外部電極との電気的な接続の断線を抑制することができる。更に、この積層型圧電素子においては、第2の外部電極に、積層体の積層方向に沿って波状に延在する平板状のものといった極めて簡易な部材が採用されているため、外部電極にメッシュ部材或いはコイル状弾性部材といった特殊形状の部材が採用されているものに比べ、圧電素子の構成を単純化することができる。
また、凹部は、側面の一方の縁から他方の縁に渡って延在していることが好ましい。これにより、凹部の形成位置で積層体に発生するクラックが積層方向に延びるのを抑制し得るため、クラックが隣り合う内部電極間に渡って、その隣り合う内部電極同士がショートするのを防止することができる。
また、凹部は、積層方向から見た際に、少なくとも積層体の不活性部の全体と重なるように形成されていることが好ましい。これにより、凹部の形成位置で積層体にクラックが発生すること自体を抑制することができる。
また、凹部は、隣り合う内部電極間に形成されていることが好ましい。これにより、例えば凹部に絶縁部材を配置するなどの絶縁処理をしなくても、積層体において凹部が形成された側面に設けられた第1の外部電極と、その第1の外部電極と電気的に接続されていない内部電極とがショートするのを防止することができる。
また、積層体において凹部が形成された位置には、隣り合う圧電体間の接着力を低下させる接着力低下層が積層されていることが好ましい。これにより、凹部の形成位置で積層体に発生するクラックは接着力低下層に沿って延びることとなるため、クラックが隣り合う内部電極間に渡って、その隣り合う内部電極同士がショートするのを防止することができる。
本発明に係る積層型圧電素子によれば、積層体の積層方向への変位の阻害、及び内部電極と外部電極との電気的な接続の断線を単純な構成で抑制することができる。
以下、本発明に係る積層型圧電素子の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
図1及び図2に示されるように、積層型圧電素子1は、多角柱形状(ここでは、四角柱形状)の積層体2を備えている。積層体2は、当該積層体2の積層方向(以下、単に「積層方向」という)に平行で且つ互いに対向するように位置する第1の側面4と第2の側面6とを有している。
積層体2は、圧電体3と圧電体5とが交互に積層されてなる集合体が圧電体10を介在させて複数積層され、更に、圧電体7と圧電体9とで上下から挟み込まれるようにして構成されている。各圧電体3,5,7,9,10は、例えば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、矩形薄板状に形成されている。ここでは、各圧電体3,5,7,9,10の厚さは50〜100μmである。
積層体2は、第1の内部電極11と第2の内部電極13とダミー電極(接着力低下層)20とを有している。第1の内部電極11、第2の内部電極13及びダミー電極20はそれぞれ圧電体3の上面、圧電体5の上面及び圧電体10の上面に形成されている。各電極11,13,20は、例えば、銀及びパラジウムを主成分とする導電材料からなり、スクリーン印刷によりパターン形成されたものである。ここでは、各電極11,13,20の厚さは0.5〜5μmである。
積層体2では、圧電体3,5を介在させて第1の内部電極11と第2の内部電極13とが積層されている。これにより、積層体2では、複数の圧電体3,5と複数の内部電極11,13とが交互に積層されることとなる。
第1の内部電極11は、第2の側面6よりも内側から第1の側面4に露出するように形成されている。すなわち、第1の内部電極11の第2の側面6側の端は、第2の側面6から所定の距離だけ離れて位置しており、第1の内部電極11は、第2の側面6に露出していない。
第2の内部電極13は、第1の側面4よりも内側から第2の側面6に露出するように形成されている。すなわち、第2の内部電極13の第1の側面4側の端は、第1の側面4から所定の距離だけ離れて位置しており、第2の内部電極13は、第1の側面4に露出していない。
これにより、第1の内部電極11と第2の内部電極13とは、積層方向から見た際に、それらの一部同士が重なることとなる。なお、圧電体3,5において当該一部同士により挟まれた部分が活性部Aとなり、圧電体3,5において当該一部同士により挟まれていない部分が不活性部Bとなる(図3参照)。
ダミー電極20は、第1の側面4よりも内側から第2の側面6よりも内側に渡るように形成されている。すなわち、ダミー電極20の第1の側面4側の端は、第1の側面4から所定の距離だけ離れて位置しており、ダミー電極20の第2の側面6側の端は、第2の側面6から所定の距離だけ離れて位置している。
積層体2の各側面4,6には、積層方向と交差する方向(ここでは、積層方向と直交する方向)に沿って延在する溝状の凹部30が複数形成されている。より具体的には、側面4に形成された凹部30は、圧電体10と圧電体3との境界上において、側面4の一方の縁4aから他方の縁4bに渡って延在している。側面6に形成された凹部30は、圧電体10と圧電体3との境界上において、側面6の一方の縁6aから他方の縁6bに渡って延在している。これにより、各凹部30は、積層方向において隣り合う第1の内部電極11と第2の内部電極13との間に形成されることとなる。
各凹部30は、積層方向から見た際に、少なくとも積層体2の不活性部Bの全体と重なるように形成されている(図3参照)。そして、側面4に形成された凹部30の底面には、ダミー電極20の第1の側面4側の端が露出しており、側面6に形成された凹部30の底面には、ダミー電極20の第2の側面6側の端が露出している。つまり、積層体2において各凹部30が形成された位置には、ダミー電極20が積層されていることとなる。
積層体2の各側面4,6には、外部電極21が設けられている。外部電極21は、第1の外部電極23と第2の外部電極25とを含んで構成されている。第1の外部電極23は、各側面4,6の一部を覆うように形成されている。第1の外部電極23は、例えば、銀を主成分とする導電材料からなり、スクリーン印刷によりパターン形成されたものである。ここでは、第1の外部電極23の厚さは1〜40μmである。
第1の側面4に形成された第1の外部電極23は、第1の側面4において、当該第1の側面4に露出する第1の内部電極11と電気的に接続されている。第2の側面6に形成された第1の外部電極23は、第2の側面6において、当該第2の側面6に露出する第2の内部電極13と電気的に接続されている。
第2の外部電極25は、各第1の外部電極23の外側に配置され、積層方向に沿って波状に延在している。第2の外部電極25は、例えば、銅及びその合金、ニッケル及びその合金、ステンレス鋼或いはベリリウム銅等の導電材料、又はフレキシブル基板からなり、平板状に形成されている。導電材料にはめっきが施されていてもよい。ここでは、第2の外部電極25の厚さは50〜150μm程度である。
第2の外部電極25は、第1の部分25aと第2の部分25bとを有している。第1の部分25aは、積層方向に沿って延在し、積層方向において不連続に配置されている。第2の部分25bは、積層方向と交差する方向(ここでは、積層方向と直交する方向)に沿って延在し、第1の部分25a同士を繋いでいる。これにより、第2の外部電極25は、全体として、積層方向に沿って矩形波状(すなわち、パルス波状)に延在することとなる。
第2の外部電極25は、図3に示されるように、凹部30が延在する方向に対して凹部30の上側(一方の側)及び下側(他方の側)のそれぞれに位置する少なくとも1つの接続部Pにおいて、半田27により不連続に第1の外部電極23と電気的且つ物理的(すなわち、機械的)に接続されている。つまり、接続部Pは、凹部30が延在する方向に沿って凹部30を通るラインの上側(一方の側)及び下側(他方の側)のそれぞれに少なくとも1つ位置している。なお、第1の外部電極23と第2の外部電極25とを、各接続部Pにおいてスポット溶接により或いは導電性接着剤により接続してもよい。
以上のように構成された積層型圧電素子1においては、第1の側面4に形成された第1の外部電極23と第2の側面6に形成された第1の外部電極23との間に電圧が印加されると、第1の内部電極11と第2の内部電極13との間に電圧が印加されることとなる。これにより、圧電体3,5においては、活性部Aに電界が生じ、当該活性部Aが積層方向に変位することとなる。なお、ダミー電極20には、第1の外部電極23と電気的に接続されていないことから、電圧は印加されない。また、不活性部Bには、第1の内部電極11と第2の内部電極13とで挟まれていないことから、電界は生じない。
次に、積層型圧電素子1の製造方法について説明する。
まず、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料に有機バインダや有機溶剤等を混合して基体ペーストを作製し、その基体ペーストを用いて、各圧電体層3,5,7,9,10となるグリーンシートを成形する。また、所定比率の銀とパラジウムとからなる金属材料(例えば、銀:パラジウム=7:3)に有機バインダや有機溶剤等を混合して電極パターン形成用の導電ペーストを作製する。
続いて、第1の内部電極11に対応する電極パターン、第2の内部電極13に対応する電極パターン、及びダミー電極20に対応する電極パターンをそれぞれ別々のグリーンシート上に形成する。各電極パターンの形成は、上述した導電ペーストをスクリーン印刷することで行われる。なお、ダミー電極20に対応する電極パターンが形成されたグリーンシート上において凹部30に対応する領域には、カーボンペースト等の樹脂ペーストを塗布して樹脂層29を形成しておく(図4参照)。
続いて、第1の内部電極11に対応する電極パターンが形成されたグリーンシート、第2の内部電極13に対応する電極パターンが形成されたグリーンシート、及びダミー電極20に対応する電極パターンが形成されたグリーンシートを上述した順序で積層し、更に、電極パターンが形成されていないグリーンシートを最外層に積層して、積層体グリーンを作製する。ここでは、グリーンシートの積層数は350層程度である。
続いて、積層体グリーンを所定の温度(例えば、60℃程度)で加熱しながら、所定の圧力(例えば、100MPa程度)で積層方向にプレスした後、その積層体グリーンを所定の大きさに切断する。積層体グリーンの切断は、例えば、ダイヤモンドブレードにより行われる。これにより、図4及び図5に示されるように、第1の内部電極11及び第2の内部電極13がそれぞれ第1の側面4及び第2の側面6に露出し、樹脂層29が第1の側面4及び第2の側面6に露出することとなる。
続いて、積層体グリーンを所定の温度(例えば、400℃程度)で脱脂(すなわち、脱バインダ)した後、所定の温度(例えば、1100℃程度)で所定の時間(例えば、2時間程度)焼成することで、図6に示されるように、樹脂層29が飛んで凹部30が形成された積層体2を得る。
続いて、積層体2の各側面4,6に、銀を主成分とする導電ペーストをスクリーン印刷した後、所定の温度(例えば、700℃程度)で焼き付けて、第1の外部電極23を形成する。なお、第1の外部電極23の形成には、スパッタリング法や無電解めっき法等を適用してもよい。
続いて、用意した第2の外部電極25を、半田付けにより各接続点Pにおいて第1の外部電極23と接続する。第2の外部電極25は、例えば、ニッケル合金からなる板材にスズめっきを施し、矩形波形状に加工することで得られる。
最後に、分極処理(例えば、温度120℃の環境下で、強度が2kV/mmになるように3分間にわたって電界を印加する)を施して、積層型圧電素子1を得る。
以上説明したように、積層型圧電素子1においては、第2の外部電極25は、積層方向に沿って波状に延在すると共に、複数の接続部Pにおいて第1の外部電極23と電気的且つ物理的に接続されている。これにより、第2の外部電極25は積層方向に伸縮性を有することとなるため、外部電極の全体が積層体の積層方向に延在しているものに比べ、積層体2の積層方向への変位が阻害されるのを抑制することができる。
また、積層体2において第1の外部電極23が形成された側面4,6には、積層方向と交差する方向に沿って延在する凹部30が形成されている。これにより、圧電素子1の製造時に分極処理が施されたり、或いは圧電素子1が長期間に渡って使用されたりして第1の外部電極23が切断される場合には、凹部30の形成位置で積層体2にクラックが発生し、その凹部30の形成位置で第1の外部電極23が切断されることとなる。ところが、第1の外部電極23と第2の外部電極25とは、凹部30が延在する方向に対して凹部30の上側及び下側のそれぞれに位置する接続部Pにおいて電気的且つ物理的に接続されている。このため、凹部30の形成位置で第1の外部電極23が切断されたとしても、その第1の外部電極23と電気的に接続された第1の内部電極11又は第2の内部電極13と第2の外部電極25との電気的な接続の断線を抑制することができる。
更に、積層型圧電素子1においては、第2の外部電極25に、積層方向に沿って波状に延在する平板状のものといった極めて簡易な部材が採用されているため、外部電極にメッシュ部材或いはコイル状弾性部材といった特殊形状の部材が採用されているものに比べ、圧電素子1の構成を単純化することができる。
また、側面4に形成された凹部30は、側面4の一方の縁4aから他方の縁4bに渡って延在しており、同様に、側面6に形成された凹部30は、側面6の一方の縁6aから他方の縁6bに渡って延在している。これにより、各凹部30の形成位置で積層体2に発生するクラックが積層方向に延びるのを抑制し得るため、クラックが隣り合う第1の内部電極11と第2の内部電極13との間に渡って、その隣り合う第1の内部電極11と第2の内部電極13とがショートするのを防止することができる。
また、各凹部30は、積層方向から見た際に、少なくとも積層体2の不活性部Bの全体と重なるように形成されている。これにより、凹部30の形成位置で積層体2にクラックが発生すること自体を抑制することができる。
また、各凹部30は、隣り合う第1の内部電極11と第2の内部電極13との間に形成されている。これにより、例えば凹部30に絶縁部材を配置するなどの絶縁処理をしなくても、積層体2において各凹部30が形成された側面4,6に形成された第1の外部電極23と、その第1の外部電極23と電気的に接続されていない第1の内部電極11又は第2の内部電極13とがショートするのを防止することができる。
また、積層体2において各凹部30が形成された位置には、ダミー電極20が積層されている。これにより、ダミー電極20を介して隣り合う圧電体3と圧電体10との接着力が低下するため、凹部30の形成位置で積層体2に発生するクラックはダミー電極20に沿って延びることとなる。従って、クラックが隣り合う第1の内部電極11と第2の内部電極13との間に渡って、その隣り合う第1の内部電極11と第2の内部電極13とがショートするのを防止することができる。
本発明は、上述した実施形態に限定されるものではない。
例えば、積層体2の形状は、多角柱形状に限られず、円柱形状であってもよい。そして、積層体2において外部電極21が設けられる側面は、互いに対向するように位置する2つの側面に限られず、隣り合う2つの側面であってもよい。なお、積層体2が円柱形状である場合には、外部電極21は、互いに接触しない位置であれば、側面の任意の領域に設けられる。
また、第2の外部電極25は、積層方向に沿って矩形波状に延在するものに限られず、積層方向に沿って三角波状に延在するものであってもよいし、積層方向に沿って正弦波状に延在するものであってもよい。このように、積層方向に沿って波状に延在するものであれば、第2の外部電極25は、積層方向への伸縮性を有することとなる。
また、第1の内部電極11は、第2の側面6に設けられる外部電極21と電気的に絶縁されるのであれば、第2の側面6に露出してもよい。同様に、第2の内部電極13は、第1の側面4に設けられる外部電極21と電気的に絶縁されるのであれば、第1の側面4に露出してもよい。
また、側面4に形成された凹部30は、側面4の一方の縁4aから他方の縁4bに渡って延在するものに限られず、同様に、側面6に形成された凹部30は、側面6の一方の縁6aから他方の縁6bに渡って延在するものに限られない。更に、各凹部30は、積層方向から見た際に、少なくとも積層体2の不活性部Bの全体と重なるように形成されるものに限られない。つまり、凹部30が、積層体2の側面4,6において、積層方向と交差する方向に沿って延在するものであれば、積層体2にクラックが発生する位置を凹部30の形成位置に制御することができる。
また、積層体2において凹部30が形成された位置に積層されるものはダミー電極20に限られず、圧電体3,10と異なる材料からなる層等、隣り合う圧電体3と圧電体10との接着力を低下させ得る接着力低下層であればよい。なお、積層体2において凹部30が形成された位置に、ダミー電極20等の接着力低下層が積層されなくても、積層体2にクラックが発生する位置を凹部30の形成位置に制御することができる。
また、積層体2の側面4,6に機械加工を施すことにより、凹部30を形成してもよい。
本発明に係る積層型圧電素子の一実施形態の斜視図である。 図1に示された積層型圧電素子の断面図である。 図1に示された積層型圧電素子の拡大断面図である。 図1に示された積層型圧電素子の製造方法における積層体グリーンの切断後の積層体の分解斜視図である。 図1に示された積層型圧電素子の製造工程における積層体グリーンの切断後の積層体の拡大断面図である。 図1に示された積層型圧電素子の製造工程における脱脂・焼成後の積層体の拡大断面図である。
符号の説明
1…積層型圧電素子、2…積層体、3,5…圧電体、4…第1の側面、4a,6a…一方の縁、4b,6b…他方の縁、6…第2の側面、11…第1の内部電極、13…第2の内部電極、20…ダミー電極、23…第1の外部電極、25…第2の外部電極、30…凹部、B…不活性部、P…接続部。

Claims (5)

  1. 複数の圧電体と複数の内部電極とが交互に積層されてなる積層体と、
    前記積層体の側面に設けられ、所定の前記内部電極と電気的に接続された第1の外部電極と、
    前記第1の外部電極の外側に設けられ、前記積層体の積層方向に沿って波状に延在する平板状の第2の外部電極と、を備え、
    前記側面には、前記積層方向と交差する方向に沿って延在する凹部が形成されており、
    前記第1の外部電極と前記第2の外部電極とは、前記凹部が延在する方向に対して前記凹部の一方の側及び他方の側のそれぞれに位置する接続部において電気的且つ物理的に接続されていることを特徴とする積層型圧電素子。
  2. 前記凹部は、前記側面の一方の縁から他方の縁に渡って延在していることを特徴とする請求項1記載の積層型圧電素子。
  3. 前記凹部は、前記積層方向から見た際に、少なくとも前記積層体の不活性部の全体と重なるように形成されていることを特徴とする請求項1又は2記載の積層型圧電素子。
  4. 前記凹部は、隣り合う前記内部電極間に形成されていることを特徴とする請求項1〜3のいずれか一項記載の積層型圧電素子。
  5. 前記積層体において前記凹部が形成された位置には、隣り合う前記圧電体間の接着力を低下させる接着力低下層が積層されていることを特徴とする請求項1〜4のいずれか一項記載の積層型圧電素子。
JP2004316188A 2004-10-29 2004-10-29 積層型圧電素子 Expired - Fee Related JP4335118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004316188A JP4335118B2 (ja) 2004-10-29 2004-10-29 積層型圧電素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316188A JP4335118B2 (ja) 2004-10-29 2004-10-29 積層型圧電素子

Publications (2)

Publication Number Publication Date
JP2006128466A true JP2006128466A (ja) 2006-05-18
JP4335118B2 JP4335118B2 (ja) 2009-09-30

Family

ID=36722836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316188A Expired - Fee Related JP4335118B2 (ja) 2004-10-29 2004-10-29 積層型圧電素子

Country Status (1)

Country Link
JP (1) JP4335118B2 (ja)

Also Published As

Publication number Publication date
JP4335118B2 (ja) 2009-09-30

Similar Documents

Publication Publication Date Title
JP4967239B2 (ja) 積層型圧電素子
US7385337B2 (en) Multilayer piezoelectric element
JP4358220B2 (ja) 積層型圧電素子
JP4843948B2 (ja) 積層型圧電素子
JP5141046B2 (ja) 積層型圧電素子
JP4466321B2 (ja) 積層型圧電素子
JP5167576B2 (ja) 積層型圧電素子
JP5076312B2 (ja) 積層型圧電素子
JP5200331B2 (ja) 積層型圧電素子
JP5068936B2 (ja) 積層型圧電素子の製造方法
JP2007019420A (ja) 積層型圧電素子
JP4670260B2 (ja) 積層型電子部品
JP4651930B2 (ja) 電子部品
JP4335118B2 (ja) 積層型圧電素子
JP2019057563A (ja) 積層型圧電素子及び振動デバイス
JP4247177B2 (ja) 積層型圧電素子
US7233099B2 (en) Multilayer piezoelectric element
JP2006245027A (ja) 積層型圧電素子
JP2006005244A (ja) 積層型圧電素子
WO2016158730A1 (ja) 圧電発電素子及び圧電発電装置
JP4373904B2 (ja) 積層型圧電素子
JP5589395B2 (ja) 圧電アクチュエータ
JP4724385B2 (ja) 積層型電子部品及び積層中間体
JP4373942B2 (ja) 電子部品の製造方法
JP5205689B2 (ja) 積層型圧電素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees