JP2006128339A - マルチチップ・パッケージおよびicチップ - Google Patents
マルチチップ・パッケージおよびicチップ Download PDFInfo
- Publication number
- JP2006128339A JP2006128339A JP2004313411A JP2004313411A JP2006128339A JP 2006128339 A JP2006128339 A JP 2006128339A JP 2004313411 A JP2004313411 A JP 2004313411A JP 2004313411 A JP2004313411 A JP 2004313411A JP 2006128339 A JP2006128339 A JP 2006128339A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- chip
- pad
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】ロジック・チップ4にクロック出力パッド42,52とリターン・クロック入力パッド43,53を、チップの左右両側の辺の近傍にそれぞれ配置する。メモリ・チップ7にクロック入力パッド71,81を、チップの左右両側の辺の近傍にそれぞれ配置する。メモリ・チップ7の各クロック入力パッド71,81をロジック・チップ4のクロック出力パッド42,52とリターン・クロック入力パッド43,53に電気的に接続し、ロジック・チップ4からメモリ・チップ7に複数のクロック信号CLKを供給するとともに、メモリ・チップ7からロジック・チップ4に複数のリターン・クロック信号ReCLKが戻るようにする。
【選択図】 図1
Description
図1は、実施の形態1のマルチチップ・パッケージの要部を示すブロック図である。図1に示すように、ロジック・チップ4では、その右側の辺に沿って、クロック信号CLKを出力するためのクロック出力パッド42、リターン・クロック信号ReCLKを受け取るためのリターン・クロック入力パッド43、アドレス信号や制御信号などを出力するための複数の出力パッド44、およびデータ信号などの入出力を行うための複数の入出力パッド45が配置されている。
図3は、実施の形態2のマルチチップ・パッケージの要部を示すブロック図である。図3に示すように、実施の形態2は、実施の形態1のメモリ・チップ7の代わりに、そのメモリ・チップ7のクロック入力パッド81および入力バッファ回路86(図1参照)をダミーパッド181およびダミー入力バッファ回路186に置き換えたメモリ・チップ107を用いたものである。ダミー入力バッファ回路186は、メモリ・チップ107の内部回路に接続されていない。また、実施の形態1のクロック・ツリーの左側部84に代えて、このメモリ・チップ107の左側に配置されたラッチ回路85、出力側ラッチ回路89および入力側ラッチ回路92と、メモリ・チップ107の右側に配置されたクロック信号CLKの入力バッファ回路76とを接続するクロック・ツリー184が設けられている。
図4は、実施の形態3のマルチチップ・パッケージの要部を示すブロック図である。図4に示すように、実施の形態3は、実施の形態2のメモリ・チップ107の代わりに、そのメモリ・チップ107のダミーパッド181およびダミー入力バッファ回路186(図3参照)が設けられていないメモリ・チップ207を用いるとともに、ダミーパッド181の代わりとして、パッケージの基板3にダミーパッド30を設けたものである。ダミーパッド30は、ワイヤ電極35を介して、ロジック・チップ4の左側のクロック出力パッド52に電気的に接続されているとともに、ワイヤ電極36を介して、ロジック・チップ4の左側のリターン・クロック入力パッド53に電気的に接続されている。
図5は、実施の形態4のマルチチップ・パッケージの要部を示すブロック図である。図5に示すように、実施の形態4は、実施の形態1のロジック・チップ4およびメモリ・チップ7の代わりに、データ信号の入出力パッド45,73が片側、図示例では右側の辺に沿ってのみ配置されたロジック・チップ104およびメモリ・チップ307を用いたものである。従って、ロジック・チップ104は、その左側においてデータ信号を受け取ることがないので、図1に示したリターン・クロック信号ReCLKを受け取る左側のリターン・クロック入力パッド53およびそれに接続される入力バッファ回路86を備えていない。その他の構成は、実施の形態1と同じである。
図6は、実施の形態5のICチップの要部を模式的に示す平面図である。図6に示すように、メモリ・チップ407は、複数のパッドよりなるパッド群を三つ以上、図示例では四つのパッド群501,502,503,504を有しており、各パッド群501,502,503,504における信号の入出力タイミングが別々のクロック信号CLK1,CLK2,CLK3,CLK4により制御されるものである。例えば、第1のパッド群501は、右側の辺の上側部分に配置されており、入力パッド472aおよび入出力パッド473aを含む。第1のパッド群501は、第1のクロック入力パッド471aに供給された第1のクロック信号CLK1により制御される。
ReCLK クロック信号の戻り(リターン・クロック信号)
3 パッケージの基板
4,104 第1のICチップ(ロジック・チップ)
7,107,207,307,407 第2のICチップ(メモリ・チップ)
30,181 ダミーパッド
42,52 クロック出力パッド
43,53 リターン・クロック入力パッド
71,81 クロック入力パッド
86 入力回路(入力バッファ回路)
186 ダミー入力回路(ダミー入力バッファ回路)
501,502,503,504 パッド群
Claims (10)
- 同一パッケージ内で相互に電気的に接続された複数のICチップを有するマルチチップ・パッケージにおいて、
クロック信号を出力するクロック出力パッドと該クロック出力パッドから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドが、チップの複数の辺の近傍にそれぞれ配置された第1のICチップと、
前記第1のICチップから出力されたクロック信号が供給される複数のクロック入力パッドを有し、該各クロック入力パッドが第1のICチップの前記クロック出力パッドのいずれかと前記リターン・クロック入力パッドのいずれかに電気的に接続された第2のICチップと、
を備えることを特徴とするマルチチップ・パッケージ。 - 同一パッケージ内で相互に電気的に接続された複数のICチップを有するマルチチップ・パッケージにおいて、
クロック信号を出力するクロック出力パッドと該クロック出力パッドから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドが、チップの複数の辺の近傍にそれぞれ配置された第1のICチップと、
前記第1のICチップから出力されたクロック信号が供給される一つ以上のクロック入力パッドと、前記第1のICチップから出力されたクロック信号が供給され、かつ内部回路に接続されていない一つ以上のダミーパッドを有し、前記各クロック入力パッドが第1のICチップの前記クロック出力パッドのいずれかと前記リターン・クロック入力パッドのいずれかに電気的に接続されているとともに、前記各ダミーパッドが第1のICチップの前記クロック出力パッドの別のいずれかと前記リターン・クロック入力パッドの別のいずれかに電気的に接続された第2のICチップと、
を備えることを特徴とするマルチチップ・パッケージ。 - 同一パッケージ内で相互に電気的に接続された複数のICチップを有するマルチチップ・パッケージにおいて、
クロック信号を出力するクロック出力パッドと該クロック出力パッドから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドが、チップの複数の辺の近傍にそれぞれ配置された第1のICチップと、
前記第1のICチップから出力されたクロック信号が供給される一つ以上のクロック入力パッドを有し、前記各クロック入力パッドが第1のICチップの前記クロック出力パッドのいずれかと前記リターン・クロック入力パッドのいずれかに電気的に接続された第2のICチップと、
前記第1のICチップの前記クロック出力パッドの別のいずれかと前記リターン・クロック入力パッドの別のいずれかに電気的に接続され、かつ他の回路に接続されずにパッケージの基板に設けられた一つ以上のダミーパッドと、
を備えることを特徴とするマルチチップ・パッケージ。 - 同一パッケージ内で相互に電気的に接続された複数のICチップを有するマルチチップ・パッケージにおいて、
クロック信号を出力するクロック出力パッドがチップの複数の辺の近傍にそれぞれ配置されているとともに、前記クロック出力パッドのいずれかから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドがチップのいずれかの辺の近傍に配置された第1のICチップと、
前記第1のICチップから出力されたクロック信号が供給される複数のクロック入力パッドを有し、前記各クロック入力パッドが第1のICチップの前記クロック出力パッドのいずれかに電気的に接続されているとともに、前記クロック入力パッドのいずれか一つが第1のICチップの前記リターン・クロック入力パッドに電気的に接続された第2のICチップと、
を備えることを特徴とするマルチチップ・パッケージ。 - 前記第2のICチップは、複数のパッドよりなる複数のパッド群を有し、前記パッド群は、別々のクロック信号に基づいて信号の入力または出力を制御されていることを特徴とする請求項1または4に記載のマルチチップ・パッケージ。
- 前記ダミーパッドの構成およびサイズは、前記クロック入力パッドの構成およびサイズと同様であり、前記ダミーパッドには、前記クロック入力パッドに接続された入力回路と同様の構成およびサイズで、かつ内部回路に接続されていないダミー入力回路が接続されていることを特徴とする請求項2に記載のマルチチップ・パッケージ。
- クロック信号を出力するクロック出力パッドと該クロック出力パッドから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドが、チップの複数の辺の近傍にそれぞれ配置されていることを特徴とするICチップ。
- クロック信号を出力するクロック出力パッドがチップの複数の辺の近傍にそれぞれ配置されているとともに、前記クロック出力パッドのいずれかから出力されたクロック信号の戻りが入力されるリターン・クロック入力パッドがチップのいずれかの辺の近傍に配置されていることを特徴とするICチップ。
- 複数のパッドよりなる複数のパッド群を有し、前記パッド群は、外部から供給された別々のクロック信号に基づいて信号の入力または出力を制御されていることを特徴とするICチップ。
- 外部からクロック信号が供給される一つ以上のクロック入力パッドと、外部からクロック信号が供給される一つ以上のダミーパッドを有し、該ダミーパッドの構成およびサイズは、前記クロック入力パッドの構成およびサイズと同様であり、前記ダミーパッドには、前記クロック入力パッドに接続された入力回路と同様の構成およびサイズで、かつ内部回路に接続されていないダミー入力回路が接続されていることを特徴とするICチップ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004313411A JP4327699B2 (ja) | 2004-10-28 | 2004-10-28 | マルチチップ・パッケージおよびicチップ |
US11/043,993 US7323789B2 (en) | 2004-10-28 | 2005-01-28 | Multiple chip package and IC chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004313411A JP4327699B2 (ja) | 2004-10-28 | 2004-10-28 | マルチチップ・パッケージおよびicチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128339A true JP2006128339A (ja) | 2006-05-18 |
JP4327699B2 JP4327699B2 (ja) | 2009-09-09 |
Family
ID=36261662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004313411A Expired - Fee Related JP4327699B2 (ja) | 2004-10-28 | 2004-10-28 | マルチチップ・パッケージおよびicチップ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7323789B2 (ja) |
JP (1) | JP4327699B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047768A (ja) * | 2006-08-18 | 2008-02-28 | Kawasaki Microelectronics Kk | 半導体集積回路および半導体集積回路の設計方法 |
US7737540B2 (en) | 2007-07-16 | 2010-06-15 | Samsung Electronics Co., Ltd. | Stacked semiconductor devices and signal distribution methods thereof |
US8054663B2 (en) | 2008-03-19 | 2011-11-08 | Samsung Electronics Co., Ltd. | Process variation compensated multi-chip memory package |
WO2017122417A1 (ja) * | 2016-01-12 | 2017-07-20 | ソニー株式会社 | 集積回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090127694A1 (en) * | 2007-11-14 | 2009-05-21 | Satoshi Noro | Semiconductor module and image pickup apparatus |
JP5164532B2 (ja) * | 2007-11-14 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体モジュールおよび撮像装置 |
JP5164533B2 (ja) * | 2007-11-14 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体モジュールおよび撮像装置 |
JP2011081732A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びその調整方法並びにデータ処理システム |
KR20140076840A (ko) * | 2012-12-13 | 2014-06-23 | 에스케이하이닉스 주식회사 | 집적 회로와 그를 이용한 반도체 메모리 장치 |
US9076050B2 (en) * | 2013-03-12 | 2015-07-07 | Echostar Technologies L.L.C. | Enhanced smartcard reader with multi-level reading contacts |
CN111105826A (zh) * | 2018-10-26 | 2020-05-05 | 长鑫存储技术有限公司 | 数据接口电路及存储装置 |
US10885959B1 (en) | 2019-10-02 | 2021-01-05 | Micron Technology, Inc. | Apparatuses and methods for semiconductor devices including clock signal lines |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03198283A (ja) | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体メモリ |
JPH0890832A (ja) * | 1994-09-27 | 1996-04-09 | Oki Electric Ind Co Ltd | 発光素子アレイおよび光学ヘッド |
JP3938617B2 (ja) * | 1997-09-09 | 2007-06-27 | 富士通株式会社 | 半導体装置及び半導体システム |
JP2000194594A (ja) | 1998-12-28 | 2000-07-14 | Nec Corp | メモリ制御回路 |
US6519688B1 (en) * | 2000-09-29 | 2003-02-11 | S3 Incorporated | Read data valid loop-back for high speed synchronized DRAM controller |
-
2004
- 2004-10-28 JP JP2004313411A patent/JP4327699B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-28 US US11/043,993 patent/US7323789B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047768A (ja) * | 2006-08-18 | 2008-02-28 | Kawasaki Microelectronics Kk | 半導体集積回路および半導体集積回路の設計方法 |
US7737540B2 (en) | 2007-07-16 | 2010-06-15 | Samsung Electronics Co., Ltd. | Stacked semiconductor devices and signal distribution methods thereof |
US8053882B2 (en) | 2007-07-16 | 2011-11-08 | Samsung Electronics Co., Ltd. | Stacked semiconductor devices and signal distribution methods thereof |
US8054663B2 (en) | 2008-03-19 | 2011-11-08 | Samsung Electronics Co., Ltd. | Process variation compensated multi-chip memory package |
US8223524B2 (en) | 2008-03-19 | 2012-07-17 | Samsung Electronics Co., Ltd. | Process variation compensated multi-chip memory package |
KR101393311B1 (ko) | 2008-03-19 | 2014-05-12 | 삼성전자주식회사 | 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리 |
WO2017122417A1 (ja) * | 2016-01-12 | 2017-07-20 | ソニー株式会社 | 集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060092752A1 (en) | 2006-05-04 |
US7323789B2 (en) | 2008-01-29 |
JP4327699B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6446158B1 (en) | Memory system using FET switches to select memory banks | |
US7323789B2 (en) | Multiple chip package and IC chips | |
JP4159415B2 (ja) | メモリモジュール及びメモリシステム | |
US5923611A (en) | Memory having a plurality of external clock signal inputs | |
US7164592B2 (en) | Semiconductor device | |
US9922959B2 (en) | Semiconductor device | |
US8053882B2 (en) | Stacked semiconductor devices and signal distribution methods thereof | |
US9330218B1 (en) | Integrated circuits having input-output circuits with dedicated memory controller circuitry | |
US8053911B2 (en) | Semiconductor device and data processor | |
US6714058B2 (en) | Reduced jitter clock generator circuit and method for applying properly phased clock signals to clocked devices | |
JP4305616B2 (ja) | 制御及びアドレスクロック非分配型メモリシステム | |
US9361971B2 (en) | Semiconductor module | |
JP2002318638A (ja) | 情報処理システム及び半導体集積回路装置 | |
JP4447583B2 (ja) | 半導体装置 | |
JP2955564B2 (ja) | 集積回路パッケージおよびシステム | |
KR100899568B1 (ko) | 반도체 소자와 그의 구동 방법 | |
JP5263144B2 (ja) | 半導体装置 | |
JP2004355667A (ja) | 半導体装置 | |
JP2008123543A (ja) | データ伝送方法、システム及びデバイス | |
JP2008270611A (ja) | 半導体装置 | |
JP2006079743A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4327699 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |