JP2006108290A - 電極膜、圧電素子、強誘電体キャパシタ及び半導体装置 - Google Patents

Abstract

【課題】 良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。
【解決手段】 電極膜は、基体の上方に形成される白金族金属を含み、ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折において求められるピークに対応する回折角２θが、電極膜の熱処理後のピークに対応する回折角以上の大きさである。
【選択図】 図１

Description

本発明は、電極膜、圧電素子、強誘電体キャパシタ及び半導体装置に関する。

強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体膜を用いた強誘電体キャパシタの自発分極によりデータを保持するものである。また近年、かかる強誘電体メモリを用いた半導体装置が注目されている。

この強誘電体メモリの電極には、電極間に挟まれる強誘電体膜の結晶配向性や強誘電体膜の構成元素の拡散防止の観点から、結晶性がよく、隙間がないことが必要とされる。

しかし、従来では、例えば、スパッタ法を用いて基板温度を高くして電極膜を形成しており、電極膜の結晶性は良好であるが、基板上に形成されたスパッタ形成の電極膜は、粒界が比較的多い柱状や粒状の結晶となる。すると、この電極膜の間に形成される強誘電体膜の材料の拡散が生じてしまい、強誘電体メモリの特性に望ましくない影響を与えるおそれがある。また、電極膜を形成する際の基板温度が高いと、電極膜の表面の平坦性も好ましいものではない。
特願平９−５３１６４５号公報 特願２０００−５７１４９６号公報 特願２００１−２５４６９６号公報 特願２００１−２３９７１１号公報 特開平９−１０２５９０号公報

本発明の目的は、良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。

（１）本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折において求められるピークに対応する回折角２θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである。

本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。

なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。

（２）本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす。

本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。

（３）この電極膜において、
初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しくてもよい。

（４）この電極膜において、
初期の常温時と常温に戻した時との膜応力の差は、２．００×１０^８（Ｐａ）以下であってもよい。

（５）この電極膜において、
前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
前記初期結晶核が成長することによって形成される電極材料の成長層と、
を含んでもよい。

（６）この電極膜において、
前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高くてもよい。

（７）この電極膜において、
前記初期結晶核が形成されるときの前記基体温度は、２００℃以上６００℃以下に設定され、
前記成長層が形成されるときの前記基体温度は、２００℃より低い温度に設定されてもよい。

（８）この電極膜において、
前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高くてもよい。

（９）この電極膜において、
前記初期結晶核は、スパッタ法を用いて形成され、
前記成長層は、蒸着法を用いて形成されてもよい。

（１０）本発明に係る圧電素子は、上記電極膜を含む。

（１１）本発明に係る強誘電体キャパシタは、上記電極膜を含む。

（１２）本発明に係る半導体装置は、上記強誘電体キャパシタを含む。

以下、本発明の実施の形態について図面を参照して説明する。

（第１の実施の形態）
本発明の第１の実施の形態に係る電極膜について説明する。本実施の形態では、図１（Ｄ）に示すように、電極膜４０は、基体１０上に形成され、島状をなす初期結晶核２０（図１（Ｃ）参照）と、初期結晶核２０が成長することによって形成される成長層３０（図１（Ｃ）参照）と、を含む。以下に、図１（Ａ）〜図１（Ｄ）に示す製造工程を参照して説明する。

（１）まず、図１（Ａ）に示すように、電極膜を形成するための基体（基板）１０を用意する。本実施の形態において、基体１０としては、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＺｎＳｅ等の化合物半導体等の半導体基板、Ｐｔ等の金属基板、サファイア基板、ＭｇＯ基板、ＳｒＴｉＯ_３、ＢａＴｉＯ_３、ガラス基板等の絶縁性基板等を用いることができる。また、これらの各種基板上に絶縁層などの層が積層されたものを基体１０として用いることができる。

また、電極材料としては、Ｐｔ、Ｉｒ、Ｒｕなどの白金族金属を用いることができる。本実施の形態に係る電極膜４０は、白金族金属であってもよいし、白金族金属を含む合金又は酸化物であってもよい。

（２）次に、図１（Ｂ）に示すように、例えば、スパッタ法を用いて基体１０上に電極材料の初期結晶核２０を島状に形成する。このとき、基体１０に与えられる温度は、２００℃以上６００℃以下に設定することができる。これにより、初期結晶核２０の結晶品質を良好なものとすることができる。

ここで、スパッタ法とは、真空中でイオンを原料であるターゲット材料にぶつけ、そこからたたき出されてきた原子を近くにおいた基板上に付着させ薄膜を作る方法である。すなわち、スパッタ法は、放電などにおいて電極の材料がイオンの衝撃によって電極からたたき出されて、近くにある物体の表面に付着する現象であるスパッタリング現象を利用したものである。本実施の形態では、イオンを作る手法の違いによって、ＲＦスパッタ法、ＤＣスパッタ法、マグネトロンスパッタ法、イオンビーム・スパッタ法などを用いることができる。

変形例として、初期結晶核２０を、２種以上の異なる白金族金属を含む電極材料から形成してもよい。例えば、基体１０上に第１の電極材料からなる第１の初期結晶核を島状に形成し、第１の初期結晶核上に第２の電極材料からなる第２の初期結晶核を形成する。初期結晶核２０の一部にＩｒを使用した場合、ＩｒはＰｔよりも強誘電体材料に対する拡散防止効果が高いことから、強誘電体キャパシタの疲労特性の向上を図ることができる。なお、２種以上の初期結晶核は、いずれもスパッタ法を用いて形成することができる。

（３）次に、図１（Ｃ）に示すように、例えば、真空蒸着法を用いて初期結晶核２０を成長させ、成長層３０を形成していく。このとき、成長層３０は、初期結晶核２０の結晶性を保持しつつ形成されていく。また、このとき、基体１０に与えられる温度は、初期結晶核２０を形成する際の温度より低いことが好ましく、具体的には２００℃より低い温度に設定することができる。これにより、成長層３０として、粒界の少なく平坦性の良好な板状の結晶が形成することができる。

ここで、真空蒸着法とは、真空中の原料物質を加熱して蒸発させ、被形成体の表面で凝縮、薄膜形成させる方法である。物質に気化熱を与える為には、通常は電子ビームが用いられ、気化熱を与えられ蒸気となった原料物質が、被形成体の表面で気化熱を放出して凝縮することにより、薄膜を形成する。また、真空蒸着法は、真空中で上記工程を行う為、原料物質を蒸発させるのが容易であり、酸化による変質を防止することができ、かつ形成膜の表面を清浄に保持することが可能である。また、真空蒸着法は、スパッタ法ほど成膜中の飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくい。

（４）最終的には、図１（Ｄ）に示すように、基体１０の上に電極膜４０が形成される。このとき形成される電極膜４０の膜厚は、例えば５０〜２００ｎｍとすることができる。この電極膜４０は、スパッタ法により形成された初期結晶核２０の良好な結晶性と、真空蒸着法により形成された成長層３０の粒界の少なさ及び平坦性、さらには表面の清浄性を併せ持つこととなる。すなわち、本実施形態によれば、良好な結晶性及び平坦性を有し、粒界の少ない電極膜４０を得ることができる。また、本実施形態によれば、成長層３０を真空蒸着法で形成することにより、成膜工程を全てスパッタ法を用いた場合に比べて、電極膜４０に内在する応力を低減させることができる。

なお、本実施の形態において、電極膜４０と基体１０との間には、絶縁層及び接着層等の中間層を形成しても良い。絶縁層は例えば、ＳｉＯ_２、Ｓｉ_３Ｎ_４等により形成することが出来る。また、接着層としては、基体１０と電極膜４０又は絶縁層と電極膜４０との接着強度を確保することが出来るものであれば、その材料は特に限定されない。このような材料としては、例えば、タンタル、チタン等の高融点金属が挙げられる。これらの中間層は、熱酸化法、ＣＶＤ法、スパッタ法、真空蒸着法、ＭＯＣＶＤ法等、種々の方法で形成することができる。

また、本実施の形態では、上記（１）〜（４）の工程により電極膜４０を形成した後に、熱処理を行うことによって、電極膜４０に内在する応力を開放することができる。なお、かかる熱処理は、窒素やアルゴンなどの非酸化ガス雰囲気中で行うことにより、電極膜表面の酸化を防止することができる。

また、本実施の形態においては、上記（２）及び（３）の工程を繰返し行うことにより、粒界の少ない電極膜を多層に積層することにより、電極膜の上に他の結晶層を形成した場合に、他の結晶層の構成元素が電極膜の粒界から内部へ拡散することにより、他の結晶層の品質を劣化させるのを防止することができる。かかる態様は、図２（Ａ）〜（Ｃ）に示すような工程で行うことができる。

まず、図２（Ａ）に示すように、上記製造工程により形成された電極膜４０の上に、例えば、スパッタ法を用いて電極材料の初期結晶核２２を島状に形成する。このとき初期結晶核２２は、電極膜４０の表面状態が変化している部分、特に電極膜４０の粒界によってできる間隙の上に形成されていく。

次に、図２（Ｂ）に示すように、例えば、真空蒸着法を用いて初期結晶核２２を成長させて成長層３２を形成していく。このとき、成長層３２は、初期結晶核２２の結晶性を保持しつつ形成されていく。そして、最終的には、図２（Ｃ）に示すように、電極膜４０の上に電極膜４２が形成される。これにより、粒界の少ない電極膜４０、４２が複数積層された電極膜を得ることができ、例えば、この電極膜４２と接する他の結晶層との界面において他の結晶層の構成元素が電極膜４０、４２中へ拡散するのを効果的に防止することができる。

なお、かかる態様においては、上記（２）及び（３）の工程をさらに繰り返して行うことにより、３層以上の電極膜を積層することもできる。

また、本実施の形態においては、拡散防止用電極材料（図示しない）が設けられてもよい。拡散防止用電極材料としては、Ｉｒ、ＩｒＯ_２、Ｒｕ、ＲｕＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３などが挙げられる。拡散防止用電極材料は、例えばスパッタ法を用いて形成することができる。拡散防止用電極材料は、初期結晶核２０と成長層３０の間に、例えば５ｎｍ以下の厚さに形成してもよい。あるいは、初期結晶核２０上に複数層の成長層３０を積層させる場合、成長層同士の間に拡散防止用電極材料を形成してもよい。拡散防止用電極材料は、Ｐｔなどの電極膜４０（例えば成長層３０）の粒界の隙間を埋めるように形成される。これによって、強誘電体材料に対する拡散防止効果を高めることができ、強誘電体キャパシタの疲労特性の向上を図ることができる。

以下に、本実施の形態についての詳細な実施例を説明する。

１−１．サンプル
本発明を適用した電極膜のサンプルについて説明する。

まず、基体１０としては、図３に示すように、ｎ型シリコン基板１１の表面に層間絶縁膜としてシリコン熱酸化膜１２が形成され、その上に接着層としてＴｉＯ_Ｘ膜１３が４０ｎｍ形成されたものを用いた。ＴｉＯ_Ｘ膜１３は、室温でスパッタ法などを用いて形成した。

電極膜４０の電極材料にはＰｔを使用した。その製造方法については、初期結晶核２０をイオンスパッタ法によって形成し、その後に成長層３０を蒸着法によって形成した。初期結晶核２０は、基体温度８００℃以下において厚さ４０ｎｍ以上形成した。また、成長層３０は、基体温度２００℃以下において厚さ１００ｎｍ以上形成した。

次に、比較のための従来法を適用した電極膜のサンプルについて説明する。基体は、本発明と同様のものを使用した。電極膜の電極材料には、本発明と同様にＰｔを使用し、ＤＣスパッタ法によって、本発明の厚さ（１５０ｎｍ程度）と同一になるように形成した。

１−２．格子定数の測定
これらのサンプルについて、それぞれ、熱処理前後の格子定数の変化を測定した。測定法には、ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折を適用した。図４は、本発明を適用した電極膜（２段階成長Ｐｔ）の測定結果であり、図５は、従来法を適用した電極膜（従来Ｐｔ）の測定結果である。なお、熱処理は、電極膜（基体）を７５０℃不活性雰囲気中で３０分間加熱することで行った。７５０℃という温度設定は、電極膜上に形成される強誘電体膜の熱処理の温度を想定したものである。

図４及び図５の測定結果によれば、熱処理後のデータから求められるピークに対応する回折角２θは、いずれも、Ｐｔの立方体の結晶格子の標準値（ＪＣＰＤＳ：２θ＝３９．７６２（°））よりも大きいことがわかる。また、本願発明者らによる実験結果によれば、熱処理後のデータから求められるピークに対応する回折角２θは、その製造方法によって多少のばらつきはあるが、ほぼ、
２θ≧３９．９０（°）
の関係を有することが確認されている。すなわち、熱処理後である例えば７５０℃温度下においては、Ｐｔ電極膜は断面方向に圧縮するように歪むことが一般的である。

そこで、図４及び図５を比較検討してみると、図５（従来法）によれば、熱処理前のデータから求められるピークに対応する回折角２θは、熱処理後のものよりも小さい。これは、電極材料であるＰｔが、熱処理前では、立方体に近い結晶格子の状態にあり、熱処理を行うことによって断面方向に圧縮するように歪むことを意味している。すなわち、従来法によれば、熱処理に応じた分の歪みの変化が生じ、その変化量に応じて応力が生じていることがわかる。

これに対して、図４（本発明）によれば、熱処理前のデータから求められるピークに対応する回折角２θは、熱処理後のものよりも大きい。これは、熱処理前においては、電極材料であるＰｔが、熱処理後以上に、断面方向に圧縮するように歪んでいることを意味している。すなわち、本発明によれば、熱処理前後にかかわらず、あらかじめ電極膜に歪みが生じている。そのため、本発明によれば、従来の電極膜に比べて歪みの変化量は小さく、電極膜に加えられる応力の低減を図ることができる。特に、電極膜を熱処理後に生じる歪みとほぼ同一の歪みを有するように形成すれば、熱処理前後における歪みの変化量が実質的にゼロとなり、可能な限り応力の低減を図ることができる。

これらの測定結果から、ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折において求められるピークに対応する回折角２θが、電極膜の熱処理後（例えば７５０℃）のピークに対応する回折角以上の大きさであれば、電極膜に加えられる応力の低減を図ることができ、良好な電極膜が得られるといえる。

１−３．膜応力の測定
また、図６に示すように、上述のサンプルについて、それぞれ、基体を常温（室温）から温度上昇させて所定温度（例えば７００℃）にした後、温度下降させて再び常温に戻したときの応力履歴を測定した（応力測定器メーカー：ＦＳＭ（Frontier Semiconductor Measurements, INC.））。本発明の電極膜については、表１に示すように、電極膜の総膜厚及び熱処理回数を変更したものをそれぞれ測定した。なお、熱処理の温度は図６に示すグラフの通りであり、また、表１に示される２回目の熱処理とは１回目と同様の条件で行ったものである。

図６の測定結果によれば、従来Ｐｔの場合、温度上昇及び温度下降時を比べると、全く異なる履歴をもつことがわかる。そして、従来Ｐｔでは、温度下降して常温に戻した状態（図６では室温に戻す前の２００℃付近）において、応力測定器では測定不可能になるほどに、大きい応力が加えられていることがわかる。すなわち、従来Ｐｔの場合、基体を熱処理して温度上昇させていくことによって電極膜に歪みが生じ、初期状態とは全く異なる膜質に変化しているといえる。

これに対して、本発明のＰｔ（２段階成長Ｐｔ）の場合、その膜厚によらず、温度上昇に伴い応力は加えられているものの、温度上昇から温度下降するまでの応力履歴はループ状をなしていることがわかる。また、初期の常温時の膜応力と、熱処理後に再び常温に戻した時の膜応力とを比較すると、それらの膜応力の大きさはほぼ等しく、変化量が実質的にゼロであるといえる。このことからも、実施例１においても説明したように、本発明の電極膜においては内在する応力の低減が図れるといえる。

さらに微視的に検討すると、表１によれば、本発明のＰｔの場合であっても、初期の常温時と熱処理後に常温に戻した時とでは、わずかながら膜応力に差があることがわかる。表１によれば、本発明のＰｔ総膜厚１５０ｎｍの１回目の熱処理において、膜応力の差が最大となった。このことから、熱処理前後常温時の膜応力の差は、総膜厚及び熱処理回数にかかわらず、２．００×１０^８（Ｐａ）（＝２．００×１０^９（ｄｙｎ／ｃｍ^２））以下であるということができる。

本実施例では、上述した電極膜を含む強誘電体キャパシタを形成し、その強誘電体特性について検討した。図７及び図８は、本発明を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。図９及び図１０は、比較のための従来法を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。

２−１．サンプル
本発明を適用した強誘電体キャパシタのサンプルの製造方法を説明する。

基体及び電極膜については、上述の実施例１の本発明のサンプルと同様であるが、本実施例では、Ｐｔ初期結晶核とＰｔ成長層との間にＩｒ層を２００℃以下の温度で５ｎｍ以下に形成している点が異なっている。このＩｒ層は、上述したように、強誘電体キャパシタの疲労特性の向上を図るものである。

次に、強誘電体膜を電極膜上に形成した。詳しくは、混合溶液塗布工程〜アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程（１回目１５０℃、２回目３００℃）の一連の工程を所望の回数行い、その後に結晶化アニールにより６５０℃により焼成して、強誘電体膜を形成した。本実施例では、Ｐｂ（Ｚｒ_０．１７Ｔｉ_０．６６Ｎｂ_０．１７）Ｏ_３の組成を有する強誘電体膜を形成した。その後、強誘電体膜上にＤＣスパッタ法を用いて、Ｐｔ電極材料を室温において１００ｎｍ形成し、７５０℃の高温下で回復アニール熱処理を行った。なお、本実施例の強誘電体キャパシタでは、本発明に係る電極膜を下部電極として用いている。

比較のための従来法を適用した強誘電体キャパシタのサンプルの製造方法は、下部電極の構成（実施例１参照）が異なるだけで、強誘電体膜の構成及び製造方法は、本発明を適用した強誘電体キャパシタと同様である。

２−２．測定結果
図７〜図１０について比較検討してみると、図７及び図９のヒステリシス特性によれば、本発明に係る電極膜を有する強誘電体キャパシタのほうが、従来のスパッタ法のみによる電極膜を有する強誘電体キャパシタと比べて、角型性の良いヒステリシス特性を得ることができた。また、図８及び図１０のスタティックインプリント特性によれば、従来の強誘電体キャパシタではインプリント後にはヒステリシスが大きく変形しているのに対し、本発明の強誘電体キャパシタではインプリント後も良好なヒステリシスを保持していることがわかる。

本実施例では、図３を参照しつつ、電極膜の製造方法についてさらに詳細に説明する。本実施例では、スパッタ法で島状にＰｔ初期結晶核２０を形成し、続けて蒸着法によりＰｔを成長させたＰｔ成長層３０を形成し、Ｐｔ電極薄膜４０を得た。また、Ｐｔ初期結晶核２０をスパッタ法で形成する際は、基体１０を加熱して、Ｐｔ初期結晶核２０の結晶性を確保することが重要であり、蒸着法によりＰｔを成長してＰｔ成長層３０を形成する際には、２００℃以下の低温で成長させることにより、表面の平坦性と粒界が少ないことが重要である。

なお、本実施例においては、Ｐｔ初期結晶核２０を形成するのに、イオンビーム・スパッタ法を用いている。イオンビーム・スパッタ法とは、イオンをターゲットから離れたところで独立して作るので、制御性に優れており、ターゲットや基板が直接イオン・プラズマにさらされないので比較的クリーンに薄膜が形成できる。

また、本実施例においては、Ｐｔ成長層３０を形成する際の蒸着法として真空蒸着法を用いた。真空蒸着法は、真空中で上記工程を行う為、蒸発が容易であり、酸化による変質を防止出来、かつ基板の薄膜被覆面を清浄な表面に保持することが可能である。加えて、スパッタ法ほど飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくいという利点がある。

本実施例においては、図３に示すように、ｎ型シリコン基板１１の表面に層間絶縁膜としてシリコン熱酸化膜１２が厚さ２００ｎｍで形成され、その上に接着層としてＴｉＯ_Ｘ膜１３を２０ｎｍ形成されたものを基体１０として用いた。

次に、上記ＴｉＯ_Ｘ／ＳｉＯ_２／Ｓｉ積層基体１０上に、表２の条件を用いて、図３に示すような本発明によるＰｔ電極薄膜４０(Ｐｔ１、Ｐｔ２及びＰｔ３)をそれぞれ２００ｎｍ形成した。

また、比較の為に、表３の条件を用いて、従来のスパッタ法によるＰｔ電極薄膜１００(Ｐｔ４、Ｐｔ５、Ｐｔ６及びＰｔ７)を用意した。

図１１は、Ｐｔ１〜Ｐｔ３のＰｔ電極薄膜４０及びＰｔ５〜Ｐｔ７のＰｔ電極薄膜１００についてロッキングカーブを測定した結果を示すものである。それぞれ、ピークの半値巾は、本発明を適用したＰｔ１、Ｐｔ２及びＰｔ３が１．８０°、２．４６°及び２．７０°であるのに対して、従来のスパッタ法によるＰｔ５、Ｐｔ６及びＰｔ７は３．００°、４．０２°及び５．７２°であり、結晶性、配向性共に本発明のＰｔ電極薄膜４０が優れていることが分かった。

これは、従来のスパッタ法のみの製造方法では成膜中において、Ｐｔ薄膜が形成される基板を常に高温に保持する必要があり、かつ高エネルギーのＡｒプラズマにさらされるため、基板及び被覆済みのＰｔ薄膜がダメージを受け、配向性が劣化したものと考えられる。

次に、上記Ｐｔ１及びＰｔ４電極薄膜上にゾルゲル法により、強誘電体膜として膜厚が１００ｎｍ〜１５ｎｍのＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）薄膜を形成した。本発明のＰｔ１を用いた場合においては、図１２（Ａ）〜図１２（Ｄ）に示す良好な強誘電特性を得たが、スパッタ法のみを用いて形成したＰｔ４を用いた場合は、ＰＺＴの膜厚が１００ｎｍ以下の条件では、強誘電特性を得ることは出来なかった。

そこで、従来Ｐｔ４及びＰｔ６上のＰＺＴ薄膜を結晶化前の仮焼成段階で終了させて、脱ガス分析を行った。すると、図１３（Ａ）及び図１３（Ｂ）に示すように、６００℃程度でＰｔ電極薄膜１００中から多量のＡｒガスが放出されることが分かった。なお、図１３（Ａ）は、Ｐｔ４を用いた場合の分析結果を示し、図１３（Ｂ）は、Ｐｔ６を用いた場合の分析結果を示す。

図１３（Ａ）及び図１３（Ｂ）に示す分析結果について検討すると、このＡｒガスは、スパッタ時にＰｔ電極薄膜１００中に注入されたものである。このＡｒガスは、ＰＺＴの結晶化後あるいは結晶化中にＰｔ電極とＰＺＴ薄膜の界面に放出されるため、Ｐｔ電極とＰＺＴ薄膜との界面では、良好な界面を保つことが出来なくなり、この結果従来のスパッタ法のみを用いて形成したＰｔ電極薄膜１００上では１００ｎｍ以下の膜厚のＰＺＴ薄膜では強誘電特性を確認できなかったものと考えられる。

これに対して、本発明のＰｔ電極薄膜４０は、結晶性、配向性が良好な上、低温形成を行ったため、緻密平滑な表面を持ち、かつ拡散源となる粒界をほとんど持たない。さらに、かかるＰｔ電極薄膜４０は、その成長層３０を蒸着法で形成しているため、Ａｒ等の不純物を含むことがない。従って、本発明のＰｔ電極薄膜４０上に、膜厚が１００ｎｍ以下のＰＺＴ超薄膜を形成しても、良好な強誘電特性を得ることが出来た。

本実施例では、本発明のＰｔ電極薄膜について、Ｐｔ結晶の格子定数にどのような影響があるかを検討した。Ｐｔなどの白金族金属は、化学的に安定で（１１１）高配向膜が得られやすいことから、強誘電体メモリ等の電極材料として有用な材料であることが知られている。しかし、Ｐｔ電極薄膜は、強誘電体メモリのキャパシタを構成するＰＺＴ系強誘電体薄膜との間では、格子整合性が十分ではなく、このような格子不整合は、キャパシタの界面特性に影響を与えるものであることから、かかる格子整合性の改善がキャパシタの特性向上のためには重要であると考えられる。

そこで、本願発明者らは、本実施の形態の手法を用いて形成されるＰｔ電極薄膜の強誘電体キャパシタなどへの応用についての有用性を検討した。

図１に示す成膜工程によりスパッタ法と蒸着法を用いて形成されたＰｔ電極薄膜（新Ｐｔ）と従来から公知のスパッタ法のみにより形成されたＰｔ電極薄膜（従来Ｐｔ）のＸ線回折法による測定結果を図１４（Ａ）及び図１４（Ｂ）に示す。各Ｐｔ電極薄膜の測定においては、Ｐｔ被覆基板に対して表面方向（Ψ１）及び断面方向（Ψ２）の２方向について測定を行った。

図１４（Ａ）に示すように、新Ｐｔでは、Ψ１の測定で得られたピークに対してΨ２の測定で得られたピークが低角側にシフトしており、格子定数を算出するとａ，ｂ＝３．９９、ｃ＝３．９２であった。すなわち、新Ｐｔでは、結晶格子が断面方向に圧縮されていることが分かる。一方、従来Ｐｔでは、Ψ１の測定で得られたピークとΨ２の測定で得られたピークとは、ほぼ同等の位置に現れ、格子定数を算出すると、ａ，ｂ，ｃ＝３．９６であった。すなわち、従来Ｐｔは、立方体に近い結晶格子を有していることになる。このように、従来Ｐｔと新Ｐｔとにおいて格子定数に違いが見られるのは、スパッタ法のみにより成膜した従来Ｐｔとスパッタ法と蒸着法とを組み合わせて成膜した新Ｐｔとでは、膜中に内在する応力が異なることが要因の一つであると考えられる。

以上の結果をＰＺＴ結晶の格子定数（ａ，ｂ＝４．０２、ｃ＝４．１１）と比較すると、新Ｐｔからなる電極薄膜上にＰＺＴ膜を形成した場合の格子不整合率は、２．５２％であるが、従来Ｐｔからなる電極薄膜上にＰＺＴ膜を形成した場合の格子不整合率は、４．０８％となり、この結果から本実施の形態により形成されたＰｔ電極薄膜は、ＰＺＴ系強誘電体薄膜との格子不整合を緩和させることができ、強誘電体メモリなどの素子応用に適していることが確認できた。

また、新Ｐｔでは、蒸着法を用いているため、本実施例の手法によれば、純度の高い結晶膜を得ることができ、また蒸着法では気体が固体に変わるという大きなエネルギー変化を用いているため結晶性、配向性が十分高い結晶膜が得られ、従来よりも良質な電極膜を再現性良く形成することができる。

（第２の実施の形態）
本実施の形態では、第１の実施形態で説明した電極膜及び強誘電体キャパシタのデバイスへの適用例について説明する。

図１５（Ａ）及び図１５（Ｂ）は、第１の実施の形態で説明した電極膜を用いた強誘電体メモリを有する半導体装置１０００を示す図である。なお、図１５（Ａ）は、半導体装置１０００の平面的形状を示すものであり、図１５（Ｂ）は、図１５（Ａ）におけるＡ−Ａ´断面を示すものである。

半導体装置１０００は、図１５（Ａ）に示すように、強誘電体メモリセルアレイ２００と、周辺回路部３００とを有する。そして、強誘電体メモリセルアレイ２００と周辺回路部３００とは、異なる層に形成されている。また、周辺回路部３００は、強誘電体メモリセルアレイ２００に対して半導体基板４００上の異なる領域に配置されている。なお、周辺回路部３００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。

強誘電体メモリセルアレイ２００は、行選択のための下部電極２１０（ワード線）と、列選択のための上部電極２２０（ビット線）とが交叉するように配列されている。また、下部電極２１０及び上部電極２２０は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極２１０がビット線、上部電極２２０がワード線となるように形成することができる。この下部電極２１０及び上部電極２２０は、上記実施の形態に係る製造方法を用いて形成されているため、粒界が少なく、平坦性が良好である。従って、後述する下部電極２１０と上部電極２２０との間に配置される強誘電体膜２１５の構成元素が、下部電極２１０や上部電極２２０の中に拡散することを防止することができる。

そして、図１５（Ｂ）に示すように、下部電極２１０と上部電極２２０との間には、強誘電体膜２１５が配置されている。強誘電体メモリセルアレイ２００では、この下部電極２１０と上部電極２２０との交叉する領域において、強誘電体キャパシタ２３０として機能するメモリセルが構成されている。なお、強誘電体膜２１５は、少なくとも下部電極２１０と上部電極２２０との交叉する領域の間に配置されていればよい。

さらに、半導体装置１０００は、下部電極２１０、強誘電体膜２１５、及び上部電極２２０を覆うように、第２の層間絶縁膜４３０が形成されている。さらに、配線層４５０、４６０を覆うように第２の層間絶縁膜４３０の上に絶縁性の保護層４４０が形成されている。

周辺回路部３００は、図１５（Ａ）に示すように、前記メモリセル２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極２１０を選択的に制御するための第１の駆動回路３１０と、上部電極２２０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。

また、周辺回路部３００は、図１５（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、及びソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４１０が形成されている。そして、周辺回路部３００とメモリセルアレイ２００とは、配線層４５０によって電気的に接続されている。

次に、半導体装置１０００における書き込み、読出し動作の一例について述べる。

まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。

書き込み動作においては、‘１’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘０’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。

（第３の実施の形態）
本実施の形態では、第１の実施の形態で説明した電極膜を含む圧電素子について、インクジェット式記録ヘッドを例に挙げて説明する。

インクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの２種類が実用化されている。そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体にわたって成膜技術により均一な圧電体膜を形成し、この圧電体膜をリソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように形成したものが知られている。

図１６は、本実施の形態に係るインクジェット式記録ヘッドの断面図であり、図１７は、本実施の形態に係るインクジェット式記録ヘッドの分解斜視図である。なお、図１８には、本実施の形態に係るインクジェット式記録ヘッドを有するインクジェットプリンタ６００が示されている。

インクジェット式記録ヘッド５０は、図１６に示すように、ヘッド本体（基体）５７と、ヘッド本体５７上に形成される圧電素子５４と、を含む。圧電素子５４は、下部電極膜、圧電体膜（強誘電体膜）及び上部電極膜が順に積層して構成され、少なくともいずれか一方の電極膜に第１の実施の形態で説明した構造（製造方法を含む）が適用されている。インクジェット式記録ヘッドにおいて、圧電素子５４は、圧電アクチュエータとして機能する。圧電アクチュエータとは、ある物質を動かす機能を有する素子である。

インクジェット式記録ヘッド５０は、ノズル板５１と、インク室基板５２と、弾性膜５５と、弾性膜５５に接合された圧電素子５４と、を含み、これらが筐体５６に収納されて構成されている。なお、このインクジェット式記録ヘッド５０は、オンデマンド形のピエゾジェット式ヘッドを構成している。

ノズル板５１は、例えばステンレス製の圧延プレート等で構成されたもので、インク滴を吐出するための多数のノズル５１１を一列に形成したものである。これらノズル５１１間のピッチは、印刷精度に応じて適宜に設定されている。

ノズル板５１には、インク室基板５２が固着（固定）されている。インク室基板５２は、ノズル板５１、側壁（隔壁）５２２、及び弾性膜５５によって、複数のキャビティ（インクキャビティ）５２１と、リザーバ５２３と、供給口５２４と、を区画形成したものである。リザーバ５２３は、インクカートリッジ（図示しない）から供給されるインクを一時的に貯留する。供給口５２４によって、リザーバ５２３から各キャビティ５２１にインクが供給される。

キャビティ５２１は、図１６及び図１７に示すように、各ノズル５１１に対応して配設されている。キャビティ５２１は、弾性膜５５の振動によってそれぞれ容積可変になっている。キャビティ５２１は、この容積変化によってインクを吐出するよう構成されている。

インク室基板５２を得るための母材としては、（１１０）配向のシリコン単結晶基板が用いられている。この（１１０）配向のシリコン単結晶基板は、異方性エッチングに適しているのでインク室基板５２を、容易にかつ確実に形成することができる。なお、このようなシリコン単結晶基板は、弾性膜５５の形成面が（１１０）面となるようにして用いられている。

インク室基板５２のノズル板５１と反対の側には弾性膜５５が配設されている。さらに弾性膜５５のインク室基板５２と反対の側には複数の圧電素子５４が設けられている。弾性膜５５の所定位置には、図１７に示すように、弾性膜５５の厚さ方向に貫通して連通孔５３１が形成されている。連通孔５３１により、インクカートリッジからリザーバ５２３へのインクの供給がなされる。

各圧電素子５４は、圧電素子駆動回路（図示しない）に電気的に接続され、圧電素子駆動回路の信号に基づいて作動（振動、変形）するよう構成されている。すなわち、各圧電素子５４はそれぞれ振動源（ヘッドアクチュエータ）として機能する。弾性膜５５は、圧電素子５４の振動（たわみ）によって振動し（たわみ）、キャビティ５２１の内部圧力を瞬間的に高めるよう機能する。

なお、上述では、インクを吐出するインクジェット式記録ヘッドを一例として説明したが、本実施の形態は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレー、ＦＥＤ（面発光ディスプレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。

また、本実施の形態に係る圧電素子は、上述した適用例に限定されるものではなく、圧電ポンプ、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器（例えば電圧制御ＳＡＷ発振器）など、様々な形態に適用することができる。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１（Ａ）〜図１（Ｄ）は、第１の実施の形態に係る電極膜の製造方法を示す図である。 図２（Ａ）〜図２（Ｃ）は、第１の実施の形態に係る電極膜の製造方法を示す図である。 図３は、第１の実施の形態の実施例１に係る電極膜を示す図である。 図４は、第１の実施の形態の実施例１に係る電極膜の格子定数の測定結果を示す図である。 図５は、第１の実施の形態の実施例１に係る電極膜の格子定数の測定結果を示す図である。 図６は、第１の実施の形態に係る実施例１に係る電極膜の膜応力の測定結果を示す図である。 図７は、第１の実施の形態に係る実施例２に係る強誘電体キャパシタのヒステリシス特性を示す図である。 図８は、第１の実施の形態に係る実施例２に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。 図９は、第１の実施の形態に係る実施例２に係る強誘電体キャパシタのヒステリシス特性を示す図である。 図１０は、第１の実施の形態に係る実施例２に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。 図１１は、第１の実施の形態の実施例３に係る電極膜の分析結果を示す図である。 図１２（Ａ）〜図１２（Ｄ）は、第１の実施の形態の実施例３に係る電極膜上に形成した強誘電体膜のヒステリシス特性を示す図である。 図１３（Ａ）及び図１３（Ｂ）は、第１の実施形態の実施例３に係る強誘電体膜の脱ガス分析結果を示す図である。 図１４（Ａ）及び図１４（Ｂ）は、第１の実施形態の実施例４に係る電極膜のＸ線回折法による分析結果を示す図である。 図１５（Ａ）及び図１５（Ｂ）は、第２の実施の形態に係る半導体装置を示す図である。 図１６は、第３の実施の形態に係るインクジェット式記録ヘッドを示す図である。 図１７は、第３の実施の形態に係るインクジェット式記録ヘッドを示す図である。 図１８は、第３の実施の形態に係るインクジェットプリンタを示す図である。

符号の説明

１０…基体 ２０，２２…初期結晶核 ３０，３２…成長層 ４０，４２…電極膜
５０…インクジェット式記録ヘッド ２３０…強誘電体キャパシタ

Claims (12)

1. 基体の上方に形成される白金族金属を含む電極膜であって、
   ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折において求められるピークに対応する回折角２θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである、電極膜。
2. 基体の上方に形成される白金族金属を含む電極膜であって、
   前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす、電極膜。
3. 請求項２記載の電極膜において、
   初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しい、電極膜。
4. 請求項２又は請求項３記載の電極膜において、
   初期の常温時と常温に戻した時との膜応力の差は、２．００×１０^８（Ｐａ）以下である、電極膜。
5. 請求項１から請求項４のいずれかに記載の電極膜において、
   前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
   前記初期結晶核が成長することによって形成される電極材料の成長層と、
   を含む、電極膜。
6. 請求項５記載の電極膜において、
   前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高い、電極膜。
7. 請求項６記載の電極膜において、
   前記初期結晶核が形成されるときの前記基体温度は、２００℃以上６００℃以下に設定され、
   前記成長層が形成されるときの前記基体温度は、２００℃より低い温度に設定される、電極膜。
8. 請求項５から請求項７のいずれかに記載の電極膜において、
   前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高い、電極膜。
9. 請求項５から請求項８のいずれかに記載の電極膜において、
   前記初期結晶核は、スパッタ法を用いて形成され、
   前記成長層は、蒸着法を用いて形成される、電極膜。
10. 請求項１から請求項９のいずれかに記載の電極膜を含む、圧電素子。
11. 請求項１から請求項９のいずれかに記載の電極膜を含む、強誘電体キャパシタ。
12. 請求項１１記載の強誘電体キャパシタを含む、半導体装置。

Images