JP2006094670A - 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 - Google Patents

電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2006094670A
JP2006094670A JP2004279503A JP2004279503A JP2006094670A JP 2006094670 A JP2006094670 A JP 2006094670A JP 2004279503 A JP2004279503 A JP 2004279503A JP 2004279503 A JP2004279503 A JP 2004279503A JP 2006094670 A JP2006094670 A JP 2006094670A
Authority
JP
Japan
Prior art keywords
voltage
counter electrode
circuit
supply circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004279503A
Other languages
English (en)
Other versions
JP4039414B2 (ja
Inventor
Akira Morita
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004279503A priority Critical patent/JP4039414B2/ja
Priority to US11/235,635 priority patent/US7796125B2/en
Publication of JP2006094670A publication Critical patent/JP2006094670A/ja
Application granted granted Critical
Publication of JP4039414B2 publication Critical patent/JP4039414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】 電極に高精度な電圧を低消費電力で供給できる電源回路、対向電極電圧供給回路、表示ドライバ、電気光学装置及び電子機器を提供する。
【解決手段】 第1の電圧が供給される電極の電圧を第2の電圧に切り換えて該電極に供給するための電圧供給回路であって、チャージポンプ動作により昇圧した昇圧電圧を生成するためのスイッチ素子を有する第1の昇圧回路と、前記電極に電荷を供給するための電荷供給回路とを含む。前記第1の電圧から前記第2の電圧に切り換えるときに、前記昇圧電圧を前記電極に供給した後に、前記電極の電圧が前記第2の電圧に維持されるように前記電荷供給回路が前記電極に電荷を供給する。
【選択図】 図6

Description

本発明は、電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器に関する。
アクティブマトリックス型の液晶表示装置は、マトリクス状に形成された複数の走査線及び複数のデータ線を有する。そして、各スイッチ素子が各走査線及び各データ線に接続された複数のスイッチ素子と、各画素電極が各スイッチ素子に接続された複数の画素電極とを有する。画素電極は、液晶(広義には電気光学物質)を介して対向電極と対向している。
このような構成の液晶表示装置では、選択された走査線によりオン状態となったスイッチ素子を介して、データ線に供給された電圧が画素電極に印加される。そして、該画素電極と対向電極との間の印加電圧に応じて、画素の透過率が変化するようになっている。
ところで、液晶表示装置では、液晶の劣化を防止するため、該液晶が交流で駆動される必要がある。そのため、液晶表示装置では、1フレーム、或いは1又は複数の水平走査期間毎に、画素電極と対向電極との間の電圧の極性を反転させる極性反転駆動が行われる。例えば極性反転タイミングに同期して対向電極に供給する電圧を変化させることで、極性反転駆動が実現される。
この極性反転駆動を実現するために、例えばチャージポンプ動作により昇圧した電圧を直接対向電極に供給することが行われる。或いは、例えばチャージポンプ動作により昇圧した電圧を、電圧レギュレート回路の電源電圧として用いて該電圧レギュレート回路の出力を対向電極に供給することが行われる。
特開2001−100177号公報 特開2002−366114号公報
チャージポンプ動作は、電力の損失が少なく効率が良い反面、昇圧した電圧を安定化させるための容量素子を必要とする。その上、チャージポンプ動作により昇圧した電圧を直接対向電極に供給する場合、画素電極との間のリークに伴う電圧低下に起因して、画質の劣化を招くという問題を引き起こす。そして、このような問題を回避するためには、大容量の容量素子や、低リークの液晶パネルを必要とするため、コスト高を招いてしまう。
一方、上述のように電圧レギュレート回路の出力を対向電極に供給する場合、対向電極の電圧を精度良く安定化させることができる反面、電圧レギュレート回路の電源電圧として、例えば該電圧レギュレート回路の出力電圧より1ボルト程度高い電圧が必要となる。そして極性反転駆動により対向電極に印加する電圧を切り換える毎に、低電位側電圧から高電位側電圧、又は高電位側電圧から低電位側電圧に対向電極を駆動する必要があるため、大きな電力が消費される。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、電極に高精度な電圧を低消費電力で供給できる電源回路、対向電極電圧供給回路、表示ドライバ、電気光学装置及び電子機器を提供することにある。
上記課題を解決するために本発明は、
第1の電圧が供給される電極の電圧を第2の電圧に切り換えて該電極に供給するための電圧供給回路であって、
チャージポンプ動作により昇圧した昇圧電圧を生成するためのスイッチ素子を有する第1の昇圧回路と、
前記電極に電荷を供給するための電荷供給回路とを含み、
前記第1の電圧から前記第2の電圧に切り換えるときに、前記昇圧電圧を前記電極に供給した後に、前記電極の電圧が前記第2の電圧に維持されるように前記電荷供給回路が前記電極に電荷を供給する電圧供給回路に関係する。
本発明によれば、電極に供給する電圧を第2の電圧に切り換え後に電荷供給回路が電極に電荷を供給することができるため、チャージポンプ動作によって昇圧された電圧を直接電極に供給する場合に比べて、リークに伴う電極の電圧低下を防止し、画質の劣化を回避できるようになる。その結果、大容量の容量素子や低リークの電極を用意する必要がなくなり、コスト高を招くことがなくなる。
また、電極に供給する電圧を第1の電圧から第2の電圧に切り換える際に、第1の昇圧回路の出力を用いるようにしている。このため、第1の電圧から第2の電圧に切り換える際に必要な電荷供給回路の電荷供給に伴う電力消費を削減できる。そして、第1の電圧から第2の電圧に切り換えた直後の所定の期間後、電荷供給回路が高精度な電圧レベルとして第2の電圧を供給できるようになる。更に、電荷供給回路が、速やかに電極を第1の電圧から第2の電圧に切り換える必要がなくなるため、電荷供給回路の電荷供給能力を小さくでき、電荷供給回路が電荷供給動作を行ったとしてもその消費電力も小さくでき、トランジスタ能力を大きくする必要がなくなって回路規模も小さくできる。
また本発明に係る電圧供給回路では、
前記電荷供給回路が、
オペアンプを含み、
前記オペアンプの第1の入力端子に、基準電圧が供給され、
前記オペアンプの第2の入力端子に、該オペアンプの出力電圧と該オペアンプの電源電圧の1つとの間の電圧を分圧した電圧が供給されてもよい。
また本発明に係る電圧供給回路では、
前記オペアンプの電源電圧の1つが、前記第1の昇圧回路によって生成されてもよい。
本発明によれば、第1の昇圧回路を共用できるため、電圧供給回路の回路規模を小さくできる。
また本発明に係る電圧供給回路では、
前記オペアンプの電源電圧として、チャージポンプ動作により昇圧した電圧を生成するためのスイッチ素子を有する第2の昇圧回路を含むことができる。
また本発明に係る電圧供給回路では、
前記電極が、
電気光学物質を挟んで電気光学装置の画素電極と対向する対向電極であり、
前記第1の電圧が、
前記対向電極に供給される高電位側電圧及び低電位側電圧の一方であり、
前記第2の電圧が、
前記高電位側電圧及び前記低電位側電圧の他方であり、
極性反転タイミングに同期して、前記第1の電圧から前記第2の電圧に切り換えて前記対向電極に供給することができる。
本発明によれば、極性反転駆動により、対向電極の低電位側電圧から高電位側電圧(又は高電位側電圧から低電位側電圧)への切り換えに伴う電力消費を大幅に削減し、小さい駆動能力で対向電極を駆動できるようになる。
また本発明に係る電圧供給回路では、
前記極性反転タイミングの変化点を基準に開始される第1の期間では、前記第1の昇圧回路が前記昇圧電圧を前記対向電極に供給すると共に、前記電荷供給回路が電荷供給動作を停止し、
前記第1の期間後の第2の期間では、前記電荷供給回路が電荷供給動作を開始して前記電極に電荷を供給することができる。
本発明によれば、第1の期間における電荷供給回路の電力消費を削減でき、より一層の低消費電力化を図ることができる。
また本発明に係る電圧供給回路では、
前記第1の期間を設定するための期間設定レジスタを含み、
前記期間設定レジスタの設定値に対応した期間を、前記第1の期間として設定することができる。
本発明によれば、電気光学装置の種類等に応じて第1の期間を設定できるため、画質の劣化防止と低消費電力化とを容易に両立させることが可能となる。
また本発明は、
電気光学物質を挟んで電気光学装置の画素電極と対向する対向電極に電圧を供給するための電源回路であって、
前記対向電極に供給する高電位側電圧を生成する高電位側対向電極電圧生成回路と、
前記対向電極に供給する低電位側電圧を生成する低電位側対向電極電圧生成回路と、
極性反転タイミングに同期して、前記高電位側電圧又は低電位側電圧を前記対向電極に対して選択出力する選択回路とを含み、
前記高電位側対向電極電圧生成回路及び前記低電位側対向電極電圧生成回路の少なくとも1つは、
上記記載の電圧供給回路を含み、
前記極性反転タイミングに同期して、前記対向電極に昇圧した電圧を供給した後に、前記対向電極の電圧が前記高電位側電圧又は前記低電位側電圧に維持されるように前記対向電極に電荷を供給する電源回路に関係する。
本発明によれば、極性反転駆動により、対向電極の低電位側電圧から高電位側電圧(又は高電位側電圧から低電位側電圧)への切り換えに伴う電力消費を大幅に削減し、小さい駆動能力で対向電極を駆動できるようになる。
また本発明は、
電気光学装置の走査線及びデータ線により特定される画素電極と、電気光学物質を挟んで該画素電極に対向する対向電極とを含む電気光学装置を駆動するための表示ドライバであって、
前記対向電極に電圧を供給する上記のいずれか記載の電圧供給回路と、
前記電気光学装置を駆動する駆動回路とを含む表示ドライバに関係する。
また本発明は、
走査線及びデータ線により特定される画素電極と、電気光学物質を挟んで該画素電極に対向する対向電極とを含む電気光学装置を駆動するための表示ドライバであって、
前記対向電極に電圧を供給する上記記載の電源回路と、
前記電気光学装置を駆動する駆動回路とを含む表示ドライバに関係する。
また本発明は、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
電気光学物質を挟んで前記画素電極と対向する対向電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
前記対向電極に電圧を供給する上記のいずれか記載の電圧供給回路とを含む電気光学装置に関係する。
本発明によれば、対向電極に高精度な電圧を低消費電力で供給できる表示ドライバを提供できる。
また本発明は、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
電気光学物質を挟んで前記画素電極と対向する対向電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
前記対向電極に電圧を供給する上記記載の電源回路とを含む電気光学装置に関係する。
本発明によれば、対向電極に高精度な電圧を低消費電力で供給できる電気光学装置を提供できる。
また本発明は、
上記のいずれか記載の電圧供給回路を含む電子機器に関係する。
また本発明は、
上記記載の電源回路を含む電子機器に関係する。
また本発明は、
上記記載の表示ドライバを含む電子機器に関係する。
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
本発明によれば、画質の劣化を防止すると共に低消費電力化を実現する電子機器を提供できる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
以下の実施形態では、本発明に係る電圧供給回路が電気光学装置の対向電極に電圧を供給する場合を例に説明するが、本発明はこれに限定されるものではない。電極に電圧を供給する場合に本発明を適用できる。
1. 液晶表示装置
図1に、本実施形態におけるアクティブマトリックス型の液晶表示装置の構成の概要を示す。
液晶表示装置10は、液晶表示パネル(広義には表示パネル、更に広義には電気光学装置)20を含む。液晶表示パネル20は、例えばガラス基板上に形成される。このガラス基板上には、Y方向に複数配列されそれぞれX方向に伸びる走査線(ゲートライン)GL1〜GLM(Mは2以上の整数)と、X方向に複数配列されそれぞれY方向に伸びるデータ線(ソースライン)DL1〜DLN(Nは2以上の整数)とが配置されている。また、走査線GLm(1≦m≦M、mは整数、以下同様。)とデータ線DLn(1≦n≦N、nは整数、以下同様。)との交差位置に対応して、画素領域(画素)が設けられ、該画素領域に薄膜トランジスタ(Thin Film Transistor:以下、TFTと略す。)22mnが配置されている。
TFT22mnのゲートは、走査線GLnに接続されている。TFT22mnのソースは、データ線DLnに接続されている。TFT22mnのドレインは、画素電極26mnに接続されている。画素電極26mnと、これに対向する対向電極28mnとの間に液晶(広義には電気光学物質)が封入され、液晶容量(広義には液晶素子)24mnが形成される。画素電極26mnと対向電極28mnとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極28mnには、対向電極電圧Vcomが供給される。
このような液晶表示パネル20は、例えば画素電極及びTFTが形成された第1の基板と、対向電極が形成された第2の基板とを貼り合わせ、両基板の間に電気光学物質としての液晶を封入させることで形成される。
液晶表示装置10は、データドライバ(広義には表示ドライバ)30を含む。データドライバ30は、表示データに基づいて、液晶表示パネル20のデータ線DL1〜DLNを駆動する。
液晶表示装置10は、ゲートドライバ(広義には表示ドライバ)32を含むことができる。ゲートドライバ32は、一垂直走査期間内に、液晶表示パネル20の走査線GL1〜GLMを順次駆動(走査)する。
液晶表示装置10は、電源回路100を含む。電源回路100は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ30に対して供給する。電源回路100は、例えばデータドライバ30のデータ線の駆動に必要な電源電圧VDDH、VSSHや、データドライバ30のロジック部の電圧を生成する。また電源回路100は、走査線の走査に必要な電圧を生成し、これをゲートドライバ32に対して供給する。
更に電源回路100は、対向電極電圧供給回路を含み、該対向電極電圧供給回路が対向電極電圧Vcomを生成する。即ち電源回路100(対向電極電圧供給回路)は、データドライバ30によって生成された極性反転信号POLのタイミングに合わせて、高電位側電圧VCOMHと低電位側電圧VCOMLとを周期的に繰り返す対向電極電圧Vcomを、液晶表示パネル20の対向電極に出力する。
液晶表示装置10は、表示コントローラ38を含むことができる。表示コントローラ38は、図示しない中央演算処理装置(Central Processing Unit:以下、CPUと略す。)等のホストにより設定された内容に従って、データドライバ30、ゲートドライバ32、電源回路100を制御する。例えば、表示コントローラ38は、データドライバ30及びゲートドライバ32に対し、動作モードの設定、極性反転駆動の設定、極性反転タイミングの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
なお図1では、液晶表示装置10に電源回路100又は表示コントローラ38を含めて構成するようにしているが、これらのうち少なくとも1つを液晶表示装置10の外部に設けて構成するようにしてもよい。或いは、液晶表示装置10に、ホストを含めるように構成することも可能である。
また、データドライバ30は、ゲートドライバ32及び電源回路100のうち少なくとも1つを内蔵してもよい。
更にまた、データドライバ30、ゲートドライバ32、表示コントローラ38及び電源回路100の一部又は全部を液晶表示パネル20上に形成してもよい。例えば図2では、液晶表示パネル20上に、データドライバ30、ゲートドライバ32及び電源回路100が形成されている。このように液晶表示パネル20は、複数の走査線と、複数のデータ線と、複数の走査線の1つと複数のデータ線の1つとにより特定される画素電極と、電気光学物質を挟んで画素電極と対向する対向電極と、複数の走査線を走査する走査ドライバと、複数のデータ線を駆動するデータドライバと、対向電極に対向電極電圧を供給する電源回路とを含むように構成することができる。液晶表示パネル20の画素形成領域80に、複数の画素が形成されている。
1.1 極性反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、液晶表示装置10では、極性反転駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この極性反転駆動の方式としては、例えばフレーム反転駆動や、ライン反転駆動がある。
フレーム反転駆動は、フレーム毎に液晶に印加される電圧の極性を反転させる方式である。一方、ライン反転駆動は、ライン毎に液晶に印加される電圧の極性を反転させる方式である。なお、ライン反転駆動の場合も、各ラインに着目すれば、フレーム周期で液晶に印加される電圧の極性も反転される。
図3(A)、図3(B)に、フレーム反転駆動の動作を説明するための図を示す。図3(A)は、フレーム反転駆動によるデータ線の駆動電圧及び対向電極電圧Vcomの波形を模式的に示したものである。図3(B)は、フレーム反転駆動を行った場合に、フレーム毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
フレーム反転駆動では、図3(A)に示すようにデータ線に印加される駆動電圧の極性が1フレーム周期毎に反転されている。即ち、データ線に接続されるTFTのソースに供給される電圧Vsは、フレームf1では正極性「+V」、後続のフレームf2では負極性の「−V」となる。一方、TFTのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Vcomも、データ線の駆動電圧の極性反転タイミングに同期して反転される。
液晶には、画素電極と対向電極との電圧の差が印加されるため、図3(B)に示すようにフレームf1では正極性、フレーム2では負極性の電圧がそれぞれ印加されることになる。
図4(A)、図4(B)に、ライン反転駆動の動作を説明するための図を示す。図4(A)は、ライン反転駆動によるデータ線の駆動電圧及び対向電極電圧Vcomの波形を模式的に示したものである。図4(B)は、ライン反転駆動を行った場合に、フレーム毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
ライン反転駆動では、図4(A)に示すようにデータ線に印加される駆動電圧の極性が、各水平走査周期(1H)毎に、且つ1フレーム周期毎に反転されている。即ち、データ線に接続されるTFTのソースに供給される電圧Vsは、フレームf1の1Hでは正極性「+V」、2Hでは負極性の「−V」となる。なお、当該電圧Vsは、フレームf2の1Hでは負極性「−V」、2Hでは正極性の「+V」となる。
一方、TFTのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Vcomも、データ線の駆動電圧の極性反転タイミングに同期して反転される。
液晶には、画素電極と対向電極との電圧の差が印加されるため、例えば走査線毎に極性を反転することで、図4(B)に示すようにフレーム周期で、ライン毎に極性が反転する電圧がそれぞれ印加されることになる。
2. 電源回路
電源回路100は、対向電極電圧供給回路としての機能を有し、上述のように電気光学物質としての液晶を挟んで画素電極と対向する対向電極に電圧を供給する。そして、電源回路100が、極性反転タイミングに合わせて、高電位側電圧VCOMH又は低電位側電圧VCOMLを対向電極に供給する。
図5に、電源回路100が含む対向電極電圧供給回路の構成例のブロック図を示す。
対向電極電圧供給回路200は、対向電極電圧制御回路210と、高電位側対向電極電圧生成回路230(広義には電圧供給回路)と、低電位側対向電極電圧生成回路240(広義には電圧供給回路)と、選択回路250とを含む。高電位側対向電極電圧生成回路230は、対向電極に供給する高電位側電圧VCOMHを生成する。低電位側対向電極電圧生成回路240は、対向電極に供給する低電位側電圧VCOMLを生成する。選択回路250は、極性反転タイミングに合わせて高電位側電圧VCOMH及び低電位側電圧VCOMLの一方を選択し、対向電極電圧Vcomとして出力する。対向電極電圧制御回路210は、このような高電位側対向電極電圧生成回路230、低電位側対向電極電圧生成回路240及び選択回路250の制御を行う。そして高電位側対向電極電圧生成回路230は、低電位側電圧VCOML(第1の電圧)が供給される対向電極の電圧を高電位側電圧VCOMH(第2の電圧)に切り換えて該対向電極に供給する。また低電位側対向電極電圧生成回路240は、高電位側電圧VCOMHが供給される対向電極の電圧を低電位側電圧VCOMLに切り換えて該対向電極に供給する。
図6に、高電位側対向電極電圧生成回路230の第1の構成例のブロック図を示す。
高電位側対向電極電圧生成回路230は、第1の昇圧回路232と、電圧レギュレート回路234(広義には電荷供給回路)と、選択回路236とを含む。
第1の昇圧回路232は、チャージポンプ動作により昇圧した昇圧電圧BV1を生成するためのスイッチ素子を有する。第1の昇圧回路232は、対向電極電圧制御回路210からの1又は複数の昇圧クロックに基づいてスイッチ素子をオン又はオフさせることにより、容量素子に蓄積された電荷に対応した電圧を昇圧させるチャージポンプ動作を行う。
電圧レギュレート回路234は、電荷供給回路として動作し、対向電極が所定の電圧(高電位側電圧VCOMH)に維持(固定化、安定化、調整)されるように電荷を供給する。この電圧レギュレート回路234の高電位側電源電圧VDDreg(又は低電位側電源電圧)は、第1の昇圧回路232によって生成される。そして、電圧レギュレート回路234が、電荷供給動作を開始して出力電圧Voutを出力することで、対向電極に電荷を供給できるようになっている。電圧レギュレート回路234は、対向電極電圧制御回路210からのイネーブルREGen1により、この電荷供給動作を開始又は停止できるようになっている。電荷供給動作の停止は、電圧レギュレート回路234の動作電流を停止又は制限することで実現できる。
選択回路236は、対向電極電圧制御回路210から選択信号SELt1に基づいて、昇圧電圧BV1又は出力電圧Voutのいずれかを高電位側電圧VCOMHとして選択出力する。より具体的には、選択回路236は、選択信号SELt1に基づいて、第1の昇圧回路が生成した昇圧電圧BV1を対向電極に供給した後に、対向電極の電圧が高電位側電圧VCOMHに維持されるように、電圧レギュレート回路234(電荷供給回路)が対向電極に電荷を供給する。
図7に、図6の第1の昇圧回路232の構成例の図を示す。
図8に、図7の第1の昇圧回路232のチャージポンプ動作を行うための昇圧クロックのタイミング図を模式的に示す。
図7、図8では、チャージポンプ動作により、電源電圧(システム電源電圧)VDD、VDD1(VDD1>VDD)の電圧を2倍に昇圧する場合の構成例を示すが、本発明がこれに限定されるものではない。
チャージポンプ動作で昇圧した昇圧電圧を生成する場合、スイッチ素子の他に容量素子が必要となる。図7では、昇圧容量Cuと保持容量Co、Co1とが設けられ、昇圧電圧BV1、電圧レギュレート回路234の高電位側電源電圧VDDregを生成する。
スイッチ素子SW1〜SW5は、昇圧クロックがHレベルのときに導通状態になり、スイッチ素子SW6は昇圧クロックCK5がLレベルのとき電源電圧VDD側に、Hレベルのとき電源電圧VDD1側に接続されるものとする。
図8のフェーズPH1では、スイッチ素子SW6が電源電圧VDD側に接続され、昇圧容量Cuの両端に電源電圧VDD、VSSが供給される。そして次のフェーズPH2では、スイッチ素子SW1、SW2が非導通状態、スイッチ素子SW3、SW4が導通状態となり、保持容量Coには、電源電圧VDD、VSSの電圧の2倍の電圧が印加される。従って、保持容量Coに電源電圧VDD、VSSの電圧の2倍の電圧に対応した電荷が蓄積され、保持容量Coに蓄積された電荷に対応した電圧が昇圧電圧BV1として生成される。
図8のフェーズPH3では、スイッチ素子SW6が電源電圧VDD1側に接続され、昇圧容量Cuの両端に電源電圧VDD1、VSSが供給される。そして次のフェーズPH4では、スイッチ素子SW1、SW2が非導通状態、スイッチ素子SW4、SW5が導通状態となり、保持容量Co1には、電源電圧VDD1、VSSの電圧の2倍の電圧が印加される。従って、保持容量Co1に電源電圧VDD1、VSSの電圧の2倍の電圧に対応した電荷が蓄積され、保持容量Co1に蓄積された電荷に対応した電圧が高電位側電源電圧VDDregとして生成される。昇圧電圧BV1は、高電位側電源電圧VDDregよりも低い。
なお図7では、第1の昇圧回路232が昇圧容量Cu、保持容量Co、Co1を内蔵しているが、第1の昇圧回路232の外部、高電位側対向電極電圧生成回路230の外部、対向電極電圧供給回路200の外部又は電源回路100の外部に外付けされ、第1の昇圧回路232のスイッチ素子SW1〜SW6と共にチャージポンプ動作に寄与させることが望ましい。
図9に、図6の電圧レギュレート回路234の構成例の回路図を示す。
電圧レギュレート回路234は、オペアンプOPAMPを含む。オペアンプOPAMPは、高電位側電源電圧VDDreg、低電位側電源電圧(システム接地電源電圧)VSSを電源電圧として動作する。このようなオペアンプOPAMPの構成は公知であり、詳細な説明を省略するが、オペアンプOPAMPは、差動増幅回路と出力回路とを含み、差動増幅回路の出力結果に基づいて出力回路が出力電圧Voutを出力する。そして差動増幅回路が有する電流源が発生する動作電流を停止又は制限することで、差動増幅回路の動作が停止し、電荷供給回路の動作が停止する。
高電位側電源電圧VDDregが供給される電源線と、低電位側電源電圧VSSが供給される電源線との間には、抵抗素子R1、R2が直列に接続されている。そして、抵抗素子R1、R2の接続ノードの電圧が入力電圧Vinp(基準電圧)として、オペアンプOPAMPの非反転入力端子(+)(第1の入力端子)に供給される。
またオペアンプOPAMPの出力と、低電位側電源電圧VSSが供給される電源線との間には、抵抗素子R3、R4が直列に接続される。そして、抵抗素子R3、R4の接続ノードの電圧Vinmが、オペアンプOPAMPの反転入力端子(−)(第2の入力端子)に供給される。ここで、電圧Vinpと電圧Vinmとが等しくなるように、抵抗素子R1、R2の抵抗比、抵抗素子R3、R4の抵抗比が定められる。
図10に、図6の高電位側対向電極電圧生成回路230の動作例のタイミング図を示す。
図5に示すように、高電位側電圧VCOMHと、低電位側対向電極電圧生成回路240によって生成された低電位側電圧VCOMLとのいずれか1つが対向電極電圧Vcomとして、選択回路250によって選択出力される。この切り換えは、極性反転タイミングに同期して行われる。
図6の高電位側対向電極電圧生成回路230では、極性反転タイミングで(極性反転信号POLのエッジで)図5の選択回路250が高電位側電圧VCOMHを選択出力した後に、図6の選択回路236が上述のように昇圧電圧BV1を対向電極に供給する。即ち、選択信号SELt1をHレベルとして第1の昇圧電圧選択期間T1(第1の期間)を指定し、この期間では昇圧電圧BV1を高電位側電圧VCOMHとして対向電極に直接供給する。
その後、選択信号SELt1をLレベルとして期間T2(第2の期間)を指定し、対向電極の電圧が高電位側電圧VCOMHに維持されるように、電圧レギュレート回路234(電荷供給回路)が対向電極に電荷を供給する。
なお第1の昇圧電圧選択期間T1では、電圧レギュレート回路234の動作電流を停止又は制限して、電荷供給動作を停止させることが望ましい。
こうすることで、電圧レギュレート回路234が対向電極を駆動しているため、チャージポンプ動作によって昇圧された電圧を高電位側電圧VCOMHとして直接対向電極に供給する場合に比べて、対向電極と画素電極との間のリークに伴う電圧低下を防止し、画質の劣化を回避できるようになる。その結果、大容量の容量素子や低リークの液晶表示パネルを不要にでき、コスト高を招くことがなくなる。
また、対向電極に供給する対向電極電圧Vcomを低電位側電圧VCOMLから高電位側電圧VCOMHに切り換える際に、第1の昇圧回路232の出力を用いるようにしている。このため、対向電極電圧Vcomを低電位側電圧VCOMLから高電位側電圧VCOMHに切り換える際に、電圧レギュレート回路234の駆動に伴う電力消費を削減できる。そして、低電位側電圧VCOMLから高電位側電圧VCOMHに切り換えた直後の所定の期間後、電圧レギュレート回路234が出力電圧Voutを高電位側電圧VCOMHとして出力することで、高精度な電圧レベルとして高電位側電圧VCOMHを供給できるようになる。更に、電圧レギュレート回路234が、極性反転タイミング後に速やかに対向電極電圧Vcomを低電位側電圧VCOMLから高電位側電圧VCOMHに切り換える必要がなくなるため、電圧レギュレート回路234の駆動能力を小さくでき、電圧レギュレート回路234が電荷供給動作を行ったとしてもその消費電力も小さくでき、且つ回路規模も小さくできる。
なお、上記の実施形態では、第1の電圧が供給される電極の電圧を第2の電圧に切り換えて該電極に供給するための電圧供給回路について説明したが、第2の電圧が供給される電極の電圧を第1の電圧に切り換えて該電極に供給するための電圧供給回路も同様に実現切ることは当然である。この場合、電圧供給回路は、チャージポンプ動作により昇圧した昇圧電圧を生成するためのスイッチ素子を有する第1の昇圧回路と、電極に電荷を供給するための電荷供給回路とを含み、第2の電圧から第1の電圧に切り換えるときに、昇圧電圧を電極に供給した後に、電極の電圧が第1の電圧に維持されるように電荷供給回路が電極に電荷を供給する。
図6〜図10では、図5の高電位側対向電極電圧生成回路230について説明したが、図5の低電位側対向電極電圧生成回路240も同様に実現できる。即ち、高電位側対向電極電圧生成回路230についての説明のうち「高電位側電圧VCOMH」の用語を「低電位側電圧VCOML」の用語に適宜置き換えることで、当業者であれば実施できる。
図11に、図5の対向電極電圧制御回路210の構成例のブロック図を示す。
図11では、高電位側対向電極電圧生成回路230に対するイネーブルREGen1、選択信号SELt1を生成し、低電位側対向電極電圧生成回路240に対するイネーブルREGen2、選択信号SELt2を生成する構成を示している。なお、イネーブルREGen2は、高電位側対向電極電圧生成回路230の電圧レギュレート回路234に対応する低電位側対向電極電圧生成回路240の電圧レギュレート回路に対するイネーブル信号である。また選択信号SELt2は、高電位側対向電極電圧生成回路230の選択回路236に対応する低電位側対向電極電圧生成回路240の選択回路に対する選択信号である。
対向電極電圧制御回路210は、第1及び第2の昇圧電圧選択期間設定レジスタ212、214を含む。第1の昇圧電圧選択期間設定レジスタ212には、選択信号SELt1がHレベルとなる期間(図10の第1の昇圧電圧選択期間T1の期間)の長さを指定するための設定値が、例えば表示コントローラ38によって設定される。第2の昇圧電圧選択期間設定レジスタ214には、低電位側対向電極電圧生成回路240の選択信号SELt2がHレベルとなる期間を指定するための設定値が、例えば表示コントローラ38によって設定される。
対向電極電圧制御回路210は、カウンタ220、コンパレータ222、224、RSフリップフロップ(Flip-Flop:以下FFと略す。)226、228を含む。
カウンタ220は、極性反転信号POLの変化点を基準に、ドットクロックDCKに同期してカウントアップを行う。ドットクロックDCKは、データドライバ30に1ドット当たりの表示データの供給タイミングが同期する同期クロックである。
コンパレータ222は、カウンタ220のカウント値と、第1の昇圧電圧選択期間設定レジスタ212の設定値とを比較し、一致したときパルスを出力する。RSFF226は、極性反転信号POLがHレベルに変化したときにセットされ、コンパレータ222によってカウンタ220のカウント値と第1の昇圧電圧選択期間設定レジスタ212の設定値とが一致したことが検出されたときにリセットされる。選択信号SELt1は、RSFF226の出力端子Qの信号である。このような構成により、極性反転信号POLがHレベルに変化したときに開始され、第1の昇圧電圧選択期間設定レジスタ212の設定値に対応した期間を有する第1の期間T1を指定できる。
コンパレータ224は、カウンタ220のカウント値と、第2の昇圧電圧選択期間設定レジスタ214の設定値とを比較し、一致したときパルスを出力する。RSFF228は、極性反転信号POLがLレベルに変化したときにセットされ、コンパレータ224によってカウンタ220のカウント値と第2の昇圧電圧選択期間設定レジスタ214の設定値とが一致したことが検出されたときにリセットされる。選択信号SELt2は、RSFF228の出力端子Qの信号である。このような構成により、極性反転信号POLがLレベルに変化したときに開始され、第2の昇圧電圧選択期間設定レジスタ214の設定値に対応した期間を有する第1の期間を指定できる。
なお図11では、イネーブルREGen1が、RSFF226の反転出力端子XQの信号と極性反転信号POLとの論理積演算を行うことで生成される。こうすることで、極性反転信号POLがHレベルの期間で、且つ選択信号SELt1がLレベルの期間に、イネーブルREGen1をHレベルにできる。このため、イネーブルREGen1がLレベルのときに電圧レギュレート回路234の電荷供給動作を容易に停止させることができるようになる。
また同様に、イネーブルREGen2が、RSFF228の反転出力端子XQの信号と極性反転信号POLの反転信号との論理積演算を行うことで生成される。こうすることで、極性反転信号POLがLレベルの期間で、且つ選択信号SELt2がLレベルの期間に、イネーブルREGen2をHレベルにできる。このため、イネーブルREGen2がLレベルのときに低電位側対向電極電圧生成回路240の電圧レギュレート回路の電荷供給動作を容易に停止させることができるようになる。
図12に、高電位側対向電極電圧生成回路230の動作例のタイミング図を示す。
ここでは、ライン反転駆動が行われている。極性反転信号POLがLレベルからHレベルに変化すると、この変化点を基準に第1の昇圧電圧選択期間T1が開始され、昇圧クロックCK1〜CK5が供給される。そして、昇圧電圧BV1と電源電圧VDDregとが生成され、対向電極の高電位側電圧VCOMHとして出力される。このときイネーブルREGen1がLレベルとなって、電圧レギュレート回路234の電荷供給動作が停止される。
その後、期間T2になると、イネーブルREGen1がHレベルとなって、電圧レギュレート回路234の電荷供給動作が開始され、出力電圧Voutが対向電極の高電位側電圧VCOMHとして出力される。
なお、図12では、高電位側対向電極電圧生成回路230の動作例を示しているが、低電位側対向電極電圧生成回路240の動作も同様である。低電位側対向電極電圧生成回路240は、極性反転信号POLがHレベルからLレベルに変化したときに、まず昇圧電圧が出力された後に、対向電極に低電位側電圧VCOMLが維持されるように電圧レギュレート回路により電荷が供給される。
2.1 変形例
図6では高電位側対向電極電圧生成回路230において、第1の昇圧回路232が電圧レギュレート回路234の高電位側電源電圧VDDregを生成していたが、これに限定されるものではない。
本変形例では、昇圧電圧BV1を生成する第1の昇圧回路232の他に、高電位側電源電圧VDDregを生成する第2の昇圧回路が設けられている。
図13に、高電位側対向電極電圧生成回路230の第2の構成例のブロック図を示す。但し、図13において図6と同一部分には同一符号を付し、適宜説明を省略する。
図13では、第1の昇圧回路280が、チャージポンプ動作により昇圧した昇圧電圧BV1を生成するためのスイッチ素子を有する。第1の昇圧回路280は、対向電極電圧制御回路210からの1又は複数の昇圧クロックに基づいてスイッチ素子をオン又はオフさせることにより、容量素子に蓄積された電荷に対応した電圧を昇圧させるチャージポンプ動作を行う。
また第2の昇圧回路282は、第1の昇圧回路280と同様に、チャージポンプ動作により昇圧した電圧レギュレート回路234の高電位側電源電圧VDDregを生成するためのスイッチ素子を有する。第2の昇圧回路282は、対向電極電圧制御回路210からの1又は複数の昇圧クロックに基づいてスイッチ素子をオン又はオフさせることにより、容量素子に蓄積された電荷に対応した電圧を昇圧させるチャージポンプ動作を行う。
図14に、図13の第1の昇圧回路280の構成例の回路図を示す。
図15に、図14の第1の昇圧回路280のチャージポンプ動作を行うための昇圧クロックのタイミング図を模式的に示す。
図14、図15では、チャージポンプ動作により、電源電圧VDDの電圧を2倍に昇圧する場合の構成例を示すが、本発明がこれに限定されるものではない。このような第1の昇圧回路280の動作については、図7と同様であるため説明を省略する。また昇圧容量Cu、保持容量Coを第1の昇圧回路280の外部、高電位側対向電極電圧生成回路230の外部、対向電極電圧供給回路200の外部又は電源回路100の外部に外付けされ、第1の昇圧回路282のスイッチ素子SW1〜SW4と共にチャージポンプ動作に寄与させることが望ましいことも同様である。
また図13の第2の昇圧回路282も、図14及び図15と同様の構成を採用できる。この場合、電源電圧VDDに代えて、電源電圧VDDより高い電位を有する電源電圧VDD1を用い、電源電圧VDD1、VSSの間の電圧を昇圧して高電位側電源電圧VDDregを生成する。
図16に、第2の構成例における高電位側対向電極電圧生成回路230の動作例のタイミング図を示す。
図12に示す第1の構成例における高電位側対向電極電圧生成回路230の動作例のタイミング図と同様に、極性反転信号POLがLレベルからHレベルに変化すると、この変化点を基準に第1の昇圧電圧選択期間T1が開始され、昇圧クロックCK1〜CK5が供給される。そして、昇圧電圧BV1と電源電圧VDDregとが生成され、対向電極の高電位側電圧VCOMHとして出力される。このときイネーブルREGen1がLレベルとなって、電圧レギュレート回路234の電荷供給動作が停止される。
その後、期間T2になると、イネーブルREGen1がHレベルとなって、電圧レギュレート回路234の電荷供給動作が開始され、出力電圧Voutが対向電極の高電位側電圧VCOMHとして出力される。
なお、図13では、高電位側対向電極電圧生成回路230の動作例を示しているが、低電位側対向電極電圧生成回路240の動作も同様に、電圧レギュレート回路の電源電圧を生成するために新たに昇圧回路を設けても良いことは当然である。
3. データドライバ
本実施形態における電圧供給回路(対向電極電圧供給回路)、又は該電圧供給回路を含む電源回路を図1又は図2に示すデータドライバに内蔵させることができる。
図17に、本実施形態における電源回路を含むデータドライバの構成例のブロック図を示す。このデータドライバは、図1の液晶表示装置に適用できる。
データドライバ30は、シフトレジスタ300、ラインラッチ310、基準電圧発生回路320、DAC(Digital/Analog Converter)(広義には、電圧選択回路)330、駆動回路340、電源回路100を含む。
シフトレジスタ300は、画素単位(又は1ドット単位)でシリアルに入力される表示データを、ドットクロックDCKに同期してシフトすることで、例えば一水平走査分の表示データを取り込む。ドットクロックDCKは、表示コントローラ38から供給される。1画素が、それぞれ6ビットのR信号、G信号及びB信号により構成される場合、1画素(=3ドット)は18ビットで構成される。
シフトレジスタ300に取り込まれた表示データは、水平同期信号HSYNCの変化タイミングでラインラッチ310にラッチされる。
基準電圧発生回路320は、各基準電圧が各表示データに対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路320は、高電位側電源電圧VDDHと、低電位側電源電圧VSSHとに基づいて、各基準電圧が、6ビット構成の各表示データに対応する複数の基準電圧V0〜V63を生成する。
DAC330は、ラインラッチ310から出力される表示データに対応した駆動電圧を、出力線ごとに生成する。より具体的には、DAC330は、基準電圧発生回路320によって生成された複数の基準電圧V0〜V63の中から、ラインラッチ310から出力された1出力線分の表示データに対応した基準電圧を選択し、選択した基準電圧を駆動電圧として出力する。
駆動回路340は、各出力線が液晶表示パネル20の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路340は、DAC330によって出力線毎に生成された駆動電圧に基づいて、各出力線を駆動する。駆動回路340は、各データ線駆動回路が各出力線に対応した複数のデータ線駆動回路DRV−1〜DRV−Nを含む。データ線駆動回路DRV−1〜DRV−Nのそれぞれは、ボルテージフォロワ接続された演算増幅器により構成される。
電源回路100は、対向電極電圧供給回路200を含む。従って電源回路100は、本実施形態又はその変形例における電圧供給回路を含むということができ
また電源回路100は、システム電源電圧VDDとシステム接地電源電圧VSSとの間の電圧に基づいて、高電位側電源電圧VDDHと、低電位側電源電圧VSSHを生成する。高電位側電源電圧VDDHと、低電位側電源電圧VSSHとは、基準電圧発生回路320と、駆動回路340とに供給される。
このような構成のデータドライバ30は、シフトレジスタ300で取り込まれた例えば一水平走査分の表示データが、ラインラッチ310でラッチされる。ラインラッチ310でラッチされた表示データを用いて、1出力線ごとに、駆動電圧が生成される。そして、駆動回路340が、DAC330によって生成された駆動電圧に基づいて各出力線を駆動する。
図18に、基準電圧発生回路320、DAC330、駆動回路340の構成の概要を示す。ここでは、駆動回路340のデータ線駆動回路DRV−1のみを示すが、他の駆動回路についても同様である。
基準電圧発生回路320では、高電位側電源電圧VDDHと、低電位側電源電圧VSSHとの間に、抵抗回路が接続される。そして、基準電圧発生回路320は、高電位側電源電圧VDDH及び低電位側電源電圧VSSHの間の電圧を抵抗回路により分割した複数の分割電圧を、基準電圧V0〜V63として生成する。なお、極性反転駆動の場合、実際には極性が正の場合と負の場合とで電圧が対称とならないため、正極性用の基準電圧と、負極性用の基準電圧とが生成される。図18では、その一方を示している。
DAC330は、ROMデコーダ回路により実現することができる。DAC330は、6ビットの表示データに基づいて、基準電圧V0〜V63のうちいずれか1つを選択して選択電圧Vselとしてデータ線駆動回路DRV−1に出力する。なお、他のデータ線駆動回路DRV−2〜DRV−Nについても、同様に、対応する6ビットの表示データに基づいて選択された電圧が出力される。
DAC330は、反転回路332を含む。反転回路332は、極性反転信号POLに基づいて表示データを反転する。そして、DAC330には、6ビットの表示データD0〜D5と、6ビットの反転表示データXD0〜XD5とが入力される。反転表示データXD0〜XD5は、表示データD0〜D5をそれぞれビット反転したものである。そして、DAC330において、基準電圧発生回路320により生成された多値の基準電圧V0〜V63のうちのいずれか1つが表示データに基づいて選択される。
例えば極性反転信号POLがHレベルのとき、6ビットの表示データD0〜D5「000010」(=2)に対応して、基準電圧V2が選択される。また例えば極性反転信号POLがLレベルのとき、表示データD0〜D5を反転した反転表示データXD0〜XD5を用いて基準電圧を選択する。即ち、反転表示データXD0〜XD5が「111101」(=61)となり、基準電圧V61が選択される。
このようにしてDAC330により選択された選択電圧Vselは、データ線駆動回路DRV−1に供給される。
そして、データ線駆動回路DRV−1は、選択電圧Vselに基づいて出力線OL−1を駆動する。また、電源回路100は、上述したように、極性反転信号POLに同期して対向電極の電圧を変化させる。こうして、液晶に印加される電圧の極性を反転させて駆動する。
このように電源回路100をデータドライバ30に内蔵させることで、液晶表示装置10の実装面積を削減し、低消費電力で、且つ画質の劣化を防止する表示ドライバを提供できる。
なお図17及び図18ではデータドライバ30に電源回路を内蔵させる場合について説明したが、ゲートドライバ32に電源回路を内蔵させてもよい。
4. 電子機器
図19に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図19において、図1又は図2と同一部分には同一符号を付し、適宜説明を省略する。
携帯電話機900は、カメラモジュール910を含む。カメラモジュール910は、CCDカメラを含み、CCDカメラで撮像した画像のデータを、YUVフォーマットで表示コントローラ38に供給する。
携帯電話機900は、液晶表示パネル20を含む。液晶表示パネル20は、データドライバ30及びゲートドライバ32によって駆動される。液晶表示パネル20は、複数のゲート線、複数のソース線、複数の画素を含む。
表示コントローラ38は、データドライバ30及びゲートドライバ32に接続され、データドライバ30に対してRGBフォーマットの表示データを供給する。
電源回路100は、データドライバ30及びゲートドライバ32に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また液晶表示パネル20の対向電極に、対向電極電圧Vcomを供給する。
ホスト940は、表示コントローラ38に接続される。ホスト940は、表示コントローラ38を制御する。またホスト940は、アンテナ960を介して受信された表示データを、変復調部950で復調した後、表示コントローラ38に供給できる。表示コントローラ38は、この表示データに基づき、データドライバ30及びゲートドライバ32により液晶表示パネル20に表示させる。
ホスト940は、カメラモジュール910で生成された表示データを変復調部950で変調した後、アンテナ960を介して他の通信装置への送信を指示できる。
ホスト940は、操作入力部970からの操作情報に基づいて表示データの送受信処理、カメラモジュール910の撮像、液晶表示パネル20の表示処理を行う。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの対向電極の駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。また単に液晶表示パネルの対向電極に限らず、本発明を、電極に電圧を印加する電源回路に適用することができることは当然である。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
本実施形態における液晶表示装置の構成の概要を示す図。 本実施形態における液晶表示装置の他の構成の概要を示す図。 図3(A)、図3(B)はフレーム反転駆動の動作説明図。 図4(A)、図4(B)はライン反転駆動の動作説明図。 本実施形態の電源回路が含む対向電極電圧供給回路の構成例のブロック図。 高電位側対向電極電圧生成回路の第1の構成例のブロック図。 図6の第1の昇圧回路の構成例の図。 図7の第1の昇圧回路のチャージポンプ動作を行うための昇圧クロックのタイミングを示す模式図。 図6の電圧レギュレート回路の構成例の回路図。 図6の高電位側対向電極電圧生成回路の動作例のタイミング図。 図5の対向電極電圧制御回路の構成例のブロック図。 図6の高電位側対向電極電圧生成回路の動作例のタイミング図。 高電位側対向電極電圧生成回路の第2の構成例のブロック図。 図13の第1の昇圧回路の構成例の回路図。 図14の第1の昇圧回路のチャージポンプ動作を行うための昇圧クロックのタイミングを示す模式図。 第2の構成例における高電位側対向電極電圧生成回路の動作例のタイミング図。 本実施形態における電源回路を含むデータドライバの構成例のブロック図。 図17の基準電圧発生回路、DAC、駆動回路の構成の概要を示す図。 本実施形態における電子機器の構成例のブロック図。
符号の説明
10 液晶表示装置、 20 液晶表示パネル、 22mn TFT、
24mn 液晶容量、 26mn 画素電極、 28mn 対向電極、
30 データドライバ、 40 ゲートドライバ、 38 表示コントローラ、
100 電源回路、 200 対向電極電圧供給回路、
210 対向電極電圧制御回路、 212 第1の昇圧電圧選択期間設定レジスタ、
214 第2の昇圧電圧選択期間設定レジスタ、 220 カウンタ、
222、224 コンパレータ、 226、228 RSFF、
230 高電位側対向電極電圧生成回路、 232、280 第1の昇圧回路、
234 電圧レギュレート回路(電荷供給回路)、 236、250 選択回路、
240 低電位側対向電極電圧生成回路、 282 第2の昇圧回路、
BV1 昇圧電圧、 CK1〜CK5、CK´1〜CK´2 昇圧クロック、
Co、Co1 保持容量、 Cu 昇圧容量、 DCK ドットクロック、
DLn データ線、 GLm 走査線、 OPAMP オペアンプ、
POL 極性反転信号、 R1〜R4 抵抗素子、
REGen1、REGen2 イネーブル、 SELt1、SELt2 選択信号、
SW1〜SW6 スイッチ素子、 Vcom 対向電極電圧、
VCOMH 高電位側電圧、 VCOML 低電位側電圧、
VDD、VDD1、VDDreg、VSS 電源電圧、 Vout 出力電圧

Claims (16)

  1. 第1の電圧が供給される電極の電圧を第2の電圧に切り換えて該電極に供給するための電圧供給回路であって、
    チャージポンプ動作により昇圧した昇圧電圧を生成するためのスイッチ素子を有する第1の昇圧回路と、
    前記電極に電荷を供給するための電荷供給回路とを含み、
    前記第1の電圧から前記第2の電圧に切り換えるときに、前記昇圧電圧を前記電極に供給した後に、前記電極の電圧が前記第2の電圧に維持されるように前記電荷供給回路が前記電極に電荷を供給することを特徴とする電圧供給回路。
  2. 請求項1において、
    前記電荷供給回路が、
    オペアンプを含み、
    前記オペアンプの第1の入力端子に、基準電圧が供給され、
    前記オペアンプの第2の入力端子に、該オペアンプの出力電圧と該オペアンプの電源電圧の1つとの間の電圧を分圧した電圧が供給されることを特徴とする電圧供給回路。
  3. 請求項2において、
    前記オペアンプの電源電圧の1つが、前記第1の昇圧回路によって生成されることを特徴とする電圧供給回路。
  4. 請求項2において、
    前記オペアンプの電源電圧として、チャージポンプ動作により昇圧した電圧を生成するためのスイッチ素子を有する第2の昇圧回路を含むことを特徴とする電圧供給回路。
  5. 請求項1乃至4のいずれかにおいて、
    前記電極が、
    電気光学物質を挟んで電気光学装置の画素電極と対向する対向電極であり、
    前記第1の電圧が、
    前記対向電極に供給される高電位側電圧及び低電位側電圧の一方であり、
    前記第2の電圧が、
    前記高電位側電圧及び前記低電位側電圧の他方であり、
    極性反転タイミングに同期して、前記第1の電圧から前記第2の電圧に切り換えて前記対向電極に供給することを特徴とする電圧供給回路。
  6. 請求項5において、
    前記極性反転タイミングの変化点を基準に開始される第1の期間では、前記第1の昇圧回路が前記昇圧電圧を前記対向電極に供給すると共に、前記電荷供給回路が電荷供給動作を停止し、
    前記第1の期間後の第2の期間では、前記電荷供給回路が電荷供給動作を開始して前記電極に電荷を供給することを特徴とする電圧供給回路。
  7. 請求項6において、
    前記第1の期間を設定するための期間設定レジスタを含み、
    前記期間設定レジスタの設定値に対応した期間を、前記第1の期間として設定することを特徴とする電圧供給回路。
  8. 電気光学物質を挟んで電気光学装置の画素電極と対向する対向電極に電圧を供給するための電源回路であって、
    前記対向電極に供給する高電位側電圧を生成する高電位側対向電極電圧生成回路と、
    前記対向電極に供給する低電位側電圧を生成する低電位側対向電極電圧生成回路と、
    極性反転タイミングに同期して、前記高電位側電圧又は低電位側電圧を前記対向電極に対して選択出力する選択回路とを含み、
    前記高電位側対向電極電圧生成回路及び前記低電位側対向電極電圧生成回路の少なくとも1つは、
    請求項5乃至7記載の電圧供給回路を含み、
    前記極性反転タイミングに同期して、前記対向電極に昇圧した電圧を供給した後に、前記対向電極の電圧が前記高電位側電圧又は前記低電位側電圧に維持されるように前記対向電極に電荷を供給することを特徴とする電源回路。
  9. 電気光学装置の走査線及びデータ線により特定される画素電極と、電気光学物質を挟んで該画素電極に対向する対向電極とを含む電気光学装置を駆動するための表示ドライバであって、
    前記対向電極に電圧を供給する請求項5乃至7のいずれか記載の電圧供給回路と、
    前記電気光学装置を駆動する駆動回路とを含むことを特徴とする表示ドライバ。
  10. 走査線及びデータ線により特定される画素電極と、電気光学物質を挟んで該画素電極に対向する対向電極とを含む電気光学装置を駆動するための表示ドライバであって、
    前記対向電極に電圧を供給する請求項8記載の電源回路と、
    前記電気光学装置を駆動する駆動回路とを含むことを特徴とする表示ドライバ。
  11. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
    電気光学物質を挟んで前記画素電極と対向する対向電極と、
    前記複数の走査線を走査する走査ドライバと、
    前記複数のデータ線を駆動するデータドライバと、
    前記対向電極に電圧を供給する請求項5乃至7のいずれか記載の電圧供給回路とを含むことを特徴とする電気光学装置。
  12. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
    電気光学物質を挟んで前記画素電極と対向する対向電極と、
    前記複数の走査線を走査する走査ドライバと、
    前記複数のデータ線を駆動するデータドライバと、
    前記対向電極に電圧を供給する請求項8記載の電源回路とを含むことを特徴とする電気光学装置。
  13. 請求項1乃至7のいずれか記載の電圧供給回路を含むことを特徴とする電子機器。
  14. 請求項8記載の電源回路を含むことを特徴とする電子機器。
  15. 請求項9記載の表示ドライバを含むことを特徴とする電子機器。
  16. 請求項11又は12記載の電気光学装置を含むことを特徴とする電子機器。
JP2004279503A 2004-09-27 2004-09-27 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 Expired - Fee Related JP4039414B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004279503A JP4039414B2 (ja) 2004-09-27 2004-09-27 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
US11/235,635 US7796125B2 (en) 2004-09-27 2005-09-26 Voltage supply circuit, power supply circuit, display driver, electro-optic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279503A JP4039414B2 (ja) 2004-09-27 2004-09-27 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2006094670A true JP2006094670A (ja) 2006-04-06
JP4039414B2 JP4039414B2 (ja) 2008-01-30

Family

ID=36098451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279503A Expired - Fee Related JP4039414B2 (ja) 2004-09-27 2004-09-27 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US7796125B2 (ja)
JP (1) JP4039414B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895694B2 (ja) * 2006-06-08 2012-03-14 ルネサスエレクトロニクス株式会社 電源回路
TWI397248B (zh) * 2009-06-22 2013-05-21 Richtek Technology Corp 多輸入電荷幫浦,其控制電路與操作方法
CN104217680B (zh) * 2014-08-29 2016-05-04 重庆京东方光电科技有限公司 公共电压补偿电路、其补偿方法、阵列基板及显示装置
JP2018040963A (ja) * 2016-09-08 2018-03-15 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288142B2 (ja) * 1992-10-20 2002-06-04 富士通株式会社 液晶表示装置およびその駆動方法
JPH09149629A (ja) 1995-11-20 1997-06-06 Casio Comput Co Ltd 昇圧回路
TW490580B (en) * 1998-11-13 2002-06-11 Hitachi Ltd Liquid crystal display apparatus and its drive method
JP3968925B2 (ja) 1999-09-30 2007-08-29 カシオ計算機株式会社 表示駆動装置
JP2001282164A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 表示装置用駆動装置
JP4166448B2 (ja) * 2000-10-06 2008-10-15 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその駆動方法
JP4743570B2 (ja) * 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
JP3948224B2 (ja) 2001-06-07 2007-07-25 株式会社日立製作所 表示装置
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP3799308B2 (ja) * 2002-08-02 2006-07-19 Nec液晶テクノロジー株式会社 液晶表示装置
JP3861860B2 (ja) * 2003-07-18 2006-12-27 セイコーエプソン株式会社 電源回路、表示ドライバ及び電圧供給方法

Also Published As

Publication number Publication date
US7796125B2 (en) 2010-09-14
US20060066552A1 (en) 2006-03-30
JP4039414B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
US8125432B2 (en) Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US8089437B2 (en) Driver circuit, electro-optical device, and electronic instrument
US7733160B2 (en) Power supply circuit, display driver, electro-optical device, and electronic instrument
US7880530B2 (en) Power supply circuit, display driver, electro-optical device, and electronic instrument
US8144090B2 (en) Driver circuit, electro-optical device, and electronic instrument
JP3861860B2 (ja) 電源回路、表示ドライバ及び電圧供給方法
JP2007060732A (ja) 表示装置
JP4400403B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2008116917A (ja) ゲートドライバ、電気光学装置、電子機器及び駆動方法
JP2006178072A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4229157B2 (ja) 駆動回路、電気光学装置及び電子機器
JP5217412B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US7796125B2 (en) Voltage supply circuit, power supply circuit, display driver, electro-optic device, and electronic apparatus
JP2005284271A (ja) コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP2006178074A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
JP2008083286A (ja) 負荷測定装置、駆動回路、電気光学装置及び電子機器
JP5233272B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP4858250B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法
JP4229158B2 (ja) 駆動回路、電気光学装置及び電子機器
JP2007114682A (ja) 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器
JP2007114559A (ja) 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器
JP2008096479A (ja) 駆動回路、電気光学装置及び電子機器
JP2009134043A (ja) 信号発生回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees