JP2006094332A

JP2006094332A - 発振回路

Info

Publication number: JP2006094332A
Application number: JP2004279835A
Authority: JP
Inventors: Sadao Tanikoshi; 貞夫谷越
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-09-27
Filing date: 2004-09-27
Publication date: 2006-04-06

Abstract

【課題】発振周波数近傍における位相雑音特性を改善可能な発振回路を提供する。
【解決手段】発振周波数を設定する共振回路１と、共振回路１の共振条件を整える負性抵抗回路２と、負性抵抗回路２の出力信号を増幅して発振信号Ｖｏｕｔを外部に出力するバッファトランジスタＱ２とを具備する発振回路であって、低位電源Ｖｓｓに一端が接続されたバイパスコンデンサＣ９と、バイパスコンデンサＣ９の他端に一端が接続され、バッファトランジスタＱ２のベースに他端が接続された第１利得調整用抵抗Ｒ５とを備える。
【選択図】図１

Description

本発明は、発振信号を外部に出力するバッファトランジスタを具備する発振回路に関する。

高周波の発振回路には通常、共振回路、負性抵抗回路、及びバッファ回路が設けられる。負性抵抗回路及びバッファ回路は、発振トランジスタ及びバッファトランジスタをそれぞれ備える（例えば、特許文献１参照。）。また、発振トランジスタとバッファトランジスタはカスコード接続される。この結果、発振回路の総合利得はエミッタ接地回路と同等であり、且つ、帯域幅をベース接地回路の遮断周波数まで確保できる。バッファトランジスタは、共振回路及び負性抵抗回路の発振周波数近傍で比較的大きな利得を有している。

しかしながら、発振トランジスタ及びバッファトランジスタのそれぞれにおいては雑音が発生する。更に、発振トランジスタ及びバッファトランジスタで発生した雑音は、バッファトランジスタにより増幅されて外部に出力されることとなる。この結果、発振回路の発振周波数近傍における位相雑音特性の悪化が生じる。
特開２００２−１７１１３１号公報

本発明は、発振周波数近傍における位相雑音特性を改善可能な発振回路を提供する。

本発明の一態様は、発振周波数を設定する共振回路と、共振回路の共振条件を整える負性抵抗回路と、負性抵抗回路の出力信号を増幅して発振信号を外部に出力するバッファトランジスタとを具備する発振回路であって、低位電源に一端が接続されたバイパスコンデンサと、バイパスコンデンサの他端に一端が接続され、バッファトランジスタのベースに他端が接続された第１利得調整用抵抗とを備える発振回路であることを要旨とする。

本発明によれば、発振周波数近傍における位相雑音特性を改善可能な発振回路を提供できる。

次に、図面を参照して、本発明の実施の形態を説明する。この実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

本発明の実施の形態に係る発振回路は、図１に示すように、共振回路１、共振回路１に接続された負性抵抗回路２、及び負性抵抗回路２に接続されたバッファ回路３ａを備える。共振回路１は、例えば入力電圧Ｖｔｕｎｅに応じた共振周波数で共振し、発振回路の発振周波数ｆ_osc を設定する。負性抵抗回路２は、入力抵抗が負性を示し、共振回路１の共振条件を整える。バッファ回路３ａは、負性抵抗回路２の出力信号を増幅し、発振信号Ｖｏｕｔを外部に出力するバッファトランジスタＱ２を備える。バッファトランジスタＱ２としては、例えばｎｐｎ型のバイポーラトランジスタが使用できる。バッファ回路３ａは、低位電源Ｖｓｓに一端が接続されたバイパスコンデンサＣ９と、バイパスコンデンサＣ９の他端に一端が接続され、バッファトランジスタＱ２のベースに他端が接続された第１利得調整用抵抗Ｒ５とを備える。この結果、バッファトランジスタＱ２は、第１利得調整用抵抗Ｒ５及びバイパスコンデンサＣ９を介して交流的に接地され、ベース接地増幅回路として動作する。バイパスコンデンサＣ９の容量値は、共振回路１及び負性抵抗回路２の発振周波数ｆ_oscにおいて十分低いインピーダンスとなるように、例えば１００［ｐＦ］〜１００００［ｐＦ］程度が選択される。尚、共振回路１及び負性抵抗回路２の発振周波数ｆ_osc は例えば２．４［ＧＨｚ］程度である。共振回路１の共振周波数が可変である場合、共振回路１及び負性抵抗回路２の発振周波数ｆ_oscの可変幅は例えば２．４［ＧＨｚ］±２０［ＭＨｚ］程度となる。

また、出力端子３０は図示を省略する負荷に接続される。バッファ回路３ａは、出力端子３０に接続される負荷のインピーダンス変動に対する安定性を確保する。即ち、バッファ回路３ａを負性抵抗回路２の出力に接続することにより、負性抵抗回路２が負荷から隔離され、負荷のインピーダンス変動に起因する位相雑音特性の悪化及び発振周波数の精度の低下を防止できる。

更に、バッファ回路３ａが第１利得調整用抵抗Ｒ５を具備せず、バッファトランジスタＱ２のベースが直接バイパスコンデンサＣ９に接続される場合、バッファトランジスタＱ２の電圧利得−周波数特性は、図２に示すような特性となる。図２に示すように、バッファトランジスタＱ２は、共振回路１及び負性抵抗回路２の発振周波数ｆ_osc近傍で１５［ｄＢ］程度の比較的大きな電圧利得を有している。この結果、発振トランジスタＱ１及びバッファトランジスタＱ２のそれぞれにおいて発生する雑音がバッファトランジスタＱ２により増幅されて外部に出力される。

また、図２に示す例においては、バッファトランジスタＱ２の電圧利得が３．５［ＧＨｚ］付近まで０［ｄＢ］とならない。よって、バッファトランジスタＱ２が、負性抵抗回路２の出力信号に含まれる高調波成分、即ち雑音をも増幅してしまうこととなる。

これに対して、バイパスコンデンサＣ９とバッファトランジスタＱ２のベースとの間に第１利得調整用抵抗Ｒ５を接続することにより、図３に示すようにバッファトランジスタＱ２の発振周波数ｆ_osc近傍の電圧利得を０［ｄＢ］程度に設定できる。更に、共振回路１及び負性抵抗回路２の発振周波数ｆ_oscよりも高周波の帯域において、バッファトランジスタＱ２の電圧利得が０［ｄＢ］以下となり、負性抵抗回路２の出力信号に含まれる雑音が増幅されることを防止できる。但し、図３においては、図１に示す第１利得調整用抵抗Ｒ５の抵抗値を３０［Ω］とした場合のシミュレーション結果を示している。

また共振回路１は、例えばコンデンサＣ１、インダクタＬ１、可変容量ダイオードＤ１、インダクタＬ２、及びコンデンサＣ２を備える。負性抵抗回路２は、例えば発振トランジスタＱ１、結合コンデンサＣ３、分圧用抵抗Ｒ１、帰還用コンデンサＣ４、コンデンサＣ５、インダクタＬ３、及び電流設定用抵抗Ｒ４を備える。バッファ回路３ａは、上述したバッファトランジスタＱ２、第１利得調整用抵抗Ｒ５、及びバイパスコンデンサＣ９に加えて、例えば分圧用抵抗Ｒ２、分圧用抵抗Ｒ３、バイパスコンデンサＣ６、結合コンデンサＣ７、バイパスコンデンサＣ８、及びインダクタＬ４を備える。発振トランジスタＱ１としては、例えばｎｐｎ型のバイポーラトランジスタが使用できる。

更に、共振回路１において、コンデンサＣ１は入力端子１０と低位電源Ｖｓｓとの間に接続される。インダクタＬ１は、入力端子１０に一端が接続され、結合コンデンサＣ３に他端が接続される。インダクタＬ２は低位電源Ｖｓｓに一端が接続される。可変容量ダイオードＤ１は、インダクタＬ２の他端にアノードが接続され、インダクタＬ１の他端にカソードが接続される。コンデンサＣ２は低位電源ＶｓｓとインダクタＬ１の他端との間に接続される。

ここで、入力端子１０に印加された入力電圧Ｖｔｕｎｅは可変容量ダイオードＤ１に伝達される。この結果、可変容量ダイオードＤ１の容量成分が調整される。よって、インダクタL１及び可変容量ダイオードＤ１から構成されるＬＣ共振回路の共振周波数が制御される。

また、分圧用抵抗Ｒ１、分圧用抵抗Ｒ２、及び分圧用抵抗Ｒ３は高位電源Ｖｃｃと低位電源Ｖｓｓとの間に直列に接続される。分圧用抵抗Ｒ１及び分圧用抵抗Ｒ２の接続ノードは発振トランジスタＱ１のベースに接続され、発振トランジスタＱ１のベースにバイアスを与える。分圧用抵抗Ｒ２及び分圧用抵抗Ｒ３の接続ノードはバッファトランジスタＱ２のベースに接続され、バッファトランジスタＱ２のベースにバイアスを与える。

更に、負性抵抗回路２において、発振トランジスタＱ１の入力インピーダンスが負性を示すように、発振トランジスタＱ１のベース・エミッタ間に帰還用コンデンサＣ４が接続され、エミッタ・低位電源Ｖｓｓ間にコンデンサＣ５が接続される。発振トランジスタＱ１のエミッタと低位電源Ｖｓｓとの間において、コンデンサＣ５と並列に、インダクタＬ３及び電流設定用抵抗Ｒ４が直列接続される。電流設定用抵抗Ｒ４は、発振トランジスタＱ１及びバッファトランジスタＱ２のそれぞれのコレクタ電流の電流量を設定する。

また、バッファ回路３ａにおいて、バイパスコンデンサＣ６は、バッファトランジスタＱ２のエミッタと発振トランジスタＱ１のコレクタとの接続ノードに一端が接続され、低位電源Ｖｓｓに他端が接続される。結合コンデンサＣ７は、バッファトランジスタＱ２のコレクタと出力端子３０との間に接続される。インダクタＬ４は高位電源ＶｃｃとバッファトランジスタＱ２のコレクタとの間に接続される。バイパスコンデンサＣ８は、高位電源Ｖｃｃと低位電源Ｖｓｓとの間に接続される。

更に、バッファトランジスタＱ２の電圧利得がピークとなる周波数は、バイパスコンデンサＣ６の容量値を加減することにより変化する。バイパスコンデンサＣ６の容量値が大き過ぎる場合、発振トランジスタＱ１の出力信号がバイパスコンデンサＣ６を介して低位電源Ｖｓｓに吸収される。したがって、バッファトランジスタＱ２が出力する発振信号Ｖｏｕｔの振幅が低下して位相雑音特性の劣化を招く。一方、バイパスコンデンサＣ６の容量値が小さ過ぎる場合、コレクタ接地増幅回路として動作する発振トランジスタＱ１の接地インピーダンスが、共振回路１及び負性抵抗回路２の発振周波数ｆ_oscにおいて高くなる。この結果、発振トランジスタＱ１の入力インピーダンスが負性を示さなくなってしまい、位相雑音特性の悪化又は発振停止を招く。よって、バイパスコンデンサＣ６の容量値は、例えば３〜１０［ｐＦ］程度に設計される。

このように、本発明の実施の形態によれば、バッファトランジスタＱ２のベースを交流的に接地するバイパスコンデンサＣ９と直列に第１利得制御用抵抗Ｒ５を接続することにより、共振回路１及び負性抵抗回路２の発振周波数ｆ_osc近傍におけるバッファトランジスタＱ２の電圧利得を削減することができる。よって、共振回路１及び負性抵抗回路２の発振周波数ｆ_osc近傍において雑音が増幅されないので、発振周波数ｆ_osc近傍における発振回路の位相雑音特性を改善できる。一例として、第１利得調整用抵抗Ｒ５を具備しない場合の発振回路の位相雑音電力は、図４に示すように、発振周波数ｆ_oscから１００［ｋＨｚ］離調した周波数で−１２０．６［ｄＢｃ］である。一方、本発明の実施の形態に係る発振回路においては、図５に示すように、発振周波数ｆ_oscから１００［ｋＨｚ］離調した周波数での位相雑音電力は−１２５．２［ｄＢｃ］と４．６［ｄＢｃ］改善されている。また、既存の発振回路に対して第１利得制御用抵抗Ｒ５を付加するのみで発振回路の位相雑音特性を向上させることができるため、回路規模の増大を最小限に抑えることができる。

（第１の変形例）
本発明の実施の形態の第１の変形例に係る発振回路として図６に示すように、バッファ回路３ｂが、発振トランジスタＱ１のコレクタとバッファトランジスタＱ２のエミッタとの間に接続された第２利得調整用抵抗Ｒ６を更に備える構成でも良い。第２利得調整用抵抗Ｒ６の抵抗値を大きくすることにより、バッファトランジスタＱ２の電圧利得を小さくすることができる。但し、第２利得調整用抵抗Ｒ６の抵抗値を大きくし過ぎると、発振トランジスタＱ１のコレクタ・ベース間電圧Ｖｂｃが低下し、コレクタ・ベース間容量の増大により位相雑音特性が劣化する。このため、第２利得調整用抵抗Ｒ６の抵抗値は例えば５〜２０［Ω］程度に設計される。

（第２の変形例）
本発明の実施の形態の第２の変形例に係る発振回路は図７に示すように、バッファ回路３ｃが、第１利得調整用抵抗Ｒ５とバイパスコンデンサＣ９との間に接続されたインダクタＬ５を更に備える点が図１と異なる。インダクタＬ５、バイパスコンデンサＣ９、及びインダクタＬ５により直列共振回路（ＬＣＲ共振回路）が構成される。また、インダクタＬ５、バイパスコンデンサＣ９、及びインダクタＬ５により構成されるＬＣＲ共振回路の共振周波数は、共振回路１及び負性抵抗回路２の発振周波数ｆ_oscの周波数とほぼ等しく設定される。その他の構成は図１に示す発振回路と同様である。

第１利得制御用抵抗Ｒ５及びインダクタＬ５を付加した場合のバッファトランジスタＱ２の電圧利得−周波数特性は、図８に示すように、図２と比して発振周波数ｆ_oscの周波数よりも低周波の帯域の電圧利得が大幅に削減されている。更に、発振周波数ｆ_oscよりも高周波の帯域において、バッファトランジスタＱ２の電圧利得が急激に減少している。よって、バッファトランジスタＱ２が雑音を増幅することによる位相雑音特性の悪化を大幅に改善できる。

このように、本発明の実施の形態の第２の変形例に係る発振回路によれば、図１に示す発振回路よりも雑音の発生を抑えることが可能となる。したがって、図９に示すように、発振周波数ｆ_oscから１００［ｋＨｚ］離調した周波数での位相雑音電力は−１２６．１［ｄＢｃ］となり、図１に示す発振回路よりも位相雑音電力を０．９［ｄＢｃ］削減できる。

（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

その他の実施の形態に係る発振回路として、図６に示す第１利得調整用抵抗Ｒ５を備えない構成を採用しても良い。この場合、発振周波数ｆ_osc付近での電圧利得は、図１０に示すように８［ｄＢ］程度となり、図２と比して７［ｄＢ］程度削減できる。但し、図１０においては、第２利得調整用抵抗Ｒ６の抵抗値を５［Ω］とした場合のシミュレーション結果を示している。また、図１１に示すように、発振周波数ｆ_oscから１００［ｋＨｚ］離調した周波数での位相雑音電力が−１２４．３［ｄＢｃ］となり、図４と比して３．７［ｄＢｃ］低減されている。
上述した実施の形態の説明においては、発振回路として可変容量ダイオードＤ１を用いた電圧制御発振回路（ＶＣＯ）を例に説明したが、可変容量ダイオードＤ１に代えて通常のコンデンサを接続することにより、固定発振周波数の発振回路とすることができる。また、共振回路１として誘電体共振器を含む構成を採用しても良い。

更に、実施の形態に係る発振回路のインダクタＬ２及びインダクタＬ４等を、インダクタと同様の機能を有するマイクロストリップ線路等に置き換えても良い。分圧用抵抗Ｒ１、分圧用抵抗Ｒ２、分圧用抵抗Ｒ３、電流設定用抵抗Ｒ４、及び第１利得調整用抵抗Ｒ５として金属配線等の寄生抵抗を用いても構わない。

このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の実施の形態に係る発振回路の構成を示す回路図である。本発明の実施の形態に係る発振回路の電圧利得−周波数特性を示すグラフである。第１利得調整用抵抗を有さない発振回路の電圧利得−周波数特性を示すグラフである。本発明の実施の形態に係る発振回路の位相雑音特性を示すグラフである。第１利得調整用抵抗を有さない発振回路の位相雑音特性を示すグラフである。本発明の実施の形態の第１の変形例に係る発振回路の構成を示す回路図である。本発明の実施の形態の第２の変形例に係る発振回路の構成を示す回路図である。本発明の実施の形態の第２の変形例に係る発振回路の電圧利得−周波数特性を示すグラフである。本発明の実施の形態の第２の変形例に係る発振回路の位相雑音特性を示すグラフである。その他の実施の形態に係る発振回路の電圧利得−周波数特性を示すグラフである。その他の実施の形態に係る発振回路の位相雑音特性を示すグラフである。

符号の説明

１…共振回路
２…負性抵抗回路
Ｑ２…バッファトランジスタ
Ｃ９…バイパスコンデンサ
Ｒ５…第１利得調整用抵抗
Ｒ６…第２利得調整用抵抗
Ｌ５…インダクタ

Claims

発振周波数を設定する共振回路と、前記共振回路の共振条件を整える負性抵抗回路と、前記負性抵抗回路の出力信号を増幅して発振信号を外部に出力するバッファトランジスタとを具備する発振回路であって、
低位電源に一端が接続されたバイパスコンデンサと、
前記バイパスコンデンサの他端に一端が接続され、前記バッファトランジスタのベースに他端が接続された第１利得調整用抵抗
とを備えることを特徴とする発振回路。
前記バイパスコンデンサと前記第１利得調整用抵抗との間に接続されたインダクタを更に備えることを特徴とする請求項１に記載の発振回路。
前記第１利得調整用抵抗、前記バイパスコンデンサ、及び前記インダクタの共振周波数と前記発振周波数が等しいことを特徴とする請求項２に記載の発振回路。
前記バッファトランジスタのエミッタに接続された第２利得調整用抵抗を更に備えることを特徴とする請求項１〜３のいずれか１項に記載の発振回路。
前記発振周波数が、外部からの入力電圧の電圧値により制御されることを特徴とする請求項１〜４のいずれか１項に記載の発振回路。