JP2006086327A - キャパシタ誘電体膜の形成方法 - Google Patents
キャパシタ誘電体膜の形成方法 Download PDFInfo
- Publication number
- JP2006086327A JP2006086327A JP2004269381A JP2004269381A JP2006086327A JP 2006086327 A JP2006086327 A JP 2006086327A JP 2004269381 A JP2004269381 A JP 2004269381A JP 2004269381 A JP2004269381 A JP 2004269381A JP 2006086327 A JP2006086327 A JP 2006086327A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gas
- sputtering
- capacitor dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】
電極膜15上に第一の薄膜17を形成する第一の成膜工程は、酸化ガスの含有率が少ない第一のスパッタガス雰囲気で行われるので、酸化ガスイオンのような高エネルギーイオンが電極膜15に入射せず、電極膜15がダメージを受けない。また、第一の薄膜17上に第二の薄膜18を成膜する第二の成膜工程は、酸化ガスの含有率が高い第二のスパッタガス雰囲気で行われるので、酸素原子が補完され、第二の薄膜18を構成する誘電体材料に酸素欠損が起こらず、その結晶性が崩れない。
【選択図】図2
キャパシタ誘電体膜 17……第一の薄膜 18……第二の薄膜
Description
請求項2記載の発明は、請求項1記載のキャパシタ誘電体膜の形成方法であって、前記第一の成膜工程は、前記第一のスパッタガス雰囲気の前記酸化ガスの含有率をゼロにするキャパシタ誘電体膜の形成方法である。
請求項3記載の発明は、請求項1又は請求項2のいずれか1項記載のキャパシタ誘電体膜の形成方法であって、前記ターゲットは、(Ba,Sr)TiO3-xと、SrTiO3-yと、Pb(Zr,Ti)O3-zとからなる誘電体材料の群より選択されるいずれか1つの誘電体材料を含有するキャパシタ誘電体膜の形成方法である。
請求項4記載の発明は、請求項1乃至請求項3のいずれか1項記載のキャパシタ誘電体膜の形成方法であって、前記基板の少なくとも一部表面には電極膜が露出され、前記キャパシタ誘電体膜は、前記電極膜の露出した表面に形成されるキャパシタ誘電体膜の形成方法である。
請求項5記載の発明は、請求項4記載のキャパシタ誘電体膜の形成方法であって、前記電極膜は貴金属と貴金属酸化物のいずれか一方又は両方を含有するキャパシタ誘電体膜の形成方法である。
請求項6記載の発明は、請求項1乃至請求項5のいずれか1項記載のキャパシタ誘電体膜の形成方法であって、前記第一、第二の成膜工程は、前記基板を加熱しながら行うキャパシタ誘電体膜の形成方法である。
基板11のシリコン酸化膜12が形成された面上には、TiO2-x(ここではxは0.1〜0.3程度)のような金属酸化物からなるバリア膜14が形成され、該バリア膜14の表面には金属材料(ここではPt)からなる第一の電極膜15が形成されている。
この半導体素子10aは、例えばDRAMのような半導体メモリ素子の他に、薄膜コンデンサ、チューナブルデバイス、デカップリングデバイス等種々の用途に用いられる。
希ガスからなる第一のスパッタガスを用いて10秒間スパッタリングして第一の成膜工程を行い、上述した基板11上に膜厚5nmの第一の薄膜17を形成した後、3分間アニール処理を行い、更に、希ガスの流量/酸化ガスの流量6/1である第二のスパッタガスを用いて第二の成膜工程を行い、膜厚95nmの第二の薄膜18を形成して、膜厚100nmの誘電体膜16を得た。更に、その誘電体膜16上に第二の電極膜19を形成して実施例1の半導体素子10aを得た。
アニール化処理を行わず、第一の成膜工程の直後に第二の成膜工程を行った以外は、上記実施例1と同じ条件で実施例2の半導体素子10aを作成した。
第一の成膜工程を行わずに、上記第二のスパッタガスを用いて膜厚100nmの誘電体膜を作成した以外は、上記実施例1と同じ条件で比較例の半導体素子を作成した。
上記実施例1、2、比較例1の半導体素子10aの比誘電率と誘電損失を測定した。尚、比誘電率と、誘電損失の測定は、インピーダンスアナライザを第一、第二の電極膜15、19に接続して測定した。尚、比誘電率の値が大きい程、キャパシタ誘電体膜として適しており、逆に誘電損失は小さいほどキャパシタ誘電体膜として適している。
第一の成膜工程、アニール化工程及び第二の成膜工程における基板の加熱温度を350℃以上700℃以下の範囲の変化させて誘電体膜16の成膜を行い、複数の半導体素子10を作成した(実施例)。
実施例の各半導体素子と、比較例の各半導体素子について比誘電率と誘電損失を測定した。その結果を図5に示す。
第一のスパッタガスの酸化ガス(O2)含有率を、0%、2.5%、10%に変化させて第一の成膜工程を行った後、アニール化工程と第二の成膜工程を行い誘電体膜16を形成した。更に誘電体膜16上に第二の電極膜19を形成して3種類の半導体素子10を得た。
第一の成膜工程でのスパッタリング時間を0秒、5秒、10秒、20秒と変化させて第一の成膜工程を行った後、アニール化工程と第二の成膜工程を行い誘電体膜16を形成した。更に誘電体膜16上に第二の電極膜19を形成して4種類の半導体素子10を得た。
また、基板11上に形成される各膜の構成や、積層の順番は特に限定されず、形成される膜の種類、数、及び積層の順番は、半導体素子の使用目的に応じて決められる。
Claims (6)
- 真空槽内部に形成された第一のスパッタガス雰囲気中で誘電体材料のターゲットをスパッタリングし、前記真空槽内部に配置された基板の表面に第一の薄膜を形成する第一の成膜工程と、
前記真空槽内部に第二のスパッタガス雰囲気を形成し、前記第二のスパッタガス雰囲気中で前記ターゲットをスパッタリングし、前記第一の薄膜上に第二の薄膜を形成する第二の工程とを有するキャパシタ誘電体膜の形成方法であって、
前記第二のスパッタガス雰囲気の酸化ガスの含有率を、前記第一のスパッタガス雰囲気の前記酸化ガスの含有率よりも高くし、
前記酸化ガスをO2ガスとO3ガスのいずれか一方又は両方で構成するキャパシタ誘電体膜の形成方法。 - 前記第一の成膜工程は、前記第一のスパッタガス雰囲気の前記酸化ガスの含有率をゼロにする請求項1記載のキャパシタ誘電体膜の形成方法。
- 前記ターゲットは、(Ba,Sr)TiO3-xと、SrTiO3-yと、Pb(Zr,Ti)O3-zとからなる誘電体材料の群より選択されるいずれか1つの誘電体材料を含有する請求項1又は請求項2のいずれか1項記載のキャパシタ誘電体膜の形成方法。
- 前記基板の少なくとも一部表面には電極膜が露出され、
前記キャパシタ誘電体膜は、前記電極膜の露出した表面に形成される請求項1乃至請求項3のいずれか1項記載のキャパシタ誘電体膜の形成方法。 - 前記電極膜は貴金属と貴金属酸化物のいずれか一方又は両方を含有する請求項4記載のキャパシタ誘電体膜の形成方法。
- 前記第一、第二の成膜工程は、前記基板を加熱しながら行う請求項1乃至請求項5のいずれか1項記載のキャパシタ誘電体膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269381A JP4558427B2 (ja) | 2004-09-16 | 2004-09-16 | キャパシタ誘電体膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269381A JP4558427B2 (ja) | 2004-09-16 | 2004-09-16 | キャパシタ誘電体膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086327A true JP2006086327A (ja) | 2006-03-30 |
JP4558427B2 JP4558427B2 (ja) | 2010-10-06 |
Family
ID=36164580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269381A Active JP4558427B2 (ja) | 2004-09-16 | 2004-09-16 | キャパシタ誘電体膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4558427B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974168A (ja) * | 1995-09-07 | 1997-03-18 | Sharp Corp | 誘電体薄膜素子及びその製造方法 |
JPH10256085A (ja) * | 1997-03-14 | 1998-09-25 | Sharp Corp | 容量可変素子、その駆動方法、及びその製造方法 |
JP2002094023A (ja) * | 2000-07-10 | 2002-03-29 | Nec Corp | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 |
JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
JP2003068991A (ja) * | 2001-08-23 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003218325A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 強誘電体膜形成方法及び半導体装置製造方法 |
-
2004
- 2004-09-16 JP JP2004269381A patent/JP4558427B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974168A (ja) * | 1995-09-07 | 1997-03-18 | Sharp Corp | 誘電体薄膜素子及びその製造方法 |
JPH10256085A (ja) * | 1997-03-14 | 1998-09-25 | Sharp Corp | 容量可変素子、その駆動方法、及びその製造方法 |
JP2002094023A (ja) * | 2000-07-10 | 2002-03-29 | Nec Corp | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 |
JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
JP2003068991A (ja) * | 2001-08-23 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003218325A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 強誘電体膜形成方法及び半導体装置製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4558427B2 (ja) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100314489B1 (ko) | 강유전체 커패시터의 간단한 제조방법 | |
JP3159255B2 (ja) | 強誘電体容量で用いる電極のスパッタ成長方法 | |
US6498097B1 (en) | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen | |
CN100380665C (zh) | 铁电体存储器元件及其制造方法 | |
JP3209175B2 (ja) | 薄膜キャパシタの製造方法 | |
KR20010103555A (ko) | 향상된 메모리유지특성을 가지는 평활전극과박막강유전성커패시터를 제작하는 dc스퍼터링공정 | |
JP2000208725A (ja) | 半導体装置及び半導体装置の製造方法 | |
EP0849780A2 (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
US20050287735A1 (en) | Semiconductor storage device and method of manufacturing the same | |
TW408470B (en) | Thin film capacitor and the manufacture method thereof | |
JP2007088147A (ja) | 半導体装置およびその製造方法 | |
JP2006222136A (ja) | 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置 | |
JP2000124056A (ja) | 薄膜積層コンデンサおよびその製造方法 | |
JP2006041536A (ja) | Ir−Ru合金電極及びこれを下部電極として使用した強誘電体キャパシタ | |
JP4558427B2 (ja) | キャパシタ誘電体膜の形成方法 | |
KR20020075740A (ko) | 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 | |
JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
JP2005302788A (ja) | 半導体装置およびその製造方法 | |
JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4913401B2 (ja) | 白金薄膜の形成方法 | |
JP2006108291A (ja) | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 | |
Lee et al. | Integration of Ferroelectric Random Access Memory Devices with Ir/IrO2/Pb (ZrxTi1-x) O3/Ir Capacitors Formed by Metalorganic Chemical Vapor Deposition-Grown Pb (ZrxTi1-x) O3 | |
Yoon et al. | Investigation of RuO2‐Incorporated Pt Layer as a Bottom Electrode and Diffusion Barrier for High Epsilon Capacitor Applications | |
JPH1192922A (ja) | 誘電体膜形成用スパッタリングターゲット、その製造方法および強誘電体メモリの製造方法 | |
Defaÿ et al. | Deposition and Characterisation of SrTiO 3 Thin Films Deposited by Ion Beam Sputtering on Platinized Silicon Substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4558427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |