JP2006080102A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006080102A JP2006080102A JP2004259100A JP2004259100A JP2006080102A JP 2006080102 A JP2006080102 A JP 2006080102A JP 2004259100 A JP2004259100 A JP 2004259100A JP 2004259100 A JP2004259100 A JP 2004259100A JP 2006080102 A JP2006080102 A JP 2006080102A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- burn
- pad
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することを目的とする。
【解決手段】 半導体素子において、バーンインに用いるバーンイン印加電極パッド2を、チップ裏面やチップ内部平面に形成することにより、チップ裏面、及び内部平面に形成された電極パッド2はパッドピッチ、パッド開口サイズの制限が大きく緩和されるため、バーンイン時にバーンイン印加電極パッド2とバーンインボードの電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
【選択図】 図2
【解決手段】 半導体素子において、バーンインに用いるバーンイン印加電極パッド2を、チップ裏面やチップ内部平面に形成することにより、チップ裏面、及び内部平面に形成された電極パッド2はパッドピッチ、パッド開口サイズの制限が大きく緩和されるため、バーンイン時にバーンイン印加電極パッド2とバーンインボードの電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
【選択図】 図2
Description
本発明は、ウェハー状態における半導体素子の電極パッドを介した電気的特性測定及び、バーンインを行う半導体装置および半導体装置の製造方法に関する。
従来の半導体装置について、図6,図7,図8,図9を用いて説明する。
図6は従来の半導体装置のチップ裏面を示す図,図7は従来の半導体装置のパッド断面を示す図,図8は従来の半導体装置のパッド構造の製造方法を示す図,図9は従来のウェハー状態におけるバーンインを説明する図である。
図6は従来の半導体装置のチップ裏面を示す図,図7は従来の半導体装置のパッド断面を示す図,図8は従来の半導体装置のパッド構造の製造方法を示す図,図9は従来のウェハー状態におけるバーンインを説明する図である。
まず、従来の半導体素子のチップ裏面1は図6に示すように、Si単結晶基板平面であり、Si単結晶インゴットをスライスした平面である。
次に、パッド構造について図7を見ながら説明する。
次に、パッド構造について図7を見ながら説明する。
図7において、Si単結晶基板10上に、電気的な特性を得るための電子回路形成用トランジスタ9がある。その上の層間膜5(主にSiO2材料)を隔てて電源引き込み及び信号引き込み用の配線メタル8(主にAL,Cu材料)がある。さらに、層間膜5を隔てて、電極パッドを形成するパッドメタル4(主にAL,Cu材料)があり、パッドメタル間はビア7(主にタングステン)が高密度で形成されている。パッドメタル4は窒化保護膜3(主にSiN)にて電極パッドは保護される。半導体チップ間にはスクライブ領域6が形成されており、隣接する半導体チップと分離されている。このスクライブ領域6をブレード及びレーザーにて機械的に切削することで、半導体ウェハーからチップに分割される。従来スクライブ領域6には基本的に電気的なパターンは存在せず、領域としては機械的な切断に必要な量が確保されている。
次に、半導体素子電極パッド形成方法について図8を見ながら説明する。
図8において、Si単結晶インゴットからスライスされた半導体ウェハー16の表面に電子回路を形成する拡散層20を形成する。その拡散層のウェハー表面側に素子内部と外部との接続に使用される電極パッドとなる電極パッドメタル19を形成する。
図8において、Si単結晶インゴットからスライスされた半導体ウェハー16の表面に電子回路を形成する拡散層20を形成する。その拡散層のウェハー表面側に素子内部と外部との接続に使用される電極パッドとなる電極パッドメタル19を形成する。
次にウェハー状態におけるバーンインについて図9を見ながら説明する。
図9において、電極パッドにはウェハー状態におけるバーンイン用の電位を印加する電極パッド26とバーンイン用の電位を印加しない実動作用の電極パッド25がある(図9(a))。また、バーンイン用の電位を印加するためのバーンインボード28は、その各バーンイン印加端子27からテスターに接続されており、テスター制御によりバーンイン用の電位の印加を実施する(図9(b))。ここで、近年、高集積化による半導体チップの高機能化に伴う端子数の増加に起因するチップサイズの増大化を抑制するために、電極パッドの縮小化が図られているが、バーンイン用の電位を印加する電極パッドはウェハー状態におけるバーンインのプロセス上の制約により、一定の大きさを確保している。したがって、バーンイン用の電位を印加する電極パッド26は実動作用の電極パッド25に比べてパッドサイズが大きく構成されている。図9(c)は半導体チップにバーンインボード27を装着した状態を示す概念図であり、バーンイン用の電位を印加する電極パッド26とバーンインボード28のバーンイン印加端子が接続され、テスターによって制御されてバーンインが実施される。
図9において、電極パッドにはウェハー状態におけるバーンイン用の電位を印加する電極パッド26とバーンイン用の電位を印加しない実動作用の電極パッド25がある(図9(a))。また、バーンイン用の電位を印加するためのバーンインボード28は、その各バーンイン印加端子27からテスターに接続されており、テスター制御によりバーンイン用の電位の印加を実施する(図9(b))。ここで、近年、高集積化による半導体チップの高機能化に伴う端子数の増加に起因するチップサイズの増大化を抑制するために、電極パッドの縮小化が図られているが、バーンイン用の電位を印加する電極パッドはウェハー状態におけるバーンインのプロセス上の制約により、一定の大きさを確保している。したがって、バーンイン用の電位を印加する電極パッド26は実動作用の電極パッド25に比べてパッドサイズが大きく構成されている。図9(c)は半導体チップにバーンインボード27を装着した状態を示す概念図であり、バーンイン用の電位を印加する電極パッド26とバーンインボード28のバーンイン印加端子が接続され、テスターによって制御されてバーンインが実施される。
従来の半導体素子電極パッドに関する課題について図9を見ながら説明する。
半導体チップサイズの極小化、電極パッド数の増化に伴い、電極パッド25の開口サイズがさらに極小になってきている。そのため、ウェハー状態におけるバーンインにおいて、バーンイン印加端子27のサイズも電極パッド26の開口サイズに合わせて極小化せざるを得なくなり、バンプ端子等のバーンイン印加端子と電極パッドの位置合わせ不良によるバーンインの不具合が発生するという問題点があった。
半導体チップサイズの極小化、電極パッド数の増化に伴い、電極パッド25の開口サイズがさらに極小になってきている。そのため、ウェハー状態におけるバーンインにおいて、バーンイン印加端子27のサイズも電極パッド26の開口サイズに合わせて極小化せざるを得なくなり、バンプ端子等のバーンイン印加端子と電極パッドの位置合わせ不良によるバーンインの不具合が発生するという問題点があった。
本発明半導体装置および半導体装置の製造方法は、上記問題点を解決するために、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することを目的とする。
上記目的を達成するために、本発明の請求項1記載の半導体装置は、ウェハー上にスクライブ領域を挟んで複数の半導体素子を形成して成る半導体装置であって、前記半導体素子表面に形成された複数の第1の電極パッドと、前記半導体素子裏面に形成された複数の第2の電極パッドと、前記スクライブ領域に形成され、対応する前記第1の電極パッドと前記第2の電極パッドを接続する複数のビアとを有し、前記第2の電極パッドが前記第1の電極パッドより大きいことを特徴とする。
請求項2記載の半導体装置は、ウェハー上にスクライブ領域を挟んで複数の半導体素子を形成して成る半導体装置であって、前記半導体素子表面に形成された複数の第1の電極パッドと、前記半導体素子裏面に形成された複数の第2の電極パッドと、前記半導体素子内部に形成された複数の第3の電極パッドと、前記スクライブ領域に形成され、対応する前記第1の電極パッドと前記第2の電極パッドおよび前記第3の電極パッドを接続する複数のビアとを有し、前記第2の電極パッドおよび前記第3の電極パッドが前記第1の電極パッドより大きいことを特徴とする。
請求項3記載の半導体装置は、請求項1記載の半導体装置において、前記第2の電極パッドがバーンイン印加用電極パッドであることを特徴とする。
請求項4記載の半導体装置は、請求項2記載の半導体装置において、前記第2の電極パッドおよび前記第3の電極パッドがバーンイン印加用電極パッドであることを特徴とする。
請求項4記載の半導体装置は、請求項2記載の半導体装置において、前記第2の電極パッドおよび前記第3の電極パッドがバーンイン印加用電極パッドであることを特徴とする。
請求項5記載の半導体装置の製造方法は、請求項4記載の半導体装置において、バーンイン検査後、前記半導体装置裏面領域を切削し、前記第3の電極パッドのうち任意の第3の電極パッドを露出することを特徴とする。
以上により、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
以上のように、半導体素子において、バーンインに用いるバーンイン印加電極パッドを、チップ裏面やチップ内部平面に形成することにより、チップ裏面、及び内部平面に形成された電極パッドはパッドピッチ、パッド開口サイズの制限が大きく緩和されるため、バーンイン時にバーンイン印加電極パッドとバーンインボードの電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
図10は従来の半導体装置のパッド構成の平面図であり、半導体ウェハー上に形成された半導体装置のパッド構成を示している。
以下、本発明の実施の形態について見ながら説明する。
(実施の形態1)
図1,図2を用いて実施の形態1における半導体装置について説明する。
(実施の形態1)
図1,図2を用いて実施の形態1における半導体装置について説明する。
図1は本発明の半導体装置のチップ裏面を示す図,図2は本発明の半導体装置のパッド断面を示す図であり、図10のA−A‘での電極パッドの断面図である。
図1において、半導体チップ裏面1は鏡面化されており、従来では何ら役割を持たせていない。その何ら役割を持たない半導体チップ裏面1に、チップ裏面電極パッド2及び半導体チップ裏面1内部にチップ内部平面電極パッド2を構成する。
図1において、半導体チップ裏面1は鏡面化されており、従来では何ら役割を持たせていない。その何ら役割を持たない半導体チップ裏面1に、チップ裏面電極パッド2及び半導体チップ裏面1内部にチップ内部平面電極パッド2を構成する。
図2において、電極パッドのうちトランジスタ9、及び電源信号配線8、積層配線パッド4の構成は従来の半導体装置と同一の構成、配置である。本発明においては、半導体チップとチップの間に構成されているスクライブ領域6に、チップ表面に形成される電極パッド4とチップ裏面及びチップ内部平面に形成されたチップ裏面電極パッド2及びチップ内部平面電極パッド2をタングステンにより接続するビア7を形成する。このビア7の形成により、チップ断面方向の異なる平面においてチップ表面の電極パッド4と同電位の電極パッド2を構成することが出来、チップ表面以外の平面に形成された電極パッド2はウェハー状態におけるバーンイン印加用電極パッドとして使用することができる。ここで、内部平面電極パッド2は内部平面電極パッドを形成した後、外部に出ているすでに使用済みの電極パッドを含む層間膜を研磨等で削り電極パッド2を外部に露出させて使用する。チップ表面の電極パッド4を、従来はウェハー状態でのバーンイン印加用電極パッドとしても使用していたが、本発明の実施の形態により、チップ表面に形成された電極パッド4は内部回路と外部を接続するための実動作用電極パッドとしてのみ使用することが可能となる。チップ裏面及びチップ内部平面に形成する電極パッド2の総数としては、チップ表面の電極パッド数と同じ数、もしくはチップ表面の電極パッド数の1/2以上の数とすると良い。チップ裏面電極パッド2及びチップ内部平面電極パッド2の平面上の配置は、チップ表面の電極パッド4と同様の位置に配置する。しかし、ウェハーの各種検査方法、チップの配線状況などによりチップ裏面電極パッド2及びチップ内部平面電極パッド2の配置を変更する事が可能である。
このように、従来、チップ表面上に実動作用電極パッドと混載されていたバーンイン印加用電極パッドをチップ裏面またはチップ内部平面に設け、スクライブ領域に形成するビアを介してこれらのバーンイン印加用電極パッドを対応する実動作用電極パッドと接続することにより、バーンイン印加用電極パッドのサイズをチップ表面に形成する場合に比べて大きくすることができるので、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
(実施の形態2)
図3,図4,図11を用いて実施の形態2における半導体装置について説明する。
(実施の形態2)
図3,図4,図11を用いて実施の形態2における半導体装置について説明する。
図3は本発明の検査電極パッドの使用方法を説明する図、図4は実施の形態2における半導体装置の電極パッド配置を模式的に示す図、図11は従来の検査による電極パッドの使用方法を説明する図である。
本発明の実施の形態としては、チップ内部平面に形成された電極パッド2をチップ内部2平面以上に作成することにより、プローブ検査、ウェハーレベルバーンイン検査等のウェハー状態でのさらなる多種多様の検査が可能となる。例えば、従来では図11に示すように、パッとメタル4で形成される電極パッドにバーンインボード28の端子やプローブ検査用針29を接続していたのに対して、図3に示すように、チップ裏面の電極パッド2に接続することができる。
さらに、一例として図4を見ながら説明する。
図4において、半導体チップにおける断面方向に同じ深さとなる面をチップ内部平面とし、複数のチップ内部平面それぞれの面上に電極パッドを設け、各平面ごとのバーンイン印加用電極パッド22,バーンイン印加用電極パッド24,バーンイン印加用電極パッド24’とする。この時、バーンイン印加用電極パッドのサイズをチップ表面に形成する場合に比べて大きくすることができるので、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
図4において、半導体チップにおける断面方向に同じ深さとなる面をチップ内部平面とし、複数のチップ内部平面それぞれの面上に電極パッドを設け、各平面ごとのバーンイン印加用電極パッド22,バーンイン印加用電極パッド24,バーンイン印加用電極パッド24’とする。この時、バーンイン印加用電極パッドのサイズをチップ表面に形成する場合に比べて大きくすることができるので、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。
さらに、バーンイン印加用電極パッド24’にてウェハー状態でのバーンイン検査を行ない、ウェハー状態でのバーンイン検査終了後、当該電極パッド24’を含む平面を切削して当該電極パッド24’以外のチップ内部平面の電極パッド24を露出させ、露出させた電極パッド24を通常のプローブ検査用電極パッドとして使用することも可能である。また、バーンイン印加用電極パッド24およびバーンイン印加用電極パッド24’にてウェハー状態でのバーンイン検査を行ない、ウェハー状態でのバーンイン検査終了後、当該電極パッド24を含む平面までを切削してチップ内部平面の電極パッド22を露出させ、露出させた電極パッド22を通常のプローブ検査用電極パッドとして使用することも可能である。
ウェハー状態での検査ごとにチップ内部電極パッドを使い分けするこの方法により、従来の検査対象とする一つの電極パッド内で異なる検査等を行っていたことを要因とするチップ不良率の低下につながる。
さらに、パッケージの形状により、当該発明の実施の形態にかかるチップ裏面及びチップ内部平面に形成する電極パッドは、外部接続用の電極パッドとしての役割を果たすこともできる。その際には外部接続用の電極パッドが、チップ表面上に形成された電極パッド4を合わせると従来の1.5倍以上の数となる。
(実施の形態3)
以下、図5を用いて本パッド構造の製造方法について説明する。
(実施の形態3)
以下、図5を用いて本パッド構造の製造方法について説明する。
図5は本発明の半導体装置における電極パッド構造の製造方法を示す工程断面図である。
まず、チップ裏面1に機械的切削により電極パッドメタルを埋め込むことの出来る凹凸部17を形成する(図5(a))。次に、凹凸部17に電極パッドメタル18を接着、埋め込む(図5(b))。凹凸部17形成レイアウトはチップ表面に形成されているパッドピッチ、パッド開口サイズと同程度もしくは大きく取れるように設計する。同様にして、図5のような内部平面電極パッド22を形成してウェハーを製造する。次に、ウェハー状態におけるバーンイン検査終了後、ウェハー裏面を一定厚みになるまで研削していく。この研削により、裏面に形成された電極パッド22は削除される。最後に、図2に示すようなビア7を含むスクライブ領域をチップに分離するために切削する。この切削により、チップ裏面及び内部に形成された電極パッド18とチップ表面に形成された電極パッド19を分離することが出来る。
まず、チップ裏面1に機械的切削により電極パッドメタルを埋め込むことの出来る凹凸部17を形成する(図5(a))。次に、凹凸部17に電極パッドメタル18を接着、埋め込む(図5(b))。凹凸部17形成レイアウトはチップ表面に形成されているパッドピッチ、パッド開口サイズと同程度もしくは大きく取れるように設計する。同様にして、図5のような内部平面電極パッド22を形成してウェハーを製造する。次に、ウェハー状態におけるバーンイン検査終了後、ウェハー裏面を一定厚みになるまで研削していく。この研削により、裏面に形成された電極パッド22は削除される。最後に、図2に示すようなビア7を含むスクライブ領域をチップに分離するために切削する。この切削により、チップ裏面及び内部に形成された電極パッド18とチップ表面に形成された電極パッド19を分離することが出来る。
複数の電極パッド24、24’(図4参照)を形成する場合は、チップ表面に形成した電極パッド22を含む層の下部に電極パッド22と同様の作成方法にてさらに層を積み重ねていく。層を重ねていく場合は電極パッド22を含む層と同様の材質でも異なる材質でも可能とする。また、下部1層と2層内部の電極パッドの配置構成は互いに同様とするが、検査方法・用途に応じて変更可能である。チップ裏面及びチップ内部平面に形成する電極パッド22、もしくは24、24’を含む層を作成する際における積層後の膜の厚みは、例えば、チップ裏面に形成した電極パッドを含む部分を切削することを考え、Si単結晶基板より上の部分に切削によるダメージが発生しない程度の厚みとする。
本発明は、バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができ、ウェハー状態における半導体素子の電極パッドを介した電気的特性測定及び、バーンインを行う半導体装置および半導体装置の製造方法等に有用である。
1 チップ裏面
2 電極パッド
3 窒化保護膜
4 パッドメタル
5 層間膜
6 スクライブ領域
7 ビア
8 配線メタル
9 トランジスタ
10 Si単結晶基板
16 半導体ウェハー
17 凹凸部
18 電極パッドメタル
19 電極パッドメタル
20 拡散層
22 電極パッド
24 電極パッド
24’ 電極パッド
25 電極パッド
26 電極パッド
27 バーンイン印加端子
28 バーンインボード
2 電極パッド
3 窒化保護膜
4 パッドメタル
5 層間膜
6 スクライブ領域
7 ビア
8 配線メタル
9 トランジスタ
10 Si単結晶基板
16 半導体ウェハー
17 凹凸部
18 電極パッドメタル
19 電極パッドメタル
20 拡散層
22 電極パッド
24 電極パッド
24’ 電極パッド
25 電極パッド
26 電極パッド
27 バーンイン印加端子
28 バーンインボード
Claims (5)
- ウェハー上にスクライブ領域を挟んで複数の半導体素子を形成して成る半導体装置であって、
前記半導体素子表面に形成された複数の第1の電極パッドと、
前記半導体素子裏面に形成された複数の第2の電極パッドと、
前記スクライブ領域に形成され、対応する前記第1の電極パッドと前記第2の電極パッドを接続する複数のビアと
を有し、前記第2の電極パッドが前記第1の電極パッドより大きいことを特徴とする半導体装置。 - ウェハー上にスクライブ領域を挟んで複数の半導体素子を形成して成る半導体装置であって、
前記半導体素子表面に形成された複数の第1の電極パッドと、
前記半導体素子裏面に形成された複数の第2の電極パッドと、
前記半導体素子内部に形成された複数の第3の電極パッドと、
前記スクライブ領域に形成され、対応する前記第1の電極パッドと前記第2の電極パッドおよび前記第3の電極パッドを接続する複数のビアと
を有し、前記第2の電極パッドおよび前記第3の電極パッドが前記第1の電極パッドより大きいことを特徴とする半導体装置。 - 前記第2の電極パッドがバーンイン印加用電極パッドであることを特徴とする請求項1記載の半導体装置。
- 前記第2の電極パッドおよび前記第3の電極パッドがバーンイン印加用電極パッドであることを特徴とする請求項2記載の半導体装置。
- 請求項4記載の半導体装置において、
バーンイン検査後、前記半導体装置裏面領域を切削し、前記第3の電極パッドのうち任意の第3の電極パッドを露出することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259100A JP2006080102A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259100A JP2006080102A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080102A true JP2006080102A (ja) | 2006-03-23 |
Family
ID=36159344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259100A Pending JP2006080102A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080102A (ja) |
-
2004
- 2004-09-07 JP JP2004259100A patent/JP2006080102A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7829438B2 (en) | Edge connect wafer level stacking | |
TWI392054B (zh) | 用於三維電子模組之集體式製造的製程 | |
TWI497687B (zh) | 半導體裝置及其製造方法 | |
KR20060036881A (ko) | 칩-사이즈 패키지 구조체 및 그 제조 방법 | |
KR20150050404A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
JP5493660B2 (ja) | 機能素子内蔵基板及びその製造方法、並びに電子機器 | |
JP2008306105A (ja) | 半導体装置の製造方法 | |
JP6045243B2 (ja) | 積層半導体基板、半導体基板および積層チップパッケージ並びにこれらの製造方法 | |
JP2010186916A (ja) | 半導体装置の製造方法 | |
JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
TWI792193B (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP2006041236A (ja) | 半導体装置及びその製造方法 | |
TWI418004B (zh) | 晶片封裝結構以及晶片封裝製程 | |
JP2006080102A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5414158B2 (ja) | コンタクトプローブの製造方法 | |
JP2011029370A (ja) | 積層型半導体装置及びその製造方法 | |
JP2011009407A (ja) | 半導体装置、電子部品、半導体装置の製造方法 | |
JP2008066440A (ja) | 半導体装置およびその製造方法 | |
US20160300764A1 (en) | Semiconductor device and method for manufacturing the same | |
TWI847778B (zh) | 切割線結構及其半導體元件 | |
JP2014107308A (ja) | 半導体装置及びその製造方法 |