JP2006066428A - 半導体装置およびその製造方法と検査方法および検査用治具 - Google Patents
半導体装置およびその製造方法と検査方法および検査用治具 Download PDFInfo
- Publication number
- JP2006066428A JP2006066428A JP2004243701A JP2004243701A JP2006066428A JP 2006066428 A JP2006066428 A JP 2006066428A JP 2004243701 A JP2004243701 A JP 2004243701A JP 2004243701 A JP2004243701 A JP 2004243701A JP 2006066428 A JP2006066428 A JP 2006066428A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- semiconductor device
- semiconductor element
- conductor lead
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 絶縁性を有するベース部材1上に、半導体素子2を配置する部分と半導体素子2の複数の電極に対応する導体リード3とを有するテープキャリアを用いた半導体装置であって、導体リード3の半導体素子2側の端部は、半導体素子2の複数の電極と電気的にフリップチップ接続され、導体リード3の半導体素子2の外側へ引き出された端部領域に検査用突起10を有する。これにより、検査用パッドが不要になり、導体リードの間隔もさらに縮小できることで半導体装置の面積を削減できる。
【選択図】 図1
Description
2 半導体素子
3 導体リード
4 検査用パッド
5 検査用治具
6 検査用接触子
7 スプロケットホール
8 バンプ
9 樹脂
91 組立治具
10 検査用突起
11 検査用治具
12 導体配線パターン
13 絶縁層
Claims (5)
- 絶縁性を有するベース部材上に、半導体素子を配置する部分と前記半導体素子の複数の電極に対応する導体リードとを有するテープキャリアを用いた半導体装置であって、前記導体リードの半導体素子側の端部は、前記半導体素子の複数の電極と電気的にフリップチップ接続され、前記導体リードの半導体素子の外側へ引き出された端部領域に検査用突起を有することを特徴とする半導体装置。
- テープキャリアに半導体素子の複数の電極に対応する導体リードを形成する工程と、前記導体リードの内側の端部にバンプを形成する工程と、前記半導体素子の複数の電極と前記導体リードの内側の端部とを前記バンプを介して電気的にフリップチップ接続する工程と、前記半導体素子と前記導体リードの間隙を樹脂封止する工程とを含み、前記導体リードの内側の端部にバンプを形成する工程において、前記バンプと同時に前記導体リードの外側領域に検査用突起を同時に形成することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の検査方法であって、前記半導体装置の導体リードに対向する検査用配線パターンのみを形成した検査用治具を用意し、前記半導体装置の検査用突起と前記検査用配線パターンを接続し検査することを特徴とする半導体装置の検査方法。
- 請求項1記載の半導体装置を検査する検査用治具であって、前記導体リードに対向する検査用配線パターンと、前記検査用配線パターン上に形成された絶縁層とを備え、前記検査用突起に対応する前記検査用配線パターンの接触部が露出するように開口側が広くなったテーパを有する凹部を前記絶縁層に形成したことを特徴とする検査用治具。
- 請求項4記載の検査用治具を用いた半導体装置の検査方法であって、前記検査用治具の凹部に、前記半導体装置の検査用突起を位置合わせする工程と、前記検査用突起を前記凹部のテーパに当接させることで相対的に移動させて前記検査用配線パターンの接触部に位置合わせして検査する工程とを含む半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243701A JP4354366B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体装置の製造方法と検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243701A JP4354366B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体装置の製造方法と検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066428A true JP2006066428A (ja) | 2006-03-09 |
JP4354366B2 JP4354366B2 (ja) | 2009-10-28 |
Family
ID=36112676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243701A Expired - Fee Related JP4354366B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体装置の製造方法と検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4354366B2 (ja) |
-
2004
- 2004-08-24 JP JP2004243701A patent/JP4354366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4354366B2 (ja) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8531039B2 (en) | Micro pin grid array with pin motion isolation | |
JP4247719B2 (ja) | 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法 | |
US20170005080A1 (en) | Method for manufacturing semiconductor device | |
JPH09281144A (ja) | プローブカードとその製造方法 | |
JP2010019697A (ja) | 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法 | |
JP5065674B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2005136246A (ja) | 半導体集積回路装置の製造方法 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
JP3692978B2 (ja) | 配線基板の製造方法 | |
US20080073782A1 (en) | Semiconductor package comprising alignment members | |
KR101088346B1 (ko) | 프로브 카드 | |
TWI434044B (zh) | 探針卡及其製作方法 | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
JP2008066654A (ja) | 半導体装置 | |
JP2005156365A (ja) | 電気特性測定用プローブ及びその製造方法 | |
JP4354366B2 (ja) | 半導体装置の製造方法と検査方法 | |
KR101399542B1 (ko) | 프로브 카드 | |
JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
JP2008008774A (ja) | 半導体集積回路装置の製造方法 | |
JP2005311043A (ja) | 半導体装置とこの検査方法および検査装置 | |
JPS6218036Y2 (ja) | ||
JP2008292447A (ja) | 電子部品試験用治具 | |
JP4780926B2 (ja) | 半導体素子及びその特性検査方法 | |
JP2005127961A (ja) | テスト用基板及びそれを使用したテスト装置 | |
JP3947190B2 (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Effective date: 20090514 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Effective date: 20090617 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20090707 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |