JP2006060240A - 多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法 - Google Patents

多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法 Download PDF

Info

Publication number
JP2006060240A
JP2006060240A JP2005241766A JP2005241766A JP2006060240A JP 2006060240 A JP2006060240 A JP 2006060240A JP 2005241766 A JP2005241766 A JP 2005241766A JP 2005241766 A JP2005241766 A JP 2005241766A JP 2006060240 A JP2006060240 A JP 2006060240A
Authority
JP
Japan
Prior art keywords
ground plane
package
signal
multilayer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005241766A
Other languages
English (en)
Other versions
JP5329737B2 (ja
Inventor
Gerardo Aguirre
アグイレ ジェラルド
Christopher Gordon
ゴードン クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera America Inc
Original Assignee
Kyocera America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera America Inc filed Critical Kyocera America Inc
Publication of JP2006060240A publication Critical patent/JP2006060240A/ja
Application granted granted Critical
Publication of JP5329737B2 publication Critical patent/JP5329737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Microwave Amplifiers (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

【課題】小さな設置面積での高周波マッチングを実現することによって、高密度の相互接続を可能とする多層パッケージを提供する。
【解決手段】パッケージを構成する積層体12の層内の接地平面部30に設置されたラジアルスタブ配置28によって、多層セラミックパッケージにおける高周波マッチングが実現される。ラジアルスタブ配置28は信号ビアを囲み、ビアを囲んだ接地平面部の中心剥離部32と、中心剥離部32から放射状に外側に向かって開いた、複数のスタブ形成用剥離部34と、によって構成される。ラジアルスタブ36は接地平面部から、信号ビアに隣接して、かつ信号ビアから離れた位置まで、放射状に内向きに伸びている。剥離部によって生じる不連続は直列キャパシタンスに接続されたシャントインダクタンスとして機能する。
【選択図】図4

Description

本発明は多層パッケージに関し、特に、接地平面部と、積層体の内部に鉛直に設置された信号ビアに接続された信号路と、を有する積層体を備える多層セラミックパッケージに関する。
当技術分野で、積層された層の内部の鉛直なビア(via)によって、信号路が相互に接続される多層セラミックパッケージが知られている。パッケージの各層は接地平面部を備え、パッケージは一般的にボールグリッドアレイ(ball grid array, BGA)上に配置される。信号ビアに加えて、積層体は一般的に、積層体の接地平面部を相互に接続する複数の接地ビアを備える。
この種の多層セラミックパッケージにおいては、信号路間の高周波マッチングを実現することが、しばしば必要であるか、もしくは望ましい。従来技術では、パッケージの層の平面部上で、信号路のそばにマッチング用のスタブを設置することによって実現される。
例えば、特許文献1で開示されている、多層回路基板構造を有する相互接続では、接地平面部層の間に接地スペーサを挿入する。特許文献1では、鉛直な信号線が異なる層上の信号路を接続しており、接地スペーサは信号線の通るスルーホールを有する。インピーダンスマッチングを実現するために、接地スペーサと信号線との間を誘電媒体で満たし、同軸構造を構成する。
また、特許文献2では、多層回路基板の異なる層を相互に接続するビアが開示されている。各層で、鉛直なビアのそばに、電気的に絶縁された部品が設置される。これらの部品には、信号路に接続された部品と接地された部品とが存在し、これらの部品の大きさと形状とを変えることで、予め定められたインピーダンス特性を持った相互接続回路を実現する。
また、特許文献3には、積層構造を有するインピーダンス変換装置が開示されている。特許文献3のインピーダンス変換装置は、各層の中心に円筒状のビアを有し、円筒状のビアは環状の誘電体領域に囲まれている。さらに、誘電体領域の外側には接地平面部を備える。誘電体領域の誘電率と、ビアと接地平面部との距離と、又はどちらか一方を、変えることで装置のインピーダンス特性を制御する。
米国特許第6602078号 米国特許第6388208号 米国特許第5830301号
しかしながら、以上のような従来技術では、ビアのインピーダンスマッチングに必要な設置面積が大きくなる。従って、パッケージの相互接続密度がより低くなる。その上、従来技術のような手法では、設置面積が大きくなるだけでなく、広帯域バンド幅のマッチングがより困難になり、マッチングを実現するのに更に大きな設置面積が必要になる可能性がある。上記のように、従来技術によれば、小さな設置面積で高周波マッチングを実現することが困難であり、このため、高密度の相互接続を有する多層パッケージを実現することが困難である。
本願の目的は、小さな設置面積での高周波マッチングを実現することによって、高密度の相互接続を可能とする多層パッケージを提供することである。
上記目的を達成するため、本発明に係る多層パッケージは、各層に、または少なくとも何個かの層に、接地平面部を有する鉛直に積層された層と、鉛直に積層された層の最上面に設置されたコプレーナ導波路(coplanar waveguide)と、鉛直に積層された層の最上面とは反対側の最下面に設置されたボールグリッドアレイと、コプレーナ導波路とボールグリッドアレイとの間の積層された層を鉛直に貫通するビアと、ビアの周囲にビアから離れた複数のラジアルスタブ(radial stub)を形成するように設けられている少なくとも1個の接地平面部と、を備えることを特徴とする。
また、鉛直に積層された層の最上面から数えて1番目の接地平面部と、最上面から2番目の接地平面部とが、それぞれビアの周囲にビアから離れた複数のラジアルスタブを形成するように設けられていることが好ましい。また、ビアが信号ビアを構成し、多層パッケージは信号ビアの周囲に複数の接地ビアを有し、それぞれの接地ビアは積層された層を鉛直に貫通していて、積層体の接地平面部を相互に接続することが好ましい。また、接地平面部の中心にビアを囲んで開いた剥離部と、複数のスタブ形成用剥離部であって、接地平面部の中心の剥離部から放射状に外側に向かって開いた剥離部と、によってラジアルスタブが形成され、互いに隣接する一組のスタブ形成用剥離部が、その間に接地平面部のラジアルスタブを形成することが好ましい。また、各ラジアルスタブが接地平面部の中心の剥離部を通るビアから離れて設置されていて、ビアとラジアルスタブとの間に不連続部を生じ、その不連続部が直列キャパシタンスに接続されたシャントインダクタンスとして機能することが好ましい。
また、最良の実施形態においては、4個のスタブが略等間隔に信号ビアを囲んで環状に配置されていることが好ましい。
本発明に係る多層パッケージにおいて高周波マッチングを実現する方法は、複数の接地平面部を持つ多層の積層体を設けるステップと、少なくとも1個の信号路を積層体上に設けるステップと、少なくとも1個の信号路と接続されていて、積層体を貫通する信号ビアを設けるステップと、複数の接地平面部のうち少なくとも1個の接地平面部において、信号ビアに隣接する複数の剥離部であって、接地平面部から信号ビアへ向かって広がる複数のスタブを形成し、各スタブが信号ビアに隣接し、かつ信号ビアから離れた位置で終了する剥離部を構成するステップと、を有することを特徴とする。
また、複数の剥離部を構成するステップは、複数の接地平面部のうち少なくとも1個の接地平面部において、その中心に信号ビアを囲む剥離部を構成することと、中心の剥離部から放射状に外側に向かって開いた複数のスタブ形成用剥離部を構成することと、を含むことが好ましい。
本発明においては、小さな設置面積で高周波マッチングが実現される。よって、高密度の相互接続を可能とする多層パッケージを実現することができる。後述の実施例においては、2個の信号路間のマッチング回路のすべてが、信号路に接続されたビアの鉛直な経路に沿って実現されている。
以下に、図面を用いて本発明に係る実施の形態につき、詳細に説明する。
図1は、多層セラミックパッケージ10の従来の構成を示す。パッケージ10は複数の層14からなる積層体12を備え、各層は接地平面部16を有する。パッケージ10のビア18、22をよりよく示すため、積層体12を破線で示す。
パッケージ10は信号ビア18を有する。信号ビア18はビア下端に接続されている信号ビアパッド20から上方に向かってパッケージ10を鉛直に貫通している。信号ビア18は複数の接地ビア22に囲まれ、接地ビア22もまた、パッケージ10を貫通しており、各層14の接地平面部16を相互に接続している。接地ビア22の下端は接地ビアパッド24に接続されている。信号ビアパッド20と接地ビアパッド24はボールグリッドアレイ42に接続され、ボールグリッドアレイ42は図5及び図1に破線で示してある。信号ビア18の上端はコプレーナ導波路38に接続され、コプレーナ導波路38もまた、図5及び図1に破線で示してある。
図2は、図1の従来の多層セラミックパッケージにおいて反射される電力を示す。図2は矩形プロットであり、GHzで表した周波数の関数として、dBで表した反射電力をプロットしたグラフである。図2に示すように、反射電力は周波数の関数として概ね増加する。このため、多層セラミックパッケージ10において、信号路間の高周波マッチングはほとんど実現されない。
図3は、本発明に係る多層セラミックパッケージ26を示す。図3のパッケージ26は、いくつかの層14内の接地平面部16がラジアルスタブ配置28を有することを除外すると、図1のパッケージに類似する。ラジアルスタブ配置28は図3に破線で示され、後述するように、接地平面部16に開いた剥離部によって構成される。接地平面部16の剥離部はラジアルスタブを形成し、そのラジアルスタブは信号ビア18に向かって内向きに放射状に伸び、信号ビア18から離れた位置で終了する。ラジアルスタブ配置28のラジアルスタブは、パッケージ26内の信号ビア18などの複数のビアによって相互に接続された信号路間の高周波マッチングを実現する。
図4は、図3のパッケージ26における層14の積層体12を示し、層14の一部は破線で示されている。複数の接地平面部16のうち最も上部の接地平面部30に構成されているラジアルスタブ配置28は、本来は外部から見えないが、図面上は表示する。ラジアルスタブ配置28は、最も上部の接地平面部30内の中心剥離部32と、中心剥離部32から放射状に外側に向かって開いた、複数のスタブ形成用剥離部34と、を設けることで構成される。隣接したスタブ形成用剥離部34の組は、その間にラジアルスタブ36を形成する。本実施例では、4個のスタブ形成用剥離部34が略等間隔に環状に配置されている。スタブ形成用剥離部34は、中心剥離部32の周囲に略等間隔に配置された4個のラジアルスタブ36を形成する。各ラジアルスタブ36は接地平面部30から、中心剥離部32の中心に隣接し、かつ中心から離れた位置まで伸びていることがわかる。後述するように、信号ビア18は中心剥離部32の中心を貫通し、このため、各ラジアルスタブ36は信号ビア18から小さな距離のある位置で終了している。これらの小さな剥離部は不連続であり、直列キャパシタンスに接続されたシャントインダクタンスとして機能する。結果として、信号ビア18によって相互に接続された信号路間の高周波マッチングが実現される。
図4は、最も上部にある接地平面部30に構成されたラジアルスタブ配置28を示す。本実施例においては、同様のラジアルスタブ配置が、最上の接地平面部30の次にある接地平面部、すなわち最上面から数えて2番目の接地平面部、に構成されている。必要であれば、他の層14の接地平面部16にラジアルスタブ配置を構成することも可能である。
図5に、本発明に係る多層セラミックパッケージの一部の側断面図を示す。図5に示すパッケージは、3個の接地平面部がラジアルスタブ配置を有することを除き、図3のパッケージ26と同様である。図5に示すように、パッケージ26は複数の層14の鉛直な積層体12からなる。層14の各層は接地平面部16を有する。コプレーナ導波路38が信号路の形で積層体12の上面部40に設置され、信号ビア18に接続されている。信号ビア18は積層体12内に鉛直に設置され、積層体12の底面部44に設置されたボールグリッドアレイ42と、積層体12の上面部40に設置されたコプレーナ導波路38と、の間を鉛直に貫通している。
図5の例においては、積層体12内の接地平面部16の両方がラジアルスタブ配置28を有する。図5に示すように、各ラジアルスタブ配置28の複数のラジアルスタブ36は接地平面部16から信号ビア18に隣接し、かつ信号ビア18から離れた位置まで伸びている。これは図4に記載した通りである。
図6は、本発明に係るラジアルスタブ配置28を有する多層セラミックパッケージ26の反射損失を示す矩形プロットである。図1の従来のパッケージ構成に対応する図2のグラフとは異なり、図6のグラフでは、周波数の増加と共に損失がわずかに増加し、周波数約21GHzで損失は約−42dBに下がる。その後、再び、周波数の増加に従って損失が増加する。21GHzでの損失−42dBは、この周波数において1%未満の反射を表す。ラジアルスタブ配置28は選択された周波数においてこのような特性を実現するよう、希望通りに設計することが可能である。これによって、比較的小さなゲインの増幅器の設計が可能になる。ラジアルスタブ36と、信号ビア18との間の一般的には数ミリの比較的小さな剥離部は不連続を生じ、上述したとおり、この不連続は直列キャパシタンスに接続されたシャントインダクタンスとして機能する。
ここで開示した実施形態はすべての点について、例示であり、本発明の範囲を限定するものではない。従って、前述の記載よりはむしろ添付の請求項に記載された本発明の範囲と、請求項と均等な範囲内で生じるすべての変更と、が本発明の技術的範囲に含まれる。
従来の多層パッケージを示す斜視図であり、信号ビアと複数の接地ビアとをよりよく示すため、パッケージの層を破線で図示している。 周波数の関数としてプロットした、反射損失をdBで示すグラフであり、図1の積層体で反射された電力を示す。 図1に類似した、ただし、接地平面部のうちの2個が、本発明に係るラジアルスタブの配置を備える多層セラミックパッケージを示す斜視図である。 図3の積層体を示す斜視図であり、最も上部にある接地平面部のラジアルスタブ配置を示す。 本発明に係る多層パッケージの一部の断面図であり、信号路と、相互に接続された信号ビア、接地平面部のラジアルスタブ配置を示す。 図2に類似した、ただし、本発明によって改良された図3のパッケージにおける反射損失を示すグラフである。
符号の説明
10 従来の多層セラミックパッケージ、12 積層体、14 層、16 接地平面部、18 信号ビア、20 信号ビアパッド、22 接地ビア、24 接地ビアパッド、26 本発明に係る多層セラミックパッケージ、28 ラジアルスタブ配置、30 最も上部の接地平面部、32 中心剥離部、34 スタブ形成用剥離部、36 ラジアルスタブ、38 コプレーナ導波路、40 積層体の上面部、42 ボールグリッドアレイ、44 積層体の底面部。

Claims (11)

  1. 多層パッケージであって、
    各層に接地平面部を有する鉛直に積層された層と、
    鉛直に積層された層の最上面に設置されたコプレーナ導波路(coplanar waveguide)と、
    鉛直に積層された層の最上面とは反対側の最下面に設置されたボールグリッドアレイ(ball grid array)と、
    コプレーナ導波路とボールグリッドアレイとの間の積層された層を鉛直に貫通するビア(via)と、
    ビアの周囲にビアから離れた複数のラジアルスタブ(radial stub)を形成するように設けられている少なくとも1個の接地平面部と、
    を備えることを特徴とする多層パッケージ。
  2. 請求項1に記載の多層パッケージにおいて、鉛直に積層された層の最上面から数えて1番目の接地平面部と、最上面から2番目の接地平面部とが、それぞれビアの周囲にビアから離れた複数のラジアルスタブを形成するように設けられていることを特徴とする多層パッケージ。
  3. 請求項1に記載の多層パッケージにおいて、コプレーナ導波路が鉛直な積層体上に信号路を構成し、鉛直な積層体上には少なくとも1個の追加の信号路が備えられ、ラジアルスタブがこれらの信号路間の高周波マッチングを実現することを特徴とする多層パッケージ。
  4. 請求項1に記載の多層パッケージにおいて、ビアは信号ビアを構成し、信号ビアの周囲に設置された複数の接地ビアは積層された層を鉛直に貫通し、積層体の接地平面部を相互に接続することを特徴とする多層パッケージ。
  5. 請求項1に記載の多層パッケージにおいて、接地平面部の中心にビアを囲んで開いた剥離部と、複数のスタブ形成用剥離部であって、接地平面部の中心の剥離部から放射状に外側に向かって開いた剥離部と、によってラジアルスタブが形成され、互いに隣接する一組のスタブ形成用剥離部が、その間に接地平面部のラジアルスタブを形成することを特徴とする多層パッケージ。
  6. 請求項5に記載の多層パッケージにおいて、各ラジアルスタブが接地平面部の中心の剥離部を通るビアから離れて設置され、ビアとラジアルスタブとの間に不連続部を生じ、その不連続部が直列キャパシタンスに接続されたシャントインダクタンスとして機能することを特徴とする多層パッケージ。
  7. 多層セラミックパッケージであって、
    複数の接地平面部を有する多層の積層体と、
    少なくとも1個の信号路が積層体を貫通する信号ビアと接続されている、積層体上の複数の信号路と、
    複数の信号路間の高周波マッチングを実現するために、接地平面部から、信号ビアに隣接し、かつ信号ビアから離れた位置まで放射状に伸びる複数のスタブを有する、少なくとも1個の接地平面部と、
    を備えることを特徴とする多層セラミックパッケージ。
  8. 請求項7に記載の多層セラミックパッケージにおいて、複数のスタブが接地平面部の剥離部によって構成されることを特徴とする多層セラミックパッケージ。
  9. 請求項8に記載の多層セラミックパッケージにおいて、4個のスタブが略等間隔に信号ビアを囲んで環状に配置されていることを特徴とする多層セラミックパッケージ。
  10. 多層パッケージにおいて高周波マッチングを実現する方法であって、
    複数の接地平面部を有する積層体を設けるステップと、
    少なくとも1個の信号路を積層体上に設けるステップと、
    少なくとも1個の信号路と接続されていて、積層体を貫通する信号ビアを設けるステップと、
    複数の接地平面部のうち少なくとも1個の接地平面部において、信号ビアに隣接する複数の剥離部であって、接地平面部から信号ビアへ向かって広がる複数のスタブを形成し、各スタブが信号ビアに隣接し、かつ信号ビアから離れた位置で終了する剥離部を構成するステップと、
    を有することを特徴とする方法。
  11. 請求項10に記載の方法であって、複数の剥離部を構成するステップが、複数の接地平面部のうち少なくとも1個の接地平面部において、その中心に信号ビアを囲む剥離部を構成することと、中心の剥離部から放射状に外側に向かって開いた複数のスタブ形成用剥離部を構成することと、を含むことを特徴とする方法。
JP2005241766A 2004-08-23 2005-08-23 多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法 Active JP5329737B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/925,377 2004-08-23
US10/925,377 US7053729B2 (en) 2004-08-23 2004-08-23 Impedence matching along verticle path of microwave vias in multilayer packages

Publications (2)

Publication Number Publication Date
JP2006060240A true JP2006060240A (ja) 2006-03-02
JP5329737B2 JP5329737B2 (ja) 2013-10-30

Family

ID=35219576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241766A Active JP5329737B2 (ja) 2004-08-23 2005-08-23 多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法

Country Status (6)

Country Link
US (1) US7053729B2 (ja)
EP (1) EP1630897B1 (ja)
JP (1) JP5329737B2 (ja)
AT (1) ATE432541T1 (ja)
DE (1) DE602005014590D1 (ja)
HK (1) HK1087534A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100544559C (zh) * 2004-03-09 2009-09-23 日本电气株式会社 用于多层印刷电路板的通孔传输线
US20060226928A1 (en) * 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
US7492146B2 (en) * 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
WO2009137239A2 (en) * 2008-04-15 2009-11-12 Coto Technology, Inc. Improved form c relay and package using same
US20100134376A1 (en) * 2008-12-01 2010-06-03 Toyota Motor Engineering & Manufacturing North America, Inc. Wideband rf 3d transitions
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
CN102811549A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业(深圳)有限公司 电路板
US8963657B2 (en) 2011-06-09 2015-02-24 International Business Machines Corporation On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure
CN104124285B (zh) * 2014-07-17 2016-05-04 武汉电信器件有限公司 采用多层陶瓷罐式封装的高频光电探测器封装底座
EP3400034A2 (en) 2016-01-06 2018-11-14 Bivacor Inc. Heart pump
CN110709114B (zh) 2017-04-05 2023-10-31 毕瓦克公司 心脏泵驱动器和轴承
US10128593B1 (en) 2017-09-28 2018-11-13 International Business Machines Corporation Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body
FR3123147B1 (fr) 2021-05-24 2023-05-26 Teledyne E2V Semiconductors Sas Boîtier de circuit intégré à puce retournée de type à matrice de billes pour fonctionnement à très haute fréquence.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830301A (en) * 1996-05-29 1998-11-03 The United States Of America As Represented By The Secretary Of The Army Method of making a multi-layer controllable impedance transition device for microwaves/millimeter waves
JP2001144511A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE426894B (sv) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
US4851794A (en) * 1987-10-09 1989-07-25 Ball Corporation Microstrip to coplanar waveguide transitional device
GB9215707D0 (en) * 1992-07-23 1992-09-09 Cambridge Computer Rf waveguide signal transition apparatus
JP3346732B2 (ja) * 1997-11-21 2002-11-18 京セラ株式会社 高周波測定用基板
US6072375A (en) * 1998-05-12 2000-06-06 Harris Corporation Waveguide with edge grounding
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US6207903B1 (en) * 1998-12-10 2001-03-27 Raytheon Company Via transitions for use as micromachined circuit interconnects
US6538538B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US6570102B2 (en) * 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
EP1341354A4 (en) 2000-12-04 2007-07-25 Fujitsu Ltd METHOD AND DEVICE FOR SYNCHRONIZATION
US6602078B2 (en) * 2001-03-16 2003-08-05 Cenix, Inc. Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
JP3998996B2 (ja) * 2002-03-01 2007-10-31 凌和電子株式会社 高周波伝送線路接続システムおよびその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830301A (en) * 1996-05-29 1998-11-03 The United States Of America As Represented By The Secretary Of The Army Method of making a multi-layer controllable impedance transition device for microwaves/millimeter waves
JP2001144511A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器

Also Published As

Publication number Publication date
EP1630897A1 (en) 2006-03-01
US20060038633A1 (en) 2006-02-23
JP5329737B2 (ja) 2013-10-30
HK1087534A1 (en) 2006-10-13
EP1630897B1 (en) 2009-05-27
DE602005014590D1 (de) 2009-07-09
ATE432541T1 (de) 2009-06-15
US7053729B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
JP5329737B2 (ja) 多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法
US6380608B1 (en) Multiple level spiral inductors used to form a filter in a printed circuit board
JP6252699B2 (ja) 伝送線路およびフラットケーブル
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8604357B2 (en) Wiring board having via and method forming a via in a wiring board
JP2010073891A (ja) プリント配線基板及びその製造方法
JPH11204372A (ja) 積層コンデンサ
TWI752743B (zh) 多層基板的垂直互連結構
WO2012029213A1 (ja) 配線基板及び電子装置
US6377141B1 (en) Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module
JP3955138B2 (ja) 多層回路基板
JP6591906B2 (ja) アンテナ基板
JP4503476B2 (ja) 高周波線路−導波管変換器
EP1806841A2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP2011066223A (ja) 回路基板
JP2009303076A (ja) 導波管の接続構造
US20110241803A1 (en) Signal transmission line
JP4570607B2 (ja) 高周波モジュール用パッケージ
JP4329702B2 (ja) 高周波デバイス装置
JP6734750B2 (ja) 高周波パッケージ
JP6978217B2 (ja) 層間伝送線路
JP2006080239A (ja) 積層型高周波回路基板
JP2001274553A (ja) 多層配線基板
JP2005276859A (ja) 高周波用配線基板
JP2000323600A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5329737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250