JP2006049699A - 側面電極を有する半導体装置とその製造方法 - Google Patents

側面電極を有する半導体装置とその製造方法 Download PDF

Info

Publication number
JP2006049699A
JP2006049699A JP2004230892A JP2004230892A JP2006049699A JP 2006049699 A JP2006049699 A JP 2006049699A JP 2004230892 A JP2004230892 A JP 2004230892A JP 2004230892 A JP2004230892 A JP 2004230892A JP 2006049699 A JP2006049699 A JP 2006049699A
Authority
JP
Japan
Prior art keywords
electrode
groove
semiconductor device
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004230892A
Other languages
English (en)
Inventor
Makoto Hasegawa
真 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004230892A priority Critical patent/JP2006049699A/ja
Publication of JP2006049699A publication Critical patent/JP2006049699A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 チップ表面の電極領域の面積を縮小し高集積化を実現する。
【解決手段】 半導体基板１０を貫通しない溝３１をチップ端に形成し、その溝３１に電極としての導電膜３０を形成し、溝３１の底面と側面をそれぞれ表面電極３２と側面電極３４として使用することにより、占有面積を増やさずに側面電極を有する半導体装置を提供できる。
【選択図】 図１

Description

本発明は、側面電極を有する半導体装置とその製造方法に係り、特に電極面積を縮小し高集積化を実現しつつ接触抵抗を低減するための技術に関する。
図６は側面電極を有する半導体装置の例であり、（Ａ）は半導体装置の上面図、（Ｂ）は（Ａ）のＸ−Ｘ線断面図を示している。また、同図の符号１０が半導体基板、符号２０が絶縁膜、符号２１が表面保護膜、符号３２が表面電極、符号３３が貫通電極を示している。
半導体基板１０のスクライブ領域と集積回路領域にまたがる領域に貫通電極３３を形成し、表面電極３２と電気的に接続し、貫通電極３３の上をダイシングして個々の半導体装置（半導体チップ）に切断することにより貫通電極３３の断面に露出する導電体を側面電極として形成していた。（特許文献１，２，３）
特開2002−299372号公報 特開平06−120294号公報 特開2001−068513号公報
ところが、図６のように貫通電極３３をスクライブ領域と集積回路領域にまたがる領域に、表面電極３２を集積回路領域に形成する必要があった。このような構成では、通常の半導体装置の有する表面電極領域に加え貫通電極領域を必要とするため、電極の占有面積が増大して高集積化を阻害していた。貫通電極３３をスクライブ領域に形成することで半導体チップ内の電極面積を低減することもできるが、スクライブ幅が貫通電極の径によって規定され、スクライブ幅の縮小に限界が生じ、やはり高集積化を阻害する。さらに、貫通電極３３を形成するために深い貫通孔を穿つ必要があり、処理時間がかかりスループットも改善する余地がある。加えて、貫通電極３３の上をダイシングして半導体チップに切断し、側面電極を形成する際、電極材料の切断残渣で電極と基板とがショートする場合があった。
本発明の目的は、上述した実状に鑑み、チップ表面の電極領域の面積を縮小し高集積化を実現することができる半導体装置の構成および、この半導体装置の製造方法を提供することにある。
上記目的を達成するための本発明は、半導体基板上に集積回路が形成された半導体装置であって、該半導体基板の表面とこれに隣接する一側面がなす角部が前記表面および前記一側面の両方に開口した溝を有し、前記集積回路は該溝に表面電極と側面電極を兼ねた電極を有する半導体装置である。
上記のとおりの発明では、半導体基板の表面とこれに隣接する一側面がなす角部に、側面電極と表面電極を兼ねた電極を設けることで、半導体基板上に形成された集積回路領域に電極をその占有面積を増大させないで配置することが可能である。
さらに、前記角部が、前記表面および前記一側面の両方に開口した溝を有し、この溝の底面および側面に電極を形成することで、電極の表面積を増やし接触抵抗を低減することが可能である。
以上説明したように、本発明によれば、チップ表面の電極領域の面積を抑え高集積化を実現しつつ、電極の表面積を増やし接触抵抗を低減することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態による半導体チップの電極パッド付近の図であり、（Ａ）は半導体チップの上面図、（Ｂ）は（Ａ）の矢印Ａから見た側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。
半導体基板１０の表面とこれに隣接する一側面がなる角部に凹形状の溝３１が形成されている。溝３１は、前記表面および一側面の両方に開口している。溝３１の半導体基板１０の厚み方向に関する深さは５０〜８０μｍであり、溝３１は半導体基板１０を貫通しない深さで形成されている。
溝３１の表面には、集積回路の電極としての導電膜３０が絶縁膜２０を介して形成されている。この電極は溝３１の表面に沿って形成されるため、半導体チップの表面とこれに隣接する一側面に対して凹型に形成されている。さらに、電極としての導電膜３０はチップ表面から見た場合に表面電極３２として、チップ側面から見た場合には側面電極３４として形成されている。
また、導電膜３０は半導体チップの端面に露出しておらず、導電膜３０の外周部が表面保護膜２１で覆われている。
このような構造にすることで、１電極あたり、表面電極１面と側面電極３面を有し、ボンディング時の電極の接触面積を増やしながらチップ上の電極の占有面積を小さく抑えることができ、しかも、前記半導体チップの端面において前記電極を形成している導電膜３０と半導体基板１０との絶縁性に優れた半導体装置を提供できた。
ここで、溝３１の深さ・形状は例として挙げただけで限定されるものではない。
以下、本実施形態における半導体チップの製造方法について述べる。
図２の（ａ）〜（ｆ）は本実施形態における半導体チップの製造工程を示す図で、各図の上段は上面図、下段は断面図で、ダイシングライン５０を一点鎖線で示してある。
図２（ａ）は半導体基板１０を示している。図２（ｂ）に示すように半導体基板１０にレジスト４０でパターニングし、半導体基板１０に対しウエットエッチングやＲＩＥ（反応性イオンエッチング）、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）エッチング装置でＣ4Ｆ8とＳＦ6の交互切り替えエッチングにより高エッチングレートで垂直加工が可能なボッシュプロセスや、−１００℃以下の極低温によりスムーズな側壁制御が達成可能なクライオジェニックプロセスを使用することにより溝３１をダイシングライン５１をまたぐ形で形成する。
次に、図２（ｃ）に示すように、半導体基板１０の表面および溝３１の内部に絶縁膜２０を形成する。絶縁膜２０として例えば１１5０℃３０分のPYRO酸化で４０００Å程度の熱酸化膜を形成する。ＣＶＤ等を用いても良い。続いて、図２（ｄ）に示すように導電膜３０、例えばスパッタ装置でＴｉ／ＴｉＮ膜を基板温度５０度においてＴｉ／ＴｉＮ＝１２ｋＷ／２０ｋＷの条件で形成し、Ｃｕの電解メッキ装置等で埋め込み、チップ表面の過剰な金属膜をCMP等で除去するか、レジスト４０でパターニングし、図２（ｅ）に示すように導電膜３０をドライエッチング装置によってＢＣｌ3／Ｃｌ2：８０／１２０ｍｌ／ｍｉｎ（normal）のガス条件でＲＦパワー１５０Ｗでエッチングする。
続いて図２（ｆ）に示すように保護膜２１を半導体基板１０の表面および導電膜３０の周辺部に形成する。例えばプラズマＣＶＤでＮＨ3／ＳｉＨ4／Ｎ2を使用し、基板温度４００℃３０秒で０．５μｍのプラズマ窒化膜を形成する。その後、導電膜３０の保護膜２１を開口し、ダイシングライン５０でチップに分割する。
このように形成することで、表面電極と側面電極を兼ねた電極パッドを有する半導体装置を提供できた。ここで、各工程で上げた装置及び処理条件は一例であり限定されるものではない。
（第２の実施の形態）
図３は本発明の第２の実施の形態による半導体チップの電極パッド付近の図であり、（Ａ）は半導体チップの上面図、（Ｂ）は（Ａ）の矢印Ａから見た側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。
半導体基板１０の表面とこれに隣接する一側面がなる角部に凹形状の溝３１が形成されている。溝３１は、前記表面および一側面の両方に開口している。溝３１の半導体基板１０の厚み方向に関する深さは５０〜８０μｍであり、溝３１は半導体基板１０を貫通しない深さで形成されている。
溝３１には導電膜３０が絶縁膜２０を介して埋め込まれ集積回路の電極として形成されている。
本実施形態では、図３に示すように導電膜２０のチップ表面に露出されている部分が表面電極３２として、導電膜２０のチップ側面に露出されている部分が側面電極３４として用いられる。
このような構造にすることで、表面電極と側面電極の双方を有しながらチップ上の電極の占有面積を小さく抑えることが可能となる。
ここで、溝３１の深さ・形状は例として挙げただけで限定されるものではない。
（第３の実施の形態）
図４は本発明の第３の実施の形態による半導体チップの電極パッド付近の図であり、（Ａ）は半導体チップの上面図、（Ｂ）は（Ａ）の矢印Ａから見た側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。
本実施形態は、第１の実施の形態の半導体装置に対して表面保護膜２１を設けていないものである。
すなわち、半導体基板１０の表面とこれに隣接する一側面がなる角部に凹形状の溝３１が形成されている。溝３１は、前記表面および一側面の両方に開口している。溝３１の半導体基板１０の厚み方向に関する深さは５０〜８０μｍであり、溝３１は半導体基板１０を貫通しない深さで形成されている。
溝３１の表面には、集積回路の電極としての導電膜３０が絶縁膜２０を介して形成されている。この電極は溝３１の表面に沿って形成されるため、半導体チップの表面とこれに隣接する一側面に対して凹型に形成されている。さらに、電極としての導電膜３０はチップ表面から見た場合に表面電極３２として、チップ側面から見た場合には側面電極３４として形成されている。
このような構造にすることで、１電極あたり、表面電極１面と側面電極３面を有し、ボンディング時の電極の接触面積を増やしながらチップ上の電極の占有面積を小さく抑えた半導体装置を提供できた。
ここで、溝３１の深さ・形状は例として挙げただけで限定されるものではない。
（第４の実施の形態）
図５（ｂ）は本発明の第１乃至第３の実施の形態のいずれかの半導体装置の電極構造が適用できるインクジェットプリントヘッドの外部装置との接続例であり、（ａ）は該電極構造を適用していないインクジェットプリントヘッドの外部装置との接続例を示している。
インクジェットプリントヘッドはシリコンなどの半導体基板１０４の上に成膜技術を用いて吐出エネルギー発生部、共通インク室、インク路、吐出口１０６などを形成した、いわゆるサイドシュータタイプのものである。サイドシュータタイプとは後述する電気熱変換体の形成面と直交する方向にインク滴を吐出する形式をいう。
半導体基板１０４には、これを貫通する長孔状のインク供給口１０５が形成されている。このインク供給口１０５の両側には、紙などの記録シートの搬送方向、つまりインク供給口２９の長手方向に沿って所定間隔で２列に並ぶ複数の電気熱変換体（不図示）が形成され、それぞれ吐出エネルギー発生部を構成している。半導体基板１０４には、これら電気熱変換体の他、電気熱変換体と記録装置本体側との電気的接続を行うための電極１０３が成膜技術によって形成されている。
図５（ａ）に示す一般的なインクジェットプリントヘッドでは、電極１０３とインク吐出面１００とが同じ側の面にあり、不図示の記録装置本体と繋がる配線１０１を電極１０３に接続した後、ポッティング材１０２で接点を保護する。このとき、ポッティング材１０２がインク吐出面１００よりも高くなり、印刷精度を高めるためにインク滴を微小化しインク吐出面１００と紙などの記録シート面との間の距離を詰めるのを妨げていた。これに対し、本発明の電極構造を適用したインクジェットプリントヘッドでは、図５（ｂ）に示すように電極１０３が基板の側面にあり、配線１０１を電極１０３に接続した後、ポッティング材１０２で接点を保護しても、インク吐出面１００よりも高くなる事は無く、インク吐出面１００と記録シートとの間の距離を狭くすることが可能となり、インク滴を微小化しつつ印刷精度を高めることが可能となった。
本発明の第１の実施の形態による側面電極を有する半導体装置を示す図であり、（Ａ）は上面図、（Ｂ）は側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。 第１の実施の形態の半導体装置の製造工程を示す図で、各工程図の上段は上面図、下段は断面図である。 本発明の第２の実施の形態による側面電極を有する半導体装置を示す図であり、（Ａ）は上面図、（Ｂ）は側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。 本発明の第３の実施の形態による側面電極を有する半導体装置を示す図であり、（Ａ）は上面図、（Ｂ）は側面図、（Ｃ）は（Ａ）のＸ−Ｘ線断面図である。 （ａ）は従来の電極構造を適用したインクジェットプリントヘッドを示す図で、（ｂ）は本発明の電極構造を適用したインクジェットプリントヘッドを示す図である。 従来の、側面電極を有する半導体装置を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＸ−Ｘ線断面図である。
符号の説明
１０ 半導体基板
２０ 絶縁膜
２１ 表面保護膜
３０ 導電膜
３１ 溝
３２ 表面電極
３４ 側面電極


Claims (7)

  1. 半導体基板上に集積回路が形成された半導体装置であって、該半導体基板の表面とこれに隣接する一側面がなす角部が前記表面および前記一側面の両方に開口した溝を有し、前記集積回路は該溝に表面電極と側面電極を兼ねた電極を有する半導体装置。
  2. 前記溝に導電膜を埋め込むことで前記溝に前記電極が形成されている、請求項１に記載の半導体装置。
  3. 前記溝の底面に前記表面電極が形成され、前記溝の側面に前記側面電極が形成されている、請求項１に記載の半導体装置。
  4. 前記半導体基板の前記一側面に、前記側面電極と前記表面電極を兼ねた前記電極が露出していない、請求項３に記載の半導体装置。
  5. 前記集積回路と外部装置は前記側面電極を介して接続されている、請求項１から４のいずれか１項に記載の半導体装置。
  6. 半導体基板の集積回路領域とスクライブラインをまたぐ領域に、前記半導体基板を貫通しない溝を形成する工程と、前記溝の底面及び側壁に絶縁膜を形成する工程と、前記溝の前記集積回路領域内の前記絶縁膜上に導電膜を形成する工程と、前記導電膜上に保護膜を形成する工程と、前記導電膜の一部が開口するように前記保護膜を除去する工程と、前記スクライブラインに沿って前記半導体基板を切断する工程を有する、半導体装置の製造方法。
  7. 基板上に、該基板に垂直な方向に液滴を吐出する液体吐出部を有し、前記基板の端部に表面電極と側面電極とを兼ねた電極が形成されているインクジェットプリントヘッド。
JP2004230892A 2004-08-06 2004-08-06 側面電極を有する半導体装置とその製造方法 Pending JP2006049699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230892A JP2006049699A (ja) 2004-08-06 2004-08-06 側面電極を有する半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230892A JP2006049699A (ja) 2004-08-06 2004-08-06 側面電極を有する半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2006049699A true JP2006049699A (ja) 2006-02-16

Family

ID=36027887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230892A Pending JP2006049699A (ja) 2004-08-06 2004-08-06 側面電極を有する半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2006049699A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658321B2 (en) 2017-09-15 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor chip, method for manufacturing semiconductor chip, integrated circuit device, and method for manufacturing integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658321B2 (en) 2017-09-15 2020-05-19 Kabushiki Kaisha Toshiba Semiconductor chip, method for manufacturing semiconductor chip, integrated circuit device, and method for manufacturing integrated circuit device

Similar Documents

Publication Publication Date Title
JP4630680B2 (ja) 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法
JP5851677B2 (ja) インクジェットプリンタヘッド
JP3592136B2 (ja) 液体吐出ヘッドおよびその製造方法と微小電気機械装置の製造方法
JP5361231B2 (ja) インクジェット記録ヘッド及び電子デバイス
JP6566709B2 (ja) インクジェット記録ヘッド用基板
JP2008114589A (ja) インクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法。
JP2005035281A (ja) 液体吐出ヘッドの製造方法
JP5010948B2 (ja) 半導体装置
US6675476B2 (en) Slotted substrates and techniques for forming same
KR100452850B1 (ko) 잉크젯 프린터의 프린트 헤드 및 그 제조방법
JP2003300320A (ja) 液体吐出装置及びプリンタ
JP2006137030A (ja) 液体吐出記録ヘッド及びその製造方法
JP2007175989A (ja) 液体噴射ヘッドの製造方法
KR100962888B1 (ko) 다층 집적 회로, 유체 분출 장치, 프린트 헤드, 잉크젯 프린트 카트리지, 슬롯 피드 프린트 헤드, 다층 집적 회로 제조 공정 및 캐비테이션층의 층분리 억제 방법
JP2006049699A (ja) 側面電極を有する半導体装置とその製造方法
JP2016076691A (ja) インクジェット装置およびインクジェット装置の製造方法
US10882314B2 (en) Liquid ejection head, method for producing liquid ejection head, and liquid ejection apparatus
KR100499132B1 (ko) 잉크젯 프린트헤드 및 그 제조방법
JP2017071175A (ja) 液体吐出ヘッドの素子基板及びウエハ
JP6587178B2 (ja) インクジェットプリントヘッドおよびその製造方法
JP2017001217A (ja) 液体吐出ヘッド、液体吐出ヘッドの製造方法
JP2020097118A (ja) 液体吐出ヘッド用基板およびその製造方法
JP7171426B2 (ja) 液体吐出ヘッドおよびその製造方法と液体吐出装置
JP2010137488A (ja) 液体噴射ヘッドの製造方法及び結晶基板のエッチング方法
JP2005280179A (ja) インクジェットヘッド用基板およびインクジェットヘッド