JP2006048841A - ウォブル信号検出回路、光ディスク装置及びウォブル信号検出方法 - Google Patents

Abstract

【課題】 Ｃ−ＭＯＳデバイスの微細化に伴ってもウォブル信号を検出でき、デジタルＬＳＩとの１チップ化の実現を可能にする。
【解決手段】 受光素子ＰＤ１又はＰＤ２からの信号Ａ＋Ｂ，Ｃ＋Ｄを２値化する２値化部２３ａ，２３ｂと、ウォブリングのウォブル周波数に比較して高速なクロックを生成する高速クロック生成回路２６と、２値化部２３ａ，２３ｂからの出力信号を高速クロックによるサンプリングタイミングで高速サンプリングする高速サンプリング回路２７ａ，２７ｂと、高速サンプリングされた信号をフィルタリングしてウォブル信号を生成するデジタルフィルタ回路２９ａ，２９ｂと、を備えることで、アナログ信号処理する回路は２値化部２３まででよく、かつ、増幅率及びオフセット調整を行う回路部を不要にできるようにした。
【選択図】 図４

Description

本発明は、ＣＤ−Ｒ／ＲＷ（Compact Disc−Recodable／Riwritable）、ＤＶＤ（Digital Versatile Disc）±Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等の記録可能な光記録媒体の記録面にウォブリングされて形成されたトラックのウォブル信号を検出するウォブル信号検出回路、光ディスク装置及びウォブル信号検出方法に関する。

記録系メディアでは一般的に予め各半径位置における線速度を正確に検出するため、トラックを蛇行（ウォブル）させるフォーマットが多く採用されている。これは主にＣＬＶ回転制御を行ったときにウォブル信号周波数が一定になるようにすることやウォブル信号にディスク面内の位置情報等を記録させておくことを目的としている。例えば、ＣＤ−ＲやＣＤ−ＲＷでは標準速度で２２．０５ｋＨｚのウォブル信号に周波数変調によりＡＴＩＰ（Absolute Time In Pre-Groove）と呼ばれるディスク時間情報やディスク特性等が記録されている。また、ＤＶＤ＋ＲやＤＶＤ＋ＲＷではウォブルに位相変調を施す方式、ＤＶＤ−Ｒ／−ＲＷでは一定周波数のウォブル信号にＬＰＰ(Land Pre-Pit)と呼ばれるピットをトラックの溝と溝の間に記録しておく方式が各々採用されている。光ディスクドライブ装置はこれらウォブルやＬＰＰに予め記録されたディスク情報を読み取ることで未記録ディスクの任意の位置にアクセスし情報を記録・再生することが可能となる。

このようなウォブル信号の検出に関しては、各種提案例がある。その一例を例示すると、例えば、特許文献１によれば、フォーマットの異なる複数のメディアに記録、再生する装置では、各々のフォーマット毎に専用のウォブル検出回路を設けたり、一つのフォーマットメディアに対しても、複数のフィルタ回路を並列に搭載したりするため、回路規模が大きくなり、消費電力も多くなってしまうことを課題とし、リフォーマットの異なる数種のメディアに対し共通の受光素子出力からウォブル信号の検出を行なうために、ウォブル信号検出過程の信号の増幅率を再生若しくは記録するメディアのプリフォーマットに応じて変更するために、ゲイン切替機能を有する増幅アンプを備えるようにした発明が提案されている。

また、特許文献２によれば、複数種類の光記録媒体に対応可能で、少なくとも記録時にウォブル信号を精度良く安定して検出することができるウォブル信号検出回路を提供するために、 第１サンプル回路にて受光素子の第１電圧信号からスペース記録期間の信号を抽出し、第１電圧調整回路にて平均電圧レベルが目標電圧に一致するように信号レベルを調整し、第２サンプル回路では受光素子の第２電圧信号からスペース記録期間の信号を抽出し、第２電圧調整回路にて平均電圧レベルが目標電圧に一致するように信号レベルを調整し、さらに、減算回路にて第１電圧調整回路の出力信号と第２電圧調整回路の出力信号との差をウォブル信号として出力するようにした発明が提案されている。

特開２００２−２７９６４０公報 特開２００３−１７３５４０公報

ウォブル信号検出においては、特許文献１，２に記載されているように分割受光素子の出力信号の和、差信号より生成される。これらの受光素子の出力レベルはフォーマットの異なるメディアにより、若しくは再生動作或いは記録動作等により異なるため、ウォブル検出過程の信号の増幅率を切り替えたり、オフセットレベルを切替・調整できる機能等を有する必要がある。また、信号品質を確保するため、これらの増幅率・オフセット調整における信号のダイナミックレンジは充分確保されている必要があり、これら信号処理回路を動作させるための電源電圧を高くする必要がある。

しかるに、Ｃ−ＭＯＳデバイス等の半導体デバイスの微細化に伴い電源電圧は低下する傾向にあり、上記事項と相容れ難い。従って、多くの場合、ウォブル信号を検出し、所定レベルに処理するための処理部・２値化部までは、ＬＳＩとして別のプロセスを使用したアナログフロントエンドＬＳＩを使用している。このために、光ディスク装置のＬＳＩはデジタル処理するＬＳＩとアナログ信号処理するＬＳＩとが別チップ構成となっているため、コストが高く、また、実装面積等が大きく、かつ、端子数が多くなってしまう欠点がある。

本発明の目的は、Ｃ−ＭＯＳデバイスの微細化に伴ってもウォブル信号を検出でき、デジタルＬＳＩとの１チップ化の実現を可能にすることである。

請求項１記載の発明は、光記録媒体の記録面にウォブリングされて形成されたトラック上に照射された光スポットの前記記録面からの反射光を受光する前記トラックの接線方向に対してその受光領域が２分割された受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出するウォブル信号検出回路であって、前記受光素子からの信号を２値化する２値化部と、前記ウォブリングのウォブル周波数に比較して高速なクロックを生成する高速クロック生成回路と、前記２値化部からの出力信号を前記高速クロックによるサンプリングタイミングで高速サンプリングする高速サンプリング回路と、高速サンプリングされた信号をフィルタリングしてウォブル信号を生成するデジタルフィルタ回路と、を備える。

請求項２記載の発明は、請求項１記載のウォブル信号検出回路において、前記２値化部は、２値化のためのスライスレベルが当該２値化部の出力の平均デューティが５０%になるように設定されている。

請求項３記載の発明は、請求項１又は２記載のウォブル信号検出回路において、前記２値化部は、前記受光素子の２分割された各々の受光領域からの信号を個別に２値化し、前記高速サンプリング回路は、前記２値化部からの各々の出力信号を前記高速クロックによるサンプリングタイミングで個別に高速サンプリングし、高速サンプリングされたこれらの信号同士をデジタル的に減算処理する減算回路を前記デジタルフィルタ回路の前段に備える。

請求項４記載の発明の光ディスク装置は、記録面にウォブリングされて形成されたトラックを有する光記録媒体を回転駆動する回転駆動手段と、光源、この光源からの光を前記光記録媒体の前記トラック上に光スポットとして集光照射させる対物レンズ、及び、前記トラックの接線方向に対してその受光領域が２分割されて前記光スポットの前記記録面からの反射光を受光する受光素子を有する光ピックアップと、前記受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出する請求項１ないし３の何れか一記載のウォブル信号検出回路と、このウォブル信号検出回路により検出されたウォブル信号に基づき少なくとも前記光記録媒体に対する記録動作を行う処理装置と、を備える。

請求項５記載の発明は、請求項４記載の光ディスク装置において、前記ウォブル信号検出回路中の前記デジタルフィルタ回路からのデジタルデータに基づき記録用クロックを生成するデジタルＰＬＬ（フェーズ・ロックド・ループ）回路を備える。

請求項６記載の発明は、請求項５記載の光ディスク装置において、前記デジタルＰＬＬ回路と前記光源を発光させる記録パターンを生成するストラテジ生成部とを備え、前記記録用クロックと前記記録パターンとを前記ウォブル信号検出回路の前記高速クロックによるサンプリングタイミングで生成するようにした。

請求項７記載の発明は、光記録媒体の記録面にウォブリングされて形成されたトラック上に照射された光スポットの前記記録面からの反射光を受光する前記トラックの接線方向に対してその受光領域が２分割された受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出するウォブル信号検出方法であって、前記受光素子からの信号を２値化するステップと、前記ウォブリングのウォブル周波数に比較して高速なクロックを用い前記ステップで２値化された信号を当該高速クロックによるサンプリングタイミングで高速サンプリングするステップと、高速サンプリングされた信号をフィルタリングしてウォブル信号を生成するステップと、を備える。

請求項８記載の発明は、請求項７記載のウォブル信号検出方法において、前記２値化するステップでは、２値化のためのスライスレベルが当該２値化部の出力の平均デューティが５０%になるように設定されている。

請求項９記載の発明は、請求項７又は８記載のウォブル信号検出方法において、前記２値化するステップでは、前記受光素子の２分割された各々の受光領域からの信号を個別に２値化し、前記高速サンプリングするステップでは、前記ステップで２値化された各々の信号を前記高速クロックによるサンプリングタイミングで高速サンプリングし、高速サンプリングされたこれらの信号同士をデジタル的に減算処理するステップを前記ウォブル信号を生成するステップの前段に備える。

請求項１，７記載の発明によれば、アナログ信号処理する回路は２値化部まででよく、かつ、増幅率及びオフセット調整を行う回路部を不要にすることができ、さらには、２値化するだけなので微細Ｃ−ＭＯＳでも実施できると共に、微細Ｃ−ＭＯＳでは高速サンプリングはデバイス特性上容易に実施することができ、ＬＳＩとしてのチップサイズを低減させることができ、バイポーラプロセスのようなＣ−ＭＯＳプロセス以外の半導体プロセスが不要となり、安価なウォブル信号検出システムを構築することができる。

請求項２，８記載の発明によれば、２値化のためのスライスレベルを当該２値化部出力の平均デューティが５０％となるように設定しているので、スライスレベルの設定を簡単に実現でき、２値化部を微細Ｃ−ＭＯＳデバイスにより実現でき、チップサイズ低減を図ることができ、小型・低コスト化が実現できる。

請求項３，９記載の発明によれば、２値化部では受光素子の分割された各々の受光領域からの出力毎に２値化し、各々個別に高速サンプリングしてから、高速サンプリングされたこれらの信号についてデジタル的な減算処理を行なうようにしたので、ウォブル信号をＳ／Ｎよく検出することができ、かつ、チップサイズ低減を図ることができ、小型・低コスト化が実現できる。

請求項４記載の発明によれば、請求項１ないし３の何れか一記載のウォブル信号検出回路を備えるので、これらの請求項１ないし３記載の発明と同様な効果を奏する。

請求項５記載の発明によれば、デジタルフィルタ回路からのデジタルデータに基づき記録用クロックを生成するようにしたので、アナログによるＰＬＬを行う必要がなくなり、記録用クロックの安定性を向上させることができる。

請求項６記載の発明によれば、記録用クロックと記録パターンとをウォブル信号検出回路の前記高速クロックによるサンプリングタイミングで生成するようにしたので、ジッタが生じる回路ブロックを減らすことができる。

本発明を実施するための最良の形態を図面を参照して説明する。

図１は、本発明のウォブル信号検出回路が搭載された光ディスク装置の構成例を示す概略構成図である。図１において、符号１００は再生すべき情報が記録された光記録媒体、或いは情報の記録が行われる光記録媒体（例えば、ＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＡＭ，ＭＤ，ＭＯなどの光ディスク等）である。この光記録媒体１００に対しては光ピックアップ１０１が対向配置されている。光ピックアップ１０１は、例えば半導体レーザＬＤ等の光源１０２からの出射光を光記録媒体１００に対物レンズ（図示せず）を介して集光照射することで情報の記録を行ったり、光記録媒体１００からの反射光を受光し受光信号に変換したりするものであり、光源１０２や光源１０２を駆動する光源駆動部（図示せず）、反射光を受光し受光信号に変換する受光部１０３などが配置されている。また、光ピックアップ１０１には、光源１０２の出射光の一部をモニタするモニタ受光部も配置され、この出力であるモニタ信号により光源１０２の出射光量変動が制御される。また、光記録媒体１００の照射光に対する傾き（チルトと呼ぶ）を検知するためのチルト検出受光部などが配置される場合もある。さらには、異なる媒体フォーマットが定められた複数種類の光記録媒体１００に対応する光ディスク装置の場合（例えば、ＤＶＤ及びＣＤ両対応装置など）、各々の光記録媒体１００に好適な波長の光源を持つ場合があり、各々の光源出射時に光記録媒体１００からの反射光を受光する受光部やモニタ受光部を別個に備える場合もある。

信号処理部１０４は、光ピックアップ１０１に配置された各種受光部からの受光信号が入力され、様々な信号処理を行う。例えば、受光信号から情報を再生したり、光記録媒体１００の回転に伴う面振れやトラックの半径方向の振れなどの変動に対し常に所定の誤差内で光を照射するよう制御（フォーカスサーボ制御及びトラックサーボ制御）するため受光信号からサーボエラー信号を生成し、このサーボエラー信号に従い光ピックアップ１０１を制御したりする。また、記録すべき情報を所定の規則に従い変調し、記録信号として光源１０２（又は、光源駆動部）に出力したり、光源１０２の出力光量制御を行ったりする。

回転駆動手段としての回転駆動部１０５は光記録媒体１００を回転させるもので、信号処理部１０４により回転速度が制御（スピンドルサーボ制御）される。ＣＬＶ回転制御を行う際には、より精度よく回転制御をするために光記録媒体１００に埋め込まれた回転制御信号を光ピックアップ１０１を介して検出し、これに基づき回転制御を行う。回転制御信号には、例えば再生用の光記録媒体１００などでは記録された情報に所定間隔で配置された同期信号や、記録可能な光記録媒体１００では記録トラックが所定の周波数で蛇行（ウォブリング）したウォブル信号などを用いる。

コントローラ１０６は、ホストコンピュータ（図示せず）との記録・再生情報の受け渡しやコマンド通信を行い装置全体の制御を行う。

なお、光ピックアップ１０１は図１中に矢印で示すように光記録媒体１００の半径方向に可動するため（シーク動作と呼ぶ）、光ピックアップ１０１と信号処理部１０４等が搭載されている回路基板とはＦＰＣ（Flexible Print Circuit）基板（又はケーブル）と呼ばれる基板（又はケーブル）で接続されるのが一般であり、ＬＤ１０２や受光部１０３等の光ピックアップ１０１に搭載される部品はこのＦＰＣ基板に実装されることも多い。

次に、信号処理部１０４の概略構成例について図２に示すブロック図を参照して説明する。本実施の形態では、例えば、異なるフォーマットの光記録媒体１００へ対応するため光源１０２として２つの半導体レーザＬＤ１，ＬＤ２を備え、受光部１０３中に含まれるモニタ用受光素子ＰＤ２，ＰＤ５により各々の半導体レーザＬＤ１，ＬＤ２の照射光の一部をモニタする。また、受光部１０３中に含まれる受光素子ＰＤ１では一方の半導体レーザＬＤ１照射時に光記録媒体１００からの反射光を受光し、受光部１０３中に含まれる受光素子ＰＤ４では他方の半導体レーザＬＤ２照射時に光記録媒体１００からの反射光を受光する。受光部１０３中に含まれる受光素子ＰＤ３はチルト量を検知するための受光素子である。なお、これらの受光素子ＰＤ１，ＰＤ３，ＰＤ４は、各々複数に分割された分割受光素子として構成されている。分割形態としては、各種形態を採り得るが、受光素子ＰＤ１，ＰＤ４としては光記録媒体１００のトラックの接線方向に対してその受光領域が少なくとも２分割されていればよい。本実施の形態では、４分割受光素子を想定しており、例えば図３に示すように、田の字状に４分割された受光領域Ａ〜Ｄを有し、光記録媒体１００のトラックの接線方向に対して受光領域Ａ，Ｂの組合せからなる受光領域と、受光し領域Ｃ，Ｄの組合せからなる受光領域とを有する。

なお、光ピックアップ１０１構成によっては、２つの半導体レーザＬＤ１，ＬＤ２の出射光を同一のモニタ用受光素子でモニタする場合もあり、同様に、光情報媒体１００からの反射光を受光する受受光素子も同一とする場合もある。

これらの受光素子ＰＤ１，ＰＤ３，ＰＤ４が出力する各受光信号が入力される受光信号処理部４は、各受光信号のオフセット調整及びゲイン調整などの処理を行う。

サーボ信号演算処理部１３は、受光信号処理部４から供給される各受光信号からサーボエラー信号の生成を行う。同時に、オフセット調整、ゲイン調整も行い、生成したサーボエラー信号をサーボプロセッサ１４に供給する。

ＲＦ選択部５は、受光素子ＰＤ１及びＰＤ４の出力する受光信号が入力され、後段の回路に必要な信号を選択或いは一部加減算などの演算を行い供給する。

ウォブル信号生成部６は、記録可能な光記録媒体１００のトラックをウォブリングさせることによりプリフォーマットされたウォブル信号を検出するものである。ウォブル信号処理部１５は、２値化ウォブル信号を抽出し、ＷＣＫ生成部１７及び回転制御部１８に供給する。また、ウォブルに光記録媒体１００毎に所定の規則で変調されたアドレス情報を復調し、コントローラ１９に供給する。

ＲＦ信号処理部／ＰＬＬ部１６は、ＲＦ選択部５より入力された再生ＲＦ信号から２値化ＲＦ信号を生成し、再生している光記録媒体１００の変調方式規則に則り復調を行う。また、ＰＬＬ回路により２値化ＲＦ信号から再生クロックを抽出する。復調したデータはコントローラ１９に供給する。また、２値化ＲＦ信号に所定間隔で挿入された同期信号より回転制御信号を抽出し回転制御部１８に供給する。

回転制御部１８は、ウォブル信号処理部１５又はＲＦ信号処理部／ＰＬＬ回路１６から入力される信号から回転制御を行うためのスピンドルエラー信号を生成し、サーボプロセッサ１４に供給する。また、光記録媒体１００を角速度一定（ＣＡＶ）で回転させる場合は回転制御部１８から出力されるディスク回転を示す信号（図示せず）によりスピンドルエラー信号を生成する。

サーボプロセッサ１４はコントローラ１９からの指令に基づき、入力される各種サーボエラー信号からサーボ制御信号を生成し、サーボドライバ２０に出力する。サーボドライバ２０は入力されるサーボ制御信号に基づきサーボドライブ信号を生成する。

各駆動部は供給されたサーボドライブ信号によりサーボ制御動作が行われる。ここでは、フォーカス制御、トラック制御、シーク制御、スピンドル制御、チルト制御である。

ＷＣＫ生成部１７は、供給された２値化ウォブル信号に基づき記録クロックＷＣＫを生成し、各部に供給する。記録時にはこの記録クロックＷＣＫを基準に記録データの生成などが行われる。

記録時にはコントローラ１９から記録クロックＷＣＫに同期して記録データ信号ＷdataがＬＤ変調信号生成部１０に供給される。この記録データ信号Ｗdataは記録すべき情報が所定の規則に従って変調されている。ＬＤ変調信号生成部１０は、入力される記録クロックＷＣＫ及び記録データ信号Ｗdataから半導体レーザＬＤ１或いはＬＤ２を変調するためのＬＤ変調信号を生成し、ＬＤ駆動部１２に供給する。

ＬＤ制御部９は、モニタ用受光素子ＰＤ２或いはＰＤ５からのモニタ受光信号が入力され、このモニタ受光信号に基づき半導体レーザＬＤ１或いはＬＤ２の出射光量が所望の値となるようにＬＤ駆動部１２にＬＤ制御信号を供給する（いわゆるＡＰＣ（Automatic Power Control）制御を行う）。

ＬＤ駆動部１２は、入力されるＬＤ制御信号及びＬＤ変調信号に基づき半導体レーザＬＤ１或いはＬＤ２を電流駆動し、発光させる。

また、コントローラ１９からは各部の制御信号が出力される。

このような基本構成の下、当該信号処理部１０４中に含まれる本実施の形態のウォブル信号検出回路２１の構成例を図４を参照して説明する。このウォブル信号検出回路２１は主にウォブル信号生成部６及びウォブル信号処理部１５に相当する。

まず、本実施の形態では、受光素子ＰＤ１，ＰＤ４として４分割受光素子を想定しているので、各受光領域Ａ〜Ｄからの信号をトラックの接線方向に対して２分割された受光領域からの信号とするため、受光領域Ａ，Ｂの信号を加算してまとめる加算器２２ａと、受光領域Ｃ，Ｄの信号を加算してまとめる加算器２２ｂとが設けられている。そして、受光素子ＰＤ１又はＰＤ４からの信号を２値化する２値化部２３としては、２分割された領域毎、即ち、加算器２２ａ，２２ｂの加算信号Ａ＋Ｂ，Ｃ＋Ｄ毎に個別に２値化する２値化器２３ａ，２３ｂにより構成されている。これらの２値化器２３ａ，２３ｂには２値化のためのスライスレベルを設定するＤＣコントローラ２４ａ，２４ｂが接続されている。さらには、当該スライスレベルを可変可能とするため、ＤＣコントローラ２４ａ，２４ｂに対しては各々Ｄ／Ａ変換器２５ａ，２５ｂからの信号も加算入力可能とされている。

一方、ウォブル信号検出回路２１中には、ウォブル信号のウォブル周波数に比較して極めて高速（後述するように、数１０〜数１００倍）な高速クロックを生成する高速クロック生成回路２６が設けられており、２値化器２３ａ，２３ｂの出力側にはこれらの２値化器２３ａ，２３ｂからの出力信号を高速クロック生成回路２６の高速クロックによるサンプリングタイミングでサンプリングする高速サンプリング回路２７ａ，２７ｂが設けられている。これらの高速サンプリング回路２７ａ，２７ｂの出力側には、高速サンプリングされた信号Ａ＋Ｂ，Ｃ＋Ｄについてデジタル的な減算処理を行なう減算回路２８が設けられている。さらに、この減算回路２８の出力側には高速サンプリングされ減算された信号をデジタル的にバンドパスフィルタリングしてデジタル的なウォブル信号を生成するデジタルフィルタ回路２９が設けられている。

このデジタルフィルタ回路２９の出力側には、デジタル的に生成されたウォブル信号に関して位相反転処理を施すデジタルウォブル検出器３０や、デジタル的に生成されたウォブル信号に対してデジタル的に位相周波数生成処理を実行して記録クロックＷＣＫを生成するデジタルＰＬＬ（フェーズ・ロックド・ループ）回路３１（ＷＣＫ生成部１７に相当）が設けられている。

このような構成において、本実施の形態のウォブル信号検出回路２１の動作を説明する。まず、信号Ａ＋Ｂ，Ｃ＋Ｄを各々２値化器２３ａ，２３ｂにより２値化する（２値化するステップ）。ここに、光記録媒体１００のトラックをウォブリングさせてなるウォブル信号は、受光素子ＰＤ１又はＰＤ４からの信号Ａ＋Ｂ、Ｃ＋Ｄの信号振幅がウォブリングによるウォブル変調を受けていることから、信号Ａ＋Ｂ側の方が信号Ｃ＋Ｄ側よりも大きいときには、図５中左側に示すように、２値化用のスライスレベルに対し信号Ｃ＋Ｄ側より早く変化し、また、信号Ａ＋Ｂ側の方が振幅が小さいときには、図５中右側に示すように、２値化用のスライスレベルに対し信号Ｃ＋Ｄ側の方が早く変化する。この結果、図５（ｂ）に示すように信号Ａ＋Ｂ側の信号振幅が大きいときは、信号Ｃ＋Ｄの２値化されたパルス幅より信号Ａ＋Ｂを２値化したパルス幅の方が広くなる。さらに、これらの信号Ａ＋Ｂ及び信号Ｃ＋Ｄは、照射光強度の平均値が一定であり、ウォブル信号及び記録時には記録光強度、既記録部を読み取っている場合には記録データに応じた反射光強度の平均値は一定であるので、２値化後のパルス幅の平均値はほぼ一定となる。即ち、２値化後のパルスデューティの平均値は５０％となる。

従って、本実施の形態では、２値化器２３ａ，２３ｂの２値化スライスレベルをその２値化後の平均値が５０％となるようにＤＣコントローラ２４ａ，２４ｂにより設定している。なお、本実施の形態では、さらに、このスライスレベルを可変できるようにＤＡ変換器２５ａ，２５ｂからの信号も加算してスライスレベルの変更を実施できる構成としている。

このようにして２値化器２３ａ，２３ｂにより各々２値化された信号について、高速クロック生成回路２６からの高速クロックを用い、高速サンプリング回路２７ａ，２７ｂにより高速サンプリングを実施する（高速サンプリングするステップ）。ここに、高速クロックは、通常、リング型の発振器から位相の異なる多相クロックを利用することで生成され、１００ｐｓ程度の刻みで生成することは微細Ｃ−ＭＯＳデバイスを使用すれば容易である。このようにして、本実施の形態では、高速サンプリング回路２７ａ，２７ｂにおいてウォブル周波数の数１０倍から数１００倍(１６倍速記録の場合にはウォブル周波数は約１３ＭＨｚであり、記録クロックＷＣＫは約４００ＭＨｚなので１００ｐｓなる高速クロックでのサンプリングであれば、記録クロックＷＣＫに対し２５倍、ウォブル周波数に対しては８００倍のサンプリングになる)でサンプリングしている。

このようにして高速サンプリングされた、各々の信号Ａ＋Ｂ，Ｃ＋Ｄ同士は減算回路２８においてデジタル的に引き算され、図６（ｂ）に示すような、（１，０，−１）の２ＢＩＴ信号となる。この信号をデジタルフィルタ回路２９によりデジタル的にバンドパスフィルタリングすることでウォブル信号がデジタル的に生成される（ウォブル信号を生成するステップ）。ここで、５０％からずれる要因は、フォーカス、トラック、隣接トラックの影響などであるが、これらの影響はウォブル周波数成分とは異なるので、デジタルフィルタ回路２９により除去することができる。また、デジタルフィルタ回路２９によりフィルタしているので、位相特性を直線的にした高性能なフィルタが実現できる。

また、信号Ａ＋Ｂ側と信号Ｃ＋Ｄ側とを２値化器２３ａ，２３ｂにより各々別々に２値化するようにしているので、減算回路２８における両者の引き算の時のデータ列を変更するだけで、信号Ａ＋Ｂ側と信号Ｃ＋Ｄ側との信号の位相を調整したことと同じ結果が得られる。

デジタルフィルタ回路２９によりデジタル的に生成されたウォブル信号は、デジタルウォブル検出器３０により位相反転が検出される。また、デジタルＰＬＬ回路３１によりデジタル的に位相周波数生成処理が実施され、記録クロックＷＣＫが生成される。

このように、本実施の形態のウォブル信号検出回路２１によれば、アナログ信号処理する回路は２値化部２３まででよく、かつ、増幅率及びオフセット調整を行う回路部を不要にすることができる。さらに、２値化器２３ａ，２３ｂは２値化するだけなので微細Ｃ−ＭＯＳでも実施できると共に、微細Ｃ−ＭＯＳでは高速サンプリングはデバイス特性上容易に実施することができる。従って、ＬＳＩとしてのチップサイズを低減することができ、バイポーラプロセスのようなＣ−ＭＯＳプロセス以外の半導体プロセスが不要となり、安価なウォブル信号検出回路２１を提供することができる。

図６は、上述した波形をアナログ処理した場合（図６（ｃ）の波形）と、本実施の形態のようにデジタル処理した場合（図６（ｄ）の波形）とを対比して示すものである。このように、本実施の形態方式を使用すれば、従来実施してきたようなアナログ信号処理が不要となることを示している。

図７にウォブル信号検出回路２１の別の実施の形態を示す。基本的には、図４に示した構成と同様であり、同一部分は同一符号を用いて示す。本実施の形態では、デジタルＰＬＬ回路３１による記録クロックＷＣＫとストラテジ生成部３２により生成される光源１０２（半導体レーザＬＤ１又はＬＤ２）を発光させる記録パターンとを、高速クロック生成回路２６による同一の高速クロックによるサンプリングタイミングで生成するようにしたものである。これによれば、従来、記録クロックＷＣＫを生成するＰＬＬと記録パターンを生成するＰＬＬとは別々にあったが、一つの基本高速クロックから生成することによりシステム構成を簡略化できると同時に、二重構成のＰＬＬで無くなる分、記録タイミングジッタを低減できることにもなる。

また、図７に示す構成例では、ストラテジ生成部３２により生成される記録パターンの出力信号を遅延制御回路３３により位相調整してＤ／Ａ変換器２５に対して出力することができる。これは、信号の配線長及び伝送路帯域が異なる場合にスキューが生じる問題を補正するためである。このようにすることにより、スキューの影響を受けることなく信号を伝送できる。また、ストラテジ生成部３２により生成される記録パターンにより受光素子ＰＤ１又はＰＤ４からの信号(Ａ＋Ｂ，Ｃ＋Ｄ)の強度はＤ／Ａ変換器２５、乗算器３４ａ，３４ｂを介して変調を受けているので、この記録ストラテジパターンから補正することができるようになっている。このようにすることにより、記録時においてもＳ／Ｎよくウォブル信号を検出することが可能となる。

本発明の一実施の形態の光ディスク装置の構成例を示す概略構成図である。 その信号処理部の概略構成例を示すブロック図である。 ４分割受光素子に関する説明図である。 本実施の形態のウォブル信号検出回路の構成例を示すブロック図である。 受光領域毎のウォブル信号の出力状態を示す説明図である。 アナログ処理方式と対比して示すデジタル処理方式の場合の波形図である。 別の実施の形態のウォブル信号検出回路の構成例を示すブロック図である。

符号の説明

２１ ウォブル信号検出回路
２３ ２値化部
２６ 高速クロック生成回路
２７ａ，２７ｂ 高速サンプリング回路
２８ 減算回路
２９ デジタルフィルタ回路
３１ デジタルＰＬＬ回路
３２ ストラテジ生成部
１００ 光記録媒体
１０１ 光ピックアップ
１０２ 光源
ＰＤ１，ＰＤ４ 受光素子

Claims (9)

1. 光記録媒体の記録面にウォブリングされて形成されたトラック上に照射された光スポットの前記記録面からの反射光を受光する前記トラックの接線方向に対してその受光領域が２分割された受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出するウォブル信号検出回路であって、
   前記受光素子からの信号を２値化する２値化部と、
   前記ウォブリングのウォブル周波数に比較して高速なクロックを生成する高速クロック生成回路と、
   前記２値化部からの出力信号を前記高速クロックによるサンプリングタイミングで高速サンプリングする高速サンプリング回路と、
   高速サンプリングされた信号をフィルタリングしてウォブル信号を生成するデジタルフィルタ回路と、
   を備えることを特徴とするウォブル信号検出回路。
2. 前記２値化部は、２値化のためのスライスレベルが当該２値化部の出力の平均デューティが５０%になるように設定されている、ことを特徴とする請求項１記載のウォブル信号検出回路。
3. 前記２値化部は、前記受光素子の２分割された各々の受光領域からの信号を個別に２値化し、
   前記高速サンプリング回路は、前記２値化部からの各々の出力信号を前記高速クロックによるサンプリングタイミングで個別に高速サンプリングし、
   高速サンプリングされたこれらの信号同士をデジタル的に減算処理する減算回路を前記デジタルフィルタ回路の前段に備える、ことを特徴とする請求項１又は２記載のウォブル信号検出回路。
4. 記録面にウォブリングされて形成されたトラックを有する光記録媒体を回転駆動する回転駆動手段と、
   光源、この光源からの光を前記光記録媒体の前記トラック上に光スポットとして集光照射させる対物レンズ、及び、前記トラックの接線方向に対してその受光領域が２分割されて前記光スポットの前記記録面からの反射光を受光する受光素子を有する光ピックアップと、
   前記受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出する請求項１ないし３の何れか一記載のウォブル信号検出回路と、
   このウォブル信号検出回路により検出されたウォブル信号に基づき少なくとも前記光記録媒体に対する記録動作を行う処理装置と、
   を備えることを特徴とする光ディスク装置。
5. 前記ウォブル信号検出回路中の前記デジタルフィルタ回路からのデジタルデータに基づき記録用クロックを生成するデジタルＰＬＬ（フェーズ・ロックド・ループ）回路を備える、ことを特徴とする請求項４記載の光ディスク装置。
6. 前記デジタルＰＬＬ回路と前記光源を発光させる記録パターンを生成するストラテジ生成部とを備え、前記記録用クロックと前記記録パターンとを前記ウォブル信号検出回路の前記高速クロックによるサンプリングタイミングで生成するようにした、ことを特徴とする請求項５記載の光ディスク装置。
7. 光記録媒体の記録面にウォブリングされて形成されたトラック上に照射された光スポットの前記記録面からの反射光を受光する前記トラックの接線方向に対してその受光領域が２分割された受光素子からの信号に基づいて前記トラックのウォブリングに応じたウォブル信号を検出するウォブル信号検出方法であって、
   前記受光素子からの信号を２値化するステップと、
   前記ウォブリングのウォブル周波数に比較して高速なクロックを用い前記ステップで２値化された信号を当該高速クロックによるサンプリングタイミングで高速サンプリングするステップと、
   高速サンプリングされた信号をフィルタリングしてウォブル信号を生成するステップと、
   を備えることを特徴とするウォブル信号検出方法。
8. 前記２値化するステップでは、２値化のためのスライスレベルが当該２値化部の出力の平均デューティが５０%になるように設定されている、ことを特徴とする請求項７記載のウォブル信号検出方法。
9. 前記２値化するステップでは、前記受光素子の２分割された各々の受光領域からの信号を個別に２値化し、
   前記高速サンプリングするステップでは、前記ステップで２値化された各々の信号を前記高速クロックによるサンプリングタイミングで高速サンプリングし、
   高速サンプリングされたこれらの信号同士をデジタル的に減算処理するステップを前記ウォブル信号を生成するステップの前段に備える、ことを特徴とする請求項７又は８記載のウォブル信号検出方法。
   

Images