JP2006047194A

JP2006047194A - ディジタル位置検出器

Info

Publication number: JP2006047194A
Application number: JP2004230933A
Authority: JP
Inventors: Makoto Igarashi; 良五十嵐
Original assignee: Individual
Current assignee: Individual
Priority date: 2004-08-06
Filing date: 2004-08-06
Publication date: 2006-02-16

Abstract

【目的】本発明の目的は、磁性体の位置変位に対応してコイルのインダクタンスを変化させ、さらにインダクタンス変化により発振周波数を変化させて、その発振周期をディジタル信号に変換し、このディジタル信号を自乗してディジタル出力を得ることにより、位置変位とディジタル出力との直線性を確保すると共にディジタル出力が電源電圧変動の影響を受けないようにしたディジタル位置検出器を提供することである。
【構成】コイル１のインダクタンスがコイル１と磁性体２との相対位置により変化するようにしたコイル１を含む発振回路と、発振周期に比例してディジタル信号を発生するディジタル信号回路と、ディジタル信号を２乗してディジタル出力を発生する自乗回路よりなり、上記ディジタル出力が磁性体２の相対位置の変位に比例するように構成したディジタル位置検出器。
【選択図】図１

Description

本発明は、物体の位置変位に比例したディジタル出力を発生する位置検出器に関する。

物体の位置変化を検出して物体を含む系を制御する場合が多い。特に、コンピュータ制御が主流となっている今日、位置可変物体の位置変化がディジタルで出力されることが必要となる。従来の位置検出器は位置可変物体の位置変化に対応する電圧または電流を出力するものであった。従って、ディジタル出力を得る場合はアナログ出力をディジタルに変換する必要があり、さらに、位置可変物体の位置変化とアナログ出力との間に直線性を持たせることが困難であるため、回路が複雑となり、消費電力の増大、価格の上昇、信頼性の低下は避けられなかった。

この改善策として，コイルのインダクタンスと抵抗の関係で一義的に発生する電圧の過渡応答と位置変化を関連づけてアナログ出力を得る方法が提案されているが、位置変化とアナログ出力との直線性を確保することは困難であり、また、アナログ出力の誤差を小さくすることが困難である。さらに、アナログ出力をディジタル出力に変換する回路は複雑となるので位置検出器の回路は複雑となる。
特開２０００−１８０１０８号公報

解決しようとする問題点は、位置可変物体の位置変位とアナログ出力との間の直線性に関する精度が低いことであり、さらにアナログ出力をディジタル出力に変換するためのＡＤ変換器を必要とすることである。従って、発明が解決しようとする課題は直線性に関する精度を高め、さらにＡＤ変換器を必要としないディジタル回路によって回路構成を簡単にすることである。

上記問題点を解決するために，本発明の位置検出器は，コイルとキャパシタの並列共振回路の発振周期がコイルのインダクタンスの平方根に比例することに着目し、発振周期を簡単な回路でディジタル量に変換すると、このディジタル量はコイルのインダクタンスの平方根に比例することになる。さらにこのディジタル量を自乗すると、インダクタンスに比例するディジタル出力が得られる。

上記のように構成された位置検出器において，磁性体とコイルとの相対位置により変化するインダクタンスにより発振周波数が決まるように発振回路を構成すると電源電圧変動の発振周波数への影響は小さくできる。また、発振周期をディジタル量に変換し、自乗するための回路も簡単に構成できるので、安定動作、消費電力低減、低価格化の利点が生ずる。

電源電圧変動による影響を低減するためにはアナログ回路の使用を可能な限り避け、ディジタル回路を多用することである。アナログ回路を使用する場合には回路性能が電源電圧変動の影響を受け難くすることである。アナログ回路を用いた発振回路においては、磁性体とコイルとの相対位置により変化するインダクタンスによってのみ発振周波数が変化し、電源電圧、温度等の影響を受け難くすることが必要である。従って、本発明による位置検出器においては、発振回路はアナログ回路であるが、他の回路はディジタル回路によって構成する。

実施例について図面を参照して説明する。図１に示す本発明によるディジタル位置検出器は、コイル１のインダクタンスがコイル１と磁性体２との相対位置により変化するようにしたコイル１を含む発振回路１２と、発振周期に比例してディジタル信号を発生するディジタル信号回路１３と、ディジタル信号を２乗してディジタル出力を発生する自乗回路９よりなる。さらに発振回路１２はコイル１とキャパシタ３よりなる共振回路、負性抵抗回路４および増幅回路５より構成される。ディジタル信号回路１３は論理積回路６およびカウンタ８より構成される。

次に、本発明によるディジタル位置検出器の動作原理について述べると、共振回路と負性抵抗回路４により発生する正弦波電圧の周波数ｆおよび半周期Ｔ_hはそれぞれ（数１）および（数２）のようになる。

上式において、ＬおよびＣはそれぞれコイル１のインダクタンスおよびキャパシタ３のキャパシタンスである。

磁性体とコイルとの相対位置により変化するインダクタンスにより発振周波数ｆが決まるように発振回路を構成すると電源電圧変動の発振周波数への影響は小さくなる。従って、負性抵抗回路の負性抵抗が電源電圧変動の影響を受けることのないようにすることが必要である。図２は４個の相互コンダクタンス増幅器を用いた負性抵抗回路である。相互コンダクタンス増幅器２０−１、２０−２および抵抗２１によりなる回路の矢印２２から見た入力抵抗Ｒ₀は（数３）のようになる。

上式において、Ｒは抵抗２１の抵抗値、ｇ_ｍは相互コンダクタンス増幅器２０の相互コンダクタンスである。

さらに、図２の矢印２３から見た抵抗をＲ_inとすると、Ｒ_inは次のようになる。

（数４）から明らかなように、図２に示す負性抵抗は抵抗Ｒにのみ依存し、電源電圧変動の影響を受けないことがわかる。従って、発振回路１２の発振周波数は電源電圧の影響を受けないのである。

このようにして発生した周波数ｆの正弦波は増幅器５で増幅され、矩形波として出力される。この矩形波は正弦波の半周期ごとに低レベル（例えば０Ｖ）と高レベル（例えば５Ｖ）を繰り返す。低レベルを２値情報の“０”に、高レベルを２値情報の“１”に対応させると、矩形波が“１”の期間において端子７に印加されるクロックパルスが論理積回路６から出力される。出力パルスの数は半周期Ｔ_hに比例するので、（数２）から明らかなように、出力パルスの数はインダクタンスＬの平方根に比例することがわかる。従って、出力パルスの数を自乗するとコイル１のインダクタンスＬに比例する２進数（ディジタル出力）が得られる。

次に矩形波が“０”になると、カウンタ８の２進数は自乗回路９で自乗されて自乗回路９の複数の出力端子１１からディジタル出力が得られる。矩形波が“０”状態にある間に上記自乗動作が終了するように設計される。この自乗動作の終了直後、端子１０にリセットパルスを印加して、カウンタ８をリセットする。矩形波が“０”から再び“１”になると、前述の動作が繰り返される。このような動作の繰り返しにより磁性体２の変位に対応してディジタル出力が更新される。従って、自乗回路の出力から相対位置の変位に比例する２進数（ディジタル出力）が得られるのである。

次に自乗回路の誤差について述べると、桁数が多ければ多いほど誤差は小さくなる。誤差を評価する前提として、インダクタンスＬの最大値と最小値の比を２とすることにする。例えば、１０ビットのカウンタを使用した場合、自乗して得られる桁数は２０となる。有効桁数を考慮してディジタル出力を上位１０ビットとすると、この場合の誤差は±０．１％以下となる。従って、自乗回路９の内部桁数を２０とし、上位１０桁を出力する場合の誤差は±０．１％となる。従って、全体の誤差を考慮して桁数を決めればよい。自乗回路は桁数に応じた数の全加算器、シフトレジスタ、アキュミュレータ及びそれらの制御回路で構成する。自乗動作に要する処理時間を短縮するには自乗回路を２分割して、それぞれ並列に動作させることが有効である。

本発明による発振回路２０の発振周波数が電源電圧変動の影響を受け難くするために、図２に示すように、相互コンダクタンス増幅器によって負性抵抗回路４を構成する。すなわち、第１相互コンダクタンス増幅器の出力を第２相互コンダクタンス増幅器の入力に，第２相互コンダクタンス増幅器の出力を第１相互コンダクタンス増幅器の入力に接続して正帰還状態とし，さらに第１相互コンダクタンス増幅器の出力が負性抵抗を呈するように第２相互コンダクタンス増幅器の出力に抵抗２１を接続し，さらに第３相互コンダクタンス増幅器の出力を第４相互コンダクタンス増幅器の入力に，第４相互コンダクタンス増幅器の出力を第３相互コンダクタンス増幅器の入力に接続して負帰還状態とし、さらに第１相互コンダクタンス増幅器の出力のそれぞれと第４相互コンダクタンス増幅器の出力のそれぞれを接続して第３相互コンダクタンス増幅器の出力に負性抵抗が得られるように構成する。

発振周波数に影響を及ぼす他の要因としてコイル１に流れる電流によって生ずる磁束変化による磁性体２の内部に発生する渦電流がある。この渦電流を小さくするために、磁性体の材料としてはフェライトが用いられる。しかし、フェライトは機械的衝撃に弱いので、位置検出器の使用状況により渦電流の発生を妨げるように珪素鋼鈑を積層したものを用いると良い結果が得られる。

以上の説明で明らかなように、本発明においては発振回路１２のみがアナログ回路であるが、発振周波数はコイル１のインダクタンスにのみに依存するので、誤差に大きく関わることがないことがわかる。従って、図１に示すように構成された位置検出器において，磁性体とコイルとの相対位置により定まるインダクタンスにより発振周波数が決まるので、電源電圧変動の発振周波数への影響は小さくできる。また、発振周期をディジタル量に変換し、自乗するための回路は論理回路で簡単に構成できるので、安定動作、消費電力低減、低価格化の利点が生ずる。

次に他の実施例について図３を参照して説明する。図３は複数の位置検出器からの位置情報を効果的に処理するシステムを提供することを目的としたもので、複数個（ｎ個）の発振回路１２がマルチプレクサ１４を介してディジタル信号回路１３に接続される。なお、ディジタル信号回路１３と自乗回路９との接続は実施例１と同一である。図２のように構成すると、複数個の位置検出器を設置する場合、発振回路１２をマルチプレクサ１４から離れたところに設置しても、マルチプレクサ１４と複数個の発振回路１２のみを設置すればよく、ディジタル信号回路１３と自乗回路９はそれぞれ１個でよいので、システムの簡単化、低価格化、消費電力低減に効果がある。なお、発振回路１２の出力は矩形波であるため、周期情報をマルチプレクサ１４へ伝送する場合、容易に動作の安定性が確保できる。

本発明の実施例によるディジタル位置検出器のブロック図である。本発明の実施例に使用する負性抵抗回路である。本発明の他の実施例によるディジタル位置検出器のブロック図である。

符号の説明

１はコイル
２は磁性体
３はキャパシタ
４は負性抵抗回路
５は増幅器
６は論理積回路
７はクロックパルス印加端子
８はカウンタ
９は自乗回路
11はディジタル出力端子
12は発振回路
13はディジタル信号回路
14はマルチプレクサ
20(20-1,20-2,20-3.20-4)は相互コンダクタンス増幅器
21は抵抗
22および23は矢印

Claims

コイル１のインダクタンスがコイル１と磁性体２との相対位置により変化するようにしたコイル１を含む発振回路と、発振周期に比例してディジタル信号を発生するディジタル信号回路と、ディジタル信号を２乗してディジタル出力を発生する２乗回路よりなり、上記ディジタル出力が磁性体２の相対位置の変位に比例するように構成したディジタル位置検出器。
複数個の発振回路の１つをマルチプレクサにより選択し、選択された発振回路の信号がディジタル信号回路に供給されるように構成された請求項１記載のディジタル信号回路。
第１相互コンダクタンス増幅器の出力を第２相互コンダクタンス増幅器の入力に，第２相互コンダクタンス増幅器の出力を第１相互コンダクタンス増幅器の入力に接続して正帰還状態とし，さらに第１相互コンダクタンス増幅器の出力が負性抵抗を呈するように第２相互コンダクタンス増幅器の出力に抵抗２１を接続し，さらに第３相互コンダクタンス増幅器の出力を第４相互コンダクタンス増幅器の入力に，第４相互コンダクタンス増幅器の出力を第３相互コンダクタンス増幅器の入力に接続して負帰還状態とし、さらに第１相互コンダクタンス増幅器の出力のそれぞれと第４相互コンダクタンス増幅器の出力のそれぞれを接続して第３相互コンダクタンス増幅器の出力に負性抵抗が得られるように構成した負性抵抗回路を用いる請求項1記載のディジタル信号回路。