JP2006035721A - 光プリンタヘッド、その製造方法及び光プリンタ - Google Patents

光プリンタヘッド、その製造方法及び光プリンタ Download PDF

Info

Publication number
JP2006035721A
JP2006035721A JP2004221282A JP2004221282A JP2006035721A JP 2006035721 A JP2006035721 A JP 2006035721A JP 2004221282 A JP2004221282 A JP 2004221282A JP 2004221282 A JP2004221282 A JP 2004221282A JP 2006035721 A JP2006035721 A JP 2006035721A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
element array
array chip
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004221282A
Other languages
English (en)
Other versions
JP4511273B2 (ja
Inventor
Toshihiro Anzaki
俊広 安崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004221282A priority Critical patent/JP4511273B2/ja
Publication of JP2006035721A publication Critical patent/JP2006035721A/ja
Application granted granted Critical
Publication of JP4511273B2 publication Critical patent/JP4511273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 本発明は、発光素子アレイチップとヘッド基板との搭載が容易となり、発光素子アレイチップの接続端子電極とヘッド基板の配線パターンとの電気的な接続が非常に容易に達成できる光プリンタヘッドおよびプリンタを提供することにある。
【解決手段】
本発明は、複数個の発光素子10を配列された発光素子アレイチップ1と、該発光素子アレイチップ1が列状に搭載され、且つ前記発光素子10に電気的に接続する駆動IC3が搭載されてなるヘッド基板2と、前記ヘッド基板2を収容するとともに、発光素子10から光を外部に供給するロッドレンズアレイ7を備えたハウジング6、8とからなる光プリンタヘッドである。ヘッド基板2の表面には、前記各発光素子10と駆動IC3とを接続する配線パターン21が形成されているとともに、前記接続端子電極13、14は、前記発光素子アレイチップ1の端面に延在するとともに、前記接続端子電極13、14と所定配線パターン21とが、前記発光素子アレイチップ1端面とヘッド基板2の表面の成す角部で導電性接着部材4によって接続されている。
【選択図】 図3

Description

本発明は、光プリンタの感光体に対して露光手段として用いられる光プリンタヘッド、その製造方法及び光プリンタに関するものである。
従来より、電子写真式プリンタ等の露光手段として複数の発光素子が実装されてなる光プリンタヘッドが用いられている。
かかる従来の光プリンタヘッドは、図11に示す如く、複数の発光部を有するヘッド基板2と、該ヘッド基板2を収容するハウジング6、8とから主に構成されている。
ヘッド基板2には、その表面側に所定配線パターンが形成されている。また、ヘッド基板2の表面には、複数の発光素子アレイチップ90及び駆動IC3が搭載されている。
発光素子アレイチップ90は、複数の発光部を有しており、各発光部にはアノード電極、カソー電極が形成されている。そして、各発光部の電極は、発光素子アレイチップ90の表面にて引き回されて、その一部が接続端子電極として、発光素子アレイチップ90の表面外周に形成されている。
そして、ヘッド基板2上に実装された複数の発光素子アレイチップ90は、その接続端子電極とヘッド基板2に形成された所定配線パターンとが電気的に接続されている。また、この所定配線パターンは、駆動IC3に接続されている。尚、この駆動IC3に供給される信号は、ヘッド基板2の一部に取付けられ、ハウジング6、8から露出する外部制御接続用ソケット(図示せず)を介して供給される。
このようなヘッド基板2は、ハウジング6、8に収容される。ハウジングは、上部筐体6と下部筐体8とからなり、例えば上部筐体は、上述の発光素子アレイチップ90の発光素子に対応するように配置されたロッドレンズアレイ7を備えている。また、下部筐体8は主にヘッド基板2を所定位置に支持するためのものであり、例えばベースプレートなどの金属製材料で構成してもよい。そして、下部筐体8に上部筐体6が所定位置に支持されることにより、ヘッド基板2の発光素子とロードレンズアレイ7が対応することになる。
ここで、発光素子アレイチップ90の実装構造及び電気的な接続構造について詳細に説明すると、発光素子アレイチップ90の表面の周囲には、接続端子電極が形成されており、ヘッド基板2の所定位置に発光素子アレイチップ90を搭載した後、各接続端子電極を所定配線パターンに電気的な接続を行う。この接続は、接続端子電極が発光素子アレイチップ90の表面に形成されていること、またヘッド基板2に発光素子アレイチップ90を搭載した場合には、ヘッド基板2の表面と、発光素子アレイチップ90との間にチップの厚み部分の差異が存在するため、その接続方法は専らボンティングワイヤ91を用いていた。
尚、このような光プリンタヘッドは、ヘッド基板2の表面の一部に搭載した駆動用IC3に所定入力信号を、外部からの画像データに基づいて提供し、これによって、発光素子アレイチップ90の各発光素子は、個々に選択的に発光され、該発光された光がロッドレンズアレイ7を介して外部の所定位置に設置される感光体(図11では図示せず)に照射される。その結果、感光体の表面で結像し、所定の潜像画像が形成される。
そして、感光体に形成された潜像は、その後、現像等のプロセスを経てトナー像となり、このトナー像を記録紙に転写・定着させることによって、記録紙に所定の画像が記録される。
特開平2000−315816号公報 図7
しかしながら、従来の光プリントヘッドにおいては、発光素子アレイチップ90とヘッド基板2との接続がボンティングワイヤ91を用いて行われている。このようにワイヤボンディング91による接続を行うためには、接続端子電極の材料やその電極状態(表面の状態や電極硬度、振動の吸収性など)をワイヤボンデンィグに適するように調整しなくてはならない。
また、ボンディングワイヤ91を用いて接続を行う際には、微小な領域に数多くのボンディングを施す必要があり、また、ボンディングワイヤを施したのち、保護樹脂を塗布する必要もなり、非常に工程が繁雑となる。さらに、接続のために設けたボンディングワイヤ91が倒れ、隣接するボンディングワイヤ91と短絡してしまうことがあった。
このように、発光素子アレイチップ90とヘッド基板2との接続状態が不安定となると、根本的には発光素子に正確な信号を供給することができず、光プリンタで誤動作や印字面に不要な黒筋や白抜け筋が発生してしまう。
また、特開平2003−315816号公報においては、発光部に形成されるアノード電極、カソード電極の構造を示しているに過ぎず、発光部に対応する数のアノード電極やカソード電極に接続する接続端子電極は一切記載されていないものであります。このようにアノード電極やカソード電極を端面に延出した場合、発光部の数に対応するアノード電極、カソード電極を導出することになり、このアノード電極やカソード電極に導電性ペーストを用いて基板に接続することは短絡を発生させることになり、接続信頼性が大きく低下する。
本発明は、上記課題に鑑み案出されたものであり、その目的は発光素子アレイチップとヘッド基板との搭載が容易となり、発光素子アレイチップの接続端子電極とヘッド基板の配線パターンとの電気的な接続が非常に容易に達成できる光プリンタヘッドおよびプリンタを提供することにある。
本発明は、発光部と該発光部に接続する接続端子電極とを有する複数個の発光素子が配列された発光素子アレイチップと、該発光素子アレイチップが列状に搭載され、且つ前記発光素子に電気的に接続する駆動ICが搭載されてなるヘッド基板と、前記ヘッド基板を収容するとともに、発光素子から光を外部に供給するロッドレンズアレイを備えたハウジングとからなる光プリンタヘッドにおいて、前記ヘッド基板の表面には、前記各発光素子と駆動ICとを接続する配線パターンが形成されているとともに、前記接続端子電極は、前記発光素子アレイチップの端面に延在するとともに、前記接続端子電極と所定配線パターンとが、前記発光素子アレイチップ端面とヘッド基板の表面の成す角部で導電性接着部材によって接続されている光プリンタヘッドである。
また、その製造方法は、複数の発光素子アレイチップが抽出可能で且つ発光部が形成された半導体基板を準備する工程と、前記半導体基板の各発光素子アレイチップの境界部分に、発光部が形成される半導体基板の一主面側に電極形成用溝を形成する工程と、前記半導体基板の各発光部から前記電極形成用溝内に、各発光部に接続する接続端子電極を形成する工程と、前記半導体基板の他主面の表面除去処理を行ない、前記電極形成溝に到達する表面除去し、切断処理することにより、前記電極形成用溝の内面に形成された接続端子電極を、端面に延在した接続端子電極とする発光素子アレイチップを得る工程と、表面に各発光素子アレイチップの接続端子電極と駆動ICとを接続する配線パターンが形成されたヘッド基板上に、前記発光素子アレイチップの端面に延在された接続端子電極を前記所定配線パターンに接続するように、また、駆動ICを所定配線パターンに接続するように、前記発光素子アレイチップ及び駆動ICを実装するとともに、前記発光素子アレイチップ端面の接続端子電極とヘッド基板表面の所定配線パターンとを導電性接着部材を用いて接続したことを特徴とする。
前記光プリンタヘッドと、光プリンタヘッドからの発光に基づいて露光して、所定潜像画像を形成する感光体手段と、該感光体手段の潜像画像に対応するようにトナーを供給するトナー供給手段と、該潜像画面に対応したトナーを被印刷媒体に転写・定着する定着手段を有する光プリンタである。
本発明の光プリンタヘッドは、発光部と該発光部に接続する接続端子電極とを有する複数個の発光素子を配列された発光素子アレイチップと、該発光素子アレイチップが列状に搭載され、且つ前記発光素子に電気的に接続する駆動ICが搭載されてなるヘッド基板と、前記ヘッド基板を収容する とともに、発光素子から光を外部に供給するロッドレンズアレイを備えたハウジングとからなる光プリンタヘッドにおいて、前記ヘッド基板の表面には、前記各発光素子と駆動ICとを接続する配線パターンが形成されているとともに、前記接続端子電極は、前記発光素子アレイチップの端面に延在するとともに、前記接続端子電極と所定配線パターンとが、前記発光素子アレイチップ端面とヘッド基板の表面の成す角部で導電性接着部材によって接続されている。
上述の発光素子アレイチップには、その表面に直交する端面、即ち、側面に接続端子電極が延在されている。従って、ヘッド基板と発光素子アレイチップとを実装するにあたり、ヘッド基板の表面に形成された配線パターンと発光素子アレイチップの側面に延在して接続端子電極を導電性接着部材によって電気的に接続するとともに、特に、導電性接着部材が付着する領域が、発光素子アレイチップの側面とヘッド基板の表面とで構成される角部となり、導電性接着部材がヘッド基板の表面からはい上がる形状となり、機械的な接合を同時に達成される。尚、発光素子アレイチップをヘッド基板に機械的な固定を行うにあたり、上述の接続端子電極部分のみ導電性接着部材の配置では、接合のアンバランスが生じる場合には、別途、固定用接着材を用いても構わない。
このように導電性接着部材で電気的な接続が達成できるため、従来のようにボンディングワイヤを用いる必要がなく、それに起因する工程の繁雑さや接合の不安定さが解消することできる。
また、製造方法において、発光素子アレイチップの接続端子電極が、発光素子アレイチップとなる半導体基板の一方主面または他方主面側からの処理のみで形成できるため、発光素子アレイチップの側面に接続端子電極の形成が非常に容易となり、確実に形成することができる。即ち、接続端子電極を形成する前に、半導体基板の一方主面側から他方裏面にまで到達しない電極形成用溝を形成し、半導体基板の一方主面側に発光部の電極と電気的に一体化する接続端子電極をこの電気形成用溝の内面に形成する。このとき、接続端子電極は、溝の内壁面にも形成されることになる。その後、半導体基板の他方主面側から表面除去処理(例えばポリンシング処理)を行うことにより、その表面除去処理が他方主面側から電極形成用溝に到達することにより、接続端子電極を形成した電極形成用溝の内壁面が発光素子アレイチップの表面と直交する端面(側面)となり、この面に接続端子電極を形成することができる。
即ち、発光素子アレイチップとなる半導体基板の両主面のいずれか主面で、電極形成用溝の加工、接続端子電極となる導体膜の被着形成工程、半導体基板の他方主面側の表面除去処理によって、簡単に接続端子電極を形成することができ、上述のヘッド基板と発光素子アレイチップとの電気的な接続を容易することができる。
さらに、このような接続構造の光プリンタヘッドを用いる光プリンタであるため、その動作信頼性が大きく向上する。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の係る光プリンタヘッドの外観図であり、図2はその横断面図である。図3は発光素子アレイチップの断面図であり、図4は発光素子アレイチップの平面図であり、図5はヘッド基板の一部平面図であり、図6は発光素子アレイチップ及び駆動ICを接続した状態のヘッド基板の一部平面図である。
本発明の光プリンタヘッドは、複数の発光素子10が配列された発光素子アレイチップ1が、配列搭載されたヘッド基板2と、該ヘッド基板2を収容するハウジング6、8とから主に構成されている。尚、ヘッド基板2上には駆動IC3が同時に搭載されている。
このようなヘッド基板2は、ハウジング6、8内に収容される。ハウジング6、8は上部筐体と下部筐体とから成り、例えば上部筐体は、上述のヘッド基板2上に配列される発光素子を構成する発光部10aに対応するように配置されたロッドレンズアレイ7を備えている(以下、ハウジング6という)。また、下部筐体は主に、ヘッド基板2を所定位置に支持するためのものであり、光プリンタヘッドの脚部として動作する。例えばベースプレートなどの金属製材料で形成されている(以下、ベースプレート8とうい)。そして、ベースプレート8にヘッド基板2を所定位置に支持固定して、上部筐体であるハウジング6と下部筐体であるベースプレート8とを所定位置に固定することにより、ヘッド基板2の発光素子10の発光部10aとロードレンズアレイ7とが対応することに設定されている。
上述のヘッド基板2には、その表面に所定配線パターン21、22が形成されている。ここで、所定配線パターン21は、発光素子アレイチップ1と駆動IC3とを接続する配線であり、所定配線パターン22は、駆動IC3に所定信号、所定電位を供給するための配線パターンである。
また、ヘッド基板2の表面には、直線上に配列された複数の発光素子アレイチップ1、1・・が搭載されている。また、複数の発光素子アレイチップ1、1・・を構成する多数の発光素子10の駆動を制御する複数の駆動IC3、3・・が搭載されている。
具体的には、図7に示すように、発光素子アレイチップ1に延出した接続端子電極13、14と、所定駆動IC3とは、ヘッド基板2の表面に形成された所定配線パターン21を介して接続されている。発光素子アレイチップ1と所定配線パターン21との接続は、発光素子アレイチップ1の長手方向に延びる端面(側面)に延在する接続端子電極13、14と所定配線パターン21との間で導電性接着部材4を用いて接続されることになる。この導電性接着部材4は、所定配線パターン21(ヘッド基板2の表面)と発光素子アレイチップ1の接続端子電極(発光素子アレイチップ1の側面)とで成す概略直角の角部に導電性接着部材4が供給され、両者の間に滞留するように配置され、両者が電気的に接続され、機械的に接合されている。
駆動IC3と所定配線パターン22とは、駆動IC3の実装面(下面)に形成した出力端子電極と所定配線パターン22の一部とがバンプによって接続ことになる。このバンプを介して電気的に接続するだけでは機械的な強度が不足する場合には、ヘッド基板2と駆動IC3との間隙にアンダーフィル樹脂を充填したり、また、駆動IC3を被覆する樹脂などを設ける。
次に、ヘッド基板2に搭載される発光素子アレイチップ1構造を説明する。発光素子アレイチップ1は、例えば1つのチップ基板11上に一直線上にまたは千鳥形状に長手方向に延びる方向に複数の発光素子10が形成されている。そして、1つの発光素子10は、発光部10a及び発光部10aに所定電極を供給する2つの電極(アノード電極、カソード電極)10b、10cとから成っている。発光部10aは、ガリウム砒素やシリコンなどの半導体材料に所定ドープ材を添加して、少なくともP型半導体層とN型半導体層とが接合して構成されている。このP型半導体層とN型半導体層が所定基板上に成長して形成される場合には、チップ基板11として例えばサファイアなどの高抵抗基板が用いられ、P型半導体層やN型半導体層が所定基板内に拡散して形成する場合には、チップ基板11としては例えばガリウム砒素やシリコンなどの半導体基板を用いる。そして、この発光部10aには2つの電極10b、10cが形成されている。
即ち、1つの発光素子10は、少なくとも発光部10aと2つの電極10b、10cとを有することになる。1つの発光素子アレイチップ1は、N個の発光素子10が形成されており、N個の電極10b、N個の電極10cが形成されている。尚、電極10b、10cにおいては、一方の電極は各発光素子10の個別電極として動作して、他方の電極10bが例えば共通電極として動作する。この個別電極、共通電極10b、10cは、チップ基板11上に所定金属配線パターン12、15、16によって、互いに接続されており、所定金属配線パターン12、15、16の一部が接続端子電極13、14としてチップ基板11の端面(側面)に延出する。
また、ヘッド基板2上には、M個の発光素子アレイチップ1が列状に配列搭載されている。即ち、1つのヘッド基板2には、合計N×M個の多数の発光部10aが存在する。例えば、A4用紙の横(約220mm)においては、1mmあたり8個の解像の印字を制御しようとすると、1760個の発光部10aが、1mmあたり16個の解像の印字を制御しようとすると3520個の発光部10aが、M個の発光素子アレイチップ1で形成されている。
このような発光部10aを順次操作または所定グループ毎にまとめて発光制御する。具体的には発光部10aの駆動方式は、スタティック駆動方式やダイナミック駆動方式など種々存在し、それによって、チップ基板に延在する接続端子電極13、14と電極10a、10bとの接続関係(金属配線パターン12、15、16による接続)や電極数の関係、駆動IC3の内部構造、電極ハッド数などがそれぞれ相違する。
いずれにしても、ヘッド基板2に搭載した駆動IC3から所定配線パターン21を介して発光素子アレイチップ1の端面(側面)に延在する所定の接続端子電極13、14に接続しなくてはならない。
本発明では、上述のように、発光素子アレイチップ1がヘッド基板2上に列状に配列搭載されるとともに、ヘッド基板2の表面に形成した所定配線パターン21に電気的に接続するにあたり、発光素子アレイチップ1の端面(側面)に延在した接続端子電極13、14を用いて導電性接着部材4によって接続される。この導電性接着部材4として、たとえは半田が例示できる。また、紫外線硬化型、熱硬化型、感圧硬化型などの樹脂に導電性材料を含有させた導電性樹脂接続部材などが例示できる。
ヘッド基板2と発光素子アレイチップ1との機械的な接合を考慮した場合には、半田が有利である。これは、半田の場合には、溶融したときには、発光素子アレイチップ1の端面の接続端子電極13、14とヘッド基板2の表面に形成した所定配線パターン21との2つの面で構成される直角部分に半田メニスカス(はい上がり)を構成でき、機械的な強固な接合が達成されるためである。
また、導電性樹脂接続部材の場合、異方性導電材料を用いて、接続端子電極13、14の隣接しあう方向では短絡しない導電粒子を用いれば、発光素子アレイチップ1の長手方向に延びる端面全域に導電性樹脂接続部材を塗布・硬化して所定接続端子電極13、14と所定配線パターン21との電気的な接続を行うと同時に機械的な強度も同時に得られる。
いずれにしても、半田以外の導電性接続部材であっても、それを供給・塗布する部位が発光素子アレイチップ1の端面の接続端子電極13、14とヘッド基板2の表面に形成した所定配線パターン21との2つの面で構成される直角部分となるため、機械的に接合強度が向上させることができる。
尚、接続端子電極13、14がチップ基板11の一方端面に集中する場合には、他方端面にもダミーの接着部材を供給塗布して、接着バランスを確保することが重要である。
次に、このようにチップ基板の端面(側面)に接続端子電極を具備した発光素子アレイチップ1の製造方法を説明する。
まず、図8(a)に示すように、チップ基板11が複数抽出できる大型の基板40を準備する。
次に、図8(b)に示すように、各チップ基板となる各領域に、発光部41を形成する。この発光部41は上述したように、基板40上に半導体層の成長で形成する場合、基板の内部に拡散で形成する場合がある。
次に、図8(c)に示すように、各チップ基板の領域となる少なくとも長手方向の境界部分(図面では紙面奥行き方向)には、電極形成用溝5を形成する。この電極形成用溝5は、基板40の一方主面側から少なくとも基板40の厚みに比較して溝の深さを浅く設定する。
次に、図8(d)に示すように、発光部41に接続する電極及びこの電極に接続するように接続端子電極となる金属膜42を形成する。尚、図8(d)は単純に発光部41から接続した金属膜を示しているが、具体的には、所定位置に金属膜を形成し、その金属膜を所定パターンにエッチングを行ない、また、絶縁膜を形成し、絶縁膜をパターンニングを行ない、その後、さらに金属膜を形成し、金属膜を所定パターンにエッチングを行ない、結果として、配線部分を多層化構造とする工程を含むものである。
これらの配線部分の構造は、発光部42から延出する電極、これと接続する配線パターンは、駆動方式によって接続状態が相違する。
図4では、チップ基板に形成された複数の発光部10aのうち、例えば8つの発光部10aを1つの発光群にし、1つの発光群を構成する発光部10aから延びる一方の電極10aを共通の信号電位が供給するように共通電極とするとともに、他方電極10bは、各発光群の所定発光部10aどうしの他方電極10bどうしを金属配線パターン16で接続させる。そして、一方電極と他方電極とに信号電位が供給される部位が点灯するように駆動IC側でその供給電位を制御する。
いずれにしても、駆動IC3から供給される信号は、接続端子電極13、14に供給され、この接続端子電極13、14は、上述の電極形成用溝5の内部、特に、溝5の内壁面に形成されるようにする。これは、電極形成用溝5を含む大型基板40の一方主面に電極となる金属膜を形成し、その金属膜をフォトリソグラフィ技術を用いて電極及びまたは接続端子電極の形状に応じてパターン化する。
次に、図8(e)に示すように、大型基板40の他方主面の表面を、表面除去処理(除去部分を斜線で示す)によって、研磨処理して基板40の他方主面側から電極形成用溝5が露出するように研磨加工を行う。
その後、大型基板40で電極形成用溝5を形成しなかった短辺側で、チップ基板11の形状に応じて切削処理する。これにより、長辺方向は上述の電極形成用溝5が他方主面側からの表面除去によって実質的に分離されることなり、短辺側においては切断処理によって、複数の発光部10aを有し、発光部10aから電極10b、10cを通して所定接続端子電極13、14がチップ基板11の端面(側面)に形成された発光素子アレイチップ1を得ることができる。
このように形成された発光素子アレイチップ1は、ヘッド基板2に搭載される。
ヘッド基板2は、例えばガラス布基材エポキシ樹脂からなる長尺の矩形状となっており、その表面には所定配線パターン21が形成されている。所定配線パターン21とは、駆動IC3の出力パッドから発光素子アレイチップ1の端面(側面)に形成した接続端子電極13、14に所定信号を供給する配線であり、また、外部の制御回路から駆動IC3に入力信号を供給する配線パターン22である。尚、駆動IC3の構造によっては、発光素子アレイチップ1の端面に形成した接続端子電極13は個別信号電極として配線パターン22を介して駆動IC3に接続し、接続端子電極14は共通電位となる配線パターン22を介して駆動ICに接続したり、また、駆動IC3に接続することなくグランド電位や駆動電位が供給される場合もある。逆に接続端子電極14が個別信号電極となり、接続端子電極13が共通電位となったり、さらに接続端子電極13、14がともに駆動IC3に接続して、所定タイミングで所定信号が供給される。
このようなヘッド基板2上に駆動IC3が搭載する。この搭載には駆動IC3の出力パッドに半田などのパンプを形成しておき、半田バンプと所定配線パターン21、22とを接続する。
次に、発光素子アレイチップ1を所定位置に仮保持して、その後、発光素子アレイチップ1の端面(側面)に延在する接続端子電極13、14とヘッド基板2の所定配線パターン21との間に導電性接着部材4を供給・塗布し、所定方法で硬化させることにより達成できる。電気な接続を行う導電性接着部材4は発光素子アレイチップ1の端面とヘッド基板の表面とが成す角部分に供給され、電気的な接続とともに機械的な接合強度が向上する。
前記ヘッド基板2は、ガラス布基材エポキシ樹脂やガラス、セラミック等の電気絶縁性材料により矩形状に形成されており、その上面に発光素子アレイチップ90やドライバーIC3を実装し、ベースプレート8とハウジング6によって保持されている。レンズアレイ7はハウジング6に固定されている。
尚、前記ヘッド基板2は、例えばガラス布基材エポキシ樹脂から成る場合、ガラス糸を用いて形成したガラス布基材に液状のエポキシ樹脂を含浸・硬化させ、これを矩形状に切断することによって製作される。
また、前記ヘッド基板2の上面に搭載される複数個の発光素子アレイチップ1は、ヘッド基板2の長手方向(主走査方向)に一列状に配列されており、各発光素子アレイチップ1の上面には、例えば600dpi(dot per inch)の密度で主走査方向に直線状に配列した多数の発光素子が設けられている。
前記発光素子10としては、例えばGaAlAs系やGaAsP系の化合物半導体を用いて形成された発光ダイオード等が好適に使用され、かかる発光素子10の発光部10aはpn接合が設けられているため、アノード、カソード電極10a、10bを介して所定電力が供給されると、pn接合付近で電子と正孔とが再結合し、所定の輝度で発光するようになっている。
尚、このような発光素子10を有する発光素子アレイチップ1は、従来周知の半導体製造技術、具体的には、MOCVD(Metal Organic Chemical Vapor Deposition)法等を採用し、上述の化合物半導体を単結晶シリコンウエハの上面にエピタキシャル成長させることによって形成される。
更に、前記ヘッド基板2の上方にはポリカーボネイトや液晶ポリマー等の樹脂から成るハウジング6が、下方にはアルミニウムやSUS等の金属材料のロッド状成型品もしくは鉄等の板金折り曲げ成型品から成るベースプレート8が配設されている。
また、前記ハウジング6の開口部に挿着されるロッドレンズアレイ7は、直線状、もしくは千鳥状に配列された多数の棒状レンズを一対の側板で挟持した構造を有しており、先に述べた発光素子10の光をロッドレンズアレイ7の上方に配設される。このような光プリンタヘッドは、感光体に等倍で照射・結像させる正立等倍型の光学系として機能する。
尚、前記ハウジング6は、例えば液晶ポリマー等のプラスチック材料から成る場合、従来周知の射出成形法にて所定形状に加工することによって製作され、得られたハウジング6の開口部にロッドレンズアレイ7を嵌挿し、両者を接着させることによりロッドレンズアレイ7がハウジング6に取着・固定される。
そして、このハウジング6、ヘッド基板2及びベースプレート8は、主走査方向に沿って配列される複数個のクリップもしくはハウジング6に設けられた爪をベースプレート上に引っ掛けることにより、一体的に保持される。
また、図9に示すように、発光素子アレイチップ1の発光素子10を形成した面が、ヘッド基板2の表面に対して直交するように配置しても構わない。この場合には、発光素子アレイチップの端面に形成された接続端子電極13は、ヘッド基板2の表面に形成した配線パターン21に、導電性接着部材4を介して直接接合することになる。このような接続構造においても、従来のようにワイヤボンディングを排除することができ、しかも、発光素子アレイチップ1とヘッド基板2との接合が、接続端子電極13と配線パターン21との当接領域全面で達成されるため、両者の接合強度を向上させることができる。
かくして上述した光プリンタヘッドHは、図10に示すように、発光素子アレイチップ1を外部からの画像データに基づいて個々に選択的に発光させるとともに、該発光された光をロッドレンズアレイ7を介して外部に配される感光体Dに照射・結像させ、この感光体Dに所定の潜像を形成することによって光プリンタヘッドHとして機能する。そして、感光体Dに形成された潜像は、その後、現像等のプロセスを経てトナー像となり、このトナー像を記録紙に転写・定着させることによって記録し所定の印画が形成される。
本発明の光プリンタヘッドの外観斜視図である。 本発明の光プリンタヘッドの断面構造図である。 本発明の発光素子アレイチップの断面構造図である。 本発明の発光素子アレイチップの部分平面図である。 本発明のヘッド基板の部分平面図である。 本発明のヘッド基板に発光素子アレイチップを配置した状態の部分平面図である。 本発明のヘッド基板に発光素子アレイチップを接合した状態の部分断面構造図である。 (a)〜(e)は、本発明の発光素子アレイチップの製造方法を説明するための概略図である。 本発明の他のヘッド基板に発光素子アレイチップを接合した状態の部分断面構造図である。 本発明の光プリンタヘッドを用いた光プリンタの主要部分の断面図である。 従来の光プリンタヘッドの断面構造図である。
符号の説明
1・・・発光素子アレイチップ
2・・・ヘッド基板
3・・・駆動IC
4・・・導電性接続部材
5・・・電極形成用溝
6・・ハウジング
7・・ロッドレンズアレイ
8・・ベースプレート
10・・・発光素子
10a・・・発光部
10b、10c・・アノード電極、カソード電極
21、22・・・配線パターン
40・・・大型基板

Claims (3)

  1. 発光部と該発光部に接続する接続端子電極とを有する複数個の発光素子が配列された発光素子アレイチップと、該発光素子アレイチップが列状に搭載され、且つ前記発光素子に電気的に接続する駆動ICが搭載されて成るヘッド基板と、
    前記ヘッド基板を収容するとともに、発光素子から光を外部に供給するロッドレンズアレイを備えたハウジングとからなる光プリンタヘッドにおいて、
    前記ヘッド基板の表面には、前記各発光素子と前記駆動ICとを接続する配線パターンが形成されているとともに、前記接続端子電極は前記発光素子アレイチップの端面に延在するとともに、前記接続端子電極と所定配線パターンとが、前記発光素子アレイチップ端面とヘッド基板表面の成す角部で導電性接着部材によって接続されていることを特徴とする光プリンタヘッド。
  2. 複数の発光素子アレイチップが抽出可能で且つ発光部が形成された半導体基板を準備する工程、
    前記半導体基板の各発光素子アレイチップの境界部分に、発光部が形成される半導体基板の一主面側に電極形成用溝を形成する工程と、
    前記半導体基板の各発光部から前記電極形成用溝内に、各発光部に接続する接続端子電極を形成する工程と、
    前記半導体基板の他主面の表面除去処理を行ない、前記電極形成溝に到達する表面除去し、切断処理することにより、前記電極形成用溝の内面に形成された接続端子電極を、端面に延在した接続端子電極とする発光素子アレイチップを得る工程と、
    表面に各発光素子アレイチップの接続端子電極と駆動ICとを接続する配線パターンが形成されたヘッド基板上に、前記発光素子アレイチップの端面に延在された接続端子電極を前記所定配線パターンに接続するように、また、駆動ICを所定配線パターンに接続するように、前記発光素子アレイチップ及び駆動ICを実装するとともに、前記発光素子アレイチップ端面の接続端子電極とヘッド基板表面の所定配線パターンとを導電性接着部材を用いて接続したことを特徴とする光プリンタヘッドの製造方法。
  3. 前記光プリンタヘッドと、光プリンタヘッドからの発光に基づいて露光して、所定潜像画像を形成する感光体手段と、該感光体手段の潜像画像に対応するようにトナーを供給するトナー供給手段と、該潜像画面に対応したトナーを被印刷媒体に転写・定着する定着手段を有する光プリンタ。
JP2004221282A 2004-07-29 2004-07-29 光プリンタヘッド、その製造方法及び光プリンタ Expired - Fee Related JP4511273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221282A JP4511273B2 (ja) 2004-07-29 2004-07-29 光プリンタヘッド、その製造方法及び光プリンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221282A JP4511273B2 (ja) 2004-07-29 2004-07-29 光プリンタヘッド、その製造方法及び光プリンタ

Publications (2)

Publication Number Publication Date
JP2006035721A true JP2006035721A (ja) 2006-02-09
JP4511273B2 JP4511273B2 (ja) 2010-07-28

Family

ID=35901211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221282A Expired - Fee Related JP4511273B2 (ja) 2004-07-29 2004-07-29 光プリンタヘッド、その製造方法及び光プリンタ

Country Status (1)

Country Link
JP (1) JP4511273B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252108B1 (ja) * 2012-10-10 2013-07-31 富士ゼロックス株式会社 露光装置、画像形成装置
JP2017080963A (ja) * 2015-10-26 2017-05-18 株式会社沖データ 発光アレイユニット、露光装置及び画像形成装置
US20230054324A1 (en) * 2021-08-23 2023-02-23 Palo Alto Research Center Incorporated System for electronically controlling and driving independently addressable semiconductor lasers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422186A (en) * 1977-07-20 1979-02-19 Matsushita Electric Ind Co Ltd Light emitting diode device
JPH06305193A (ja) * 1993-04-27 1994-11-01 Sanyo Electric Co Ltd 光プリントヘッド

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422186A (en) * 1977-07-20 1979-02-19 Matsushita Electric Ind Co Ltd Light emitting diode device
JPH06305193A (ja) * 1993-04-27 1994-11-01 Sanyo Electric Co Ltd 光プリントヘッド

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252108B1 (ja) * 2012-10-10 2013-07-31 富士ゼロックス株式会社 露光装置、画像形成装置
JP2017080963A (ja) * 2015-10-26 2017-05-18 株式会社沖データ 発光アレイユニット、露光装置及び画像形成装置
US20230054324A1 (en) * 2021-08-23 2023-02-23 Palo Alto Research Center Incorporated System for electronically controlling and driving independently addressable semiconductor lasers
US11984701B2 (en) * 2021-08-23 2024-05-14 Xerox Corporation System for electronically controlling and driving independently addressable semiconductor lasers

Also Published As

Publication number Publication date
JP4511273B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
US7880190B2 (en) Combined semiconductor device, LED print head, and image forming apparatus
JP2007273898A (ja) 発光ダイオードアレイ、ledヘッド及び画像記録装置
JP4511273B2 (ja) 光プリンタヘッド、その製造方法及び光プリンタ
US20190115491A1 (en) Semiconductor device, print head and image forming apparatus
JP7003490B2 (ja) 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法
JPH08324024A (ja) 発光素子アセンブリ
US5038186A (en) Light emitting diode array
JP2005153335A (ja) 光プリンタヘッド
JP4991125B2 (ja) 光プリンタヘッド及びそれを用いた光プリンタ
JP2009096137A (ja) 光プリントヘッド、光プリントヘッドの製造方法、および画像形成装置
JP2005050873A (ja) 光プリンタヘッド
US7129529B2 (en) Light emitting module
JP4295411B2 (ja) 光プリンタヘッド
JP2004230676A (ja) 光プリンタヘッド及びその製造方法並びにタンデム画像形成装置
JP2002043635A (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JP2005050871A (ja) 光プリンタヘッド
JP4383160B2 (ja) 光プリンタヘッドの製造方法
JP2002292925A (ja) 光プリンタヘッド
JP4511016B2 (ja) 光プリンタヘッド
JP2004216649A (ja) 光プリンタヘッド
JP2005050870A (ja) 光プリンタヘッド
JP2005050869A (ja) 光プリンタヘッド
JP2001096796A (ja) 光プリンタヘッド
JP2002347281A (ja) 光プリンタヘッド
JP2002292924A (ja) 光プリンタヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees